CN103840051A - 一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法 - Google Patents

一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法 Download PDF

Info

Publication number
CN103840051A
CN103840051A CN201310642519.5A CN201310642519A CN103840051A CN 103840051 A CN103840051 A CN 103840051A CN 201310642519 A CN201310642519 A CN 201310642519A CN 103840051 A CN103840051 A CN 103840051A
Authority
CN
China
Prior art keywords
sio
growth
layer
iii
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310642519.5A
Other languages
English (en)
Inventor
袁根如
郝茂盛
邢志刚
李振毅
陈耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinyuanji Semiconductor Technology Co., Ltd.
Shanghai Blue Light Technology Co Ltd
Original Assignee
Shanghai Blue Light Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Blue Light Technology Co Ltd filed Critical Shanghai Blue Light Technology Co Ltd
Priority to CN201310642519.5A priority Critical patent/CN103840051A/zh
Publication of CN103840051A publication Critical patent/CN103840051A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,所述制造方法包括以下步骤:1)于生长衬底表面形成用于后续发光外延结构生长的缓冲层;2)于所述缓冲层表面形成SiO2层;3)采用感应耦合等离子体刻蚀工艺将所述SiO2层刻蚀出间隔排列的多个SiO2凸起,且多个SiO2凸起之间保留预设厚度的SiO2底层;4)采用湿法腐蚀工艺腐蚀所述SiO2底层,直至露出各该SiO2凸起之间的缓冲层。本发明先制备一层含有六角晶格结构的BN材料层或AlN层或AlxGa1-xN层,作为发光外延结构生长的缓冲层,通过两步刻蚀的方法制备SiO2凸起,可以很好的保护各该SiO2凸起下方的缓冲层。所述缓冲层和SiO2凸起既能保证生长发光外延结构的晶体质量,又能提高发光二极管的出光效率。

Description

一种用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法
技术领域
本发明涉及半导体照明领域,特别是涉及一种用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法。
背景技术
半导体照明作为新型高效固体光源,具有寿命长、节能、环保、安全等显著优点,将成为人类照明史上继白炽灯、荧光灯之后的又一次飞跃,其应用领域正在迅速扩大,正带动传统照明、显示等行业的升级换代,其经济效益和社会效益巨大。正因如此,半导体照明被普遍看作是21世纪最具发展前景的新兴产业之一,也是未来几年光电子领域最重要的制高点之一。发光二极管是由III-V族化合物,如GaAs(砷化镓)、GaP(磷化镓)、GaAsP(磷砷化镓)等半导体制成的,其核心是PN结。因此它具有一般P-N结的I-N特性,即正向导通,反向截止、击穿特性。此外,在一定条件下,它还具有发光特性。在正向电压下,电子由N区注入P区,空穴由P区注入N区。进入对方区域的少数载流子(少子)一部分与多数载流子(多子)复合而发光。
现有的发光二极管一般采用蓝宝石作为制备衬底,为了提高发光二极管的出光效率,会于蓝宝石衬底表面制备出周期排列的多个凸起结构,然后再制备GaN基发光外延结构。然而,具有凸起结构的蓝宝石衬底,直接进行GaN发光外延结构的沉积往往会带来巨大的晶体缺陷,严重影响发光二极管的亮度,因此,现有的一种制备过程是,先于1100℃左右对具有凸起结构的蓝宝石衬底表面进行H2还原处理,然后通入反应源,采用低温化学气相沉积法于蓝宝石衬底表面沉积一层低温GaN层,接着停止反应源的通入,并升温至1050℃左右使该层低温GaN层在蓝宝石衬底表面的平台上进行重组,形成GaN基发光外延结构的成核位置,最后开始沉积GaN基发光外延结构,完成后续发光二极管的制备。
对于以上的发光二极管制备方法,需要多步才能形成GaN基发光外延结构的成核位置,工艺复杂,成本较高,而且,蓝宝石衬底的折射率较高,为1.8左右,即使于其表面形成凸起结构,对发光二极管的出光率的提升也有很大的限制。
因此,提供一种可以有效提高GaN基发光二极管生长质量、并且能提高发光二极管出光率的制备方法实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,用于解决现有技术中发光二极管生长质量及出光率低等问题。
为实现上述目的及其他相关目的,本发明提供一种用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,至少包括以下步骤:
1)提供一生长衬底,于所述生长衬底表面形成用于后续发光外延结构生长的缓冲层;
2)于所述缓冲层表面形成SiO2层;
3)采用感应耦合等离子体刻蚀工艺将所述SiO2层刻蚀出间隔排列的多个SiO2凸起,且多个SiO2凸起之间保留预设厚度的SiO2底层;
4)采用湿法腐蚀工艺腐蚀所述SiO2底层,直至露出各该SiO2凸起之间的缓冲层。
作为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法的一种优选方案,所述生长衬底的材料为蓝宝石、SiC、Si及ZnO的一种。
作为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法的的一种优选方案,所述缓冲层的厚度为50~400埃。
作为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法的一种优选方案,所述缓冲层为采用低温化学气相沉积法所制备的低温AlxGa1-xN层,0≤X≤0.5,制备的温度范围为450~700℃。
作为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法的一种优选方案,所述缓冲层为采用溅射法所制备的AlN层,所述AlN层的主要晶向为(0001)取向。
作为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法的一种优选方案,所述缓冲层为BN材料层。
作为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法的一种优选方案,步骤2)采用等离子体增强化学气相沉积法于所述缓冲层表面形成SiO2层,所述SiO2层的厚度为0.2~2μm。
作为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法的一种优选方案,所述多个SiO2凸起呈周期性间隔排列,SiO2凸起的宽度为1~4μm,间距为0.5~3μm。
作为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法的一种优选方案,所述SiO2凸起为SiO2包状凸起、SiO2圆锥状凸起或SiO2金字塔状凸起。
作为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法的一种优选方案,所述SiO2底层的厚度为不大于50nm。
如上所述,本发明提供一种用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,所述制造方法包括以下步骤:1)提供一生长衬底,于所述生长衬底表面形成用于后续发光外延结构生长的缓冲层;2)于所述缓冲层表面形成SiO2层;3)采用感应耦合等离子体刻蚀工艺将所述SiO2层刻蚀出间隔排列的多个SiO2凸起,且多个SiO2凸起之间保留预设厚度的SiO2底层;4)采用湿法腐蚀工艺腐蚀所述SiO2底层,直至露出各该SiO2凸起之间的缓冲层。本发明先制备一层含有六角晶格结构的BN材料层或AlN层或AlxGa1-xN层,作为发光外延结构生长的缓冲层,然后通过ICP刻蚀工艺制备出周期性排列的SiO2凸起,并保留SiO2凸起之间的SiO2底层,最后采用湿法腐蚀工艺去除所述SiO2底层,通过两步刻蚀的方法,可以很好的保护各该SiO2凸起下方的缓冲层。所述缓冲层和SiO2凸起既能保证生长发光外延结构的晶体质量,又能提高发光二极管的出光效率。本发明工艺简单,有利于降低制造成本,适用于工业生产。
附图说明
图1~图2显示为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法步骤1)所呈现的结构示意图。
图3显示为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法步骤2)所呈现的结构示意图。
图4~图7显示为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法步骤3)所呈现的结构示意图。
图8显示为本发明的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法步骤4)所呈现的结构示意图。
元件标号说明
101 生长衬底
102 缓冲层
103 SiO2
104 光刻胶层
105 光刻胶块
106 包状的光刻胶块
107 SiO2凸起
108 SiO2底层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图8。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例1
如图1~图7所示,本实施例提供一种用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,至少包括以下步骤:
如图1~图2所示,首先进行步骤1),提供一生长衬底101,于所述生长衬底101表面形成用于后续发光外延结构生长的缓冲层102。
作为示例,所述生长衬底101的材料为蓝宝石、SiC、Si及ZnO的一种。在本实施例中,所述生长衬底101为平片型蓝宝石衬底,其表面为平直面。所述缓冲层102为采用低温化学气相沉积法所制备的低温AlxGa1-xN层(0≤X≤0.5),优选为低温AlxGa1-xN层(0≤X≤0.2),制备的温度范围为450~700℃。在本实施例中,所述低温AlxGa1-xN层(0≤X≤0.5)的制备温度为500℃,所述低温AlxGa1-xN层(0≤X≤0.5)为低温GaN层或Al0.1Ga0.9N层等。
作为示例,所述缓冲层102的厚度为50~400埃。在本实施例中,所述缓冲层102的厚度为200埃。当然,此处所列举的厚度范围为最优选的范围,在其它的实施例中,所述缓冲层102的厚度可以根据实际需求进行选择,并不限定于此。
由于所述低温AlxGa1-xN层制备的温度较低,所需制备的厚度较小,在保证后续发光外延结构(尤其是GaN基发光外延结构)成核生长的同时,可以有效地降低生产成本。
如图3所示,然后进行步骤2),于所述缓冲层102表面形成SiO2层103。
在本实施例中,采用等离子体增强化学气相沉积法于所述缓冲层102表面形成SiO2层103。当然,在其它的实施例中,所述SiO2层103可以采用预期的一切制备方法进行制备,并不限定于此处所列举的一种。
作为示例,所述的SiO2层103的厚度为0.2~3μm。在本实施例中,所述SiO2层103的厚度为1μm。
如图4~图7所示,最后进行步骤3),采用感应耦合等离子体刻蚀将所述SiO2层103刻蚀出间隔排列的多个SiO2凸起107,且多个SiO2凸起107之间保留预设厚度的SiO2底层108。
作为示例,所述多个SiO2凸起107呈周期性间隔排列,SiO2凸起107的宽度为1~4μm,间距为0.5~2μm。在本实施例中,所述SiO2凸起107的周期为3μm,宽度为2μm,间距为1μm。
作为示例,所述SiO2底层108的厚度为不大于50nm,在本实施例中,所述SiO2底层108的厚度为30nm,该厚度的SiO2底层108可以起到保护所述缓冲层102不会因ICP刻蚀工艺刻蚀速度过快而造成损伤,又可以通过湿法腐蚀工艺比较迅速的去除。
作为示例,所述的SiO2凸起107为SiO2包状凸起。表面较平缓的SiO2包状凸起可以有效提高后续发光外延结构(尤其是GaN基发光外延结构)的生长质量。当然,在其它的实施例中,所述SiO2凸起107也可以为SiO2圆锥状凸起、SiO2金字塔状凸起等,并不限定于此。
具体地,步骤3)包括以下步骤:
如图4~图5所示,首先进行步骤3-1),于所述SiO2层103表面形成光刻胶层104,通过曝光工艺将所述光刻胶层104制作成间隔排列的多个光刻胶块105。在本实施例中,所述多个光刻胶块105为长方体状。
如图6所示,然后进行步骤3-2),通过加热回流工艺使所述多个光刻胶块105回流成多个包状的光刻胶块106。
如图7所示,最后进行步骤3-3),采用感应耦合等离子体刻蚀法将各该包状的光刻胶块106的形状转移至所述SiO2层103,形成多个SiO2包状凸起,且多个包状SiO2凸起之间保留预设厚度的SiO2底层108。当然,通过不同的工艺可以制作出不同的光刻胶形状,如圆锥状、金字塔状等,以此为掩膜层可制备出SiO2圆锥状凸起、SiO2金字塔状凸起等。
由于SiO2的折射率一般为1.3~1.4,相比于蓝宝石衬底101有较大的降低,因此,可以有效提高GaN基发光二极管的出光率。
如图8所示,最后进行步骤4),采用湿法腐蚀工艺腐蚀所述SiO2底层108,直至露出各该SiO2凸起108之间的缓冲层102。
在本实施例中,采用BOE溶液作为腐蚀液,对所述SiO2底层108进行腐蚀,直至露出各该SiO2凸起108之间的缓冲层102,用于后续GaN基发光外延结构的生长。
本实施例通过两侧刻蚀形成所述SiO2凸起,通过设定合适的SiO2底层108厚度,可以很好的保护所述缓冲层102,使其不会因ICP刻蚀工艺刻蚀速度过快而造成损伤,又可以通过湿法腐蚀工艺比较迅速的去除,保证制造工艺的效率。
实施例2
如图1~图8所示,本实施例提供一种用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,其基本步骤如实施例1,其中,所述缓冲层102为采用溅射法所制备的AlN层,所述AlN层的晶向或者主要晶向为(0001)取向。相比于低温AlxGa1-xN层,溅射法制备AlN层的好处是厚度可控性强、晶向取向度较高,同时也有利于发光外延结构(尤其是GaN基发光外延结构)的成核生长。
作为另一个实施方案,如图1~图8所示,所述缓冲层102也可以为采用溅射等方法制备BN材料层。
如上所述,本发明提供一种用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,所述制造方法包括以下步骤:1)提供一生长衬底,于所述生长衬底表面形成用于后续发光外延结构生长的缓冲层;2)于所述缓冲层表面形成SiO2层;3)采用感应耦合等离子体刻蚀工艺将所述SiO2层刻蚀出间隔排列的多个SiO2凸起,且多个SiO2凸起之间保留预设厚度的SiO2底层;4)采用湿法腐蚀工艺腐蚀所述SiO2底层,直至露出各该SiO2凸起之间的缓冲层。本发明先制备一层含有六角晶格结构的BN材料层或AlN层或AlxGa1-xN层,作为发光外延结构生长的缓冲层,然后通过ICP刻蚀工艺制备出周期性排列的SiO2凸起,并保留SiO2凸起之间的SiO2底层,最后采用湿法腐蚀工艺去除所述SiO2底层,通过两步刻蚀的方法,可以很好的保护各该SiO2凸起下方的缓冲层。所述缓冲层和SiO2凸起既能保证生长发光外延结构的晶体质量,又能提高发光二极管的出光效率。本发明工艺简单,有利于降低制造成本,适用于工业生产。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,其特征在于,至少包括以下步骤:
1)提供一生长衬底,于所述生长衬底表面形成用于后续发光外延结构生长的缓冲层;
2)于所述缓冲层表面形成SiO2层;
3)采用感应耦合等离子体刻蚀工艺将所述SiO2层刻蚀出间隔排列的多个SiO2凸起,且多个SiO2凸起之间保留预设厚度的SiO2底层;
4)采用湿法腐蚀工艺腐蚀所述SiO2底层,直至露出各该SiO2凸起之间的缓冲层。
2.根据权利要求1所述的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,其特征在于:所述生长衬底的材料为蓝宝石、SiC、Si及ZnO的一种。
3.根据权利要求1所述的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,其特征在于:所述缓冲层的厚度为50~400埃。
4.根据权利要求1所述的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,其特征在于:所述缓冲层为采用化学气相沉积法所制备的AlxGa1-xN层,0≤X≤0.5,制备的温度范围为450~700℃。
5.根据权利要求1所述的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,其特征在于:所述缓冲层为采用溅射法所制备的AlN层,所述AlN层的晶向为(0001)取向。
6.根据权利要求1所述的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,其特征在于:所述缓冲层为BN材料层。
7.根据权利要求1所述的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,其特征在于:步骤2)采用等离子体增强化学气相沉积法于所述缓冲层表面形成SiO2层,所述的SiO2层的厚度为0.2~3μm。
8.根据权利要求1所述的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,其特征在于:所述多个SiO2凸起呈周期性间隔排列,SiO2凸起的宽度为1~4μm,间距为0.5~2μm。
9.根据权利要求1所述的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,其特征在于:所述SiO2凸起为SiO2包状凸起、SiO2圆锥状凸起或SiO2金字塔状凸起。
10.根据权利要求1所述的用于Ⅲ-Ⅴ族氮化物生长的衬底结构的制造方法,其特征在于:所述SiO2底层的厚度为不大于50nm。
CN201310642519.5A 2013-12-03 2013-12-03 一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法 Pending CN103840051A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310642519.5A CN103840051A (zh) 2013-12-03 2013-12-03 一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310642519.5A CN103840051A (zh) 2013-12-03 2013-12-03 一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法

Publications (1)

Publication Number Publication Date
CN103840051A true CN103840051A (zh) 2014-06-04

Family

ID=50803357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310642519.5A Pending CN103840051A (zh) 2013-12-03 2013-12-03 一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法

Country Status (1)

Country Link
CN (1) CN103840051A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015067182A1 (zh) * 2013-11-07 2015-05-14 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底及其制备方法
CN106030829A (zh) * 2014-11-06 2016-10-12 上海芯元基半导体科技有限公司 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法
CN106784217A (zh) * 2016-12-12 2017-05-31 上海芯元基半导体科技有限公司 复合衬底、半导体器件结构及其制备方法
CN112563377A (zh) * 2020-12-09 2021-03-26 武汉大学 生长在具有异质材料阵列的衬底上的倒装发光二极管芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197264A (zh) * 2007-12-25 2008-06-11 上海集成电路研发中心有限公司 L型边墙的形成方法
CN101471401A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 蓝宝石衬底发光二极管芯片的外延生长方法
CN101964382A (zh) * 2009-07-21 2011-02-02 展晶科技(深圳)有限公司 提高光萃取效率的半导体光电结构及其制造方法
JP2011119627A (ja) * 2009-12-05 2011-06-16 Mtec:Kk 半導体装置
CN102368526A (zh) * 2011-10-27 2012-03-07 华灿光电股份有限公司 一种近紫外led器件的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197264A (zh) * 2007-12-25 2008-06-11 上海集成电路研发中心有限公司 L型边墙的形成方法
CN101471401A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 蓝宝石衬底发光二极管芯片的外延生长方法
CN101964382A (zh) * 2009-07-21 2011-02-02 展晶科技(深圳)有限公司 提高光萃取效率的半导体光电结构及其制造方法
JP2011119627A (ja) * 2009-12-05 2011-06-16 Mtec:Kk 半導体装置
CN102368526A (zh) * 2011-10-27 2012-03-07 华灿光电股份有限公司 一种近紫外led器件的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015067182A1 (zh) * 2013-11-07 2015-05-14 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底及其制备方法
CN106030829A (zh) * 2014-11-06 2016-10-12 上海芯元基半导体科技有限公司 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法
CN111129238A (zh) * 2014-11-06 2020-05-08 上海芯元基半导体科技有限公司 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法
CN106784217A (zh) * 2016-12-12 2017-05-31 上海芯元基半导体科技有限公司 复合衬底、半导体器件结构及其制备方法
CN112563377A (zh) * 2020-12-09 2021-03-26 武汉大学 生长在具有异质材料阵列的衬底上的倒装发光二极管芯片

Similar Documents

Publication Publication Date Title
CN104638068A (zh) 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
CN103840041A (zh) 一种用于氮化物生长的复合衬底结构的制造方法
CN102201512B (zh) 一种图形化衬底
CN105336821A (zh) GaN基LED外延结构及其制备方法
CN103700735B (zh) 一种发光二极管及其制造方法
CN102244168A (zh) 发光二极管及其制造方法
CN103840051A (zh) 一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法
CN104617194A (zh) GaN基LED外延结构的制备方法
CN103515491A (zh) 一种发光二极管的制造方法
CN101853911A (zh) 改善出光率的发光二极管结构以及制造方法
CN105140366A (zh) GaN基LED外延结构及其制备方法
CN104576845A (zh) 一种图形化的蓝宝石衬底的制造方法
CN104681681B (zh) 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
CN104347770A (zh) 一种发光二极管及其制造方法
CN104681672B (zh) 一种发光二极管的制造方法
CN103746046A (zh) 一种大尺寸图形化衬底芯片的制作方法
CN103378250B (zh) 一种发光二极管的制造方法
CN104347765A (zh) 一种发光二极管及其制造方法
KR101862407B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
CN103367559A (zh) 一种发光二极管及其制造方法
CN103378219B (zh) 一种发光二极管的制造方法
CN103855257B (zh) 蓝宝石图形衬底及其制备方法和发光二极管的制造方法
CN102394262B (zh) 提高GaN基LED发光效率的图形化衬底制备方法
RU2485630C2 (ru) Способ изготовления светодиода
CN103956415A (zh) GaN基发光二极管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI XINYUANJI SEMICONDUCTOR TECHNOLOGY CO., L

Effective date: 20141105

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20141105

Address after: 201210 Shanghai City, Pudong New Area Zhangjiang hi tech park fanchun Road No. 400

Applicant after: Shanghai Blue Light Technology Co., Ltd.

Applicant after: Shanghai Xinyuanji Semiconductor Technology Co., Ltd.

Address before: 201210 Shanghai City, Pudong New Area Zhangjiang hi tech park fanchun Road No. 400

Applicant before: Shanghai Blue Light Technology Co., Ltd.

RJ01 Rejection of invention patent application after publication

Application publication date: 20140604

RJ01 Rejection of invention patent application after publication