CN101197264A - L型边墙的形成方法 - Google Patents

L型边墙的形成方法 Download PDF

Info

Publication number
CN101197264A
CN101197264A CN 200710172927 CN200710172927A CN101197264A CN 101197264 A CN101197264 A CN 101197264A CN 200710172927 CN200710172927 CN 200710172927 CN 200710172927 A CN200710172927 A CN 200710172927A CN 101197264 A CN101197264 A CN 101197264A
Authority
CN
China
Prior art keywords
dielectric layer
layer
exposed
abutment wall
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710172927
Other languages
English (en)
Other versions
CN101197264B (zh
Inventor
顾学强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN 200710172927 priority Critical patent/CN101197264B/zh
Publication of CN101197264A publication Critical patent/CN101197264A/zh
Application granted granted Critical
Publication of CN101197264B publication Critical patent/CN101197264B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种于一L型边墙形成工艺中减少基底表面损伤的方法以及相应的L型边墙的形成方法，其利用部分干法刻蚀加部分湿法腐蚀代替传统的干法刻蚀来处理一介电层，从而减少蚀刻过程中对基底表面的损伤。具体如下：L型边墙形成自一淀积于基底的复合介电层，该复合介电层包括一牺牲层、一介电层以及一氧化层，该减少基底表面损伤的方法即用于复合介电层的蚀刻过程，包括以下步骤：通过干法刻蚀去除一定厚度的暴露于外的介电层；通过湿法腐蚀去除剩余厚度的暴露于外的介电层。

Description

L型边墙的形成方法
技术领域
本发明涉及一种集成电路工艺方法，特别是涉及一种L型边墙的形成方法。
背景技术
随着集成电路特征尺寸的不断缩小，多晶硅栅极之间的间距也变得越来越小，这就对金属层之前的介质层的填充性提出了更高的要求。在0.13um以前的技术代，往往采用含硼磷的二氧化硅作为填充介质。但含硼磷的二氧化硅的填充能力有限，为了延长它的使用寿命，必须增加多晶硅栅极之间的空间来使得介质更易填充。L型边墙就是基于这一要求而开发的一种新型工艺。
L型边墙通过各向异性的干法刻蚀将最上层的氧化硅、氮化硅去除，停在最底层的氧化膜上，因此最终残余氧化膜的厚度、均匀性取决于干法刻蚀氮化硅这一步对最底层的氧化膜的选择比及刻蚀的均匀性。但是由于干法刻蚀的特性决定了它有限的选择比及硅片边缘和中间的刻蚀速率的不均匀性，而且在多晶硅栅极密集区域，干法刻蚀的离子在侧壁反复弹射，最终造成了在硅表面的轰击，形成了损伤(参看图1，其为传统工艺通过干法刻蚀氮化硅层形成L型边墙的同时造成的硅表面损伤示意图)，并导致漏电流的增加。
为此如何在L型边墙形成的同时，减少硅表面的损伤，以成为业界一大问题。
发明内容
本发明的目的在于提供一种于一L型边墙形成工艺中减少基底表面损伤的方法，以解决传统工艺中，干法刻蚀在基底表面形成损伤的问题。
本发明的另一目的在于提供一种L型边墙的形成方法，以减少传统工艺中对基底表面的损伤。
为此，本发明提供一种于一L型边墙形成工艺中减少基底表面损伤的方法，该L型边墙形成自一淀积于带有栅极结构基底的复合介电层，该复合介电层包括一牺牲层、一介电层以及一氧化层，该方法即用于该复合介电层的蚀刻过程，包括以下步骤：保留栅极侧壁上的牺牲层，去除其余部分的牺牲层，而暴露出部分介电层；干法刻蚀暴露于外的介电层，减小暴露于外的介电层的厚度；通过湿法腐蚀去除剩余厚度的暴露于外的介电层，而暴露出部分氧化层。
进一步的，上述干法刻蚀减少的介电层的厚度为总的介电层厚度的20％到80％。
进一步的，上述复合介电层为一氧化硅/氮化硅/氧化硅结构，即上述牺牲层为一第一氧化硅层，上述介电层为一氮化硅层，上述氧化层为一第二氧化硅层。
进一步的，在上述通过湿法腐蚀去除剩余厚度的暴露于外的介电层的过程中，是通过热磷酸湿法腐蚀去除剩余厚度的暴露于外的介电层。
进一步的，上述方法还包括：进入后续蚀刻，去除暴露于外的氧化层以及栅极侧壁上的牺牲层，而形成一L型边墙。
本发明还提供一种L型边墙的形成方法，包括以下步骤：淀积一复合介电层于一带有栅极结构的基底，其中该复合介电层包括一牺牲层、一介电层以及一氧化层；保留栅极侧壁上的牺牲层，去除其余部分的牺牲层，而暴露出部分介电层，从而形成一D型边墙；干法刻蚀暴露于外的介电层，减小暴露于外的介电层的厚度；通过湿法腐蚀去除剩余厚度的暴露于外的介电层，而暴露出部分氧化层；进入后续蚀刻，去除暴露于外的氧化层以及栅极侧壁上的牺牲层，而形成一L型边墙。
进一步的，上述干法刻蚀减少的介电层的厚度为总的介电层厚度的20％到80％。
进一步的，上述复合介电层为一氧化硅/氮化硅/氧化硅结构，即上述牺牲层为一第一氧化硅层，上述介电层为一氮化硅层，上述氧化层为一第二氧化硅层。
进一步的，在上述通过湿法腐蚀去除剩余厚度的暴露于外的介电层的过程中，是通过热磷酸湿法腐蚀去除剩余厚度的暴露于外的介电层。
进一步的，在上述去除其余部分的牺牲层过程中，是通过各向异性的全面刻蚀去除其余部分的牺牲层。
综上所述，本发明利用部分干法刻蚀加部分湿法腐蚀代替传统的干法刻蚀来处理一介电层。如此，既可以利用部分干法刻蚀来防止全部湿法腐蚀对边墙侧壁的过度侵蚀，又可以利用湿法腐蚀对下层氧化膜的高选择比，有效提高了残余氧化膜的均匀性，防止传统的L型边墙形成工艺中硅表面由于介电层的全部干法刻蚀而造成的损伤。
附图说明
图1为传统工艺通过干法刻蚀氮化硅层形成L型边墙的同时造成的硅表面损伤示意图；
图2至图6其为本发明一实施例L型边墙的形成过程示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。
请参考图2至图6，其为本发明一实施例L型边墙的形成过程示意图。首先，淀积一复合介电层2于一带有栅极3结构的基底1，其中该复合介电层2包括牺牲层21、介电层22以及氧化层23(参看图2)。在本实施例中，基底1例如是硅衬底，复合介电层2为一氧化硅/氮化硅/氧化硅结构，即牺牲层21以及氧化层23为氧化硅层，介电层22为氮化硅层。
接下来，保留栅极3侧壁上的牺牲层21，而去除其余部分的牺牲层21，而暴露出部分介电层22，从而形成D型边墙Wd(参看图3)；于是，在此D型边墙的保护下，干法刻蚀暴露于外的介电层22，从而减小暴露于外的介电层22的厚度(参看图4)；通过湿法腐蚀去除剩余厚度的暴露于外的介电层22，而暴露出部分氧化层(参看图5)；最后进入后续蚀刻，去除暴露于外的氧化层23以及栅极侧壁上的牺牲层21，而形成L型边墙W1(参看图6)。
以上在干法刻蚀暴露于外的介电层22的过程中，需保证该干法刻蚀过程中，等离子不会轰击到基底而对基底造成损害。故一般干法刻蚀减少的介电层的厚度为总的介电层厚度的20％到80％。
其中，复合介电层2的淀积方式例如是低压化学汽相淀积；牺牲层21的蚀刻方式例如是各向异性的全面刻蚀。而由于热磷酸对下层氧化膜的高选择比，可以有效提高残余氧化膜的均匀性，防止硅表面由于传统介电层的干法刻蚀而造成的损伤，介电层22的蚀刻方式可以采用热磷酸湿法腐蚀。
以上为本发明一实施例所提出的一种L型边墙的形成方法，其中主要为减少基底表面损伤的方法，即保留栅极侧壁上的牺牲层21，在去除其余部分的牺牲层21，而暴露出部分介电层22后；干法刻蚀暴露于外的介电层22，减小暴露于外的介电层22的厚度；通过湿法腐蚀去除剩余厚度的暴露于外的介电层22，而暴露出部分氧化层23。(如图4、图5所示)。
以上仅为举例，并非用以限定本发明，本发明的保护范围应当以权利要求书所涵盖的范围为准。

Claims (10)

1.一种于一L型边墙形成工艺中减少基底表面损伤的方法，该L型边墙形成自一淀积于带有栅极结构基底的复合介电层，该复合介电层包括一牺牲层、一介电层以及一氧化层，该方法即用于该复合介电层的蚀刻过程，其特征是，包括：
保留栅极侧壁上的牺牲层，去除其余部分的牺牲层，而暴露出部分介电层；
干法刻蚀暴露于外的介电层，减小暴露于外的介电层的厚度；
通过湿法腐蚀去除剩余厚度的暴露于外的介电层，而暴露出部分氧化层。
2.根据权利要求1所述的于一L型边墙形成工艺中减少基底表面损伤的方法，其特征是，其中上述干法刻蚀减少的介电层的厚度为总的介电层厚度的20％到80％。
3.根据权利要求1所述的于一L型边墙形成工艺中减少基底表面损伤的方法，其特征是，其中上述复合介电层为一氧化硅/氮化硅/氧化硅结构，即上述牺牲层为一第一氧化硅层，上述介电层为一氮化硅层，上述氧化层为一第二氧化硅层。
4.根据权利要求1所述的于一L型边墙形成工艺中减少基底表面损伤的方法，其特征是，其中在上述通过湿法腐蚀去除剩余厚度的暴露于外的介电层的过程中，是通过热磷酸湿法腐蚀去除剩余厚度的暴露于外的介电层。
5.根据权利要求1所述的于一L型边墙形成工艺中减少基底表面损伤的方法，其特征是，还包括：
进入后续蚀刻，去除暴露于外的氧化层以及栅极侧壁上的牺牲层，而形成一L型边墙。
6.一种L型边墙的形成方法，其特征是，包括：
淀积一复合介电层于一带有栅极结构的基底，其中该复合介电层包括一牺牲层、一介电层以及一氧化层；
保留栅极侧壁上的牺牲层，去除其余部分的牺牲层，而暴露出部分介电层，从而形成一D型边墙；
干法刻蚀暴露于外的介电层，从而减小暴露于外的介电层的厚度；
通过湿法腐蚀去除剩余厚度的暴露于外的介电层，而暴露出部分氧化层；
进入后续蚀刻，去除暴露于外的氧化层以及栅极侧壁上的牺牲层，而形成一L型边墙。
7.根据权利要求6的L型边墙的形成方法，其特征是，其中上述干法刻蚀减少的介电层的厚度为总的介电层厚度的20％到80％。
8.根据权利要求6述的L型边墙的形成方法，其特征是，其中上述复合介电层为一氧化硅/氮化硅/氧化硅结构，即上述牺牲层为一第一氧化硅层，上述介电层为一氮化硅层，上述氧化层为一第二氧化硅层。
9.根据权利要求6所述的L型边墙的形成方法，其特征是，其中在上述通过湿法腐蚀去除剩余厚度的暴露于外的介电层的过程中，是通过热磷酸湿法腐蚀去除剩余厚度的暴露于外的介电层。
10.根据权利要求6所述的L型边墙的形成方法，其特征是，其中在上述去除其余部分的牺牲层过程中，是通过各向异性的全面刻蚀去除其余部分的牺牲层。
CN 200710172927 2007-12-25 2007-12-25 L型边墙的形成方法 Expired - Fee Related CN101197264B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710172927 CN101197264B (zh) 2007-12-25 2007-12-25 L型边墙的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710172927 CN101197264B (zh) 2007-12-25 2007-12-25 L型边墙的形成方法

Publications (2)

Publication Number Publication Date
CN101197264A true CN101197264A (zh) 2008-06-11
CN101197264B CN101197264B (zh) 2013-01-09

Family

ID=39547565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710172927 Expired - Fee Related CN101197264B (zh) 2007-12-25 2007-12-25 L型边墙的形成方法

Country Status (1)

Country Link
CN (1) CN101197264B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102173377A (zh) * 2011-03-15 2011-09-07 上海集成电路研发中心有限公司 半导体器件及其制造方法
CN101673682B (zh) * 2009-09-25 2012-07-04 上海宏力半导体制造有限公司 晶片刻蚀方法
CN103840051A (zh) * 2013-12-03 2014-06-04 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法
CN107437508A (zh) * 2017-09-13 2017-12-05 上海华力微电子有限公司 场效应晶体管及其形成方法
CN110456451A (zh) * 2019-08-14 2019-11-15 中国科学院微电子研究所 一种区域厚膜氮化硅的制备方法
CN114613680A (zh) * 2022-04-08 2022-06-10 捷捷微电(南通)科技有限公司 一种屏蔽栅沟槽器件制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209797C (zh) * 2001-03-30 2005-07-06 华邦电子股份有限公司 自动对准接触窗开口的制造方法
JP2002353443A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6803315B2 (en) * 2002-08-05 2004-10-12 International Business Machines Corporation Method for blocking implants from the gate of an electronic device via planarizing films
CN1270362C (zh) * 2002-09-18 2006-08-16 上海宏力半导体制造有限公司 形成自行对准金属硅化物的方法
US7037849B2 (en) * 2003-06-27 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Process for patterning high-k dielectric material
CN1897229A (zh) * 2005-07-12 2007-01-17 联华电子股份有限公司 制作半导体元件的方法和选择性蚀刻氮化硅层的方法
CN100424841C (zh) * 2005-10-12 2008-10-08 联华电子股份有限公司 制造半导体器件的方法及移除间隙壁的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673682B (zh) * 2009-09-25 2012-07-04 上海宏力半导体制造有限公司 晶片刻蚀方法
CN102173377A (zh) * 2011-03-15 2011-09-07 上海集成电路研发中心有限公司 半导体器件及其制造方法
CN102173377B (zh) * 2011-03-15 2015-12-09 上海集成电路研发中心有限公司 半导体器件及其制造方法
CN103840051A (zh) * 2013-12-03 2014-06-04 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法
CN107437508A (zh) * 2017-09-13 2017-12-05 上海华力微电子有限公司 场效应晶体管及其形成方法
CN110456451A (zh) * 2019-08-14 2019-11-15 中国科学院微电子研究所 一种区域厚膜氮化硅的制备方法
CN114613680A (zh) * 2022-04-08 2022-06-10 捷捷微电(南通)科技有限公司 一种屏蔽栅沟槽器件制作方法

Also Published As

Publication number Publication date
CN101197264B (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
CN101197264B (zh) L型边墙的形成方法
US7163869B2 (en) Shallow trench isolation structure with converted liner layer
US9991116B1 (en) Method for forming high aspect ratio patterning structure
US20030057184A1 (en) Method for pull back SiN to increase rounding effect in a shallow trench isolation process
CN108538848B (zh) 半导体结构及其形成方法
CN104752363A (zh) 快闪存储器的形成方法
KR20090025962A (ko) 반도체 소자의 소자분리막 형성방법
CN103578930A (zh) 多重图形化的掩膜层的形成方法、半导体结构
CN103578931A (zh) 多重图形化的掩膜层及其形成方法
US6809004B2 (en) Method of forming a shallow trench isolation
KR20050055074A (ko) 기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법
US20040110377A1 (en) Method of forming a contact in a semiconductor device
TWI570837B (zh) 溝槽隔離結構的製造方法
CN105513954A (zh) 半导体器件的形成方法
CN101197265A (zh) L型边墙的形成方法
KR20090016841A (ko) 반도체 소자 제조 방법
CN107968040A (zh) 一种提高硅外延生长均匀性的工艺
US7531455B2 (en) Method for forming storage node contact in semiconductor device using nitride-based hard mask
CN104779142B (zh) 选择性外延生长预处理方法
CN111354643B (zh) 存储器的制造方法
CN101211817A (zh) 减少浅槽隔离边缘凹陷的方法
US10930545B2 (en) Method for forming semiconductor structure
JP2007012697A (ja) 半導体素子の製造方法
JP2007081195A (ja) 半導体装置およびその製造方法
CN113725221B (zh) 闪存器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130109

Termination date: 20191225