CN102173377B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102173377B CN102173377B CN201110061790.0A CN201110061790A CN102173377B CN 102173377 B CN102173377 B CN 102173377B CN 201110061790 A CN201110061790 A CN 201110061790A CN 102173377 B CN102173377 B CN 102173377B
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned
- etching barrier
- barrier layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体器件及其制造方法，包括：提供半导体衬底，所述半导体衬底上形成有图形化的膜层；在所述半导体衬底以及图形化的膜层表面形成刻蚀阻挡层；在所述刻蚀阻挡层表面形成材料层；刻蚀所述材料层直至暴露出所述刻蚀阻挡层的表面，从而在所述图形化的膜层侧壁形成具有缓变侧壁的缓变坡度材料层；去除未被所述缓变坡度材料层覆盖的刻蚀阻挡层。本发明可解决图形化的膜层侧壁处刻蚀后容易出现残留的问题。
Description
技术领域
本发明涉及集成电路制造领域，特别是涉及一种半导体器件及其制造方法。
背景技术
微电子机械系统(Micro-Electro-MechanicalSystem，MEMS)技术具有微小、智能、可执行、可集成、工艺兼容性好、成本低等诸多优点，故其已开始广泛应用诸多领域。而CMOS与MEMS的集成可以结合CMOS的高性能和MEMS的多功能，成为推动MEMS技术走向大规模应用的关键。
MEMS结构中，某些膜层的底部与顶部处于不同平面，即会产生一个台阶，台阶高度通常具有上千埃甚至上万埃，而后续薄膜淀积往往只有几百埃至几千埃，因此台阶会始终存在。由于CMOS工艺中的光刻、刻蚀时通常图形是在一个平面上，尤其是干法刻蚀具有很强的各向异性，使竖直方向各个区域的刻蚀速率相同，而横向刻蚀速率很小，因此在利用常用的光刻、刻蚀工艺进行图形化的过程中，由于台阶的存在，台阶处侧壁上的薄膜在竖直方向厚度会大大厚于平面区域，可能会导致台阶处底部的薄膜在干法刻蚀后留下残留物。尤其在台阶斜度比较直、台阶高度比淀积的薄膜厚度大很多的情况下，即使刻蚀工艺时增加比较多的过刻蚀时间，仍然难以去除干净。这有可能导致结构性能上的失效，比如如果残留的是金属薄膜，可能会导致局部短路。因此，需要特殊的集成方案来解决底部残留的问题。
具体请参考图1A～1C，其为现有的半导体器件制作方法中各步骤对应的器件的剖面结构示意图，该方法用以形成MEMS结构的电极。
如图1A所示，首先，提供半导体衬底100，所述半导体衬底100上形成有释放保护层101，所述释放保护层101上形成有图形化的敏感材料层110；然后，形成电极材料层120，所述电极材料层120覆盖所述图形化的敏感材料层110以及释放保护层101的表面。
如图1B所示，接着，在所述电极材料层120表面形成图形化光刻胶层130。
如图1C所示，接下来，以所述图形化光刻胶层130为掩膜，刻蚀所述电极材料层120，从而形成电极121，所述电极121分别覆盖在所述图形化的敏感材料层110的上表面以及释放保护层101的部分区域。
然而，由于所述图形化的敏感材料层110与释放保护层101具有高度差，即形成了台阶，并且该图形化的敏感材料层110的侧壁比较陡峭(即台阶的高度较高)；因此，在形成电极材料层120时，图形化的敏感材料层110侧壁上的电极材料层的厚度比释放保护层101上的电极材料层的厚度要大很多，因此，在刻蚀所述电极材料层120时，图形化的敏感材料层110侧壁的电极材料层则无法被全部刻蚀掉，如图1C所示，使得图形化的敏感材料层110侧壁具有残留的电极材料层122，这将导致出现局部短路，影响最终形成的半导体器件的性能。
发明内容
本发明提供一种半导体器件及其制造方法，以解决图形化的膜层侧壁易出现残留物的问题。
为解决上述技术问题，本发明提供一种半导体器件制造方法，包括：提供半导体衬底，所述半导体衬底上形成有图形化的膜层；在所述半导体衬底以及图形化的膜层表面形成刻蚀阻挡层；在所述刻蚀阻挡层表面形成材料层；刻蚀所述材料层直至暴露出所述刻蚀阻挡层的表面，从而在所述图形化的膜层侧壁形成具有缓变侧壁的缓变坡度材料层；去除未被所述缓变坡度材料层覆盖的刻蚀阻挡层。
进一步的，在所述的半导体器件制造方法中，刻蚀阻挡层的材料为SiO2，材料层的材料为CVD-Si；湿法去除未被所述缓变坡度材料层覆盖的刻蚀阻挡层。
进一步的，在所述的半导体器件制造方法中，刻蚀阻挡层的材料为CVD-Si，材料层的材料为SiO2；干法去除未被所述缓变坡度材料层覆盖的刻蚀阻挡层。
进一步的，在所述的半导体器件制造方法中，所述半导体衬底上还形成有释放保护层，所述图形化的膜层形成于所述释放保护层上。所述释放保护层的材料为CVD-Si、SiO2或Si3N4中的一种或其组合。
进一步的，在所述的半导体器件制造方法中，所述图形化的膜层是图形化的敏感材料层。
进一步的，在所述的半导体器件制造方法中，所述图形化的敏感材料层利用以下步骤形成：在所述半导体衬底上形成敏感材料层；刻蚀所述敏感材料层，以形成图形化的敏感材料层。
进一步的，在所述的半导体器件制造方法中，所述敏感材料层的材料为非晶硅。利用氯气和溴化氢的混合气体刻蚀敏感材料层形成图形化的敏感材料层。
进一步的，在所述的半导体器件制造方法中，去除未被所述缓变坡度材料层覆盖的刻蚀阻挡层之后，还包括：在所述半导体衬底、缓变坡度材料层以及图形化的膜层表面形成电极材料；在所述电极材料表面形成图形化的光刻胶；以所述图形化的光刻胶为掩膜，刻蚀所述电极材料以形成电极。
相应的，本发明还提供一种利用上述半导体器件制造方法形成的半导体器件，所述半导体器件包括：半导体衬底；形成于所述半导体衬底上的图形化的膜层；形成于所述图形化的膜层侧壁和底部周边的刻蚀阻挡层；覆盖所述刻蚀阻挡层的具有缓变侧壁的缓变坡度材料层。
进一步的，在所述的半导体器件中，所述刻蚀阻挡层的材料为SiO2，所述材料层的材料为CVD-Si；所述刻蚀阻挡层的材料为CVD-Si，所述材料层的材料为SiO2。
进一步的，在所述的半导体器件中，所述半导体衬底上还形成有释放保护层，所述图形化的膜层形成于所述释放保护层上。所述释放保护层的材料为CVD-Si、SiO2或Si3N4中的一种或其组合。
进一步的，在所述的半导体器件中，所述图形化的膜层是图形化的敏感材料层。所述敏感材料层的材料为非晶硅。
进一步的，在所述的半导体器件中，还包括形成于所述图形化的膜层顶部以及半导体衬底部分区域上方的电极。
由于采用了以上技术方案，与现有技术相比，本发明具有以下优点：
本发明通过在刻蚀阻挡层表面形成材料层，并刻蚀所述材料层直至暴露出所述刻蚀阻挡层的表面，从而在所述图形化的膜层侧壁形成具有缓变侧壁的缓变坡度材料层，可很好的降低台阶的高度，解决图形化的膜层侧壁处刻蚀后容易出现残留的问题，提高了产品的可靠性和成品率。
附图说明
图1A～1C为现有的半导体器件制造方法中各步骤对应器件的剖面示意图；
图2为本发明的半导体器件制造方法的流程示意图；
图3A～3H为本发明半导体器件制造方法中各步骤对应器件的剖面示意图。
具体实施方式
在背景技术中已经提及，在MEMS中有很多的侧壁，如微桥结构侧壁、接触孔侧壁、沟槽侧壁等等，然而，由于现有技术中，形成的侧壁都比较陡峭，在所述侧壁上再淀积薄膜时，侧壁上的薄膜的厚度比形成在平面上的薄膜的厚度要小很多，即造成了不同区域的薄膜厚度的严重不均匀，侧壁上薄膜与平面上的薄膜的厚度不均匀给刻蚀工艺带来了极大的难度，因此最终形成的图形化的膜层的侧壁极易出现残留物，从而影响半导体器件的性能。
因此，本发明提供一种半导体器件及其制造方法，所述半导体器件制造方法通过在刻蚀阻挡层表面形成材料层，并刻蚀所述材料层直至暴露出刻蚀阻挡层的表面，从而在图形化的膜层侧壁形成具有缓变侧壁的缓变坡度材料层，可很好的降低台阶的高度，解决图形化的膜层侧壁处刻蚀后容易出现残留的问题，提高产品的可靠性和成品率。
请参考图2，其为本发明的半导体器件制造方法的流程示意图，结合该图，该方法包括以下步骤：
步骤S200，提供半导体衬底，所述半导体衬底上形成有图形化的膜层；
步骤S210，在所述半导体衬底以及图形化的膜层表面形成刻蚀阻挡层；
步骤S220，在所述刻蚀阻挡层表面形成材料层；
步骤S230，刻蚀所述材料层直至暴露出所述刻蚀阻挡层的表面，从而在所述图形化的膜层侧壁形成具有缓变侧壁的缓变坡度材料层；
步骤S240，去除未被所述缓变坡度材料层覆盖的刻蚀阻挡层。
下面将以形成红外探测器的电极为例，结合剖面示意图对本发明的半导体器件及其制作方法进行更详细的描述。所述红外探测器适用于电力网络的安全检测、森林火警的探测以及人体温度的探测。所述红外探测器一般是在CMOS电路上集成MEMS微桥结构，利用敏感材料探测层吸收红外线且将其转化成电信号，据此来实现热成像功能。
如图3A所示，首先，执行步骤S200，提供半导体衬底300，所述半导体衬底300上形成有图形化的膜层310。
在本实施例中，所述半导体衬底300上还形成有释放保护层301，所述图形化的膜层310形成于释放保护层301之上。进一步的，当MEMS/sensor使用PI类的有机材料作牺牲层时，所述释放保护层310的材料优选为CVD-Si(利用化学气相沉积的方法形成的非晶硅)、SiO2或Si3N4；当MEMS/sensor使用CVD-Si材料作为牺牲层时，所述释放保护层310的材料则优选为SiO2。所述释放保护层301可利用化学气相沉积的方法形成，其厚度例如为1000埃～5000埃。
在本实施例中，所述图形化的膜层310是图形化的敏感材料层。所述图形化的敏感材料层可利用以下步骤形成：首先，在所述半导体衬底300上形成敏感材料层；接着，刻蚀所述敏感材料层，即可形成图形化的敏感材料层。由于图形化的敏感材料层的顶面高于释放保护层301的顶面，即构成了台阶。其中，所述敏感材料层的材料为非晶硅，可利用化学气相沉积的方法形成，其厚度为500埃～5000埃。可利用氯气(Cl2)和溴化氢(HBr)的混合气体刻蚀敏感材料层以形成图形化的敏感材料层，该混合气体具有较佳的刻蚀选择比，能够确保很好地停止在释放保护层301上。在其他实施例中，所述敏感材料层也可以是由氧化钒等具有较高的电阻温度系数的薄膜材料制成。
如图3B所示，接着，执行步骤S210，在所述释放保护层301以及图形化的膜层310表面形成刻蚀阻挡层320。所述刻蚀阻挡层320可利用化学气相沉积的方法形成，所述刻蚀阻挡320层的厚度例如为100埃～500埃。
如图3C所示，接着，执行步骤S220，在刻蚀阻挡层320表面形成材料层330。进一步的，若所述刻蚀阻挡层320的材料为SiO2，则所述材料层330的材料优选为CVD-Si；若所述刻蚀阻挡层320的材料为CVD-Si，则所述材料层330的材料优选为SiO2。所述材料层330可利用化学气相沉积的方法形成，其厚度为500埃～5000埃。经过本步工艺后，不可避免的，图形化的膜层310侧壁上的材料层的厚度比释放保护层301上的材料层的厚度要大很多。
如图3D所示，接着，执行步骤S230，刻蚀所述材料层330直至暴露出所述刻蚀阻挡层320的表面，从而在所述图形化的膜层310侧壁形成具有缓变侧壁的缓变坡度材料层331。
在步骤S230中，采用干法刻蚀全片的材料层330，由于干法刻蚀具有很强的各向异性特性，其使竖直方向各个区域的刻蚀速率相同，而横向刻蚀速率很小；而图形化的膜层310侧壁上的材料层的厚度比释放保护层301上的材料层的厚度要大很多；因此干法刻蚀的过程中，图形化的膜层310侧壁即可形成缓变坡度材料层331，所述缓变坡度材料层331具有缓变的侧壁。
如图3E所示，接着，执行步骤S240，去除未被所述缓变坡度材料层331覆盖的刻蚀阻挡层，从而暴露出释放保护层301和图形化的膜层310的顶面。
进一步的，若刻蚀阻挡层的材料为SiO2，则优选采用湿法工艺去除未被缓变坡度材料层331覆盖的刻蚀阻挡层，所述湿法工艺选用100∶1的氢氟酸溶液，能够完全去除刻蚀阻挡层而不会伤害图形化的敏感材料层；若刻蚀阻挡层的材料为CVD-Si，则优选采用干法工艺去除未被缓变坡度材料层331覆盖的刻蚀阻挡层，所述干法工艺选用溴化氢气体作为刻蚀气体，其能够完全去除刻蚀阻挡层而不会伤害缓变坡度材料层331。
在本实施例中，在去除未被所述缓变坡度材料层331覆盖的刻蚀阻挡层之后，还包括以下步骤：如图3F所示，在所述释放保护层301、缓变坡度材料层331以及图形化的膜层310表面形成电极材料340；如图3G所示，在所述电极材料340表面形成图形化的光刻胶350；如图3H所示，以所述图形化的光刻胶350为掩膜，刻蚀所述电极材料340以形成电极341。
在本发明实施例中，由于图形化的膜层310侧壁已经形成了具有缓变侧壁的缓变坡度材料层331，其可降低台阶的高度，在形成电极材料层340时不至于产生陡峭的侧壁；因此，在刻蚀电极材料340的过程中，能确保不会出现残留物，避免出现局部短路的情况，提高了产品的性能、成品率和可靠性。
相应的，本发明还提供一种半导体器件，参考图3E所示，所述半导体器件包括：半导体衬底300；形成于所述半导体衬底300上的图形化的膜层310；形成于所述图形化的膜层310侧壁和底部周边的刻蚀阻挡层；覆盖所述刻蚀阻挡层的具有缓变侧壁的缓变坡度材料层331。
其中，所述半导体衬底300上还形成有释放保护层301，所述图形化的膜层310形成于所述释放保护层301上。
进一步的，所述半导体器件还包括电极341，所述电极341形成于所述图形化的膜层310顶部以及半导体衬底部分区域上方。在本实施例中，所述电极341形成于图形化的膜层310顶部并覆盖释放保护层301表面的部分区域。
需要说明的是，尽管上述实施例以形成红外探测器的电极工艺为例；但是本发明并不限制于此，除上述实施例外，本发明还可用在其它具有台阶的半导体器件制作过程中，以避免图形化的膜层侧壁刻蚀后形成残留物。此外，本领域技术人员可根据实际情况，相应的调整刻蚀气体、膜层厚度等工艺参数。任何本领域技术人员在不脱离本发明的精神和范围内，对本发明的技术方案作本技术领域内熟知的等同改变或替换均不超出本发明的揭露以及保护范围。
Claims (18)
1.一种半导体器件制造方法，包括：
提供半导体衬底，所述半导体衬底上形成有图形化的膜层；
在所述半导体衬底以及图形化的膜层表面形成刻蚀阻挡层；
在所述刻蚀阻挡层表面形成材料层；
刻蚀所述材料层直至暴露出所述刻蚀阻挡层的表面，从而在所述图形化的膜层侧壁形成具有缓变侧壁的缓变坡度材料层；
去除未被所述缓变坡度材料层覆盖的刻蚀阻挡层；
在所述半导体衬底、缓变坡度材料层以及图形化的膜层表面形成电极材料；
在所述电极材料表面形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述电极材料以在所述图形化的膜层表面和所述半导体衬底的部分区域上方形成电极。
2.如权利要求1所述的半导体器件制造方法，其特征在于，所述刻蚀阻挡层的材料为SiO2，所述材料层的材料为CVD-Si。
3.如权利要求2所述的半导体器件制造方法，其特征在于，湿法去除未被所述缓变坡度材料层覆盖的刻蚀阻挡层。
4.如权利要求1所述的半导体器件制造方法，其特征在于，所述刻蚀阻挡层的材料为CVD-Si，所述材料层的材料为SiO2。
5.如权利要求4所述的半导体器件制造方法，其特征在于，干法去除未被所述缓变坡度材料层覆盖的刻蚀阻挡层。
6.如权利要求1所述的半导体器件制造方法，其特征在于，所述半导体衬底上还形成有释放保护层，所述图形化的膜层形成于所述释放保护层上。
7.如权利要求6所述的半导体器件制造方法，其特征在于，所述释放保护层的材料为CVD-Si、SiO2或Si3N4中的一种或其组合。
8.如权利要求1所述的半导体器件制造方法，其特征在于，所述图形化的膜层是图形化的敏感材料层。
9.如权利要求8所述的半导体器件制造方法，其特征在于，所述图形化的敏感材料层利用以下步骤形成：
在所述半导体衬底上形成敏感材料层；
刻蚀所述敏感材料层，以形成图形化的敏感材料层。
10.如权利要求9所述的半导体器件制造方法，其特征在于，所述敏感材料层的材料为非晶硅。
11.如权利要求10所述的半导体器件制造方法，其特征在于，利用氯气和溴化氢的混合气体刻蚀所述敏感材料层形成图形化的敏感材料层。
12.一种利用权利要求1所述的半导体器件制造方法形成的半导体器件，其特征在于，包括：
半导体衬底；
形成于所述半导体衬底上的图形化的膜层；
形成于所述图形化的膜层侧壁及其底部周边的刻蚀阻挡层；
覆盖所述刻蚀阻挡层的具有缓变侧壁的缓变坡度材料层；
形成于所述图形化的膜层顶部以及半导体衬底部分区域上方的电极。
13.如权利要求12所述的半导体器件，其特征在于，所述刻蚀阻挡层的材料为SiO2，所述材料层的材料为CVD-Si。
14.如权利要求12所述的半导体器件，其特征在于，所述刻蚀阻挡层的材料为CVD-Si，所述材料层的材料为SiO2。
15.如权利要求12所述的半导体器件，其特征在于，所述半导体衬底上还形成有释放保护层，所述图形化的膜层形成于所述释放保护层上。
16.如权利要求15所述的半导体器件，其特征在于，所述释放保护层的材料为CVD-Si、SiO2或Si3N4中的一种或其组合。
17.如权利要求12所述的半导体器件，其特征在于，所述图形化的膜层是图形化的敏感材料层。
18.如权利要求17所述的半导体器件，其特征在于，所述图形化的敏感材料层的材料为非晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110061790.0A CN102173377B (zh) | 2011-03-15 | 2011-03-15 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110061790.0A CN102173377B (zh) | 2011-03-15 | 2011-03-15 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102173377A CN102173377A (zh) | 2011-09-07 |
| CN102173377B true CN102173377B (zh) | 2015-12-09 |
Family
ID=44516685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110061790.0A Active CN102173377B (zh) | 2011-03-15 | 2011-03-15 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102173377B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108002342B (zh) * | 2016-10-31 | 2020-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN108109911A (zh) * | 2016-11-24 | 2018-06-01 | 上海新微技术研发中心有限公司 | 一种形成倾斜的坡面结构的方法 |
| CN106629573B (zh) * | 2016-12-29 | 2018-11-09 | 上海集成电路研发中心有限公司 | 改善台阶侧壁的薄膜刻蚀不完全的结构及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1157480A (zh) * | 1995-08-30 | 1997-08-20 | 摩托罗拉公司 | 用栅电极易处置隔层形成单边缓变沟道半导体器件的方法 |
| US6023101A (en) * | 1997-12-10 | 2000-02-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| CN101154574A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 栅极侧壁层的形成方法 |
| CN101197264A (zh) * | 2007-12-25 | 2008-06-11 | 上海集成电路研发中心有限公司 | L型边墙的形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590197A (ja) * | 1991-09-27 | 1993-04-09 | Nippon Steel Corp | 半導体装置の製造方法 |
-
2011
- 2011-03-15 CN CN201110061790.0A patent/CN102173377B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1157480A (zh) * | 1995-08-30 | 1997-08-20 | 摩托罗拉公司 | 用栅电极易处置隔层形成单边缓变沟道半导体器件的方法 |
| US6023101A (en) * | 1997-12-10 | 2000-02-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| CN101154574A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 栅极侧壁层的形成方法 |
| CN101197264A (zh) * | 2007-12-25 | 2008-06-11 | 上海集成电路研发中心有限公司 | L型边墙的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102173377A (zh) | 2011-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11658254B2 (en) | Complementary metal-oxide semiconductor compatible patterning of superconducting nanowire single-photon detectors | |
| US20110294075A1 (en) | Patterning method | |
| TWI396242B (zh) | 微電子裝置、微電子裝置的製造方法、微機電封裝結構及其封裝方法 | |
| US20160157038A1 (en) | Structure and Method for Integrated Microphone | |
| US9006897B2 (en) | Process for producing a metal device housed in a closed housing within an integrated circuit, and corresponding integrated circuit | |
| CN102173377B (zh) | 半导体器件及其制造方法 | |
| CN101958275B (zh) | 接触孔形成方法 | |
| CN104600024A (zh) | 半导体装置及其制造方法 | |
| US20110117747A1 (en) | Method of fabricating single chip for integrating field-effect transistor into mems structure | |
| US8460960B2 (en) | Method for fabricating integrated circuit | |
| US9257304B2 (en) | Method of manufacturing non-volatile memory device | |
| US10418458B2 (en) | Semiconductor device and manufacturing method therefor | |
| US20160093649A1 (en) | Semiconductor device and related manufacturing method | |
| CN102931129B (zh) | 一种半导体器件的制造方法 | |
| CN106920806B (zh) | 光感测元件及其制造方法 | |
| KR20090016813A (ko) | 반도체 소자의 제조방법 | |
| JP2007035728A (ja) | 半導体装置及びその製造方法 | |
| WO2008084365A2 (en) | Etching with improved control of critical feature dimensions at the bottom of thick layers | |
| CN106706173B (zh) | 压力传感器的制备方法 | |
| CN106865489B (zh) | Mems器件的制造方法 | |
| CN106257622B (zh) | 半导体元件及其制造方法 | |
| TW201541522A (zh) | 半導體裝置，接觸之形成方法 | |
| US8163583B2 (en) | Manufacturing method of micro electronic mechanical system structure | |
| CN104425217A (zh) | 图形化方法 | |
| JP2014011176A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |