CN108109911A - 一种形成倾斜的坡面结构的方法 - Google Patents
一种形成倾斜的坡面结构的方法 Download PDFInfo
- Publication number
- CN108109911A CN108109911A CN201611050313.3A CN201611050313A CN108109911A CN 108109911 A CN108109911 A CN 108109911A CN 201611050313 A CN201611050313 A CN 201611050313A CN 108109911 A CN108109911 A CN 108109911A
- Authority
- CN
- China
- Prior art keywords
- material layer
- etching
- slope structure
- substrate
- stage portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 106
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 7
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请提供一种形成倾斜的坡面结构的方法,该方法包括:在所述基片的表面形成第一材料层;刻蚀所述第一材料层,以形成第一材料层图形,所述第一材料层图形具有由刻蚀而形成的台阶部;沉积覆盖所述第一材料层图形的表面的第二材料层,其中,所述第二材料层的表面在所述台阶部周围相对于所述基片的表面发生倾斜;刻蚀所述第二材料层,以使所述第二材料层的表面成为与所述台阶部邻接的所述坡面结构。根据本申请,以简单的方法形成坡面结构。
Description
技术领域
本申请涉及半导体制造技术领域,尤其涉及一种形成倾斜的坡面结构的方法。
背景技术
在半导体技术中,硅材料表面加工工艺的特点是平面化加工,即,在硅晶片表面的X方向和Y方向进行加工。近年来,发展出了深槽工艺,即,使用干法刻蚀或湿法刻蚀的方式在硅表面形成沟槽。
在现有的半导体材料表面加工工艺中,大多是制造与半导体材料的表面平行或呈特定夹角的平面,即使是深槽工艺,也只是在平面工艺的基础上对与半导体材料的表面垂直的面进行开槽加工以形成平面,而很少加工出光滑曲面。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现,如果使用现有技术中形成曲面的方法来形成倾斜的坡面结构,工艺往往比较复杂。
本申请实施例提供一种形成倾斜的坡面结构的方法,通过对台阶部周围所沉积的厚度不均匀的材料进行刻蚀,来形成相对于基片的表面倾斜的坡面结构,由此,能够以简单的工艺和较低的成本来形成坡面结构。
根据本申请实施例的一个方面,提供一种种形成倾斜的坡面结构的方法,用于在基片的表面形成相对于所述基片的表面倾斜的坡面结构,其特征在于,该方法包括:
在所述基片的表面形成第一材料层;
刻蚀所述第一材料层,以形成第一材料层图形,所述第一材料层图形具有由刻蚀而形成的台阶部;
沉积覆盖所述第一材料层图形的表面的第二材料层,其中,所述第二材料层的表面在所述台阶部周围相对于所述基片的表面发生倾斜;以及
刻蚀所述第二材料层,以使所述第二材料层的表面成为与所述台阶部邻接的所述坡面结构。
根据本申请实施例的另一个方面,其中,该方法还包括:
在形成所述第一材料层之前,在所述基片的表面形成阻挡层,所述阻挡层与所述第一材料层具有不同的刻蚀速率。
根据本申请实施例的另一个方面,其中,所述第一材料层图形具有由刻蚀而形成的凹槽,所述凹槽位于相邻的所述台阶部之间。
根据本申请实施例的另一个方面,其中,所述第二材料层的材料与所述第一材料层的材料相同或不同。
根据本申请实施例的另一个方面,其中,所述方法还包括:
再次进行至少一次沉积所述第二材料层的步骤,以及刻蚀所述第二材料层的步骤,以调整所述坡面结构的形状。
本申请的有益效果在于:通过对台阶部周围所沉积的厚度不均匀的材料进行刻蚀,来形成相对于基片的表面倾斜的坡面结构,由此,能够以简单的工艺和较低的成本来形成坡面结构。
参照后文的说明和附图,详细公开了本申请的特定实施方式,指明了本申请的原理可以被采用的方式。应该理解,本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内,本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本申请实施例的形成倾斜的坡面结构的方法的一个示意图;
图2是本申请实施例的形成倾斜的坡面结构的方法的一个实施方式的流程示意图。
具体实施方式
参照附图,通过下面的说明书,本申请的前述以及其它特征将变得明显。在说明书和附图中,具体公开了本申请的特定实施方式,其表明了其中可以采用本申请的原则的部分实施方式,应了解的是,本申请不限于所描述的实施方式,相反,本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
在本申请中,基片的可以是半导体制造领域中常用的晶圆,例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator,SOI)晶圆、锗硅晶圆、锗晶圆或氮化镓(Gallium Nitride,GaN)晶圆等;并且,该晶圆可以是没有进行过半导体工艺处理的晶圆,也可以是已经进行过处理的晶圆,例如进行过离子注入、蚀刻和/或扩散等工艺处理过的晶圆,本申请对此并不限制。
在本申请中,“厚度”是指各材料层在沿着与基片的表面垂直的方向上的尺寸。
实施例1
本申请实施例1提供一种形成倾斜的坡面结构的方法,用于在基片的表面形成相对于所述基片的表面倾斜的坡面结构.
图1是本实施例的形成倾斜的坡面结构的方法的一个示意图,如图1所示,该方法包括:
步骤101、在所述基片的表面形成第一材料层;
步骤102、刻蚀所述第一材料层,以形成第一材料层图形,所述第一材料层图形具有由刻蚀而形成的台阶部;
步骤103、沉积覆盖所述第一材料层图形的表面的第二材料层,其中,所述第二材料层的表面在所述台阶部周围相对于所述基片的表面发生倾斜;以及
步骤104、刻蚀所述第二材料层,以使所述第二材料层的表面成为与所述台阶部邻接的所述坡面结构。
在本实施例中,通过对台阶部周围所沉积的厚度不均匀的材料进行刻蚀,来形成相对于基片的表面倾斜的坡面结构,由此,能够以简单的工艺和较低的成本来形成坡面结构。
在本实施例中,如图1所示,该方法还可以包括如下步骤105:
步骤105、在形成所述第一材料层之前,在所述基片的表面形成阻挡层,所述阻挡层与所述第一材料层具有不同的刻蚀速率。
在本实施例中,阻挡层和第一材料层的材料可以不同,二者可以具有不同的刻蚀速率,例如,第一材料层的刻蚀速率较高,阻挡层的刻蚀速率较低,由此,在步骤102对第一材料层进行刻蚀的时候,当第一材料层以较高的刻蚀速率被刻蚀以形成台阶部之后,刻蚀过程能够停止于阻挡层。
在本实施例中,阻挡层和第二材料层的材料可以不同,二者可以具有不同的刻蚀速率,例如,第二材料层的刻蚀速率较高,阻挡层的刻蚀速率较低,由此,在步骤104对第二材料层进行刻蚀的时候,当第二材料层以较高的刻蚀速率被刻蚀以形成台阶部之后,刻蚀过程能够停止于阻挡层。
在本实施例中,步骤102的刻蚀可以是干法刻蚀或湿法刻蚀。经过步骤102的刻蚀,可以将第一材料层转化为形成第一材料层图形,该第一材料层图形具有由刻蚀而形成的凹槽,该凹槽可以位于相邻的台阶部之间。
在本实施例的步骤103中,可以沉积覆盖该第一材料层图形的表面的第二材料层,由于台阶部的存在,使得在台阶部周围所沉积的第二材料层的厚度不均匀,即,第二材料层的表面在台阶部周围相对于基片的表面发生倾斜。
在本实施例中,第二材料层的材料与第一材料层的材料可以相同或不同。
在本实施例的步骤104中,可以对第二材料层进行刻蚀,该第二材料层的表面倾斜的部分沿着刻蚀的方向推进,由此,形成与该台阶部邻接的坡面结构。其中,在步骤104中,对第二材料层的刻蚀可以使干法刻蚀或湿法刻蚀。
在本实施例中,在进行一次步骤103和步骤104之后,还可以反复进行步骤103和步骤104,也就是说,可以再次进行至少一次沉积第二材料层的步骤以及刻蚀第二材料层的步骤,由此,对坡面结构的形状进行调整,以成为所需要的形状。
根据本实施例,对台阶部周围所沉积的厚度不均匀的材料进行刻蚀,来形成相对于基片的表面倾斜的坡面结构,由此,能够以简单的工艺和较低的成本来形成坡面结构。
下面结合具体实施方式来说明实施例的形成倾斜的坡面结构的方法。
图2是该具体实施方式的一个流程示意图。如图2所示,该流程包括如下步骤:
(1)、在基片1的表面依次形成阻挡层2和第一材料层3,并且,在第一材料层3的表面形成掩模层4,该掩模层4用于设定第一材料层图形;
(2)、刻蚀第一材料层3,以形成第一材料层图形3a,该第一材料层图形3a具有由刻蚀而形成的台阶部3b,其中,在相邻的两个台阶部3b之间,形成位凹槽3c;其中,可是采用干法刻蚀,并且,刻蚀停止于阻挡层2;此外,在刻蚀完成后,对基片1进行清洗,以去除掩模层4;
(3)、沉积覆盖第一材料层图形3a的表面的第二材料层5,其中,第二材料层5的表面在台阶部3b周围相对于基片1的表面发生倾斜,倾斜的部分如5a所示;其中,第二材料层5的材料与第一材料层3的材料相同;
(4)、刻蚀第二材料层5,以使第二材料层的表面成为与台阶部3b邻接的坡面结构5b;其中,刻蚀也可以停止于阻挡层2。
(5)、在步骤(4)所形成的结构的基础上,再次沉积第二材料层5;
(6)对步骤(5)所沉积的第二材料层5的基础上,再次进行刻蚀,以形成新的坡面结构5b1。
在上述实施方式中,步骤(5)和(6)可以重复进行一次以上,以将坡面结构调整为所需的形状。
以上结合具体的实施方式对本申请进行了描述,但本领域技术人员应该清楚,这些描述都是示例性的,并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改,这些变型和修改也在本申请的范围内。
Claims (5)
1.一种形成倾斜的坡面结构的方法,用于在基片的表面形成相对于所述基片的表面倾斜的坡面结构,其特征在于,该方法包括:
在所述基片的表面形成第一材料层;
刻蚀所述第一材料层,以形成第一材料层图形,所述第一材料层图形具有由刻蚀而形成的台阶部;
沉积覆盖所述第一材料层图形的表面的第二材料层,其中,所述第二材料层的表面在所述台阶部周围相对于所述基片的表面发生倾斜;以及
刻蚀所述第二材料层,以使所述第二材料层的表面成为与所述台阶部邻接的所述坡面结构。
2.根据权利要求1所述的形成倾斜的坡面结构的方法,其特征在于,该方法还包括:
在形成所述第一材料层之前,在所述基片的表面形成阻挡层,所述阻挡层与所述第一材料层具有不同的刻蚀速率。
3.根据权利要求1所述的形成倾斜的坡面结构的方法,其特征在于,
所述第一材料层图形具有由刻蚀而形成的凹槽,所述凹槽位于相邻的所述台阶部之间。
4.根据权利要求1所述的形成倾斜的坡面结构的方法,其特征在于,
所述第二材料层的材料与所述第一材料层的材料相同或不同。
5.根据权利要求1所述的形成倾斜的坡面结构的方法,其特征在于,所述方法还包括:
再次进行至少一次沉积所述第二材料层的步骤,以及刻蚀所述第二材料层的步骤,以调整所述坡面结构的形状。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611050313.3A CN108109911A (zh) | 2016-11-24 | 2016-11-24 | 一种形成倾斜的坡面结构的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611050313.3A CN108109911A (zh) | 2016-11-24 | 2016-11-24 | 一种形成倾斜的坡面结构的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108109911A true CN108109911A (zh) | 2018-06-01 |
Family
ID=62204010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611050313.3A Pending CN108109911A (zh) | 2016-11-24 | 2016-11-24 | 一种形成倾斜的坡面结构的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108109911A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5943591A (en) * | 1993-12-30 | 1999-08-24 | Vlsi Technology | Integrated circuit scribe line structures and methods for making same |
CN102173377A (zh) * | 2011-03-15 | 2011-09-07 | 上海集成电路研发中心有限公司 | 半导体器件及其制造方法 |
CN103311109A (zh) * | 2012-03-12 | 2013-09-18 | 上海华虹Nec电子有限公司 | 侧墙的形成方法和用侧墙定义图形结构的方法 |
CN104282542A (zh) * | 2013-07-08 | 2015-01-14 | 上海华虹宏力半导体制造有限公司 | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 |
-
2016
- 2016-11-24 CN CN201611050313.3A patent/CN108109911A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5943591A (en) * | 1993-12-30 | 1999-08-24 | Vlsi Technology | Integrated circuit scribe line structures and methods for making same |
CN102173377A (zh) * | 2011-03-15 | 2011-09-07 | 上海集成电路研发中心有限公司 | 半导体器件及其制造方法 |
CN103311109A (zh) * | 2012-03-12 | 2013-09-18 | 上海华虹Nec电子有限公司 | 侧墙的形成方法和用侧墙定义图形结构的方法 |
CN104282542A (zh) * | 2013-07-08 | 2015-01-14 | 上海华虹宏力半导体制造有限公司 | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9466541B2 (en) | Mechanism for MEMS bump side wall angle improvement | |
US20060068596A1 (en) | Formation of Controlled Sublithographic Structures | |
US9583605B2 (en) | Method of forming a trench in a semiconductor device | |
CN102315158A (zh) | 形成半导体器件的接触孔的方法 | |
KR20120138263A (ko) | 패턴 형성 방법 | |
US9257280B2 (en) | Mitigation of asymmetrical profile in self aligned patterning etch | |
CN103094095A (zh) | 制造半导体器件的方法 | |
CN107731666B (zh) | 双重图形化的方法 | |
US11167982B2 (en) | Semiconductor arrangement and formation thereof | |
CN108091611A (zh) | 半导体装置及其制造方法 | |
US11011601B2 (en) | Narrow gap device with parallel releasing structure | |
EP3330800B1 (en) | A photomask manufacturing method | |
US9095995B2 (en) | Method of forming multiple patterning spacer structures | |
CN108109911A (zh) | 一种形成倾斜的坡面结构的方法 | |
CN106129810B (zh) | 半导体装置的制造方法、半导体装置 | |
US10879082B2 (en) | Wavelike hard nanomask on a topographic feature and methods of making and using | |
JPH0467650A (ja) | 半導体装置の製造方法 | |
KR102448769B1 (ko) | 반도체 장치 및 제조 방법 | |
CN107958836A (zh) | 在晶片的表面形成曲面的方法 | |
CN109429157B (zh) | 麦克风及其制造方法 | |
TWI697958B (zh) | 用於蝕刻遮罩與鰭片結構形成之方法 | |
US10529586B2 (en) | Method of manufacturing semiconductor device | |
CN108807175B (zh) | 半导体结构及其形成方法 | |
CN106803494B (zh) | 一种鳍式场效应晶体管金属图案的制备方法 | |
US10658177B2 (en) | Defect-free heterogeneous substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180601 |