CN106803494B - 一种鳍式场效应晶体管金属图案的制备方法 - Google Patents

一种鳍式场效应晶体管金属图案的制备方法 Download PDF

Info

Publication number
CN106803494B
CN106803494B CN201611233807.5A CN201611233807A CN106803494B CN 106803494 B CN106803494 B CN 106803494B CN 201611233807 A CN201611233807 A CN 201611233807A CN 106803494 B CN106803494 B CN 106803494B
Authority
CN
China
Prior art keywords
layer
pattern
hard mask
line
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611233807.5A
Other languages
English (en)
Other versions
CN106803494A (zh
Inventor
袁伟
李铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201611233807.5A priority Critical patent/CN106803494B/zh
Publication of CN106803494A publication Critical patent/CN106803494A/zh
Application granted granted Critical
Publication of CN106803494B publication Critical patent/CN106803494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种鳍式场效应晶体管金属图案的制备方法,包括:提供金属层图形的目标图案版图,将目标图案版图中的目标图案先反相,再拆分,分成线层图案版图和线端切除层图案版图;提供一衬底,衬底具有鳍层和栅极层;并且,在衬底上沉积介质层和第一硬掩膜层;采用线层图案版图,经光刻和刻蚀工艺,在第一硬掩膜层中刻蚀出线层图案;采用线端切除层图案版图,经光刻和刻蚀工艺,将第一硬掩膜层中相应的线层图案的线端切除;在线层图案和暴露的介质层上沉积第二硬掩膜层;去除第一硬掩模层的线层图案,保留第二硬掩膜层;以第二硬掩膜层为掩膜,刻蚀介质层,在介质层中形成沟槽图案;在沟槽图案中填充金属并且平坦化金属表面,从而形成金属图案。

Description

一种鳍式场效应晶体管金属图案的制备方法
技术领域
本发明涉及半导体器件制造技术领域,具体涉及一种鳍式场效应晶体管金属图案的制备方法。
背景技术
FinFET鳍式场效晶体管技术是集成电路行业的下一代前沿技术,是一种全新的新型的多门三维晶体管,其有源层也被称为鳍层。在传统平面晶体管工艺中,有源层、栅层和金属层之间通过接触层(Contact layer,CT)连接,而在FINFET工艺中,鳍层、栅层和金属层一之间的连接层不再是接触层(Contact),而是至少两层或以上的中间层,其中包括金属层零(Metal0)和通孔层零(Via0),用以连接鳍层、栅层和金属层一,其中通孔层零连接金属层零和金属层一。金属层零(Metal0)和通孔层零(Via0)等层次构成的中间层,根据工艺需求,也可以有更多其他层次。
随着设计规则的不断减小,FINFET栅层之间的间距变得很小,金属层零必须使用自对准刻蚀的技术实现其图形化,这使得最终工艺中,金属层零的上半部分线宽尺寸较大,而下半部分线宽尺寸很小,且下表面与鳍层的接触为三面接触。金属层零在进行制造工艺时,由于鳍层线宽的间距也越来越小,导致金属层零的线端头与线端头的距离越来越小,线端头的距离缩小会在光刻时导致很强的线端缩短等光学邻近效应,最终使得金属层零与鳍层的连接的效果变差,影响器件性能。
如何改善FINFET中间层的金属层零现有的制造工艺流程,改善其最终形貌,从而改善金属层零与鳍层之间的连接性能,增大其工艺窗口是需要研究和解决的难题。
发明内容
为了克服以上问题,本发明旨在提供一种鳍式场效应晶体管金属图案的制备方法,从而改善中间层的形貌,提高金属层与鳍层的连接性。为了达到上述目的,本发明提供了一种鳍式场效应晶体管金属图案的制备方法,其特征在于,包括:
步骤01:提供一金属层图形的目标图案版图,将目标图案版图中的目标图案先进行反相,再进行拆分,分成线层图案版图和线端切除层图案版图;线端切除层图案和线层图案叠加形成目标图案;
步骤02:提供一衬底,所述衬底具有鳍层和栅极层;并且,在衬底上沉积介质层和第一硬掩膜层;
步骤03:采用线层图案版图,经光刻和刻蚀工艺,在第一硬掩膜层中刻蚀出线层图案;
步骤04:采用线端切除层图案版图,经光刻和刻蚀工艺,将第一硬掩膜层中相应的线层图案的线端切除;
步骤05:在线层图案和暴露的介质层上沉积第二硬掩膜层;
步骤06:去除第一硬掩模层的线层图案,保留第二硬掩膜层;
步骤07:以第二硬掩膜层为掩膜,刻蚀介质层,在介质层中形成沟槽图案;
步骤08:在沟槽图案中填充金属并且平坦化金属表面,从而形成所述金属图案。
优选地,所述步骤07之后且在所述步骤08之前,还包括:采用连接栅极层的沟槽图案光刻版,在介质层中再次刻蚀出连接栅极层的沟槽。
优选地,所述步骤01中,线层图案为沿第一方向排列的线条,线端切除层图案是沿第二方向的矩形,线端切除层图案在第一方向上的宽度等于目标图案中各个线条在第一方向上的间距,线层图案的宽度等于目标图案中各个线条的宽度,第一方向和第二方向相互垂直。
优选地,第一方向为竖直方向,第二方向为水平方向;或者第一方向为水平方向,第二方向为竖直方向。
优选地,所述步骤03中,首先,在第一硬掩膜层表面涂覆光刻胶;采用线层图案版图,曝光显影出线层图案;再以光刻胶为掩膜,采用等离子体干法刻蚀工艺刻蚀第一硬掩膜层,从而在第一硬掩膜层中刻蚀出线层图案。
优选地,所述步骤04中,首先,在完成步骤03的衬底上涂覆光刻胶;然后,采用线端切除层图案版图,曝光显影出线端切除层图案;再以光刻胶为掩膜,采用等离子体干法刻蚀工艺刻蚀第一硬掩膜层,从而将第一硬掩膜层中的相应的线层图案的线端切除。
优选地,所述步骤05还包括:平坦化第二硬掩膜层表面,使得第二硬掩膜层顶部与第一硬掩膜层的线层图案顶部齐平。
优选地,所述步骤06中,采用等离子体干法刻蚀工艺或湿法腐蚀工艺去除线层图案。
优选地,所述步骤07中,采用等离子体各向异性刻蚀工艺,在介质层中刻蚀出沟槽图案。
优选地,所述介质层为多层堆叠介质层。
本发明的鳍式场效应晶体管金属图案的制备方法,通过改进的先反相形成线层图形,再对线性图形进行线端切割,最后利用硬掩模沉积和反刻等工艺形成最终沟槽图形的双重图形方法,完成FINFET中间层图形化制造工艺。本发明改善了FINFET金属层零的形貌,提高了金属层零对鳍层的连接性能,最终增大了在线工艺窗口,改善了器件量率和可靠性。
附图说明
图1为本发明的一个较佳实施例的鳍式场效应晶体管金属图案的制备方法的流程示意图
图2为本发明的一个较佳实施例的目标图案的示意图
图3为本发明的一个较佳实施例的线层图案的示意图
图4为本发明的一个较佳实施例的线端切除层图案的示意图
图5~12为本发明的图1所示方法的各个制备步骤示意图
图13为现有的金属层图案和本发明的一个较佳实施例的金属层图案的形貌对比示意图
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图1~13和具体实施例对本发明作进一步详细说明。需说明的是,附图均采用非常简化的形式、使用非精准的比例,且仅用以方便、清晰地达到辅助说明本实施例的目的。
本实施例的一种鳍式场效应晶体管金属图案的制备方法,请参阅图1,具体包括:
步骤01:请参阅图2~4,提供一金属层图形的目标图案版图,将目标图案版图中的目标图案22先进行反相,再进行拆分,分成线层图案23版图和线端切除层图案24版图;
具体的,这里的线端切除层图案24和线层图案23叠加形成目标图案。如图3所示,线层图案23为规则呈等间距排列的沿第一方向的线条,如图4所示,线端切除层图案24是沿第二方向的矩形,如图2所示,目标图案22在第二方向上等间距排列的沿第一方向的矩形长条,且在第一方向上的间距也相同,当然,间距也可以不同,第一方向和第二方向相互垂直,第一方向为竖直方向,第二方向为水平方向。线端切除层图案24在第一方向上的的宽度等于目标图案22中各个线条在第一方向上的间距,线层图案23的宽度等于目标图案22中各个线条的宽度。线层图案23的宽度和目标图案22的宽度相同,都是工艺的特征尺寸。
步骤02:请参阅图5,提供一衬底;衬底具有鳍层31和栅极层32;并且,在衬底上沉积介质层33和第一硬掩膜层34;
具体的,这里,衬底可以为硅衬底;可以但不限于采用化学气相沉积工艺在衬底上沉积介质层33和第一硬掩膜层34。这里的介质层33可以为多层堆叠介质层。
步骤03:请参阅图6,采用线层图案版图,经光刻和刻蚀工艺,在第一硬掩膜层中刻蚀出线层图案35;
具体的,首先,在第一硬掩膜层表面涂覆光刻胶;采用线层图案版图,曝光显影出线层图案;再以光刻胶为掩膜,采用等离子体干法刻蚀工艺刻蚀第一硬掩膜层,从而在第一硬掩膜层中刻蚀出线层图案35。
步骤04:请参阅图7,采用线端切除层图案版图,经光刻和刻蚀工艺,将第一硬掩膜层中相应的线层图案的线端切除,从而得到线端切除后的线层图案36;
具体的,首先,在完成步骤03的衬底上涂覆光刻胶;采用线端切除层图案版图,曝光显影出线端切除层图案;再以光刻胶为掩膜,采用等离子体干法刻蚀工艺刻蚀第一硬掩膜层,从而将第一硬掩膜层中的相应的线层图案的线端切除,从而得到线端切除的线层图案36。
步骤05:请参阅图8,在线层图案和暴露的介质层上沉积第二硬掩膜层37;
具体的,可以但不限于采用化学气相沉积方法来沉积第二硬掩膜层37,然后,还可以但不限于采用化学机械研磨工艺来平坦化第二硬掩膜层37表面,使得第二硬掩膜层37顶部与第一硬掩膜层的线层图案顶部齐平。
步骤06:请参阅图9,去除第一硬掩模层的线层图案,保留第二硬掩膜层37,从而形成第二掩膜层图案38;
具体的,可以采用等离子体干法刻蚀工艺或湿法腐蚀工艺去除线层图案。这里,第一硬掩膜层34的材料和第二硬掩膜层37的材料不相同,第一硬掩膜层34和第二硬掩膜层37的刻蚀选择比相差较大,对第一硬掩膜层34的刻蚀速率远大于对第二硬掩膜层37的刻蚀速率,较佳的,二者的比例可以大于100:1。
步骤07:请参阅图10,以第二硬掩膜层图案38为掩膜,刻蚀介质层,在介质层33中形成沟槽图案39;
具体的,可以采用等离子体各向异性刻蚀工艺,在介质层33中刻蚀出沟槽图案39。
本实施例中,请参阅图11,步骤07之后且在步骤08之前,还包括:采用连接栅极层的沟槽图案(M0G)光刻版,在介质层33中再次刻蚀出连接栅极层的沟槽40。
步骤08:请参阅图12,在沟槽图案中填充金属41并且平坦化金属表面,从而形成金属图案。
具体的,可以采用化学气相沉积方法在沟槽图案中沉积金属41,然后可以但不限于采用化学机械研磨工艺来平坦化金属表面。
请参阅图13,图13中,左侧为现有的金属层图案,右侧为本发明的一个较佳实施例的金属层图案。可以发现,本发明的一个实施例制备的金属层图案中,填充金属宽度均匀,线的端头处形貌和版图设计的目标形貌一致,从而使得金属层与鳍层良好的接触。
虽然本发明已以较佳实施例揭示如上,然实施例仅为了便于说明而举例而已,并非用以限定本发明,本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰,本发明所主张的保护范围应以权利要求书为准。

Claims (10)

1.一种鳍式场效应晶体管金属图案的制备方法,其特征在于,包括:
步骤01:提供一金属层图形的目标图案版图,将目标图案版图中的目标图案先进行反相,再进行拆分,分成线层图案版图和线端切除层图案版图;线端切除层图案和线层图案叠加形成目标图案;
步骤02:提供一衬底,所述衬底具有鳍层和栅极层;并且,在衬底上沉积介质层和第一硬掩膜层;
步骤03:采用线层图案版图,经光刻和刻蚀工艺,在第一硬掩膜层中刻蚀出线层图案;
步骤04:采用线端切除层图案版图,经光刻和刻蚀工艺,将第一硬掩膜层中相应的线层图案的线端切除;
步骤05:在线层图案和暴露的介质层上沉积第二硬掩膜层;
步骤06:去除第一硬掩模层的线层图案,保留第二硬掩膜层;
步骤07:以第二硬掩膜层为掩膜,刻蚀介质层,在介质层中形成沟槽图案;
步骤08:在沟槽图案中填充金属并且平坦化金属表面,从而形成所述金属图案。
2.根据权利要求1所述的鳍式场效应晶体管金属图案的制备方法,其特征在于,所述步骤07之后且在所述步骤08之前,还包括:采用连接栅极层的沟槽图案光刻版,在介质层中再次刻蚀出连接栅极层的沟槽。
3.根据权利要求1所述的鳍式场效应晶体管金属图案的制备方法,其特征在于,所述步骤01中,线层图案为沿第一方向排列的线条,线端切除层图案是沿第二方向的矩形,线端切除层图案在第一方向上的宽度等于目标图案中各个线条在第一方向上的间距,线层图案的宽度等于目标图案中各个线条的宽度,第一方向和第二方向相互垂直。
4.根据权利要求3所述的鳍式场效应晶体管金属图案的制备方法,其特征在于,第一方向为竖直方向,第二方向为水平方向;或者第一方向为水平方向,第二方向为竖直方向。
5.根据权利要求1所述的鳍式场效应晶体管金属图案的制备方法,其特征在于,所述步骤03中,首先,在第一硬掩膜层表面涂覆光刻胶;采用线层图案版图,曝光显影出线层图案;再以光刻胶为掩膜,采用等离子体干法刻蚀工艺刻蚀第一硬掩膜层,从而在第一硬掩膜层中刻蚀出线层图案。
6.根据权利要求1所述的鳍式场效应晶体管金属图案的制备方法,其特征在于,所述步骤04中,首先,在完成步骤03的衬底上涂覆光刻胶;然后,采用线端切除层图案版图,曝光显影出线端切除层图案;再以光刻胶为掩膜,采用等离子体干法刻蚀工艺刻蚀第一硬掩膜层,从而将第一硬掩膜层中的相应的线层图案的线端切除。
7.根据权利要求1所述的鳍式场效应晶体管金属图案的制备方法,其特征在于,所述步骤05还包括:平坦化第二硬掩膜层表面,使得第二硬掩膜层顶部与第一硬掩膜层的线层图案顶部齐平。
8.根据权利要求1所述的鳍式场效应晶体管金属图案的制备方法,其特征在于,所述步骤06中,采用等离子体干法刻蚀工艺或湿法腐蚀工艺去除线层图案。
9.根据权利要求1所述的鳍式场效应晶体管金属图案的制备方法,其特征在于,所述步骤07中,采用等离子体各向异性刻蚀工艺,在介质层中刻蚀出沟槽图案。
10.根据权利要求1~9任意一项所述的鳍式场效应晶体管金属图案的制备方法,其特征在于,所述介质层为多层堆叠介质层。
CN201611233807.5A 2016-12-28 2016-12-28 一种鳍式场效应晶体管金属图案的制备方法 Active CN106803494B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611233807.5A CN106803494B (zh) 2016-12-28 2016-12-28 一种鳍式场效应晶体管金属图案的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611233807.5A CN106803494B (zh) 2016-12-28 2016-12-28 一种鳍式场效应晶体管金属图案的制备方法

Publications (2)

Publication Number Publication Date
CN106803494A CN106803494A (zh) 2017-06-06
CN106803494B true CN106803494B (zh) 2019-11-22

Family

ID=58985093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611233807.5A Active CN106803494B (zh) 2016-12-28 2016-12-28 一种鳍式场效应晶体管金属图案的制备方法

Country Status (1)

Country Link
CN (1) CN106803494B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669862B1 (ko) * 2000-11-13 2007-01-17 삼성전자주식회사 반도체 장치의 미세패턴 형성방법
CN104752169B (zh) * 2013-12-30 2018-12-21 中芯国际集成电路制造(上海)有限公司 掩膜图形的形成方法
CN105759560A (zh) * 2016-05-13 2016-07-13 武汉新芯集成电路制造有限公司 组合光罩的版图结构及其形成方法、应用方法

Also Published As

Publication number Publication date
CN106803494A (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
US20200043859A1 (en) Multi-height semiconductor structures
CN103094095A (zh) 制造半导体器件的方法
JP6814377B2 (ja) ビア対グリッドのパターニングにおけるオーバレイエラーを減少する方法
CN104409444B (zh) 鳍层光刻对准标记的制备方法
CN107039335B (zh) 半导体结构的形成方法
JP2016066793A5 (zh)
TW201727360A (zh) 形成圖案的方法
CN104078366A (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN104078329B (zh) 自对准多重图形的形成方法
CN109559978B (zh) 半导体结构及其形成方法
CN104078330B (zh) 自对准三重图形的形成方法
CN104979173B (zh) 半导体结构及其形成方法
CN104167348A (zh) 形成间隔物图案掩模的方法
CN106803494B (zh) 一种鳍式场效应晶体管金属图案的制备方法
CN104701145B (zh) 半导体结构的形成方法
CN103839769B (zh) 形成图案的方法
CN104867826A (zh) 一种避免硅片边缘薄膜剥离的方法
CN107799462A (zh) 半导体结构的形成方法
CN102820260A (zh) 提高通孔图形性能表现的方法
US10373841B2 (en) Photomask manufacturing method
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
CN104425371B (zh) 半导体结构的形成方法
CN105161409A (zh) U形栅极的形成方法
CN106129810B (zh) 半导体装置的制造方法、半导体装置
JP2018526836A (ja) Tftデバイスおよび製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant