CN106129810B - 半导体装置的制造方法、半导体装置 - Google Patents

半导体装置的制造方法、半导体装置 Download PDF

Info

Publication number
CN106129810B
CN106129810B CN201610298648.0A CN201610298648A CN106129810B CN 106129810 B CN106129810 B CN 106129810B CN 201610298648 A CN201610298648 A CN 201610298648A CN 106129810 B CN106129810 B CN 106129810B
Authority
CN
China
Prior art keywords
layer
semiconductor
table top
semiconductor device
top band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610298648.0A
Other languages
English (en)
Other versions
CN106129810A (zh
Inventor
佐久间仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN106129810A publication Critical patent/CN106129810A/zh
Application granted granted Critical
Publication of CN106129810B publication Critical patent/CN106129810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明的目的在于提供一种具有下述效果的半导体装置的制造方法和半导体装置，即，能够形成宽度小的台面条带，而且能够防止在台面条带的左右的槽的周边使衬底裂开。具备下述工序：在半导体衬底之上形成包含有源层的台面条带、和覆盖该台面条带的半导体层的工序；在该半导体层之上形成使该台面条带的左右的该半导体层露出的掩模图案的工序；各向同性蚀刻工序，对从该掩模图案露出的该半导体层实施各向同性蚀刻，在该半导体层形成剖面形状为圆弧状的凹陷；以及各向异性蚀刻工序，在该各向同性蚀刻工序后，对从该掩模图案露出的该半导体层实施各向异性蚀刻，将蚀刻进行至该半导体衬底。

Description

半导体装置的制造方法、半导体装置
技术领域
本发明涉及具有台面条带的半导体装置的制造方法及半导体装置。
背景技术
以由智能手机的急速普及引起的移动宽带服务的扩大、由视频传送或社交网络等互联网服务的进一步扩大引起的通信流量的急剧的增加、以及基站中的设置空间或功耗问题等为开端，用于对大容量数据进行通信的超高速、大容量、高效的光网络的基础设施建设在干线系统、访问系统中变得必要。寻求成为其光源的半导体激光器元件的进一步高速化。
作为决定半导体激光器元件的调制频率上限的因素之一，举出由寄生阻抗引起的向有源区域的电流注入效率的降低。为了减小寄生阻抗，将工艺台面的宽度变小。在专利文献1中公开了具有窄台面构造的半导体激光器元件。
专利文献1：日本特开平11－191654号公报
为了形成宽度小的台面条带，需要高精度地对半导体层进行蚀刻，因此通常来说通过干式蚀刻形成台面条带的左右的槽。但是，如果通过具有各向异性的干式蚀刻形成槽，则该槽的底面和侧面均成为平面。而且，应力集中至平坦的底面和平坦的侧面相交的部分(下面，称为角部)。其结果，存在下述问题，即，在芯片分离时，并非从切割道而是以角部为起点使衬底裂开，成品率降低。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于提供一种具有下述效果的半导体装置的制造方法和半导体装置，即，能够形成宽度小的台面条带，而且能够防止在台面条带的左右的槽的周边使衬底裂开。
本发明所涉及的半导体装置的制造方法的特征在于，具备下述工序：在半导体衬底之上形成包含有源层的台面条带、和覆盖该台面条带的半导体层的工序；在该半导体层之上形成使该台面条带的左右的该半导体层露出的掩模图案的工序；各向同性蚀刻工序，对从该掩模图案露出的该半导体层实施各向同性蚀刻，在该半导体层形成剖面形状为圆弧状的凹陷；以及各向异性蚀刻工序，在该各向同性蚀刻工序后，对从该掩模图案露出的该半导体层实施各向异性蚀刻，在维持所述圆弧状的凹陷的同时将蚀刻进行至该半导体衬底。
本发明所涉及的其他半导体装置的制造方法的特征在于，具备下述工序：在半导体衬底之上形成包含有源层的台面条带、和覆盖该台面条带的半导体层的工序；掩模工序，在该半导体层之上形成使该台面条带的左右的该半导体层露出的掩模图案；抗蚀剂层工序，在从该掩模图案露出的该半导体层之上，形成具有剖面形状为圆弧状的凹陷的抗蚀剂层；以及各向异性蚀刻工序，通过该半导体层及该半导体衬底的蚀刻速率和该抗蚀剂层的蚀刻速率成为1：1的各向异性蚀刻，进行该抗蚀剂层及该抗蚀剂层下方的该半导体层的蚀刻，对该半导体衬底的表面进行蚀刻。
本发明所涉及的其他半导体装置的制造方法的特征在于，具备下述工序：在半导体衬底之上形成包含有源层的台面条带、和覆盖该台面条带的半导体层的工序；掩模工序，在该半导体层之上形成使该台面条带的左右的该半导体层露出的掩模图案；各向异性蚀刻工序，对从该掩模图案露出的该半导体层实施各向异性蚀刻，将蚀刻进行至该半导体衬底；以及传质工序，在该各向异性蚀刻工序后，对该衬底进行加热，使在通过该各向异性蚀刻工序形成的槽的底面露出的该半导体衬底发生传质现象。
本发明所涉及的其他半导体装置的制造方法的特征在于，具备下述工序：生长工序，在半导体衬底之上生长包含有源层的台面条带、和覆盖该台面条带的半导体层；掩模工序，在该半导体层之上形成使该台面条带的左右的该半导体层露出的掩模图案；各向异性蚀刻工序，对从该掩模图案露出的该半导体层实施各向异性蚀刻，将蚀刻进行至该半导体衬底，同时，在通过蚀刻所形成的该半导体层的侧面形成保护膜；以及各向同性蚀刻工序，通过该半导体衬底的蚀刻速率比该保护膜的蚀刻速率高的蚀刻，从而各向同性地对该半导体衬底进行蚀刻。
本发明所涉及的半导体装置的特征在于，具备：半导体衬底；台面条带，其设置于该半导体衬底之上，包含有源层；以及半导体层，其设置于该半导体衬底之上，在该台面条带的左右具有使该半导体衬底露出的槽，该槽的底部的该半导体衬底具有圆弧状的凹陷，所述槽的侧面是平面，所述侧面与所述凹陷顺滑地连接。
发明的效果
根据本发明，能够通过使用各向异性蚀刻而形成宽度小的台面条带，而且由于使槽的底面凹陷，因此能够防止在台面条带的左右的槽的周边使衬底裂开。
附图说明
图1是实施方式1所涉及的半导体装置的剖视图。
图2是表示半导体装置的制造方法的流程图。
图3是形成台面条带和半导体层后的半导体装置的剖视图。
图4是形成掩模图案后的半导体装置的剖视图。
图5是各向同性蚀刻工序后的半导体装置的剖视图。
图6是各向异性蚀刻工序后的半导体装置的剖视图。
图7是形成电极后的半导体装置的剖视图。
图8是实施方式2所涉及的形成浅槽后的半导体装置的剖视图。
图9是形成抗蚀剂层后的半导体装置的剖视图。
图10是实施方式3所涉及的形成抗蚀剂层后的半导体装置的剖视图。
图11是曝光显影处理后的半导体装置的剖视图。
图12是实施方式4所涉及的各向异性蚀刻后的半导体装置的剖视图。
图13是去除掩模图案后的半导体装置的剖视图。
图14是传质工序后的半导体装置的剖视图。
图15是实施方式5所涉及的各向异性蚀刻后的半导体装置的剖视图。
图16是各向同性蚀刻工序后的半导体装置的剖视图。
标号的说明
10半导体衬底，10a、10b槽的底面，17台面条带，27半导体层，27a、27b槽，40a、40b、40c掩模图案，48a、48b浅槽，50、60抗蚀剂层，70保护膜
具体实施方式
参照附图，对本发明的实施方式所涉及的半导体装置的制造方法和半导体装置进行说明。对相同或对应的构成要素标注相同标号，有时省略重复说明。
实施方式1.
图1是实施方式1所涉及的半导体装置的剖视图。半导体装置具备例如由n型的InP形成的半导体衬底10。在半导体衬底10之上形成有台面条带17。台面条带17具备：n型的下部包覆层12、在下部包覆层12之上形成的有源层14、在有源层14之上形成的p型的上包覆层16。
在半导体衬底10之上的台面条带17的左右形成有半导体层27。半导体层27具备：p型层20；n型层22，其形成于p型层20之上；p型层24，其形成于n型层22之上；以及p型的接触层26，其形成于p型层24和台面条带17之上。p型层20、n型层22及p型层24作为电流阻挡层起作用。因此，半导体层27具备：阻挡层，其与台面条带17的侧面接触；以及接触层26，其位于台面条带17和阻挡层之上。半导体层27例如由InP类材料形成。半导体层27覆盖台面条带17。
在半导体层27形成有使半导体衬底10露出的槽27a、27b。在槽27a、27b的底部露出的半导体衬底(槽的底面10a、10b)凹陷。槽的底面10a、10b的剖面成为圆弧状。关于该圆弧状的部分，在中央变得最薄、在端部变得最厚。由于槽的底面10a、10b的剖面成为圆弧状，因此槽27a、27b的底面和槽27a、27b的侧面顺滑地连接。在槽27a、27b的内壁没有角部。另外，槽27a、27b的侧面成为相对于半导体衬底10垂直的平面。
在台面条带17之上隔着接触层26形成有p侧电极30。在半导体衬底10的背面形成有n侧电极32。在半导体装置动作时，将电压施加至p侧电极30和n侧电极32之间，使激光向纸面外侧方向或纸面内侧方向射出。
下面，说明本发明的实施方式1所涉及的半导体装置的制造方法。图2是表示半导体装置的制造方法的流程图。首先，在半导体衬底之上形成台面条带和半导体层(步骤S1)。图3是在半导体衬底10之上形成台面条带17和半导体层27后的半导体装置的剖视图。半导体层27覆盖台面条带17。
然后，使处理进入步骤S2。在步骤S2中，在半导体层之上形成掩模图案。图4是形成掩模图案40a、40b、40c后的半导体装置的剖视图。掩模图案40a、40b、40c的材料例如是绝缘膜或抗蚀剂。掩模图案40a、40b、40c使台面条带17的左右的半导体层27露出。将该工序称为掩模工序。
然后，使处理进入步骤S3。在步骤S3中，对从掩模图案露出的半导体层实施各向同性蚀刻。将该工序称为各向同性蚀刻工序。图5是各向同性蚀刻工序后的半导体装置的剖视图。在各向同性蚀刻工序中，使用例如包含Br和CH3OH的蚀刻剂，在接触层26形成剖面形状为圆弧状的凹陷26a、26b。各向同性蚀刻工序是湿法工艺。但是，如果能够实现各向同性的蚀刻，则也可以通过干法工艺进行各向同性蚀刻工序。
然后，使处理进入步骤S4。在步骤S4中，对从掩模图案露出的半导体层实施各向异性蚀刻。将该工序称为各向异性蚀刻工序。图6是各向异性蚀刻工序后的半导体装置的剖视图。在各向异性蚀刻工序中，将掩模图案40a、40b、40c作为掩模，将蚀刻进行至半导体衬底10。在各向异性蚀刻工序中，专门沿半导体层27的深度方向进行蚀刻，对向半导体层27的侧面方向的蚀刻进行抑制。各向异性蚀刻工序是干法工艺。但是，如果能够实现各向异性的蚀刻，则也可以通过湿法工艺进行各向异性蚀刻工序。
各向异性蚀刻是将通过各向同性蚀刻工序形成于接触层26的圆弧状的凹陷形状维持不变而进行的。即，从各向异性蚀刻的最初至最后，在槽27a、27b的底面维持圆弧状的凹陷。通过各向异性蚀刻工序出现的阻挡层(p型层20、n型层22、p型层24)的侧面是相对于半导体衬底10垂直的面。
在通过各向异性蚀刻工序形成的槽27a、27b的内壁没有角部。具体地说，槽27a、27b的底面10a、10b和槽27a、27b的侧面顺滑地连接，从而形成有在内壁没有角部的槽27a、27b。
然后，使处理进入步骤S5。在步骤S5中将掩模图案40a、40b、40c去除，之后形成p侧电极和n侧电极。图7是形成电极后的半导体装置的剖视图。此外，至此为止的工序是在晶圆状态下实施的。
然后，使处理进入步骤S6。在步骤S6中，对晶圆进行切割(或解理)而成为多个芯片。在该工序中，例如使用图7的切割锯42，沿半导体装置的切割线(虚线部分)切断。切割是为了将衬底分离成芯片而进行的。此时，由于在槽27a、27b的内壁没有角部，因此应力不会集中至槽27a、27b的周边，能够沿预定的切割线进行切割。如果结束了上述的芯片分离作业，则图1所示的半导体装置完成。
由于对通信用途的半导体装置要求高速响应，因此减小元件电容是重要的。为了减小元件电容，需要减小台面条带的宽度。根据本发明的实施方式1所涉及的半导体装置的制造方法，由于通过各向异性蚀刻形成槽，因此能够形成宽度小的台面条带。由于通过各向异性蚀刻进行半导体层的蚀刻，因此与各向同性蚀刻的情况相比，能够减小台面条带的宽度的波动。
在各向同性蚀刻工序中，由于在接触层形成有凹陷，因此能够形成在内壁没有角部的槽27a、27b。因此，在芯片分离时应力不会集中至槽周边，所以能够抑制以槽的周边为起点的衬底的裂开。其结果，能够提高成品率。
关于本发明的实施方式1所涉及的半导体装置的制造方法和半导体装置，在不丧失其特征的范围能够进行各种变形。例如，在各向同性蚀刻工序中，只要能够在半导体层形成剖面为圆弧状的凹陷即可。因此，也可以将该凹陷形成于除了接触层以外的层。另外，构成半导体层27的层也可以适当变更。也可以在台面条带17和半导体层27追加新的层，还可以省略特定的层。构成半导体装置的各层的导电型也可以反转。
在将衬底切断而将晶圆芯片化的工序中，也可以利用除了切割锯以外的手段。在芯片化时只要机械力作用于晶圆，就会在槽的周边产生应力，因此本发明的槽形状是有效的。这些变形能够适当应用于下面的实施方式所涉及的半导体装置的制造方法和半导体装置。此外，下面的实施方式所涉及的半导体装置的制造方法和半导体装置与实施方式1的共通点多，因此以与实施方式1的不同点为中心进行说明。
实施方式2.
对实施方式2所涉及的半导体装置的制造方法进行说明。首先，创建图4所示的构造。掩模图案40a、40b、40c由绝缘膜形成。然后，在半导体层形成浅槽。图8是形成浅槽48a、48b后的半导体装置的剖视图。在该工序中，对从掩模图案40a、40b、40c露出的半导体层27实施各向异性蚀刻，在半导体衬底10不露出的范围将半导体层27去除。将该工序称为浅槽形成工序。在浅槽48a、48b的侧面，n型层22、p型层24及接触层26露出，在浅槽48a、48b的底面22a、22b，n型层22露出。此外，浅槽48a、48b的深度也可以变更。
然后，在半导体层27之上形成抗蚀剂层。图9是形成抗蚀剂层50后的半导体装置的剖视图。抗蚀剂层50形成于从掩模图案40a、40b、40c露出的半导体层27之上。换言之，在浅槽48a、48b中形成抗蚀剂层50A、50B。抗蚀剂层50A、50B具有剖面形状为圆弧状的凹陷。附带地在掩模图案40a、40b、40c之上形成抗蚀剂层。抗蚀剂层50是通过从喷嘴滴下至半导体层27及掩模图案40a、40b、40c之上，利用旋涂机使衬底旋转而形成的。将如上述所示形成抗蚀剂层50的工序称为抗蚀剂层工序。
通过抗蚀剂层工序形成的抗蚀剂层50的厚度由掩模图案40a、40b、40c之上的抗蚀剂层的厚度(D2)表示。另外，通过浅槽形成工序形成的浅槽48a、48b的深度为D1。优选将抗蚀剂层50的厚度D2设为浅槽48a、48b的深度D1的1/10～1/2(/的右侧表示分母，/的左侧表示分子)。这样，通过将D2设为D1的10％～50％，从而浅槽48a、48b的角部的抗蚀剂层变厚，能够在抗蚀剂层50A、50B设置剖面形状为圆弧状的凹陷。
然后，通过各向异性蚀刻对抗蚀剂层50A、50B下方的半导体层27及半导体衬底10的一部分、以及抗蚀剂层50进行蚀刻。该蚀刻设为是半导体层27及半导体衬底10的蚀刻速率和抗蚀剂层50的蚀刻速率成为1：1的各向异性蚀刻。在半导体衬底10和半导体层27由InP类材料形成、抗蚀剂层50由有机材料形成的情况下，将例如氯类气体和氩气的混合气体作为蚀刻气体使用。将该工序称为各向异性蚀刻工序。各向异性蚀刻是干法工艺。但是，也可以采用能够实现各向异性蚀刻的湿法工艺。
在各向异性蚀刻工序中，进行抗蚀剂层50及抗蚀剂层50下方的半导体层27的蚀刻，对半导体衬底10的表面进行蚀刻。在各向异性蚀刻中，形成于抗蚀剂层50A、50B的剖面形状为圆弧状的凹陷在维持其形状不变的状态下被延承至半导体衬底10。即，关于通过各向异性蚀刻形成的槽的底面，如图1所示的槽27a、27b的底面这样凹陷。之后通过将掩模图案去除、形成电极，从而能够制造图1所示的半导体装置。
根据本发明的实施方式2的半导体装置的制造方法，仅通过将抗蚀剂供给至浅槽48a、48b，就能够得到具有剖面形状为圆弧状的凹陷的抗蚀剂层50A、50B，因此能够省略实施方式1的各向同性蚀刻。
实施方式3.
对实施方式3所涉及的半导体装置的制造方法进行说明。首先，创建图4所示的构造。掩模图案40a、40b、40c由绝缘膜形成。然后，形成抗蚀剂层。图10是形成抗蚀剂层60后的半导体装置的剖视图。抗蚀剂层60形成在掩模图案40a、40b、40c之上和从掩模图案露出的半导体层27之上。
然后，对该抗蚀剂层60实施曝光显影处理。图11是曝光显影处理后的半导体装置的剖视图。通过曝光显影处理，在位于台面条带17的左右的半导体层之上的抗蚀剂层形成凹陷60A、60B。以没有抗蚀剂层的厚度为0的部分的方式决定该曝光显影处理的条件。凹陷60A、60B位于掩模图案40a、40b、40c的开口部的正上方。
然后，实施半导体层27及半导体衬底10的蚀刻速率和抗蚀剂层60的蚀刻速率成为1：1的各向异性蚀刻。之后通过将掩模图案40a、40b、40c去除、形成电极，从而能够制造图1所示的半导体装置。
实施方式2、3的半导体装置的制造方法在下述方面是共通的，即，通过在抗蚀剂层形成剖面形状为圆弧状的凹陷，对该抗蚀剂层实施各向异性蚀刻，从而形成在底面具有凹陷的槽。通过该特征，在芯片分离时能够避免以槽的底部部分为起点发生裂开。
实施方式4.
在实施方式4所涉及的半导体装置的制造方法中，首先，创建图4所示的构造。然后，对从掩模图案露出的半导体层实施各向异性蚀刻。图12是实施各向异性蚀刻后的半导体装置的剖视图。将进行各向异性蚀刻的工序称为各向异性蚀刻工序。通过各向异性蚀刻，将蚀刻进行至半导体衬底10。通过各向异性蚀刻，在台面条带17的左右形成槽27a、27b。该槽27a、27b的底面10A、10B是平面。另外，由于进行了各向异性蚀刻，因此槽27a、27b的侧面也是平面。因此，槽27a、27b的底面和侧面相交的部分成为角部。
然后，将掩模图案去除。图13是去除掩模图案后的半导体装置的剖视图。然后，对衬底进行加热。具体地说，在进行MOCVD等处理的半导体晶体生长装置内，将衬底暴露于大于或等于600℃的高温。由此，使在通过各向异性蚀刻工序形成的槽的底面10A、10B露出的半导体衬底发生传质现象。将该工序称为传质工序。
图14是传质工序后的半导体装置的剖视图。通过传质工序，位于槽27a、27b内壁的角部消失，形成具有剖面形状为圆弧状的凹陷的底面10a、10b。在传质工序后，将衬底分离成芯片。在芯片分离时，在槽27a、27b的周边不会承受大的应力。由此，能够防止在台面条带的左右的槽的周边使衬底裂开。
传质工序中的衬底的温度只要是能够将槽27a、27b的内壁的角部消除的温度即可，并没有特别限定。
实施方式5.
对实施方式5所涉及的半导体装置的制造方法进行说明。首先，创建图4所示的构造。掩模图案40a、40b、40c由绝缘膜形成。然后，对从掩模图案40a、40b、40c露出的半导体层27实施各向异性蚀刻。将该工序称为各向异性蚀刻工序。在各向异性蚀刻工序中，使用含有硅的蚀刻气体。
图15是各向异性蚀刻后的半导体装置的剖视图。在通过各向异性蚀刻工序将蚀刻进行至半导体衬底10的过程中，在通过蚀刻所形成的半导体层的侧面形成保护膜70。保护膜70是含有硅的膜(含有Si的反应生成物)。
然后，通过半导体衬底10的蚀刻速率比保护膜70的蚀刻速率高的蚀刻，各向同性地对半导体衬底10进行蚀刻。将该工序称为各向同性蚀刻工序。在各向同性蚀刻工序中，使用例如包含Br和CH3OH的蚀刻剂。
图16是各向同性蚀刻工序后的半导体装置的剖视图。在各向同性蚀刻工序中，由保护膜70保护的半导体层27的侧面没有被大幅蚀刻，但各向同性地对半导体衬底10进行蚀刻。其结果，在槽27a、27b的底面形成剖面形状为圆弧状的凹陷10a、10b。由此，能够得到在内壁没有角部的槽27a、27b。在各向同性蚀刻后，将保护膜和掩模图案去除，将衬底分离成芯片。
如上所述，通过在半导体层27的侧面形成保护膜70，从而能够仅对槽的底面实施各向同性蚀刻，在槽的底面形成剖面形状为圆弧状的凹陷。
在本发明的实施方式5中，将掩模图案40a、40b、40c的材料设为绝缘膜，但也可以将其设为抗蚀剂层。在由抗蚀剂层形成掩模图案的情况下，在通过各向异性蚀刻工序对半导体层进行蚀刻的过程中，在半导体层的侧面形成保护膜。该保护膜是含有抗蚀剂的膜(含有抗蚀剂的反应生成物)。在形成上述的保护膜后，通过半导体衬底的蚀刻速率比保护膜的蚀刻速率高的蚀刻各向同性地对半导体衬底进行蚀刻。之后将保护膜和掩模图案去除，将衬底分离成芯片。
此外，也可以将至此为止所说明的各实施方式的特征进行适当组合。

Claims (15)

1.一种半导体装置的制造方法，其特征在于，
具备下述工序：
在半导体衬底之上形成包含有源层的台面条带、和覆盖所述台面条带的半导体层的工序；
掩模工序，在所述半导体层之上形成使所述台面条带的左右的所述半导体层露出的掩模图案；
各向同性蚀刻工序，对从所述掩模图案露出的所述半导体层实施各向同性蚀刻，在所述半导体层形成剖面形状为圆弧状的凹陷；以及
各向异性蚀刻工序，在所述各向同性蚀刻工序后，对从所述掩模图案露出的所述半导体层实施各向异性蚀刻，在维持所述圆弧状的凹陷的同时将蚀刻进行至所述半导体衬底。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述半导体层具备：阻挡层，其与所述台面条带的侧面接触；以及接触层，其位于所述台面条带和所述阻挡层之上，
在所述各向同性蚀刻工序中，在所述接触层形成剖面形状为圆弧状的凹陷，
通过所述各向异性蚀刻工序出现的所述阻挡层的侧面相对于所述半导体衬底垂直。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述各向同性蚀刻工序是湿法工艺，
所述各向异性蚀刻工序是干法工艺。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，
所述半导体层由InP类材料形成，
在所述各向同性蚀刻工序中，使用包含Br和CH3OH的蚀刻剂。
5.一种半导体装置的制造方法，其特征在于，
具备下述工序：
在半导体衬底之上形成包含有源层的台面条带、和覆盖所述台面条带的半导体层的工序；
掩模工序，在所述半导体层之上形成使所述台面条带的左右的所述半导体层露出的掩模图案；
抗蚀剂层工序，在从所述掩模图案露出的所述半导体层之上，形成具有剖面形状为圆弧状的凹陷的抗蚀剂层；以及
各向异性蚀刻工序，通过所述半导体层及所述半导体衬底的蚀刻速率和所述抗蚀剂层的蚀刻速率成为1：1的各向异性蚀刻，进行所述抗蚀剂层及所述抗蚀剂层下方的所述半导体层的蚀刻，对所述半导体衬底的表面进行蚀刻。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
具备：浅槽形成工序，在所述掩模工序和所述抗蚀剂层工序之间，对从所述掩模图案露出的所述半导体层实施各向异性蚀刻，在所述半导体衬底不露出的范围将所述半导体层去除，
在所述抗蚀剂层工序中，在通过所述浅槽形成工序形成的槽中形成所述抗蚀剂层。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
在所述抗蚀剂层工序中，在所述掩模图案之上也形成所述抗蚀剂层，
所述掩模图案之上的所述抗蚀剂层的厚度是通过所述浅槽形成工序形成的槽的深度的10％～50％。
8.根据权利要求1、2、5至7中任一项所述的半导体装置的制造方法，其特征在于，
具备在所述各向异性蚀刻工序后，将衬底分离成芯片的工序。
9.一种半导体装置的制造方法，其特征在于，
具备下述工序：
在半导体衬底之上形成包含有源层的台面条带、和覆盖所述台面条带的半导体层的工序；
掩模工序，在所述半导体层之上形成使所述台面条带的左右的所述半导体层露出的掩模图案；
各向异性蚀刻工序，对从所述掩模图案露出的所述半导体层实施各向异性蚀刻，将蚀刻进行至所述半导体衬底；以及
传质工序，在所述各向异性蚀刻工序后，对所述半导体衬底进行加热，使在通过所述各向异性蚀刻工序形成的槽的底面露出的所述半导体衬底发生传质现象。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于，
具备在所述传质工序后，将衬底分离成芯片的工序。
11.一种半导体装置的制造方法，其特征在于，
具备下述工序：
生长工序，在半导体衬底之上生长包含有源层的台面条带、和覆盖所述台面条带的半导体层；
掩模工序，在所述半导体层之上形成使所述台面条带的左右的所述半导体层露出的掩模图案；
各向异性蚀刻工序，对从所述掩模图案露出的所述半导体层实施各向异性蚀刻，将蚀刻进行至所述半导体衬底，同时，在通过蚀刻所形成的所述半导体层的侧面形成保护膜；以及
各向同性蚀刻工序，通过所述半导体衬底的蚀刻速率比所述保护膜的蚀刻速率高的蚀刻，从而各向同性地对所述半导体衬底进行蚀刻。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
在所述各向异性蚀刻工序中，使用含有硅的蚀刻气体，
所述保护膜是含有硅的膜。
13.根据权利要求11所述的半导体装置的制造方法，其特征在于，
所述掩模图案是抗蚀剂层，
所述保护膜是含有所述抗蚀剂的膜。
14.根据权利要求11至13中任一项所述的半导体装置的制造方法，其特征在于，
具备在所述各向同性蚀刻工序后，将衬底分离成芯片的工序。
15.一种半导体装置，其特征在于，具备：
半导体衬底；
台面条带，其设置于所述半导体衬底之上，包含有源层；以及
半导体层，其设置于所述半导体衬底之上，在所述台面条带的左右具有使所述半导体衬底露出的槽，
所述槽的底部的所述半导体衬底具有圆弧状的凹陷，
所述槽的侧面是平面，
所述侧面与所述凹陷顺滑地连接。
CN201610298648.0A 2015-05-08 2016-05-06 半导体装置的制造方法、半导体装置 Active CN106129810B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015095800A JP6447352B2 (ja) 2015-05-08 2015-05-08 半導体装置の製造方法、半導体装置
JP2015-095800 2015-05-08

Publications (2)

Publication Number Publication Date
CN106129810A CN106129810A (zh) 2016-11-16
CN106129810B true CN106129810B (zh) 2019-04-26

Family

ID=57221972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610298648.0A Active CN106129810B (zh) 2015-05-08 2016-05-06 半导体装置的制造方法、半导体装置

Country Status (3)

Country Link
US (1) US10116121B2 (zh)
JP (1) JP6447352B2 (zh)
CN (1) CN106129810B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11870212B2 (en) * 2018-03-28 2024-01-09 Mitsubishi Electric Corporation Semiconductor laser device and method for manufacturing the same
JP7156850B2 (ja) * 2018-08-02 2022-10-19 日本ルメンタム株式会社 半導体光素子及び光送受信モジュール

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3277278D1 (en) * 1981-10-19 1987-10-15 Nec Corp Double channel planar buried heterostructure laser
JPS63151077A (ja) * 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd 光電子集積回路装置
JPH01114092A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 埋込み型半導体レーザ
JPH04111488A (ja) 1990-08-31 1992-04-13 Toshiba Corp 半導体レーザ
JPH06283483A (ja) * 1993-03-24 1994-10-07 Sanyo Electric Co Ltd エッチング方法
JPH09326511A (ja) * 1996-06-05 1997-12-16 Toshiba Electron Eng Corp 光半導体素子およびその製造方法
JP2871635B2 (ja) * 1996-07-24 1999-03-17 日本電気株式会社 半導体レーザおよびその製造方法
JPH11191654A (ja) 1997-12-26 1999-07-13 Hitachi Ltd 半導体レーザ装置及びその製造方法
JP2000323787A (ja) * 1999-05-07 2000-11-24 Sumitomo Electric Ind Ltd 発光素子モジュール
JP2001230494A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体レーザ素子及びその製造方法
JP2003101147A (ja) * 2001-07-16 2003-04-04 Fuji Photo Film Co Ltd 半導体レーザ装置および短波長レーザ光源
US6717969B2 (en) 2001-07-16 2004-04-06 Fuji Photo Film Co., Ltd. Semiconductor laser device which includes current confinement structure and trenches formed through current stopping layer down to active layer
JP2003069153A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体光デバイス及び集積型光半導体装置
JP2005322849A (ja) 2004-05-11 2005-11-17 Nec Compound Semiconductor Devices Ltd 半導体レーザおよびその製造方法
JP2006210402A (ja) * 2005-01-25 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置
CN100592584C (zh) * 2006-07-21 2010-02-24 三菱电机株式会社 半导体光元件的制造方法
JP5735216B2 (ja) * 2009-02-27 2015-06-17 日亜化学工業株式会社 窒化物半導体レーザ素子
US7964916B2 (en) * 2009-04-14 2011-06-21 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US20130052826A1 (en) * 2011-08-30 2013-02-28 Fujifilm Corporation High Aspect Ratio Grid for Phase Contrast X-ray Imaging and Method of Making the Same
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP5637332B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP5862733B1 (ja) * 2014-09-08 2016-02-16 富士ゼロックス株式会社 半導体片の製造方法

Also Published As

Publication number Publication date
JP6447352B2 (ja) 2019-01-09
JP2016213323A (ja) 2016-12-15
US20160329684A1 (en) 2016-11-10
CN106129810A (zh) 2016-11-16
US10116121B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
US6693039B2 (en) Process for forming a buried cavity in a semiconductor material wafer and a buried cavity
CN103794490B (zh) 自对准双图形的形成方法
CN105589131B (zh) 一种用于光波导的硅片沟槽刻蚀方法
CN106129810B (zh) 半导体装置的制造方法、半导体装置
CN110808533B (zh) 一种高速dfb芯片中含铝材料的高温icp刻蚀方法
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
CN103137443B (zh) 无定形碳硬掩膜层的形成方法及刻蚀方法
CN105097432B (zh) 晶圆处理方法
CN106371294B (zh) 一种显示基板的制作方法、显示基板及显示装置
US20200020763A1 (en) Narrow gap device with parallel releasing structure
CN102054746B (zh) 硅通孔互连结构形成方法
US20090156009A1 (en) Method for manufacturing semiconductor device
CN110741470A (zh) 流体组装基片和制备方法
CN103700622A (zh) 硅通孔的形成方法
CN106558541A (zh) 元件芯片的制造方法
KR101088392B1 (ko) 발광소자 칩 및 이의 제조방법
CN109445245A (zh) 一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法
CN105097440A (zh) 一种深硅刻蚀方法
JP3306889B2 (ja) 半導体装置の製造方法
US20200284982A1 (en) Optical waveguide structure and manufacturing method thereof
CN106803494B (zh) 一种鳍式场效应晶体管金属图案的制备方法
CN106960780A (zh) 半导体激光元件的制造方法
JP2009117616A (ja) 半導体光素子を作製する方法
CN103354205B (zh) 提高多晶硅栅极刻蚀工艺稳定性的方法
CN107342217B (zh) 一种基于二次湿法刻蚀的处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant