JP2010267795A

JP2010267795A - 半導体レーザ素子の製造方法

Info

Publication number: JP2010267795A
Application number: JP2009117758A
Authority: JP
Inventors: Kenji Hiratsuka; 健二平塚
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2009-05-14
Filing date: 2009-05-14
Publication date: 2010-11-25
Anticipated expiration: 2029-05-14
Also published as: US8216868B2; US20100291718A1; JP5299077B2

Abstract

【課題】劈開面の損傷を低減可能な、半導体レーザ素子の製造方法を提供する。
【解決手段】素子区画２１を有する第１の領域２２と、第１の領域２２に隣接し、ｘ軸の方向に延在する第２の領域２３と、第２の領域上２３において複数の劈開基準線２５上にそれぞれ設けられた突起２４と、第２の領域２３において複数の劈開基準線２５上にそれぞれ設けられた複数のスクライブ溝４２と、を含む半導ブロック４０を形成する工程と、複数のスクライブ溝４２のうちの第１のスクライブ溝４２ａに合わせて押圧力を加えて半導体ブロック４０を劈開して、第１のレーザバー４３ａを作製する工程と、複数のスクライブ溝４２のうちの第２のスクライブ溝４２ｂに合わせて押圧力を加えて第２のレーザバー４３ｂを作製する工程と、を備え、半導体ブロック４０は、主面１７及び該主面の反対側の面である裏面１８ｂを有し、押圧力は、裏面１８ｂに加えられる。
【選択図】図６

Description

本発明は、半導体レーザ素子の製造方法に関する。

特許文献１には、半導体レーザウエハを劈開する方法が記載されている。この方法では、半導体レーザウエハを紫外線硬化型テープと透明カバーテープとによって挟み込んでいる。そして、ブレードを半導体レーザウエハに押し当てることにより、半導体レーザウエハに力を加えて劈開を行う。この方法によれば、紫外線硬化型テープと透明カバーテープとの間にレーザバーが作製される。

特開平５−２１７９６９号公報

特許文献１に記載の方法においては、上記のようにしてレーザバーを繰り返し作製する。この方法によれば、ブレードを半導体レーザウエハに押し当てて劈開を行う際に、隣接する２つのレーザバーが紫外線硬化型テープと透明カバーテープとに挟まれながら向きを変える。このとき、一方の半導体バーのエッジが他方の半導体バーの劈開面に接触して、劈開面を損傷させる。

そこで、本発明は、劈開面の損傷を低減可能な、半導体レーザ素子の製造方法を提供することを目的とする。

本発明の半導体レーザ素子の製造方法は、第１及び第２の軸の方向にアレイ状に配列された素子区画を有する第１の領域と、該第１の領域に隣接する第２の領域と、該第２の領域上に設けられた突起構造と、前記第１及び第２の領域の少なくとも一方に設けられた複数のスクライブ溝と、を含む半導体生産物を形成する工程と、前記半導体生産物をフィルムの間に配置した後、前記複数のスクライブ溝のうちの第１のスクライブ溝に合わせて押圧力を加えて前記半導体生産物を劈開して、新たな半導体生産物及び第１のレーザバーを作製する工程と、前記複数のスクライブ溝のうちの第２のスクライブ溝に合わせて押圧力を加えて前記新たな半導体生産物を劈開して、さらに新たな半導体生産物及び第２のレーザバーを作製する工程と、を備え、前記第１及び第２の軸は、互いに交差しており、
前記第２の領域は、前記第１の軸の方向に延在しており、前記素子区画の各々は、前記第１の軸の方向に延びるレーザストライプを含み、前記半導体生産物は、半導体基板と該半導体基板上に形成された半導体積層構造とを含み、前記半導体生産物は、主面及び該主面の反対側の面である裏面を有し、前記半導体積層構造は、前記主面と前記半導体基板との間に位置しており、前記突起構造は、前記半導体積層構造上において、前記第２の軸の方向に規定され前記素子区画の境界を示す複数の基準線上に設けられており、前記複数のスクライブ溝は、前記素子区画の境界に合わせて前記主面上に設けられており、前記押圧力は、前記裏面から加えられる、ことを特徴とする半導体レーザ素子の製造方法。

この方法においては、突起構造体は、第２の領域において素子区画の境界を示す基準線上に設けられており、半導体生産物の劈開は、素子区画の境界に合わせて設けられるスクライブ溝に沿って行われる。このため、半導体生産物の劈開に伴って、突起構造が分割される。したがって、半導体生産物及び新たな半導体生産物から劈開されて作製される第１のレーザバー及び第２のレーザバーは、それぞれ分割された突起構造を有する。したがって、新たな半導体生産物に押圧力を加えて更に新たな半導体生産物及び第２のレーザバーを作製したときに、更に新たな半導体生産物及び第２のレーザバーがフィルムに挟まれながら向きを変える場合においても、第１のレーザバー、第２のレーザバー及び更に新たな半導体生産物の突起構造同士が互いに接触するので、更に新たな半導体生産物や第２のレーザバーのエッジが第１のレーザバーの劈開面に接触することが避けられる。よって、劈開面の損傷を低減可能である。

本発明に係る方法では、前記突起構造は、前記第２の領域において前記複数の基準線上にそれぞれ設けられた複数の突起を含む、ことができる。

本発明に係る方法では、前記突起構造は、前記第２の領域において前記複数の基準線上に設けられた単一の突起を含む、ことができる。この方法によれば、突起構造を一体的に形成することができるので、半導体生産物の製造が容易となる。

本発明に係る方法では、前記突起構造は、半導体材料からなる突起本体を含む、ことができる。この方法によれば、半導体生産物を劈開する際に、突起構造が容易に分割される。

本発明に係る方法では、前記突起構造は、金属材料からなる突起本体を含む、ことができる。この方法によれば、比較的後工程において形成することができる。

本発明に係る方法では、前記突起構造は、絶縁体材料からなる突起本体を含む、ことができる。

劈開面の損傷を低減可能な、半導体レーザ素子の製造方法を提供することができる。

本実施形態に係る基板生産物を示す図である。図１に示された半導体ブロック領域の拡大図である。基板生産物を作成する方法の主な工程を示す図である。基板生産物を作成する方法の主な工程を示す図である。基板生産物を作成する方法の主な工程を示す図である。半導体ブロックを示す図である。本実施形態に係る半導体レーザ素子の製造方法の主な工程を示す図である。本実施形態に係る半導体レーザ素子の製造方法の主な工程を示す図である。図６に示された半導体ブロックを繰り返し劈開して得られる複数のレーザバーを示す図である。図８に示される領域Ａの拡大図である。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体レーザ素子の製造方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施形態に係る基板生産物を示す図である。図１（ａ）は、基板生産物の平面図であり、図１（ｂ）は図１のＩ−Ｉ線に沿ってとられた基板生産物の断面図である。図１（ａ）及び図１（ｂ）には、直交座標系Ｓが示されている。図１（ａ）を参照すると、基板生産物Ｗ１には、複数の半導体ブロック領域Ｔがｙ軸（第２の軸）の方向に配列されている。半導体ブロック領域Ｔはストライプ状の領域である。基板生産物Ｗ１は、図１（ｂ）に示されるように、半導体基板１０と、半導体基板１０上に形成された半導体積層構造１１と、を含む。半導体基板１０は、例えば、ＧａＡｓ、ＩｎＰ、ＧａＮといったIII-Ｖ化合物を含むことができる。基板生産物Ｗ１は、主面１７及び主面１７の反対側の面である裏面１８を含む。半導体積層構造１１は主面１７と半導体基板１０との間に位置している。基板生産物Ｗ１は、半導体積層構造１１上に形成された絶縁体層１４と、絶縁体層１４の開口及び絶縁体層１４上に形成された電極１５ａと、裏面１８上に形成された電極１５ｂと、をさらに含む。

半導体積層構造１１は、半導体基板１０上に設けられた半導体メサ１１０と、半導体メサ１１０の側面上に設けられた埋込領域１１４と、を含む。半導体メサ１１０は、ｘ軸（第１の軸）の方向にストライプ状に延びている。半導体メサ１１０は、ｎ型クラッド層１１１、活性層１１２及びｐ型クラッド層１１３を含む。ｎ型クラッド層１１１、活性層１１２及びｐ型クラッド層１１３は、半導体基板１０上に順次ｚ軸方向に積層されている。直交座標系Ｓにおいて、ｘ軸は半導体メサ１１０の延在方向を示し、ｙ軸は半導体ブロック領域Ｔの配列方向を示し、ｚ軸はｎ型クラッド層１１１、活性層１１２及びｐ型クラッド層１１３の積層方向を示している。

図２は、図１に示された半導体ブロック領域Ｔの拡大図である。図２には直交座標系Ｓが示されている。図２を参照すると、半導体ブロック領域Ｔは、第１の領域２２と第２の領域２３とを含む。第１の領域２２は、ｘ軸及びｙ軸の方向にアレイ状に配列された素子区画２１を有する。第２の領域２３は第１の領域２２に隣接している。第２の領域２３はｘ軸の方向に延在している。第２の領域２３は、半導体ブロック領域Ｔの一端に配置されている。参照符号Ｓは、第１の領域２２と第２の領域２３との境界を示す。半導体ブロック領域Ｔは、第２の領域２３上において、複数の劈開基準線２５上に設けられた突起構造をさらに含む。複数の劈開基準線２５は、ｙ軸の方向に規定され素子区画２１の境界を示す。突起構造は、第２の領域２３上において、複数の劈開基準線２５上にそれぞれ設けられた複数の突起２４を含む。

基板生産物Ｗ１においては、素子区画２１を有する第１の領域２２と突起２４を有する第２の領域２３とが、ｙ軸の方向に沿って周期的に配列されている。素子区画２１は、半導体メサ１１０を含む半導体レーザ素子のための領域である。各素子区画２１において、半導体メサ１１０を含むレーザストライプは、ｘ軸の方向に延在している。複数の突起２４は、ｘ軸の方向に配列されている。突起２４のｚ軸方向に関する主面１７からの高さは、電極１５ａを含む、基板生産物Ｗ１の他の構造物の高さより高い。また、突起２４は、後述するように、突起本体を含む。突起本体は、例えば、半導体材料からなる。なお、突起構造は、複数の劈開基準線２５上にそれぞれ設けられた複数の突起２４を含むとしたが、これに限らず、例えば、複数の劈開基準線２５上に設けられた単一の突起を含んでもよい。また、半導体ブロック領域Ｔは、複数の第２の領域２３を含んでもよい。さらに、第２の領域２３は、半導体ブロック領域Ｔの一端に配置されるとしたが、これに限らず、例えば、半導体ブロック領域Ｔの中心に配置されてもよい。つまり、半導体ブロック領域Ｔは、複数の第２の領域２３を任意の箇所に有することができる。

次に、基板生産物Ｗ１を作成する方法について説明する。図３は、基板生産物Ｗ１を作成する方法の主な工程を示す図である。図３（ａ）に示されるように、ｎ型クラッド層１１１、活性層１１２及びｐ型クラッド層１１３を含む半導体メサ１１０を半導体基板１０ａ上に形成すると共に、半導体メサ１１０の側面上に埋込領域１１４を成長する。さらに、半導体メサ１１０及び埋込領域１１４上にｐ型クラッド層１２及びｐ型コンタクト層１３を成長する。このようにして、半導体基板１０ａ上に半導体積層構造１１を形成する。その後、ｐ型コンタクト層１３上に、突起本体のための半導体層２６を成長する。半導体の成長には、例えば、有機金属気相成長法を用いることができる。

ｎ型クラッド層１１１は、例えば、ｎ−ＩｎＰによって構成され、その厚さは５５０ｎｍ程度である。活性層１１２は、例えば、ＧａＩｎＡｓＰ多重量子井戸構造によって構成され、その厚さは２６０ｎｍ程度である。ｐ型クラッド層１１３は、例えば、ｐ−ＩｎＰによって構成され、その厚さは４５０ｎｍ程度である。埋込領域１１４は、例えば、ｐ−ＩｎＰとｎ−ＩｎＰとの２つの層によって構成される。ｐ型クラッド層１２は、例えば、ｐ−ＩｎＰによって構成され、その厚さは１．６μｍ程度である。ｐ型コンタクト層１３は、例えば、ｐ−ＧａＩｎＡｓによって構成され、その厚さは０．６μｍ程度である。半導体層２６は、例えば、ＩｎＰにより構成され、その厚さは例えば３μｍ程度である。

図３（ｂ）に示されるように、半導体層２６上にマスク２７を形成する。このとき、マスク２７は、第２の領域２３上において、劈開基準線２５上に設けられる。続いて、図３（ｃ）に示されるように、マスク２７を用いて半導体層２６をエッチングし、ｐ型コンタクト層１３を露出させる。その後、マスク２７を除去する。この工程によって、半導体材料からなる突起本体２８が形成される。

続いて、図３（ｄ）に示されるように、ｐ型コンタクト層１３及び突起本体２８上に絶縁体層１４を形成する。絶縁体層１４の形成には、例えば、化学的気相成長法を用いることができる。絶縁体層１４は、例えば、ＳｉＯ_２により構成され、その厚さは３５０ｎｍ程度である。その後に、絶縁体層１４に開口を形成すると共に、絶縁体層１４の開口に電極１５ａを形成する。そして、半導体基板１０ａを厚さ１００μｍ程度になるまで裏面１８ａを研磨し、半導体基板１０を形成する。半導体基板１０は、研磨面（裏面）１８を有する。そして、半導体基板１０の裏面１８に電極１５ｂを形成する。

以上の工程によって、基板生産物Ｗ１が作成される。この基板生産物Ｗ１は、半導体積層構造１１上において、複数の劈開基準線２５上にそれぞれ設けられ半導体材料からなる突起本体２８を含む突起２４を備える。なお、突起２４は、絶縁体材料からなる突起本体を含む突起とすることができる。また、突起２４は、金属材料からなる突起本体を含む突起とすることができる。以下に、各突起を備える基板生産物の作成方法について説明する。

先ず、絶縁体材料からなる突起本体を含む突起を備える基板生産物を作成する方法を説明する。図４は、絶縁体材料からなる突起本体を含む突起を備える基板生産物を作成する方法の主な工程を示す図である。先ず、半導体基板１０ａ上に半導体積層構造１１を形成する。この工程は、基板生産物Ｗ１を作成する場合における、半導体基板１０ａ上に半導体積層構造１１を形成する工程と同様である。

半導体基板１０ａ上に半導体積層構造１１を形成した後、図４（ａ）に示されるように、ｐ型コンタクト層１３上に第１の絶縁体層３０を形成する。そして、第１の絶縁体層３０上にマスク３１を形成する。第１の絶縁体層３０は、例えば、ＳｉＯ_２により構成され、その厚さは２．５μｍ程度である。このとき、マスク３１は、第２の領域２３上において、劈開基準線２５上に設けられる。

続いて、図４（ｂ）に示されるように、マスク３１を用いて第１の絶縁体層３０をエッチングし、ｐ型コンタクト層１３を露出させる。その後、マスク３１を除去する。この工程により、絶縁体材料からなる突起本体３０ａが形成される。続いて、図４（ｃ）に示されるように、ｐ型コンタクト層１３及び突起本体３０ａ上に第２の絶縁体層１４ａを形成する。その後、図４（ｄ）に示されるように、第２の絶縁体層１４ａに開口を設けて絶縁体層１４を形成し、絶縁体層１４の開口に電極１５ａを形成する。そして、半導体基板１０ａを厚さ１００μｍ程度になるまで裏面１８ａ側を研磨し、半導体基板１０を形成する。その後、半導体基板１０の裏面１８に電極１５ｂを形成する。以上の工程により、基板生産物Ｗ２が作成される。この基板生産物Ｗ２は、半導体積層構造１１上において、複数の劈開基準線２５上にそれぞれ設けられ絶縁体材料からなる突起本体３０ａを含む突起３２を備える。

続いて、金属材料からなる突起本体を含む突起を備える基板生産物を作成する方法について説明する。図５は、金属材料からなる突起本体を含む突起を備える基板生産物を作成する方法の主な工程を示す図である。先ず、半導体基板１０ａ上に半導体積層構造１１を形成する。この工程は、基板生産物Ｗ１を作成する場合における、半導体基板１０ａ上に半導体積層構造１１を形成する工程と同様である。

半導体基板１０ａ上に半導体積層構造１１を形成した後、図５（ａ）に示されるように、ｐ型コンタクト層１３上に絶縁体層１４ｂを形成する。絶縁体層１４ｂは、例えば、ＳｉＯ_２により構成され、その厚さは３５０ｎｍ程度である。この絶縁体層１４ｂは、素子区画２１を有する第１の領域２２上に第１の開口を有する。また、絶縁体層１４ｂは、第２の領域２３上における複数の劈開基準線２５のそれぞれの上に第２の開口をさら有する。そして、絶縁体層１４ｂの第１及び第２の開口に金属体を形成する。この金属体は、例えば、Ｔｉ／Ｐｔ／Ａｕであることができる。さらに、この金属体上に、メッキ法によりメッキ層を形成し、積層金属体を形成する。このメッキ層は、例えば、Ａｕであることができる。第１の開口に設けられた積層金属体は電極１５ａとなり、第２の開口に設けられた積層金属体は、突起のための基体３３となる。

続いて、図５（ｂ）に示されるように、絶縁体層１４ｂ及び電極１５ａ上にマスク３４を形成する。マスク３４は、各基体３３上に開口を有する。続いて、図５（ｃ）に示されるように、各基体３３上に、例えばＡｕ等の金属をメッキすることにより、各基体３３上に突起本体３５を形成する。その後、マスク３４を除去する。そして、半導体基板１０ａを厚さ１００μｍ程度になるまで裏面１８ａ側を研磨し、半導体基板１０を形成する。その後、半導体基板１０の裏面１８に電極１５ｂを形成する。以上の工程によって、基板生産物Ｗ３が作成される。この基板生産物Ｗ３は、半導体積層構造１１上において、複数の劈開基準線２５上にそれぞれ設けられ金属材料からなる突起本体３５を含む突起３６を備える。

次に、本実施形態に係る半導体レーザ素子の製造方法について説明する。図６は、半導体ブロックを示す図である。図６には直交座標系Ｓが示されている。図６に示されるように、先ず、半導体ブロック（半導体生産物）４０を形成する。具体的には、半導体ブロック領域Ｔに沿って基板生産物Ｗ１をスクライブして割断し、半導体ブロックを切り出す。その後、半導体ブロックの裏面１８ｂにフィルム４１を貼り付ける。裏面１８ｂは、電極１５ａが形成された半導体ブロックの主面１７と反対側の面である。そして、半導体ブロックの主面１７において、複数の劈開基準線２５のそれぞれの上にスクライブ溝４２を設けて半導体ブロック４０を形成する。スクライブ溝４２は、半導体ブロック４０の主面１７上において、第２の領域２３の端部上にｙ軸方向に沿って設けられている。スクライブ溝４２は、少なくともｐ型コンタクト層１３に達するように設けられる。スクライブ溝４２は、例えばダイヤモンドカッタ等のスクライブ装置を用いて設けられる。なお、スクライブ溝４２は、第１の領域２２及び第２の領域２３の少なくとも一方に設けられればよく、例えば、第１の領域２２の端部上にｙ軸方向に沿って設けることができる。

続いて、図７（ａ）に示されるように、複数のスクライブ溝４２のうちのスクライブ溝４２ａ（半導体ブロック４０の最も端部側に位置するスクライブ溝）が、支持台５１の凹部５１ｂ上に位置するように、半導体ブロック４０を支持台５１の支持面５１ａ上に配置する。支持面５１ａは、Ａｘ軸とＡｙ軸とによって規定される面に垂直である。半導体ブロック４０の主面１７は、支持台５１の支持面５１ａに向いている。また、半導体ブロック４０と支持面５１ｂとの間には、フィルム５３が配置される。凹部５１ｂはＡｙ軸方向に延在している。

続いて、図７（ｂ）に示されるように、ブレード５２をＡｘ軸方向に移動させて、半導体ブロック４０の裏面１８から半導体ブロック４０にブレード５２を押し当てる。この押し当てにより、スクライブ溝４２ａに合せて押圧力を加えて、半導体ブロック４０を劈開する。半導体ブロック４０の劈開は、スクライブ溝４２ａが設けられた劈開基準線２５に沿って生じる。これにより、図７（ｃ）に示されるように、フィルム４１とフィルム５３との間に、新たな半導体ブロック４０ａ及び第１のレーザバー４３ａが作成される。

続いて、図８（ａ）に示されるように、複数のスクライブ溝４２のうちのスクライブ溝４２ａの隣に位置するスクライブ溝４２ｂが、凹部５１ｂ上に位置するように、新たな半導体ブロック４０ａを支持面５１ａ上に配置する。そして、図８（ｂ）に示されるように、ブレード５２をＡｘ軸方向に移動させて、新たな半導体ブロック４０ａの裏面１８から新たな半導体ブロック４０ａにブレード５２を押し当てる。この押し当てにより、スクライブ溝４２ｂに合せて押圧力を加えて、新たな半導体ブロック４０ａを劈開する。新たな半導体ブロック４０ａの劈開は、スクライブ溝４２ｂが設けられた劈開基準線２５に沿って生じる。これにより、フィルム４１とフィルム５３との間に、さらに新たな半導体ブロック４０ｂ及び第２のレーザバー４３ｂが作成される。

以上の工程を繰り返して行うことにより、図９に示されるように、複数のレーザバーを順次作成する。図９においては、作成されたレーザバーの配列を明示的に示すために、フィルム４１及びフィルム５３は描かれていない。複数のレーザバーを順次作成した後、各レーザバーから素子区画２１を切り出して半導体レーザ素子を製造する。

次に、本実施形態に係る半導体レーザ素子の製造方法の作用効果について図１０を参照して説明する。図１０は、図８（ｂ）において破線で示される領域Ａの拡大図である。図１０における破線は、レーザストライプＬＤＳを示している。本実施形態に係る半導体レーザ素子の製造方法においては、突起２４は第２の領域２３において劈開基準線２５上に設けられており、半導体ブロック４０の劈開は、劈開基準線２５上のスクライブ溝４２に沿って行われる。このため、半導体ブロック４０の劈開に伴って、突起２４が分割されて突起２４ａ，２４ｂになる。したがって、半導体ブロック４０及び新たな半導体ブロック４０ａから劈開されて作製される第１のレーザバー４３ａ及び第２のレーザバー４３ｂは、それぞれ分割された突起２４ａ及び突起２４ｂを有する。したがって、図８（ｂ）に示されるように、新たな半導体ブロック４０ａに押圧力を加えてさらに新たな半導体ブロック４０ｂ及び第２のレーザバー４３ｂを作製したときに、第２のレーザバー４３ｂがフィルム４１とフィルム５３とに挟まれながら向きを変える場合においても、図１０（ａ）に示されるように、第１のレーザバー４３ａの分割された突起２４ａと第２のレーザバー４３ｂの分割された突起２４ｂとが最初に接触する。このため、第２のレーザバー４３ｂのエッジ４３ｃが第１のレーザバー４３ａの劈開面４３ｄに接触することが避けられる。よって、劈開面４３ｄの損傷を低減可能である。

一方、突起２４を備えていない従来の半導体ブロックにおいては、半導体ブロックに押圧力を加えてレーザバーを連続して作製したときに、レーザバーがフィルムに挟まれながら向きを変える。このとき、図１０（ｂ）に示されるように、一方のレーザバー６０のエッジ６０ａが他方のレーザバー６１の劈開面６１ａに接触して、劈開面６１ａを損傷させる。一般に、劈開面におけるレーザ射出部分は、主面に近い位置に存在する。このため、一方のレーザバー６０のエッジ６０ａが他方のレーザバー６１の劈開面６１ａに接触する場合、このレーザ射出部分を損傷させてしまい、結果的に、半導体レーザ素子の特性や信頼性を低下させてしまう。本実施形態に係る半導体レーザ素子の製造方法によれば、上記の作用効果に基づいて、レーザ射出部分の損傷を低減可能であるので、半導体レーザ素子の特性や信頼性の低下を抑制することができる。

１０…半導体基板、１１…半導体積層構造、１７…主面、１８，１８ｂ…裏面、２１…素子区画、２２…第１の領域、２３…第２の領域、２４，３２，３６…突起、２５…劈開基準線、２８，３０ａ，３５…突起本体、４０…半導体ブロック、４０ａ…新たな半導体ブロック、４０ｂ…さらに新たな半導体ブロック、４１，５３…フィルム、４２…スクライブ溝、４２ａ…第１のスクライブ溝、４２ｂ…第２のスクライブ溝、４３ａ…第１のレーザバー、４３ｂ…第２のレーザバー。

Claims

第１及び第２の軸の方向にアレイ状に配列された素子区画を有する第１の領域と、該第１の領域に隣接する第２の領域と、該第２の領域上に設けられた突起構造と、前記第１及び第２の領域の少なくとも一方に設けられた複数のスクライブ溝と、を含む半導体生産物を形成する工程と、
前記半導体生産物をフィルムの間に配置した後、前記複数のスクライブ溝のうちの第１のスクライブ溝に合わせて押圧力を加えて前記半導体生産物を劈開して、新たな半導体生産物及び第１のレーザバーを作製する工程と、
前記複数のスクライブ溝のうちの第２のスクライブ溝に合わせて押圧力を加えて前記新たな半導体生産物を劈開して、さらに新たな半導体生産物及び第２のレーザバーを作製する工程と、を備え、
前記第１及び第２の軸は、互いに交差しており、
前記第２の領域は、前記第１の軸の方向に延在しており、
前記素子区画の各々は、前記第１の軸の方向に延びるレーザストライプを含み、
前記半導体生産物は、半導体基板と該半導体基板上に形成された半導体積層構造とを含み、
前記半導体生産物は、主面及び該主面の反対側の面である裏面を有し、
前記半導体積層構造は、前記主面と前記半導体基板との間に位置しており、
前記突起構造は、前記半導体積層構造上において、前記第２の軸の方向に規定され前記素子区画の境界を示す複数の基準線上に設けられており、
前記複数のスクライブ溝は、前記素子区画の境界に合わせて前記主面上に設けられており、
前記押圧力は、前記裏面から加えられる、
ことを特徴とする半導体レーザ素子の製造方法。
前記突起構造は、前記第２の領域において前記複数の基準線上にそれぞれ設けられた複数の突起を含む、
ことを特徴とする請求項１に記載の半導体レーザ素子の製造方法。
前記突起構造は、前記第２の領域において前記複数の基準線上に設けられた単一の突起を含む、
ことを特徴とする請求項１に記載の半導体レーザ素子の製造方法。
前記突起構造は、半導体材料からなる突起本体を含む、
ことを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体レーザ素子の製造方法。
前記突起構造は、金属材料からなる突起本体を含む、
ことを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体レーザ素子の製造方法。
前記突起構造は、絶縁体材料からなる突起本体を含む、
ことを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体レーザ素子の製造方法。