JP2017034080A

JP2017034080A - 半導体発光素子

Info

Publication number: JP2017034080A
Application number: JP2015152443A
Authority: JP
Inventors: 洋昭後藤; Hiroaki Goto
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2015-07-31
Filing date: 2015-07-31
Publication date: 2017-02-09

Abstract

【課題】半導体発光素子の半導体層上に設けられた絶縁層の剥離の発生を低減できる半導体発光素子を提供する。
【解決手段】半導体発光素子１は、第１方向Ａｘ１に沿って順に配列された第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３を含む主面を有する基板１０と、第１エリア、第２エリア、及び第３エリア上に設けられ、発光層３１を含む半導体層２０と、第１エリア、第２エリア、及び第３エリア上の半導体層上に設けられ、第１方向に延在するオーミック電極４０と、第１方向に交差する第２方向Ａｘ２に延在するように第２エリア上の半導体層上又はオーミック電極上に設けられ、金属を含む保護層５０と、半導体層上に設けられた絶縁層６０と、を備え、絶縁層６０は、オーミック電極上を第１方向に延在する第１開口６１を有し、保護層上を第２方向に第１開口から延在する第２開口６２を有する。
【選択図】図１

Description

本発明は、半導体発光素子に関する。

特許文献１は、半導体発光素子を開示する。

特開２００３−２３４５４３号公報

半導体発光素子では、半導体層上に絶縁層が設けられる。発明者の知見によれば、高温に加えて高湿下で使用される半導体発光素子では、半導体層上の絶縁層が変形して、この変形の結果、絶縁層が半導体層から剥離することがある。

本発明の一側面は、当該半導体発光素子の半導体層上に設けられた絶縁層の剥離の発生を低減できる半導体発光素子を提供することを目的とする。

本発明の一側面に係る半導体発光素子は、第１方向に沿って順に配列された第１エリア、第２エリア、及び第３エリアを含む主面を有する基板と、前記第１エリア、前記第２エリア、及び前記第３エリア上に設けられ、発光層を含む半導体層と、前記第１エリア、前記第２エリア、及び前記第３エリア上の前記半導体層上に設けられ、前記第１方向に延在するオーミック電極と、前記第１方向に交差する第２方向に延在するように前記第２エリア上の前記半導体層上又は前記オーミック電極上に設けられ、金属を含む保護層と、前記半導体層上に設けられた絶縁層と、を備え、前記絶縁層は、前記オーミック電極上を前記第１方向に延在する第１開口を有し、前記保護層上を前記第２方向に前記第１開口から延在する第２開口を有する。

本発明の一側面は、当該半導体発光素子の半導体層上に設けられた絶縁層の剥離の発生を低減できる半導体発光素子を提供することすることができる。

図１は、第１実施形態に係る半導体発光素子を模式的に示す図である。図２は、第１実施形態に係る半導体発光素子を示す図である。図３は、半導体発光素子における変形前及び変形後の絶縁層を示す図である。図４は、第１実施形態に係る半導体発光素子を作製する方法を示す流れ図である。図５は、図４に示される流れ図の一工程において形成される生産物を概略的に示す図である。図６は、図４に示される流れ図の一工程において形成される生産物を概略的に示す図である。図７は、図４に示される流れ図の一工程において形成される生産物を概略的に示す図である。図８は、図４に示される流れ図の一工程において形成される生産物を概略的に示す図である。図９は、図４に示される流れ図の一工程において形成される生産物を概略的に示す図である。図１０は、図４に示される流れ図の一工程において形成される生産物を概略的に示す図である。図１１は、図４に示される流れ図の一工程において形成される生産物を概略的に示す図である。図１２は、図４に示される流れ図の一工程において形成される生産物を概略的に示す図である。図１３は、図４に示される流れ図の一工程において形成される生産物を概略的に示す図である。

この半導体発光素子によれば、絶縁層が第２エリアの保護層上に第２開口を有しているので、第１エリア上の絶縁層の縁は、半導体層上において、第３エリア上の絶縁層の縁から離置されている。このため、高温高湿下で動作する半導体発光素子において、第２エリア上の保護層上の第２開口は、第１エリア上の絶縁層の変形及び第３エリア上の絶縁層の変形の一方が他方に伝わることを妨げる。これ故に、第２開口は、半導体層からの絶縁層の剥離の発生を低減できる。

上記の半導体発光素子では、前記第１エリア、前記第２エリア、及び前記第３エリア上の前記半導体層内に設けられ、前記第１方向に延在するトレンチを更に備え、前記絶縁層は、前記第１エリア、前記第２エリア、及び前記第３エリア上において前記トレンチの側面及び底面に設けられてもよい。

この半導体発光素子によれば、半導体層内にトレンチが設けられ、そのトレンチの間に、発光層を含む導波路メサが位置するので、トレンチにより導波路メサは周囲から電気的に分離される。第２開口はトレンチで終端する一方で、第２エリア上の半導体層上にはトレンチを除いて保護層が設けられるので、その保護層上の第２開口が、絶縁層の変形に伴って生じる半導体層からの絶縁層の剥離を低減できる。

上記の半導体発光素子では、第１側面及び第２側面を備え、前記第１側面は、前記第２側面の反対側に位置し、前記保護層は、前記第２方向に沿って前記第１側面から前記第２側面にまで連続してもよい。

この半導体発光素子によれば、保護層上の第２開口が、第２方向に沿って第１側面から第２側面にまで延在する。この形態においても、保護層上の第２開口が、半導体層からの絶縁層の剥離の発生を低減できる。

上記の半導体発光素子では、前記絶縁層は、ＳｉＮ、ＳｉＯＮ又はＳｉＯ_２のいずれか一以上を含むことができる。

この半導体発光素子によれば、半導体層の表面を覆う絶縁層として、上記の材料を使用できる。

いくつかの実施形態に係る半導体発光素子を図面を参照しつつ説明する。以下の説明では、図面の説明において同一の要素には同一の符号を付する。

（第１の実施の形態）
図１は、第１実施形態に係る半導体発光素子を模式的に示す図である。図２は、第１実施形態に係る半導体発光素子を示す図である。図２の（ａ）部は、半導体発光素子の平面図を示す図であり、図２の（ｂ）部は、図２の（ａ）部に示されるＢ−Ｂ線に沿ってとられた断面図であり、図２の（ｃ）部は、図２の（ａ）部に示されるＣ−Ｃ線に沿ってとられた断面図であり、図２の（ｄ）部は、図２の（ａ）部に示されるＤ−Ｄ線に沿ってとられた断面図である。図１及び図２には直交座標系Ｓ_Ｒが描かれており、この直交座標系Ｓ_ＲのＸ軸が、第１方向Ａｘ１に向き、Ｙ軸が、第１方向Ａｘ１に交差する第２方向Ａｘ２に向いている。

半導体発光素子１は、基板１０と、この基板１０上に設けられた半導体層２０を備える。半導体発光素子１は、例えば、半導体レーザ素子、半導体光増幅素子、変調器集積型半導体レーザ素子であることができる。基板１０は、主面１０Ａを有し、この主面１０Ａは、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３を含む。半導体層２０は、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上に設けられる。第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３は、第１方向Ａｘ１に沿って順に配列されている。

半導体層２０は、第１端面２０Ｂ及び第２端面２０Ｃを備え、第１端面２０Ｂは、第２端面２０Ｃの反対側に位置する。半導体層２０は、発光層３１と、第１方向Ａｘ１に沿って延在する導波路メサ３０とを含む。半導体発光素子１では、オーミック電極４０が設けられ、このオーミック電極４０は、半導体層２０の上面２０Ａにおいて、第１方向Ａｘ１に、例えば、導波路メサ３０上に沿って延在する。本実施例では、オーミック電極４０は、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上において、第１端面２０Ｂからび第２端面２０Ｃまで延在する。

第２エリアＡ２上においては、半導体層２０上又はオーミック電極４０上に保護層５０が設けられる。保護層５０は、第１方向Ａｘ１に交差する第２方向Ａｘ２に延在する。保護層５０がオーミック電極４０と交差する際には、保護層５０はオーミック電極４０上を延在する。保護層５０は半導体層２０の上面２０Ａと接合を成し、また、オーミック電極４０の上面に接触を成す。保護層５０は、金属を含むことができ、この金属は、具体的には、例えば、Ｔｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ又はＰｔ／Ｔｉ／Ｐｔ／Ａｕであることができる。例えば、Ｔｉの厚みは、０．０１μｍ〜０．１μｍであり、Ａｕの厚みは、０．０１μｍ〜１μｍであり、Ｐｔの厚みは、０．０１μｍ〜０．１μｍである。第１エリアＡ１上において、第１端面２０Ｂと保護層５０との距離Ｗ１は、例えば、第１方向Ａｘ１に沿って１μｍ〜１０μｍである。

第１エリアＡ１及び第３エリアＡ３上においては、半導体層２０上に絶縁層６０が設けられ、絶縁層６０は、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上のオーミック電極４０上において第１方向Ａｘ１に延在する第１開口６１を有する。更に、第２エリアＡ２上の保護層５０上においては、絶縁層６０は、第２方向Ａｘ２に第１開口６１から延在する第２開口６２を有する。絶縁層６０の厚みは、例えば、０．１μｍ〜０．５μｍである。絶縁層６０は、例えば、シリコン系無機物、具体的にはＳｉＮ、ＳｉＯＮ又はＳｉＯ_２のいずれかを含み、本実施例の絶縁層６０に、優れた耐久性および絶縁性を提供できる。

以下に、第１開口６１の幅６１Ｗ、オーミック電極４０の幅４０Ｗ、第２開口６２の幅６２Ｗ及び保護層５０の幅５０Ｗの一例を示す。
第１開口６１の幅６１Ｗ：１μｍ〜２０μｍ。
オーミック電極４０の幅４０Ｗ：２μｍ〜３０μｍ。
第２開口６２の幅６２Ｗ：１μｍ〜５μｍ。
保護層５０の幅５０Ｗ：２μｍ〜１０μｍ。
第１開口６１の幅６１Ｗは、オーミック電極４０の幅４０Ｗに比べて小さくなっており、第１開口６１を規定する絶縁層６０の縁部が、オーミック電極４０の側縁４０Ｓを被覆する。この被覆により、第１開口６１に、半導体層２０が現れることがなく、オーミック電極４０が現れている。また、第２開口６２の幅６２Ｗは、保護層５０の幅５０Ｗに比べて小さくなっており、第２開口６２を規定する絶縁層６０の縁部が、保護層５０の側縁５０Ｓを被覆する。これにより、第２開口６２には、半導体層２０が現れることがなく、保護層５０が現れている。半導体発光素子１では、第１開口６１及び第２開口６２において半導体層２０が露出していない。

半導体層２０の導波路メサ３０は、下部クラッド層３２、発光層３１、及び上部クラッド層３３を有する。下部クラッド層３２、発光層３１、及び上部クラッド層３３は、基板１０上にこの順に設けられている。半導体層２０は、導波路メサ３０を埋め込むように導波路メサ３０の側面及び基板１０上に設けられた埋込層３０Ｒを備える。本実施例では、埋込層３０Ｒは、例えば、第１埋込層２１、第２埋込層２２、及び第３埋込層２３を含み、第１埋込層２１が導波路メサ３０の側面及び基板１０上に設けられて、導波路メサ３０を埋め込む。第２埋込層２２及び第３埋込層２３は、上部クラッド層３３の側面に設けられる。導波路メサ３０の上部クラッド層３３及び第３埋込層２３の上には、ｐ型クラッド層２４が設けられ、ｐ型クラッド層２４の上に、コンタクト層２５が設けられる。

以下に、基板１０、導波路メサ３０、埋込層３０Ｒ、ｐ型クラッド層２４、コンタクト層２５、及びオーミック電極４０の一例を示す。
基板１０：Ｓｉドープのｎ型ＩｎＰ層。
下部クラッド層３２：ｎ型ＩｎＰ層。
発光層３１：ＧａＩｎＡｓＰ又はＡｌＧａＩｎＡｓを含む多重量子井戸層。
上部クラッド層３３：ｐ型ＩｎＰ層。
第１埋込層２１：ｐ型のＩｎＰ層。
第２埋込層２２：ｎ型のＩｎＰ層。
第３埋込層２３：ｐ型のＩｎＰ層。
ｐ型クラッド層２４：ｐ型のＩｎＰ層。
コンタクト層２５：ｐ型のＧａＩｎＡｓ又はＧａＩｎＡｓＰ層。
オーミック電極４０：Ｔｉ／Ｐｔ／Ａｕ。
Ｔｉ、Ｐｔ及びＡｕの厚みは、それぞれ、例えば、５０ｎｍ、８０ｎｍ及び４５０ｎｍであることができる。導波路メサ３０は、下部クラッド層３２又は上部クラッド層３３に接する回折格子構造を有してもよい。

図１に示される形態では、半導体層２０は、トレンチを更に備えることができる。トレンチ２６は、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上の半導体層２０内に設けられ、第１方向Ａｘ１に延在する。本実施例では、例えば、二つのトレンチ２６が設けられ、導波路メサ３０がこれらのトレンチ２６の間に位置する。トレンチ２６は、半導体層２０の上面２０Ａから基板１０にまで達する深さを有しており、トレンチ２６の側面及び底面は、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上において、絶縁層６０で覆われている。トレンチ２６の間の半導体領域には電気が印加される。

半導体発光素子１は、第１側面２０Ｄ及び第２側面２０Ｅを備え、第１側面２０Ｄは、第２側面２０Ｅの反対側に位置する。第２エリアＡ２上の保護層５０は、トレンチ２６の内縁２６Ｍで終端し、トレンチ２６の外縁２６Ｅから第１側面２０Ｄ、第２側面２０Ｅまで延在する。また、第２開口６２は、トレンチ２６の内縁２６Ｍで終端し、トレンチ２６の外縁２６Ｅから第１側面２０Ｄ、第２側面２０Ｅまで延在する。更に、第２エリアＡ２では、トレンチ２６の側面及び底面を除いて半導体層２０の上面２０Ａに保護層５０が設けられるので、その保護層５０上の第２開口６２が、絶縁層６０の縁部の変形に伴って生じる半導体層２０からの絶縁層６０の剥離の発生を低減できる。トレンチ２６の側面及び底面は、保護層５０に代わって絶縁層６０で覆われるので、保護層５０は導電性材料を含むことができる。

トレンチ２６を設けない半導体発光素子の形態では、保護層５０は、第２エリアＡ２上において、第２方向Ａｘ２に第１側面２０Ｄから第２側面２０Ｅにまで延在することができる。保護層５０の第２開口６２が、第２方向Ａｘ２に第１側面２０Ｄから第２側面２０Ｅにまで延在する。この形態においても、絶縁層６０の変形が半導体層２０からの絶縁層６０の剥離を発生させる可能性が低減される。

図２の（ｂ）部に示されるように、半導体発光素子１は、第３エリアＡ３上において、オーミック電極４０に接続される表面電極４１ｐを備える。表面電極４１ｐは、例えば、絶縁層６０上に設けられた金属膜４２と、更にその金属膜４２上に設けられた金属メッキ４３とを含む。本実施例では、表面電極４１ｐは、トレンチ２６の側面及び底面にも設けられる。表面電極４１ｐの端面４１Ｂは、第２開口６２の側面から離れており、その距離Ｄ１は、例えば、０．１μｍ以上である。半導体発光素子１は、基板１０の裏面１０Ｂ上に裏面電極４１ｎを有する。以下に、表面電極４１ｐに含まれる金属膜４２及び金属メッキ４３と、裏面電極４１ｎとの材質及び厚みの一例を示す。
金属膜４２：ＴｉＷ／Ａｕ又はＴｉＷ／Ｐｔ／Ａｕ、０．３μｍ。
金属メッキ４３：Ａｕ、４μｍ。
裏面電極４１ｎ：Ａｕ、４μｍ。

半導体層２０の第１端面２０Ｂ及び第２端面２０Ｃ上には端面膜３５が設けられ、図２の（ｃ）部に示されるように、端面膜３５は、絶縁層６０の端面にも設けられる。端面膜３５は、誘電体膜を備えることができ、例えば、ＳｉＯ_２/ＴｉＯ_２膜、Ａｌ_２Ｏ_３又はＡｌ_２Ｏ_３／ＴｉＯ_２であることができる。この端面膜３５の厚みは、例えば、０．５μｍである。端面膜３５は、第１端面２０Ｂと第２端面２０Ｃとを保護し、また、これらの端面における光反射率を調整する。

図３は、半導体発光素子における変形前及び変形後の絶縁層を示す図である。図３の（ａ）部及び（ｂ）部は、それぞれ、第１実施形態に係る第２開口を備える半導体発光素子の変形前の絶縁層ＥＦＢ及び変形後の絶縁層ＥＦＡを示し、図３の（ｃ）部及び（ｄ）部は、それぞれ、比較例に係る第２開口を備えない半導体発光素子の変形前の絶縁層ＣＦＢ及び変形後の絶縁層ＣＦＡを示す。この実験では、例えば、湿度８５％下で半導体発光素子に５０時間通電した。通電時の半導体発光素子の温度は１２０度以上であった。変形前及び変形後の絶縁層の観察は、光学顕微鏡に依った。

以下に、図３に示される実験に用いられた絶縁層ＥＦＢ、ＣＦＢ、保護層ＰＦ及び端面膜ＥＦの材質等を示す。
絶縁層ＥＦＢ、ＣＦＢの材質：ＳｉＮ。
絶縁層ＥＦＢ、ＣＦＢの厚み：０．６μｍ。
保護層ＰＦの材質：Ｔｉ／Ａｕ。
保護層ＰＦの厚み：０．２μｍ。
保護層ＰＦの幅：３μｍ。
端面膜ＥＦの材質：ＳｉＯ_２／ＴｉＯ_２。
端面膜ＥＦの厚み：０．５μｍ。
半導体層ＳＳの下部クラッド層の材質：ＩｎＰ。
半導体層ＳＳの発光層の材質：ＧａＩｎＡｓＰ。
半導体層ＳＳの上部クラッド層の材質：ＩｎＰ。
半導体層ＳＳのｐ型クラッド層の材質：ＩｎＰ。
半導体層ＳＳのコンタクト層の材質：ＧａＩｎＡｓＰ。
半導体層ＳＳは、Ｓｉドープのｎ型ＩｎＰ層を含む基板ＳＴ上に設けられている。

図３の（ｃ）部に示されるように、比較例に係る半導体発光素子では、絶縁層ＣＦＢが、半導体層ＳＳ上において、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３の全体にわたって形成されており、絶縁層ＣＦＢは、第２開口ＡＳを有していない。このため、半導体発光素子の温度が上記高湿下での通電によって上記温度にまで上昇するときに、絶縁層ＣＦＡは、半導体発光素子の第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３の全体において変形する。半導体発光素子の端面付近では、絶縁層ＣＦＡの変形が絶縁層ＣＦＡの側面に設けられた端面膜ＥＦによって阻害されて、絶縁層ＣＦＡ内に応力が蓄積される。この絶縁層ＣＦＡ内の応力は、半導体層ＳＳから絶縁層ＣＦＡを剥離するように働いて、図３の（ｄ）部に示されるように、実験結果では、半導体層ＳＳからの絶縁層ＣＦＡの剥離が生じた。

第１実施形態に係る半導体発光素子１では、図３の（ａ）部に示されるように、絶縁層ＥＦＢが第２開口ＡＳを有しており、第１エリアＡ１上の絶縁層ＥＦＢの縁部は、半導体層ＳＳ上において、第３エリアＡ３上の絶縁層ＥＦＢの縁部から離置されている。変形する前の絶縁層ＥＦＢの第２開口ＡＳの幅ＷＢは、２μｍである。

図３の（ｂ）部に示されるように、上記の高湿下に置かれた半導体発光素子１の温度が通電によって上記の温度となるように昇温する実験条件では、絶縁層ＥＦＡが変形する。しかしながら、半導体発光素子１では、第２開口ＡＳのおかげで、絶縁層ＥＦＡの変形による第１エリアＡ１上の絶縁層ＥＦＡの変形及び第３エリアＡ３上の絶縁層ＥＦＡの変形の一方が他方に伝わらない。これ故に、絶縁層ＥＦＡの変形が絶縁層ＥＦＡの側面に設けられた端面膜ＥＦによって阻害されても、第２開口ＡＳは、半導体層ＳＳからの絶縁層ＥＦＡの剥離の発生を低減できる。

図４は、第１実施形態に係る半導体発光素子を作製する方法を示す流れ図である。図５〜図１３の各々は、図４に示される流れ図の一工程において形成される生産物を概略的に示す図である。図５の（ａ）部〜図１３の（ａ）部は、半導体発光素子に係る生産物の平面図を示す図である。図５の（ｂ）部〜図１３の（ｂ）部は、それぞれ、図５の（ａ）部〜図１３の（ａ）部に示されるＢ−Ｂ線に対応する断面図である。図５の（ｃ）部〜図１３の（ｃ）部は、それぞれ、図５の（ａ）部〜図１３の（ａ）部に示されるＣ−Ｃ線に対応する断面図である。図５の（ｄ）部〜図１３の（ｄ）部は、それぞれ、図５の（ａ）部〜図１３の（ａ）部に示されるＤ−Ｄ線に対応する断面図である。これらの図には直交座標系Ｓ_Ｒが描かれており、この直交座標系Ｓ_ＲのＸ軸が、第１方向Ａｘ１に向き付けられている。

（基板の準備及び半導体積層の成長）
図５を参照しながら、半導体層２０の形成を説明する。工程Ｓ１では、基板１０が準備される。基板１０の主面１０Ａは、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３を含む。工程Ｓ２では、基板１０の主面１０Ａ上に半導体層２０のための半導体積層が成長される。具体的には、下部クラッド層３２、発光層３１、及び上部クラッド層３３をこの順で基板１０上に成長して、半導体積層を形成する。半導体積層の成長は、例えば、有機金属気相エピタキシャル（ＯＭＶＰＥ）法又は分子線エピタキシー（ＭＢＥ）法により行われる。

工程Ｓ２では、導波路メサ３０の形状を規定する形状、例えば、ストライプ形状のマスクを形成する。このマスクは、例えば、ＳｉＮを備え、このマスクを用いたエッチングにより、上部クラッド層３３、発光層３１、及び下部クラッド層３２を加工して、導波路メサ３０を形成する。工程Ｓ２のエッチングでは、半導体積層に加えて基板１０の一部をエッチングする。

導波路メサ３０の形成後、メサ形成のマスクを除去することなく再成長を行う。この再成長によって、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上に、第１埋込層２１、第２埋込層２２、及び第３埋込層２３をこの順に基板１０上に形成する。メサ形成のマスクは、第１埋込層２１、第２埋込層２２、及び第３埋込層２３のための再成長の後に、例えばバッファードフッ酸を用いて除去される。マスクを除去した後に、上部クラッド層３３及び第３埋込層２３の上に、ｐ型クラッド層２４を成長する。ｐ型クラッド層上には、コンタクト層２５を成長する。以上の工程により、半導体層２０が形成される。

必要に応じて、コンタクト層２５の形成後に、第１方向Ａｘ１に延在するトレンチ２６を形成する。トレンチ２６の形成では、トレンチ２６の形状を規定するマスクを形成し、このマスクを用いて、半導体層２０をエッチングする。このエッチングにより、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上において、コンタクト層２５から基板１０にまで達する深さを有するトレンチ２６を形成する。

（オーミック電極の形成）
工程Ｓ３では、トレンチ形成のマスクを除去した後に、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上に、第１方向Ａｘ１に延在するオーミック電極４０を形成する。本実施例では、リフトオフによりオーミック電極４０を形成する。オーミック電極４０の形成では、図６に示されるように、オーミック電極４０を形成するためのマスク４４を形成する。マスク４４は、例えば、フォトレジストを含む。マスク４４は、オーミック電極４０の形状を規定する開口を有しており、本実施例では、この開口は、第１方向Ａｘ１に沿ったストライプ形状を成す。マスク４４の形成後、図７に示されるように、オーミック電極４０のための金属膜を成長する。本実施例では、オーミック電極４０は、例えば、Ｔｉ／Ｐｔ／Ａｕ膜であることができる。オーミック電極４０の成長は、例えば、真空蒸着装置法によることができる。蒸着後にリフトオフプロセスがなされ、これにより、オーミック電極４０を形成する。以下に、マスク４４の開口の幅４４Ｗ及びオーミック電極４０の幅４０Ｗを示す。
マスク４４の開口の幅４４Ｗ：２μｍ〜３０μｍ。
オーミック電極４０の幅４０Ｗ：２μｍ〜３０μｍ。

（保護層の形成）
工程Ｓ４では、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上に、保護層５０を形成する。本実施例では、保護層５０は、リフトオフにより形成されて、例えば、ストライプ形状を有する。保護層５０の形成では、図８に示されるように、保護層５０を形成するためのマスク５１を形成する。マスク５１は、保護層５０の形状を規定する開口を有しており、この開口は、第２方向Ａｘ２に沿ったストライプ形状を成す。マスク５１は、例えば、フォトレジストを含み、トレンチ２６を塞ぐようにして半導体層２０上に形成される。マスク５１の形成後、図９に示されるように、保護層５０のための金属膜を成長する。本実施例では、保護層５０は、例えば、Ｔｉ／Ａｕ膜であることができる。金属膜の成長は、例えば真空蒸着装置法によることができる。蒸着の後のリフトオフプロセスにより、保護層５０として金属膜が形成される。以下に、マスク５１の開口の幅５１Ｗ及び保護層５０の幅５０Ｗを示す。
マスク５１の開口の幅５１Ｗ：２μｍ〜１０μｍ。
保護層５０の幅５０Ｗ：２μｍ〜１０μｍ。

（絶縁層の形成）
工程Ｓ５では、図１０に示されるように、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上に、絶縁層６０を形成する。本実施例では、絶縁層６０は、例えば、シリコン系無機物、具体的にはＳｉＮ、ＳｉＯＮ又はＳｉＯ_２のいずれかを含み、例えばプラズマＣＶＤ法によって形成される。絶縁層６０の厚みは、例えば、ＳｉＯ_２が用いられるときに３００ｎｍである。絶縁層６０は、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上において、トレンチ２６の側面及び底面にも設けられる。

（第１開口及び第２開口の形成）
工程Ｓ６では、図１１に示されるように、絶縁層６０上に、例えばストライプ状の開口を形成するためのマスク６３が設けられ、このマスク６３を利用して、例えばフォトリソグラフィー法及びエッチング法を用いて、図１２に示したように、第１開口６１及び第２開口６２を絶縁層６０に形成する。マスク６３は、例えば、フォトレジストを含む。マスク６３は、第１開口６１に対応する第１開口パターンと、第２開口６２に対応する第２開口パターンとを有する。第１開口６１は、第１エリアＡ１、第２エリアＡ２、及び第３エリアＡ３上のオーミック電極４０上において第１方向Ａｘ１に延在する。第２開口６２は、第２エリアＡ２上の保護層５０上において、第２方向Ａｘ２に第１開口６１から延在する。以下に、第１開口パターンにおけるマスク６３の開口の幅６３Ａ、オーミック電極４０の幅４０Ｗ、第２開口パターンにおけるマスク６３の開口の幅６３Ｂ、及び保護層５０の幅５０Ｗを示す。
マスク６３の開口の幅６３Ａ：１μｍ〜２０μｍ。
オーミック電極４０の幅４０Ｗ：２μｍ〜３０μｍ。
マスク６３の開口の幅６３Ｂ：１μｍ〜５μｍ。
保護層５０の幅５０Ｗ：２μｍ〜１０μｍ。

（電極の形成）
工程Ｓ７では、図１３に示されるように、例えば、金属スパッタリング法及び金属メッキ法によって、表面電極４１ｐを第３エリアＡ３上に形成する。表面電極４１ｐの形成に先立って、表面電極のためのマスクが形成され、このマスクは、表面電極４１の形状を規定する開口を有する。トレンチ２６の側面及び底面にも表面電極４１ｐが形成されるように、表面電極のためのマスクに開口が設けられる。この開口を利用して、例えば、金属スパッタリング法によって、金属膜４２が形成される。金属膜４２の形成後に、例えば、金属メッキ法によって、金属メッキ４３を金属膜４２上に形成する。金属メッキ４３の形成によって、表面電極４１ｐの形成が完了する。表面電極４１の形成後に、基板１０の裏面１０Ｂを研磨し、研磨した裏面１０Ｂ上に裏面電極４１ｎを形成する。裏面電極４１ｎの形成は、例えば、フォトリソグラフィー技術及び蒸着を用いたリフトオフプロセスによることができる。裏面電極４１ｎの形成までの工程により、半導体発光素子１のための基板生産物が作製される。

（チップの作製及び端面膜の形成）
工程Ｓ８では、基板生産物が、例えば、ダイシング及び／又はヘキ開によって半導体チップに分割されて、半導体発光素子１が作製される。半導体発光素子１では、その第１端面２０Ｂと第２端面２０Ｃとに、端面膜３５、例えば誘電体多層膜を形成する。端面膜３５は、半導体層２０上の絶縁層６０の端面上にも形成される。端面膜３５の形成は、例えば、スパッタリング法又は真空蒸着法によることができる。端面膜３５は、例えば、ＳｉＯ_２/ＴｉＯ_２膜を含む。半導体チップの作製及び端面膜３５の形成によって、半導体発光素子１の作製が完了する。

以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置及び詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲及びその精神の範囲から来る全ての修正及び変更に権利を請求する。

本実施形態によれば、当該半導体発光素子の半導体層上に設けられた絶縁層の剥離の発生を低減できる半導体発光素子を提供することができる。

１…半導体発光素子、１０…基板、２０…半導体層、２０Ｄ…第１側面、２０Ｅ…第２側面、３０…導波路メサ、３１…発光層、２６…トレンチ、４０…オーミック電極、５０…保護層、６０…絶縁層、６１…第１開口、６２…第２開口、Ａ１…第１エリア、Ａ２…第２エリア、Ａ３…第３エリア、Ａｘ１…第１方向、Ａｘ２…第２方向。

Claims

半導体発光素子であって、
第１方向に沿って順に配列された第１エリア、第２エリア、及び第３エリアを含む主面を有する基板と、
前記第１エリア、前記第２エリア、及び前記第３エリア上に設けられ、発光層を含む半導体層と、
前記第１エリア、前記第２エリア、及び前記第３エリア上の前記半導体層上に設けられ、前記第１方向に延在するオーミック電極と、
前記第１方向に交差する第２方向に延在するように前記第２エリア上の前記半導体層上又は前記オーミック電極上に設けられ、金属を含む保護層と、
前記半導体層上に設けられた絶縁層と、
を備え、
前記絶縁層は、前記オーミック電極上を前記第１方向に延在する第１開口を有し、前記保護層上を前記第２方向に前記第１開口から延在する第２開口を有する、半導体発光素子。
前記第１エリア、前記第２エリア、及び前記第３エリア上の前記半導体層内に設けられ、前記第１方向に延在するトレンチを更に備え、
前記絶縁層は、前記第１エリア、前記第２エリア、及び前記第３エリア上において前記トレンチの側面上及び底面上に設けられる、請求項１に記載の半導体発光素子。
第１側面及び第２側面を備え、
前記第１側面は、前記第２側面の反対側に位置し、
前記保護層は、前記第２方向に沿って前記第１側面から前記第２側面にまで連続する、請求項１に記載の半導体発光素子。
前記絶縁層は、ＳｉＮ、ＳｉＯＮ又はＳｉＯ_２のいずれか一以上を含む、請求項１〜請求項３のいずれか一項に記載の半導体発光素子。