JP2010074080A - 半導体レーザ素子の製造方法 - Google Patents

Abstract

【課題】 ウエハ上に複数の半導体レーザ素子を製造する場合であっても、当該複数の半導体レーザ素子を高い信頼性を有するように製造可能な方法を提供する
【解決手段】 一実施形態の半導体レーザの製造方法は、（ａ）ＩｎＰ基板上に、バッファ層、活性層、クラッド層、コンタクト層、ＩｎＰエッチングストップ層、及び、ＩｎＰに格子整合し且つＩｎＰに対して選択エッチング可能な犠牲層を順に含むメサ構造部を形成する工程と、（ｂ）メサ構造部を半絶縁性ＩｎＰ層で埋め込む工程と、（ｃ）犠牲層の上面を含む当該犠牲層の少なくとも一部を露出させるよう、半絶縁性ＩｎＰ層を選択的にエッチングする工程と、（ｃ）犠牲層を選択的にエッチングする工程と、（ｄ）ＩｎＰエッチングストップ層を選択的にエッチングする工程と、を含む。
【選択図】 図５

Description

本発明は、半導体レーザ素子の製造方法に関するものである。

半導体レーザ素子には、ＩｎＰ基板、メサ構造部、及び、半絶縁性のＩｎＰ埋込層を備えるものがある。メサ構造部は、ＩｎＰ基板上に設けられている。メサ構造部は、バッファ層、活性層、クラッド層、及び、コンタクト層を含んでいる。メサ構造部の両側には、ＩｎＰ埋込層が設けられている。このような半導体レーザ素子の製造方法としては、例えば、特許文献１に開示された方法が知られている。

特許文献１に開示された方法では、メサ構造部がドライエッチングによって作成され、当該メサ構造部がＩｎＰ埋込層によって埋め込まれる。次いで、ＩｎＰ埋込層をエッチングすることによって、メサ構造部のコンタクト層が露出される。
特開２００８−３４５３１号公報

ドライエッチングは、エッチングする深さの制御性、即ち、メサ構造部の高さの制御性に優れている。しかしながら、ウエハ上に複数の半導体レーザ素子を製造する場合には、ウエハのサイズが大きくなるにつれて、メサ構造部の高さにバラツキが生じる。メサ構造部の高さにバラツキが生じると、ＩｎＰ埋込層のエッチング後に、コンタクト層の露出が不十分な部分と、クラッド層まで露出してしまう部分とが生じることがある。かかる現象は、半導体レーザ素子の信頼性不良を招くことがある。

本発明は、ウエハ上に複数の半導体レーザ素子を製造する場合であっても、当該複数の半導体レーザ素子を高い信頼性を有するように製造可能な方法を提供することを目的としている。

本発明の半導体レーザ素子の製造方法は、（ａ）ＩｎＰ基板上に、バッファ層、活性層、クラッド層、コンタクト層、ＩｎＰエッチングストップ層、及び、ＩｎＰに格子整合し且つＩｎＰに対して選択エッチング可能な犠牲層を順に含むメサ構造部を形成する工程と、（ｂ）メサ構造部を半絶縁性ＩｎＰ層で埋め込む工程と、（ｃ）犠牲層の上面を含む当該犠牲層の少なくとも一部を露出させるよう、半絶縁性ＩｎＰ層を選択的にエッチングする工程と、（ｃ）犠牲層を選択的にエッチングする工程と、（ｄ）ＩｎＰエッチングストップ層を選択的にエッチングする工程と、を含む。

本発明によれば、クラッド層を露出させることなく、コンタクト層を確実に露出させることができる。したがって、信頼性の高い半導体レーザ素子を製造することが可能となる。

本発明の製造方法においては、ＩｎＰ基板上に、上述のメサ構造部と同じ層を含む複数のメサ構造部が形成され、犠牲層は、ＩｎＰ基板の表面と複数のメサ構造部の上面との間の距離のうち最大の距離と最小の距離との差以上の厚みを有することが好ましい。この犠牲層としては、例えば、ＩｎＧａＡｓ半導体層を用いることが可能である。

以上説明したように、本発明によれば、ウエハ上に複数の半導体レーザ素子を製造する場合であっても、当該複数の半導体レーザ素子を高い信頼性を有するように製造可能な方法が提供される。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。

図１は、一実施形態に係る製造方法によって製造される半導体レーザ素子を示す断面図である。なお、図１を含む添付の図面は、ＩｎＰ基板の（１１０）面で劈開した半導体レーザ素子の断面を示している。図１に示すように、本製造方法は、ウエハ（ＩｎＰ基板１２）上に、複数の半導体レーザ素子１０を製造する方法である。

半導体レーザ素子１０は、ＩｎＰ基板１２、メサ構造部１４、埋込層１６、保護膜１８、上部電極２０、及び、下部電極２２を備えている。ＩｎＰ基板１２は、高濃度第１導電型のＩｎＰ基板である。以下、本例では、ＩｎＰ基板１２を、ｎ型のＩｎＰ基板とする。

メサ構造部１４は、ＩｎＰ基板１２上に形成されている。メサ構造部１４は、バッファ層２４、活性層２６、クラッド層２８、及び、コンタクト層３０を、ＩｎＰ基板１２の一方の主面（上面）から順に有している。

バッファ層２４は、第１導電型のＩｎＰ半導体層であり、本例では、ｎ型のＩｎＰ半導体層である。このバッファ層２４上には、活性層２６が設けられている。活性層２６は、注入される電流によって光を発生する領域であり、本例では、アンドープＩｎＧａＡｓＰ光閉じ込め層、ＩｎＧａＡｓＰ層、及び、アンドープＩｎＧａＡｓＰ光閉じ込め層を含んでいる。この活性層２６上には、クラッド層２８が設けられている。

クラッド層２８は、第２導電型のＩｎＰ半導体層であり、本例では、ｐ型のＩｎＰ半導体層である。このクラッド層２８上にはコンタクト層３０が設けられている。コンタクト層３０は、第２導電型の半導体層であり、本例では、ｐ型のＩｎＧａＡｓ半導体層である。

以上の層構造を有するメサ構造部１４の両側部には、埋込層１６が設けられている。埋込層１６は、高抵抗の半導体層であり、半絶縁性の半導体層である。本例では、埋込層１６は、ＦｅドープのＩｎＰ半導体層である。

埋込層１６の表面には、保護膜１８が設けられている。この保護膜１８は、コンタクト層３０の上側に開口を提供するように、形成されている。保護膜１８は、本例では、ＳｉＮ半導体膜である。

保護膜１８、及び、コンタクト層３０上には、上部電極２０が設けられている。上部電極２０は、本例では、Ｔｉ／Ｐｔ／Ａｕの三層構造の金属膜である。また、ＩｎＰ基板１２の下面には、下部電極２２が設けられている。この下部電極２２は、本例では、ＡｕＧｅを含む合金である。

以上説明した半導体レーザ素子１０を製造する方法を、図２〜図１０に従って、以下に説明する。図２〜図１０は、一実施形態に係る半導体レーザ素子の製造方法を示す図である。

まず、図２を参照する。図２に示すように、本製造方法では、ｎ型ＩｎＰ基板１２の（００１）面上に、ｎ型ＩｎＰ半導体層２４ａ、半導体層２６ａ、ｐ型ＩｎＰ半導体層２８ａ、ｐ型ＩｎＧａＡｓ半導体層３０ａ、ＩｎＰエッチングストップ層３２、及び、犠牲層３４が順に積層される。これら各層の積層には、ＭＯＣＶＤ（有機金属気相成長）法を用いることができる。

図２に示す各部の構成は以下の通りである。
ｎ型ＩｎＰ基板１２：Ｓｎを濃度３×１０^１８ｃｍ^−３でドープ、厚み３５０μｍ、２インチのウエハサイズ。
ｎ型ＩｎＰ半導体層２４ａ：Ｓｉを濃度８×１０^１７ｃｍ^−３でドープ、厚み５００ｎｍ。
半導体層２６ａ：アンドープＩｎＧａＡｓＰ半導体層、ＩｎＧａＡｓＰ半導体層、及びアンドープＩｎＧａＡｓＰの三層構造、厚み３００ｎｍ。
ｐ型ＩｎＰ半導体層２８ａ：Ｚｎを濃度１×１０^１８ｃｍ^−３でドープ、厚み２０００ｎｍ。
ｐ型ＩｎＧａＡｓ半導体層３０ａ：Ｚｎを濃度１×１０^１８ｃｍ^−３でドープ、厚み２００ｎｍ。
ＩｎＰエッチングストップ層３２：厚み２５ｎｍ。
犠牲層３４：ＩｎＧａＡｓ半導体層、厚み１５００ｎｍ。

なお、ＭＯＣＶＤ法によれば、以上の積層体を、典型的には、厚みのバラツキが１％以下の範囲内となるように、形成することが可能である。

次に、図３を参照する。本製造方法では、次いで、絶縁膜（例えば、３００ｎｍの厚みのＳｉＮ膜）が犠牲層３４上に堆積される。そして、図３の（ａ）に示すように、フォトリソグラフィ技術によって、絶縁膜が幅１．５μｍの帯状に加工されることによって、マスク３６が形成される。

次いで、本製造方法では、図３の（ｂ）に示すように、マスク３６に沿って、エッチングが行われる。このエッチングは、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）といったドライエッチングによって行うことができる。ＲＩＥには、例えば、ＢＣｌ_３といったガスを用いることができる。

このエッチングによって、犠牲層３４、ＩｎＰエッチングストップ層３２、ｐ型ＩｎＧａＡｓ半導体層３０ａ、ｐ型ＩｎＰ半導体層２８ａ、半導体層２６ａ、及び、ｎ型ＩｎＰ半導体層２４ａを含む積層体、及び、ＩｎＰ基板１２の表面がエッチングされ、図３の（ｂ）に示すように、メサ構造部１４が形成される。即ち、本エッチングにより、ｎ型ＩｎＰ半導体層２４ａはバッファ層２４となり、半導体層２６ａは活性層２６となり、ｐ型ＩｎＰ半導体層２８ａはクラッド層２８となり、ｐ型ＩｎＧａＡｓ半導体層３０ａはコンタクト層３０となる。

なお、本願発明者の実験によれば、ＩｎＰ基板１２の表面、即ち、メサ構造部１４が形成されている側のＩｎＰ基板１２の表面からメサ構造部１４の上面までの距離（高さ）を５０００ｎｍとするよう、図３の（ｂ）に示すエッチングを行った場合に、ウエハ面内で当該距離は最小で４７５０ｎｍであり、最大で５２５０ｎｍであった。したがって、当該距離（メサ構造部１４の高さ）のバラツキは、５００ｎｍであり、上述した犠牲層３４の厚みは、当該距離以上となっている。

次に、図４を参照する。図４の（ａ）に示すように、本製造方法では、次いで、マスク３６が除去される。マスク３６の除去には、例えば、ふっ酸を用いることができる。さらに、本製造方法では、等方的にエッチング可能なエッチャントを用いた０．１μｍ程度のエッチングによって、ドライエッチングによって形成された変性層が除去される。このエッチャントとしては、水に臭化水素酸（４７ｗｔ％）と過酸化水素水（３１ｗｔ％）を混ぜたエッチャント（臭化水素酸：過酸化水素水：水＝２：１：１０）を用いることができる。

次いで、本製造方法では、図４の（ｂ）に示すように、メサ構造部１４が半導体１６ａによって埋め込まれる。この半導体１６ａは、ＭＯＣＶＤ法によって堆積させることができ、例えば、４０００ｎｍの厚みで堆積される。半導体１６ａには、ＦｅがドープされたＩｎＰ半導体を用いることができる。なお、半導体１６ａとしては、Ｆｅに代えて、ＲｕがドープされたＩｎＰが用いられてもよい。

次に、図５を参照する。図５に示すように、本製造方法では、次いで、半導体１６ａをエッチングすることによって、犠牲層３４の上面を含む当該犠牲層３４の頂部が露出される。このエッチングには、（００１）面のエッチングレートが遅く、異方性を有し、且つ、ＩｎＧａＡｓに対してＩｎＰを選択的にエッチング可能なエッチャントを用いることができる。このようなエッチャントとしては、塩酸系のエッチャントを用いることができる。塩酸系のエッチャントとしては、例えば、塩酸（３６ｗｔ％）と酢酸と水を混合したエッチャント（塩酸：酢酸：水＝１：５：１）を用いることができる。

次に、図６を参照する。図６に示すように、本製造方法では、次いで、犠牲層３４が除去される。犠牲層３４の除去は、ＩｎＰに対して犠牲層３４を構成するＩｎＧａＡｓに選択性を有するエッチャントを用いたエッチングにより、行うことができる。このようなエッチャントとしては、硫酸系のエッチャントを用いることができる。硫酸系のエッチャントとしては、硫酸と過酸化水素水と水とを混合したエッチャント（硫酸：過酸化水素水：水＝３：２：４０）を用いることができる。このようなエッチャントは、ＩｎＰを殆どエッチングしないため、ＩｎＰエッチングストップ層３２でエッチングが停止する。

次に、図７を参照する。図７に示すように、本製造方法では、次いで、エッチングストップ層３２が除去される。エッチングストップ層３２の除去は、ＩｎＧａＡｓに対してＩｎＰを選択的にエッチング可能な塩酸系のエッチャントを用いたエッチングによって、行うことができる。このようなエッチャントとしては、塩酸と酢酸と水とを混合したエッチャント（塩酸：酢酸：水＝１：５：１）を用いることができる。

また、図７に示すように、エッチングストップ層３２のエッチングと同時に、同じエッチャントによるエッチングによって、半導体１６ａがエッチングされる。この半導体１６ａのエッチングは、コンタクト層３０より高い位置にある半導体１６ａが後述する保護膜１８の開口より外側に位置するように、行われる。これによって、半導体１６ａは、最終的な形状となり、埋込層１６となる。なお、半導体１６ａのエッチングは、コンタクト層３０の表面と埋込層１６の表面との間の段差が３０〜７０ｎｍとなるように制御される。

次に、図８を参照する。図８に示すように、本製造方法では、次いで、図７に示した生産物の表面上に絶縁膜が堆積される。そして、フォトリソグラフィによって、絶縁膜に開口が形成される。この開口は、コンタクト層３０の上側に位置する。開口が形成された絶縁膜は、上述した保護膜１８となる。なお、保護膜１８としては、ＳｉＮ半導体膜を用いることができ、その厚みは３００ｎｍとすることができる。

次に、図９を参照する。図９に示すように、本製造方法では、次いで、コンタクト層３０、保護膜１８、及び、埋込層１６の表面上に、上部電極２０が形成される。上部電極２０の層構造の一例は、Ｔｉ（厚み５０ｎｍ）／Ｐｔ（厚み５０ｎｍ）／Ａｕ（厚み１５００ｎｍ）である。

次に、図１０を参照する。図１０に示すように、本製造方法では、次いで、ＩｎＰ基板１２の厚みが１００μｍ程度に減少される。そして、ＩｎＰ基板１２の下面に下部電極２２が形成される。下部電極２２は、ＩｎＰ基板１２の下面にＡｕＧｅを蒸着し、３００℃１分の加熱によってＡｕＧｅを合金とすることによって、形成することができる。さらに図１０に示すように、半導体レーザ素子１０を、ウエハから分離して３００μｍ角のチップとことによって、所望の半導体レーザ素子が得られる。

以上説明した製造方法によれば、ウエハ面内でＩｎＰ基板の表面からメサ構造部の上面までの高さにバラツキがあっても、クラッド層２８を露出させることなく、確実にコンタクト層３０の表面を露出させることができる。したがって、本製造方法によれば、信頼性の高い半導体レーザ素子が得られる。

また、犠牲層３４の厚みがメサ構造部１４の高さバラツキ以上の高さを有するので、犠牲層３４を露出させるために埋込層１６をエッチングしても、クラッド層２８が露出することがない。したがって、本製造方法によれば、信頼性の高い半導体レーザ素子を容易に製造することも可能となる。

なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、犠牲層３４には、ＡｌＩｎＡｓ半導体層が用いられてもよい。

一実施形態に係る製造方法によって製造される半導体レーザ素子を示す断面図である。 一実施形態に係る半導体レーザ素子の製造方法を示す図である。 一実施形態に係る半導体レーザ素子の製造方法を示す図である。 一実施形態に係る半導体レーザ素子の製造方法を示す図である。 一実施形態に係る半導体レーザ素子の製造方法を示す図である。 一実施形態に係る半導体レーザ素子の製造方法を示す図である。 一実施形態に係る半導体レーザ素子の製造方法を示す図である。 一実施形態に係る半導体レーザ素子の製造方法を示す図である。 一実施形態に係る半導体レーザ素子の製造方法を示す図である。 図一実施形態に係る半導体レーザ素子の製造方法を示す図である。

符号の説明

１０…半導体レーザ素子、１２…ＩｎＰ基板、１４…メサ構造部、１６…埋込層、１６ａ…半導体（ＦｅドープＩｎＰ半導体）、１８…保護膜、２０…上部電極、２２…下部電極、２４…バッファ層、２４ａ…半導体層（ｎ型ＩｎＰ半導体層）、２６…活性層、２６ａ…半導体層、２８…クラッド層、２８ａ…半導体層（ｐ型ＩｎＰ半導体層）、３０…コンタクト層、３０ａ…半導体層（ｐ型ＩｎＧａＡｓ半導体層）、３２…エッチングストップ層、３４…犠牲層。

Claims (3)

1. 半導体レーザ素子を製造する方法であって、
   ＩｎＰ基板上に、バッファ層、活性層、クラッド層、コンタクト層、ＩｎＰエッチングストップ層、及び、ＩｎＰに格子整合し且つＩｎＰに対して選択エッチング可能な犠牲層を順に含むメサ構造部を形成する工程と、
   前記メサ構造部を半絶縁性ＩｎＰ層で埋め込む工程と、
   前記犠牲層の上面を含む該犠牲層の少なくとも一部を露出させるよう、前記半絶縁性ＩｎＰ層を選択的にエッチングする工程と、
   前記犠牲層を選択的にエッチングする工程と、
   前記ＩｎＰエッチングストップ層を選択的にエッチングする工程と、
   を含む方法。
2. 前記ＩｎＰ基板上に、前記メサ構造部と同じ層を含む複数のメサ構造部が形成され、
   前記犠牲層は、前記ＩｎＰ基板の表面と前記複数のメサ構造部の上面との間の距離のうち最大の距離と最小の距離との差以上の厚みを有する、
   請求項１に記載の方法。
3. 前記犠牲層は、ＩｎＧａＡｓ層である、請求項１又は２に記載の方法。
   

Images