JP2009135331A - 半導体光集積素子の製造方法 - Google Patents

Abstract

【課題】個体間での素子分離抵抗のばらつきを抑えることができる半導体光集積素子の製造方法を提供する。
【解決手段】半導体光集積素子１の製造方法では、素子分離部３２を形成するためのウェットエッチングを行うにあたり、ＩｎＧａＡｓからなるコンタクト層１６の表面に、導電型がｐ型のＩｎＰからなる形状保持層３１を形成している。この形状保持層３１は、リッジ部５の頂部の最表層を構成し、ＳｉＯ２からなる絶縁膜４４とコンタクト層１６との間の密着性を補うように作用する。そのため、ウェットエッチングの際、リッジ部５の角部５ａと他の部分との間のエッチングレートの差が緩和され、サイドエッチングを抑制することが可能となる。したがって、この半導体光集積素子１の製造方法では、素子分離部３２の形状寸法のばらつきの発生を抑制され、個体間での素子分離抵抗のばらつきが抑えられる。
【選択図】図１

Description

本発明は、複数の半導体光素子を同一の基板上に集積してなる半導体光集積素子の製造方法に関する。

従来の半導体光集積素子として、例えば特許文献１及び特許文献２に記載の半導体装置がある。この半導体装置では、半導体基板の一面側に、半導体レーザ素子とＥＡ変調素子とをそれぞれ形成している。また、各素子の間には、リッジ部の頂部に設けられたコンタクト層をウェットエッチングすることによって、凹状の素子分離部が形成されている。
特開平１１−９７７９９号公報 特開２００６−３５１８１８号公報

素子分離部の形成にあたってウェットエッチングを用いる理由としては、ドライエッチングを用いる場合と異なり、ダメージ層の形成による素子分離抵抗の低下を回避できる点が挙げられる。しかしながら、ウェットエッチングでは、マスクとして用いる絶縁層と半導体層との密着性の不十分さに起因して、素子分離部に形成されるリッジ部の角部でエッチングレートが他の部分よりも大きくなり、サイドエッチングが生じることが考えられる。

このようなリッジ部のサイドエッチングが生じると、素子分離部の形状寸法にばらつきが生じ易くなる。その結果、半導体基板上に集積した各素子間の素子分離抵抗が、半導体光集積素子の個体間でばらついてしまうおそれがある。

本発明は、上記課題の解決のためになされたものであり、個体間での素子分離抵抗のばらつきを抑えることができる半導体光集積素子の製造方法を提供することを目的とする。

上記課題の解決のため、本発明に係る半導体光集積素子の製造方法は、半導体基板上に、第１の活性層を含む第１の化合物半導体層及び第２の活性層を含む第２の化合物半導体層を形成する工程と、第１の化合物半導体層及び第２の化合物半導体層の表面に、ＩｎＧａＡｓ又はＩｎＧａＡｓＰからなるコンタクト層を形成する工程と、コンタクト層の表面にＩｎＰからなる形状保持層を形成する工程と、第１の化合物半導体層、第２の化合物半導体層、コンタクト層、及び形状保持層をストライプ状に切り出してリッジ部を形成する工程と、リッジ部を覆うように絶縁膜からなるマスク層を形成する工程と、マスク層に開口部を形成し、第１の活性層と第２の活性層との境界部分に相当する位置でリッジ部の頂部を露出させる工程と、マスク層を用いたウェットエッチングにより、リッジ部の頂部において形状保持層及びコンタクト層を除去し、第１の化合物半導体層と第２の化合物半導体層とを分離する素子分離部を形成する工程とを備えたことを特徴としている。

この半導体光集積素子の製造方法では、素子分離部を形成するためのウェットエッチングを行うにあたり、ＩｎＧａＡｓ又はＩｎＧａＡｓＰからなるコンタクト層の表面に、ＩｎＰからなる形状保持層を形成している。この形状保持層はリッジ部の頂部に位置し、絶縁膜からなるマスク層とコンタクト層との間の密着性を補うように作用する。そのため、ウェットエッチングの際に形成されるリッジ部の角部と他の部分との間でエッチングレートの差が緩和され、サイドエッチングを抑制することが可能となる。したがって、この半導体光集積素子の製造方法では、素子分離部の形状寸法のばらつきの発生を抑制でき、個体間での素子分離抵抗のばらつきを抑えることができる。

また、形状保持層を２０ｎｍ以上の厚さで形成することが好ましい。形状保持層の厚さが不十分であると、コンタクト層のウェットエッチングの際に形状保持層ごとサイドエッチングが入ってしまうことが考えられる。したがって、形状保持層を上記の厚さ以上とすることで、素子分離部の形状寸法のばらつきの発生をより確実に抑制できる。

また、形状保持層を１０００ｎｍ以下の厚さで形成することが好ましい。形状保持層の厚さが過剰になると、コンタクト層と、これに接続する表面電極との段差が大きくなり、表面電極の断線が生じ易くなる。したがって、形状保持層を上記の厚さ以下とすることで、表面電極での不具合の発生を防止できる。

また、ウェットエッチングにおいて、Ｈ_２ＳＯ_４、Ｈ_２Ｏ_２、及びＨ_２Ｏの混合溶液をエッチャントとして用いることが好ましい。この場合、コンタクト層とクラッド層とのエッチング選択比を十分に確保できるので、良好なウェットエッチングを行うことができる。

本発明によれば、半導体光集積素子における個体間での素子分離抵抗のばらつきを抑えることができる。

以下、図面を参照しながら、本発明に係る半導体光集積素子の製造方法の好適な実施形態について詳細に説明する。

図１及び図２は、本発明に係る半導体光集積素子の製造方法の一実施形態を適用して作製した半導体光集積素子の構成を示す斜視図である。また、図３は、図１におけるＩＩＩ−ＩＩＩ線断面図である。同図に示すように、半導体光集積素子１は、半導体基板２の一面側に、半導体レーザ素子３と、変調素子４とを集積してなる素子であり、各素子３，４の機能的な構成層が半導体基板２の所定の方向に沿ってストライプ状のリッジ部５をなす、いわゆるリッジ型半導体光集積素子である。

半導体基板２は、例えば導電型がｎ型のＩｎＰ基板である。半導体基板２の厚さは、例えば約１００μｍとなっている。半導体基板２の表面側には、例えば導電型がｎ型のＩｎＰからなるバッファ層（図示せず）が設けられている。半導体基板２の裏面側には、ＡｕＧｅＮｉを蒸着して得られる裏面電極６が形成されている。

半導体レーザ素子３は、半導体基板２における一側の略半分の領域に設けられた第１の化合物半導体層１１によって形成されている。第１の化合物半導体層１１は、活性層（第１の活性層）１２と、回折格子形成層１３と、クラッド層１４と、クラッド層１５とが半導体基板２側から順次形成されて構成されている。

活性層１２は、多重量子井戸−分離閉じ込めヘテロ（ＭＱＷ−ＳＣＨ）構造を有している。すなわち、活性層１２は、交互に積層された複数のノンドープＩｎＧａＡｓ半導体（バンドギャップ波長１．４μｍ）からなるウェルと、複数のノンドープＩｎＧａＡｓＰ半導体（バンドギャップ波長１．１μｍ）からなるバリアとを有する多重量子井戸構造を有し、多重量子井戸の上下には、ＳＣＨ層（図示せず）が設けられている。活性層１２からの発光波長は、例えば１．３μｍとなっている。

回折格子形成層１３は、例えばＩｎＧａＡｓＰ層である。回折格子形成層１３の表面には、回折格子１３ａが形成されている（図３参照）。回折格子１３ａの凹凸パターンは、リッジ部５の延在方向に沿って設けられており、凹凸パターンのピッチは約２００ｎｍとなっている。回折格子１３ａは、リッジ部５の長手方向に沿って活性層１２の内部を進行する光の一部を、進行方向とは反対の方向に反射させる。これにより、活性層１２の内部では、回折格子１３ａにおける凹凸パターンのピッチで決まる波長の光が帰還される。

クラッド層１４及びクラッド層１５は、例えば導電型がｐ型のＩｎＰ層である。クラッド層１４の厚さは、例えば約０．１μｍとなっており、クラッド層１５の厚さは、例えば２．０μｍとなっている。これらの第１の化合物半導体層１１は、活性層１２で発生した光を閉じ込めて導波する光導波路を形成している。

一方、変調素子４は、半導体基板２における他側の略半分の領域に設けられた第２の化合物半導体層２１によって形成されている。第２の化合物半導体層２１は、活性層（第２の活性層）２２と、第１の化合物半導体層１１と共通のクラッド層１５とが半導体基板２側から順次形成されて構成されている。

活性層２２は、例えばノンドープのＩｎＧａＡｓＰ半導体材料からなり、活性層１２と同様に、多重量子井戸−分離閉じ込めヘテロ（ＭＱＷ−ＳＣＨ）構造を有している。活性層２２は、活性層１２から出射するレーザ光を受けて増幅し、変調素子４に一定の逆方向電圧が印加された場合には、レーザ光を吸収する。第２の化合物半導体層２１は、光を主として活性層２２に閉じ込めて導波する光導波路を形成している。

リッジ部５は、クラッド層１５及びコンタクト層１６によって半導体基板２の一面側に形成されている。リッジ部５は、例えば幅約０．５μｍ、高さ約２．０μｍのストライプ状をなし、半導体基板２の長手方向の中心線に沿って延在している。コンタクト層１６は、例えば導電型がｐ型のＩｎＧａＡｓ層である。コンタクト層１６の厚さは、例えば約０．５μｍとなっている。リッジ部５の頂部において、コンタクト層１６の表面には、例えば導電型がｐ型のＩｎＰからなる形状保持層３１が形成されている。形状保持層３１の厚さは、例えば２０ｎｍ〜１０００ｎｍとなっている。

リッジ部５における頂部の略中央部分、すなわち、第１の化合物半導体層１１の活性層１２と、第２の化合物半導体層２１の活性層２２との境界部分に相当する位置には、図３にも示すように、素子分離部３２が形成されている。素子分離部３２は、リッジ部５の頂部のウェットエッチングによって形状保持層３１及びコンタクト層１６を除去することにより、断面矩形の凹状に形成されている。この素子分離部３２により、第１の化合物半導体層１１と第２の化合物半導体層２１とは電気的に分離された状態となっている。

リッジ部５の表面には、例えばＳｉＯ_２からなる保護層３３が全面に形成されている。保護層３３において、リッジ部５の頂部を覆う部分には、第１の化合物半導体層１１のコンタクト層１６を露出させる開口部３３ａと、第２の化合物半導体層２１のコンタクト層１６を露出させる開口部３３ｂとがそれぞれ形成されている。

リッジ部５の側部には、例えばポリイミドといった低誘電率樹脂からなる埋込層３４が形成されている。埋込層３４は、リッジ部５の両側部を覆うように半導体基板２の一面にそれぞれ形成されており、リッジ部５の埋め込みが実現されている。埋込層３４の上面は、埋込層３４から露出するリッジ部５の上面と略面一になっており、半導体光集積素子１の平坦化がなされている。

リッジ部５及び埋込層３４の表面には、例えばＴｉ／Ｐｔ／Ａｕをそれぞれ蒸着して得られる３層構造の表面電極７，８がそれぞれ形成されている。Ｔｉ、Ｐｔ、Ａｕの厚さは、それぞれ例えば５００Å、５００Å、８０００Åとなっている。

表面電極７は、第１の化合物半導体層１１上において保護層３３の開口部３３ａを塞ぐように形成され、開口部３３ａの底部でコンタクト層１６と接触している。表面電極７は、埋込層３４，３４の表面にそれぞれ張り出す矩形のパッド部７ａを有している。

また、表面電極８は、第２の化合物半導体層２１上において保護層３３の開口部３３ｂを塞ぐように形成され、表面電極７と同様に、開口部３３ｂの底部でコンタクト層１６と接触している。表面電極８は、埋込層３４の表面に張り出す円形のパッド部８ａを有している。

続いて、上述した構成を有する半導体光集積素子１の製造方法について説明する。

図４〜図８は、半導体光集積素子１の製造工程を示す図である。まず、導電型がｎ型のＩｎＰからなる半導体基板２を用意する。次に、例えば有機金属気相成長法により、図４（ａ）に示すように、半導体基板２の一面に、導電型がｎ型のＩｎＰからなるバッファ層と、ＩｎＧａＡｓＰからなる半導体レーザ素子３の活性層１２と、ＩｎＧａＡｓＰからなる回折格子形成層１３を成長させる。

次に、回折格子形成層１３の表面にレジストを塗布し、例えば電子ビーム露光装置を用いてレジストに約２００ｎｍピッチのライン＆スペースを形成する。そして、例えばＨＢｒ、Ｈ_２Ｏ_２、Ｈ_２Ｏを混合した臭素系エッチャントを用いて回折格子形成層１３の表面をウェットエッチングし、図４（ｂ）に示すように、回折格子１３ａを形成する。回折格子１３ａの形成の後、図４（ｃ）に示すように、回折格子形成層１３の表面に、導電型がｐ型のＩｎＰからなるクラッド層１４を成長させる。

次に、例えばフォトリソグラフィーを用いることにより、クラッド層１５の表面の一側の端部から中央部にかけてストライプ状の絶縁層４１を形成する。そして、この絶縁層４１をマスクとし、例えばＢＣｌ_３等のガスを用いたドライエッチングによってクラッド層１４、回折格子形成層１３、及び活性層１２をエッチングすることにより、図５（ａ）に示すように、半導体レーザ素子３のメサ部４２を形成する。

メサ部４２の形成の後、例えば有機金属気相成長法により、図５（ｂ）に示すように、半導体基板２の表面にＩｎＧａＡｓＰからなる変調素子４の活性層２２を成長させる。次に、例えばＨＦを用いることにより、メサ部４２の形成に用いた絶縁層４１を除去する。絶縁層４１の除去後、例えば有機金属気相成長法により、図５（ｃ）に示すように、活性層２２の表面に、導電型がｐ型のＩｎＰからなるクラッド層１５と、導電型がｐ型のＩｎＧａＡｓからなるコンタクト層１６と、導電型がｐ型のＩｎＰからなる形状保持層３１とをそれぞれ成長させる。

次に、例えばフォトリソグラフィーを用いることにより、図６（ａ）に示すように、形状保持層３１の表面にストライプ状の絶縁層４３を形成する。この絶縁層４３は、半導体レーザ素子３の活性層１２と重なるように、形状保持層３１の表面の一側の端部から他側の端部にかけて形成する。そして、この絶縁層４３をマスクとし、例えばＢＣｌ_３等のガスを用いたドライエッチングによって形状保持層３１、コンタクト層１６、クラッド層１５をエッチングすることにより、図６（ｂ）に示すように、半導体基板２上にリッジ部５を形成する。

この後、例えばＨＣｌ、Ｈ_２Ｏ_２、Ｈ_２Ｏを混合した塩素系エッチャントを用いてリッジ部５をウェットエッチングし、ドライエッチング時に形成された変性層を除去する。また、例えばＨＦを用いることにより、図６（ｃ）に示すように、リッジ部５の形成に用いた絶縁層４３を除去する。

次に、図７（ａ）に示すように、リッジ部５の表面を覆うように、例えばＳｉＯ_２からなる絶縁膜４４を半導体基板２上に成長させる。また、この絶縁膜４４の表面全面にレジスト層（図示せず）を塗布する。そして、フォトリソグラフィー及びセルフアライメント法を併用することにより、図７（ｂ）に示すように、リッジ部５の頂部の略中央部分を露出させる矩形の開口部４４ａを絶縁膜４４に形成する。

開口部４４ａを形成した後、例えばＣＨ_４ガスを用いたＲＩＥにより、図７（ｃ）に示すように、リッジ部５の最表層である形状保持層３１を除去する。更に、例えばＨ_２ＳＯ_４、Ｈ_２Ｏ_２、Ｈ_２Ｏを混合した硫酸系エッチャントを用いたウェットエッチングにより、図８（ａ）に示すように、形状保持層３１の下層であるコンタクト層１６を除去する。これにより、第１の化合物半導体層１１の活性層１２と、第２の化合物半導体層２１の活性層２２との境界部分に相当する位置に、素子分離部３２が形成される。

素子分離部３２の形成の後、例えばＨＦを用いることにより、図８（ｂ）に示すように、絶縁膜４４を除去する。次に、図９（ａ）に示すように、素子分離部３２を含むリッジ部５の表面を覆うように、例えばＳｉＯ_２からなる保護層３３を半導体基板２上に成長させる。そして、図９（ｂ）に示すように、リッジ部５の両側部を覆う厚さで、例えばポリイミドからなる埋込層３４を半導体基板２上に形成する。

次に、保護層３３において、第１の化合物半導体層１１に対応する開口部３３ａと、第２の化合物半導体層２１に対応する開口部３３ｂとをそれぞれパターニングする。そして、例えばＨＣｌ及びＨ_２Ｏを混合した塩素系エッチャントを用いて開口部３３ａ及び開口部３３ｂから露出する形状保持層３１をウェットエッチングし、コンタクト層１６を露出させる。

次に、Ｔｉ（５００Å）／Ｐｔ（５００Å）／Ａｕ（８０００Å）を蒸着してリフトオフすることにより、コンタクト層１６と接続される表面電極７，８をそれぞれ形成する。最後に、半導体基板２の裏面を研磨して１００μｍ程度に薄くし、例えばＡｕＧｅＮｉを蒸着して裏面電極６を形成すると、図１〜図３に示した半導体光集積素子１が完成する。

以上説明したように、この半導体光集積素子１の製造方法では、素子分離部３２を形成するためのウェットエッチングを行うにあたり、ＩｎＧａＡｓからなるコンタクト層１６の表面に、導電型がｐ型のＩｎＰからなる形状保持層３１を形成している。

形状保持層３１を設けない場合、絶縁膜４４と半導体層であるコンタクト層１６との密着性の不十分さに起因して、絶縁膜４４とコンタクト層１６との間にエッチャントが浸入し易くなる。この場合、図１０（ａ）にしめすように、コンタクト層１６のウェットエッチングによって形成されるリッジ部５の角部５ａにおいてエッチングレートが他の部分よりも大きくなり、サイドエッチングが生じることが考えられる。

このようなサイドエッチングが生じると、リッジ部５の角部５ａが丸みを帯びてしまうため、素子分離部３２の形状寸法（特に、リッジ部５の長手方向に沿う素子分離部３２の長さ）にばらつきが生じ易くなり、半導体レーザ素子３と変調素子４との間の素子分離抵抗が、半導体光集積素子１の個体間でばらついてしまうおそれがある。

これに対し、本実施形態では、形状保持層３１がリッジ部５の頂部の最表層を構成し、ＳｉＯ_２からなる絶縁膜４４とコンタクト層１６との間の密着性を補うように作用する。そのため、ウェットエッチングの際、リッジ部５の角部５ａと他の部分との間のエッチングレートの差が緩和され、図１０（ｂ）に示すように、サイドエッチングを抑制することが可能となる。したがって、この半導体光集積素子１の製造方法では、素子分離部３２の形状寸法のばらつきの発生を抑制でき、個体間での素子分離抵抗のばらつきを抑えることができる。

また、上記ウェットエッチングにおいては、Ｈ_２ＳＯ_４、Ｈ_２Ｏ_２、及びＨ_２Ｏの混合溶液をエッチャントとして用いている。この場合、コンタクト層１６とクラッド層１５とのエッチング選択比を十分に確保できるので、良好なウェットエッチングを行うことができる。

また、この半導体光集積素子１の製造方法では、形状保持層３１を２０ｎｍ〜１０００ｎｍの厚さで形成している。形状保持層３１の厚さが不十分であると、コンタクト層１６のウェットエッチングの際に形状保持層３１ごとサイドエッチングが入ってしまうことが考えられる。したがって、形状保持層３１の厚さを２０ｎｍ以上とすることで、素子分離部３２の形状寸法のばらつきの発生をより確実に抑制できる。

一方、形状保持層３１の厚さが過剰になると、コンタクト層１６と、これに接続する表面電極７との段差Ｌ（図３参照）が大きくなり、表面電極７の断線が生じ易くなる。したがって、形状保持層３１の厚さを１０００ｎｍ以下とすることで、表面電極７での不具合の発生を防止できる。

本発明は、上記実施形態に限られるものではない。例えば上述した実施形態では、ＩｎＧａＡｓからなるコンタクト層１６を例示したが、ＩｎＧａＡｓＰからなるコンタクト層であってもよい。絶縁膜４４は、ＳｉＮであってもよい。また、コンタクト層と絶縁層との間に形状保持層を設ける構成は、ＧａＡｓからなる半導体基板を用いた半導体光集積素子に適用することも可能である。この場合、コンタクト層として例えばＧａＡｓを用いると共に、形状保持層として例えばＧａＩｎＰを用いることができる。

本発明の半導体光集積素子の製造方法の一実施形態を適用して作製した半導体光集積素子の構成を半導体レーザ素子側から示す斜視図である。 図１に示した半導体光集積素子を変調素子側から示す斜視図である。 図１におけるＩＩＩ−ＩＩＩ線断面図である。 半導体光集積素子の製造工程を示す図である。 図４の後続の工程を示す図である。 図５の後続の工程を示す図である。 図６の後続の工程を示す図である。 図７の後続の工程を示す図である。 図８の後続の工程を示す図である。 実施例と比較例とにおいて、素子分離部におけるサイドエッチングの発生の様子を示す模式図である。

符号の説明

１…半導体光集積素子、２…半導体基板、５…リッジ部、１１…第１の化合物半導体層、１２…活性層（第１の活性層）、１６…コンタクト層、２１…第２の化合物半導体層、２２…活性層（第２の活性層）、３１…形状保持層、３２…素子分離部、４４…絶縁層（マスク層）、４４ａ…開口部。

Claims (4)

1. 半導体基板上に、第１の活性層を含む第１の化合物半導体層及び第２の活性層を含む第２の化合物半導体層を形成する工程と、
   前記第１の化合物半導体層及び前記第２の化合物半導体層の表面に、ＩｎＧａＡｓ又はＩｎＧａＡｓＰからなるコンタクト層を形成する工程と、
   前記コンタクト層の表面にＩｎＰからなる形状保持層を形成する工程と、
   前記第１の化合物半導体層、前記第２の化合物半導体層、前記コンタクト層、及び前記形状保持層をストライプ状に切り出してリッジ部を形成する工程と、
   前記リッジ部を覆うように絶縁膜からなるマスク層を形成する工程と、
   前記マスク層に開口部を形成し、前記第１の活性層と前記第２の活性層との境界部分に相当する位置で前記リッジ部の頂部を露出させる工程と、
   前記マスク層を用いたウェットエッチングにより、前記リッジ部の前記頂部において前記形状保持層及び前記コンタクト層を除去し、前記第１の化合物半導体層と前記第２の化合物半導体層とを分離する素子分離部を形成する工程とを備えたことを特徴とする半導体光集積素子の製造方法。
2. 前記形状保持層を２０ｎｍ以上の厚さで形成することを特徴とする請求項１記載の半導体光集積素子の製造方法。
3. 前記形状保持層を１０００ｎｍ以下の厚さで形成することを特徴とする請求項１又は２記載の半導体光集積素子の製造方法。
4. 前記ウェットエッチングにおいて、Ｈ_２ＳＯ_４、Ｈ_２Ｏ_２、及びＨ_２Ｏの混合溶液をエッチャントとして用いることを特徴とする請求項１〜３のいずれか一項記載の半導体光集積素子の製造方法。

Images