JP4200892B2 - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法 Download PDFInfo
- Publication number
- JP4200892B2 JP4200892B2 JP2003421378A JP2003421378A JP4200892B2 JP 4200892 B2 JP4200892 B2 JP 4200892B2 JP 2003421378 A JP2003421378 A JP 2003421378A JP 2003421378 A JP2003421378 A JP 2003421378A JP 4200892 B2 JP4200892 B2 JP 4200892B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- groove
- emitting device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 238000005530 etching Methods 0.000 claims description 99
- 238000000034 method Methods 0.000 claims description 41
- 238000005253 cladding Methods 0.000 claims description 29
- 238000001020 plasma etching Methods 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims 3
- 239000010410 layer Substances 0.000 description 179
- 229910004298 SiO 2 Inorganic materials 0.000 description 22
- 239000000758 substrate Substances 0.000 description 15
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
- H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
- H01S5/221—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials containing aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34326—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on InGa(Al)P, e.g. red laser
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nanotechnology (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、熱飽和レベル及びキンクレベルの改善がなされた半導体発光装置、特にリッジ、すなわち電流通路を形成するストライプ部を有する半導体発光装置の製造方法に関する。
従来、半導体発光装置、例えば半導体レーザ装置の製造においては、しばしば所望の形状の溝形成がなされる（例えば特許文献１）。
通常、半導体製造技術における溝形成は、例えば図９及び図１０にその概略断面図を示すように、異方性エッチングや等方性エッチングによってなされる。
すなわち、まず、第１導電型基体例えばｎ型の半導体基板１０２上に、第１導電型のバッファ層１０３と、第１導電型クラッド層１０４と、活性層１０５と、第２導電型例えばｐ型の第２導電型第１クラッド層１０６と、第２導電型のエッチングストップ層１０７と、第２導電型第２クラッド層１０８と、第２導電型の中間層１０９と、第２導電型のキャップ層１１０とを例えばＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により順次エピタキシャル成長させて形成し、積層半導体層１１１を形成する。
そして、図９Ａに示すように、積層半導体層１１１のキャップ層１１０上に、次工程のエッチングマスクとなる例えばＳｉＯ２によるマスク層１１２を形成し、これに対しパターンエッチングを行ってリッジ溝形成部上に開口１１３を形成する。
次に、図９Ｂに示すように、例えば硫酸系のエッチング液によるウェットエッチングによって、積層半導体層１１１のキャップ層１１０と中間層１０９と第２導電型第２クラッド層１０８とを横切ってエッチングストップ層１０７に至るリッジ溝１１４を形成する。
その後、マスク層１１２を除去し、図１０Ａに示すように、第１導電型のＧａＡｓによる埋め込み層１１６を形成し、図１０Ｂに示すように、埋め込み層１１６上とキャップ層１１０上とに差し渡って全面的に第１電極１１７を被着形成し、基板１０２の裏面に第２電極１１８を被着形成する。
このようにして、半導体発光装置１０１を作製する。
通常、半導体製造技術における溝形成は、例えば図９及び図１０にその概略断面図を示すように、異方性エッチングや等方性エッチングによってなされる。
すなわち、まず、第１導電型基体例えばｎ型の半導体基板１０２上に、第１導電型のバッファ層１０３と、第１導電型クラッド層１０４と、活性層１０５と、第２導電型例えばｐ型の第２導電型第１クラッド層１０６と、第２導電型のエッチングストップ層１０７と、第２導電型第２クラッド層１０８と、第２導電型の中間層１０９と、第２導電型のキャップ層１１０とを例えばＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により順次エピタキシャル成長させて形成し、積層半導体層１１１を形成する。
そして、図９Ａに示すように、積層半導体層１１１のキャップ層１１０上に、次工程のエッチングマスクとなる例えばＳｉＯ２によるマスク層１１２を形成し、これに対しパターンエッチングを行ってリッジ溝形成部上に開口１１３を形成する。
次に、図９Ｂに示すように、例えば硫酸系のエッチング液によるウェットエッチングによって、積層半導体層１１１のキャップ層１１０と中間層１０９と第２導電型第２クラッド層１０８とを横切ってエッチングストップ層１０７に至るリッジ溝１１４を形成する。
その後、マスク層１１２を除去し、図１０Ａに示すように、第１導電型のＧａＡｓによる埋め込み層１１６を形成し、図１０Ｂに示すように、埋め込み層１１６上とキャップ層１１０上とに差し渡って全面的に第１電極１１７を被着形成し、基板１０２の裏面に第２電極１１８を被着形成する。
このようにして、半導体発光装置１０１を作製する。
この種の半導体発光装置の製造においては、溝形成の等方性エッチングを行う際、図１０Ａに示す上部の幅Ｗ１が、下部の幅Ｗ２に比して小となるテーパー形状となる。通常の半導体発光装置、例えば半導体レーザにおいては、このようなテーパー形の断面形状は特別に問題にならなかった。
しかし、近年、半導体レーザの大出力化の要求により、このテーパー形状が問題になってきた。すなわち、上述した上部幅Ｗ１が小さいことは、第１電極を通じての放熱路が狭いことであり、したがって出力向上に伴うキャリアのオーバーフローや熱飽和レベルの低下、及びキンクレベルの低下などの問題が生じる。また、下部幅Ｗ２が大となることによって、面方向レーザースポット形状が非対称となる。
本発明は、上述した半導体発光装置の製造方法における諸問題の解決を図るものである。
半導体発光装置の第１の製造方法は、リッジ型半導体発光装置の製造方法であって、基体上に、少なくとも第１導電型のクラッド層と、活性層と、第２導電型の第１クラッド層と、エッチングストップ層と、第２導電型の第２クラッド層とを有する積層半導体層のエピタキシャル成長工程と、リッジを形成するリッジ溝の形成工程と、このリッジ溝内に通電阻止層を形成する工程とを有し、上述のリッジ溝の形成工程は、第１および第２の異方性エッチング工程と、エッチングマスクの形成工程と、等方性エッチング工程とを有し、第１の異方性エッチング工程で、積層半導体層の表面から、エッチングストップ層を横切ることがない深さを有するリッジ溝の上部溝を第１の溝として形成し、 その後、上述のエッチングマスクの形成工程で第１の溝の内面にエッチングマスクを形成し、その後、上述の第２の異方性エッチング工程で、第１の溝の底部に形成されたエッチングマスクを除去し、その後、上述の等方性エッチング工程でエッチングストップ層によって停止するエッチングを行ってリッジ溝の底部溝を第２の溝として形成し、リッジ溝内に選択的に上記通電阻止層を形成する。
本発明による半導体発光装置の製造方法は、基体上に、少なくとも第１導電型のクラッド層と、活性層と、第２導電型の第１クラッド層と、第１エッチングストップ層と、第２導電型の第２クラッド層と、第２エッチングストップ層と、第２導電型の第３クラッド層とを有する積層半導体層のエピタキシャル成長工程と、上記積層半導体層の表面から、上記第２エッチングストップ層を横切り、上記第１エッチングストップ層を横切ることがない深さを有する上記リッジ溝の上部溝を第１の溝として形成する第１異方性エッチング工程と、上記第１の溝の内面にエッチングマスクを形成するエッチングマスクの形成工程と、上記第２エッチングストップ層の側面及びその上部の上記エッチングマスクを残し、上記第１の溝の底部に形成された上記エッチングマスクを除去する第２の異方性エッチング工程と、上記第１エッチングストップ層によって停止するエッチングを行って上記リッジ溝の底部溝を第２の溝として形成する等方性エッチング工程と、上記リッジ溝内に選択的に上記通電阻止層を形成する工程と、を有する。
また、本発明による半導体発光装置の製造方法は、第１および第２の異方性エッチング工程が、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ；ＲＩＥ）によることを特徴とする。
そして、本発明による半導体発光装置の製造方法は、等方性エッチング工程が、ウェットエッチング工程であることを特徴とする。
そして、本発明による半導体発光装置の製造方法は、等方性エッチング工程が、ウェットエッチング工程であることを特徴とする。
上述の、本発明による第１及び第２の半導体発光装置の製造方法によれば、リッジ溝の上部においては、異方性エッチングによる垂直性を保持するエッチングによって形成することから、リッジ溝間に形成されるリッジ部の幅を大に設定できることによって、熱飽和レベル及びキンクレベルの改善が図られる。
そして、底部においてのみ等方性エッチング、すなわちウェットエッチングを行うことから、正確に所定の深さのリッジ溝の形成を行うことができ、また、リッジ溝底部の限られた深さに関してのみ、等方性のよいエッチングがなされることから、この溝の底部における幅が極端に小さくなることが回避され、これによって、リッジの底部の幅Ｗ２の増大化を抑制することができることから、この幅Ｗ２の増大化に伴う発振光のスポット形状の非対称性、すなわち発振光の放射角（θ／／）の不均一の改善が図られる。
そして、底部においてのみ等方性エッチング、すなわちウェットエッチングを行うことから、正確に所定の深さのリッジ溝の形成を行うことができ、また、リッジ溝底部の限られた深さに関してのみ、等方性のよいエッチングがなされることから、この溝の底部における幅が極端に小さくなることが回避され、これによって、リッジの底部の幅Ｗ２の増大化を抑制することができることから、この幅Ｗ２の増大化に伴う発振光のスポット形状の非対称性、すなわち発振光の放射角（θ／／）の不均一の改善が図られる。
また、本発明による半導体発光装置の第１の製造方法によれば、エッチングストップ層が１層とした場合であるが、本発明による半導体発光装置の第２の製造方法によるときは、ストップ層を２層とし、これにより、等方性エッチングに際しての底部から上へのエッチング進行を効果的に抑制でき、より確実に、リッジの上部幅Ｗ１と、リッジの垂直性とを保持できるという効果をもたらすことができる。
本発明による半導体発光装置の製造方法の実施の形態例を、半導体レーザによる半導体発光装置を得る場合を例として説明するが、本発明は、この実施の形態例に限られるものではないことはいうまでもない。
〔第１の実施の形態例〕
まず、本発明による半導体発光装置の第１の製造方法の実施の形態例を、その工程における拡大断面図を示す図１〜図４を参照して説明する。
まず、本発明による半導体発光装置の第１の製造方法の実施の形態例を、その工程における拡大断面図を示す図１〜図４を参照して説明する。
この実施の形態例においては、まず、第１導電型基体例えばｎ型のＧａＡｓよりなる基板２の一主面に、第１導電型例えばｎ型のＧａＩｎＰよりなるバッファ層３と、第１導電型例えばｎ型のＡｌＧａＩｎＰよりなるクラッド層４と、例えばＧａＩｎＰとＡｌＧａＩｎＰとの多重量子井戸（ＭＱＷ；Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造よりなる活性層５と、第２導電型例えばｐ型のＡｌＧａＩｎＰよりなる第１クラッド層６と、第２導電型例えばｐ型のそれぞれ厚さ５０Åの３回繰り返しによるＧａＩｎＰ及びＡｌＧａＩｎＰよりなるエッチングストップ層７と、第２導電型例えばｐ型のＡｌＧａＩｎＰよりなる第２クラッド層８と、第２導電型例えばｐ型のＡｌＧａＩｎＰによる中間層９と、第２導電型例えばｐ型のＧａＡｓよりなるキャップ層１０とを、それぞれ例えばＭＯＣＶＤによってエピタキシャル成長させ、積層半導体層１１を形成する。
その後、積層半導体層１１のキャップ層１０上に、次工程のエッチングマスクとなる例えばそれぞれ厚さ２０００Å、２０００Å、２５００ÅのＳｉＯ２−ＳｉＮ−ＳｉＯ２の３層構造によるマスク層１２を被着形成する。
その後、積層半導体層１１のキャップ層１０上に、次工程のエッチングマスクとなる例えばそれぞれ厚さ２０００Å、２０００Å、２５００ÅのＳｉＯ２−ＳｉＮ−ＳｉＯ２の３層構造によるマスク層１２を被着形成する。
その後、マスク層１２に対するパターニングを行って、図１Ａに示すように、リッジ溝の形成部に開口１４を形成する。すなわち、上層のＳｉＯ２層のリッジの形成部上にフォトリソグラフィ技術によるフォトレジスト層１３を形成し、上層のＳｉＯ２のパターンエッチングを行い、このＳｉＯ２層をマスクとして、順次下層のＳｉＮ、ＳｉＯ２のパターンエッチングを行って開口１４を形成する。
続いて、図１Ｂに示すように、このパターニングされたマスク層１２の開口部１４を通じて、例えばＲＩＥによる第１の異方性エッチングを行って、マスク層１２と、キャップ層１０と、中間層９とを横切り、第２導電型第２クラッド層８に至り、かつエッチングストップ層７に至らない深さの溝、すなわち最終的に形成するリッジ溝の上部溝１５を第１の溝として形成する第１の異方性エッチング工程を行う。
そして、図２Ａに示すように、各リッジ１６と第１の溝１５とに差し渡って、つまり少なくとも第１の溝１５の内面に、例えばＳｉＯ２によるエッチングマスク層１７を２０００Åの厚さを以って形成し、図２Ｂに示すように、例えばＲＩＥによる第２の異方性エッチングによって、溝底部に形成されたエッチングマスク層を除去する。
その後、例えば硫酸系のエッチング液によるウェットエッチングによって、エッチングストップ層７に至る等方性エッチングを行って、図３Ａに示すように、底部溝を第２の溝１８として形成して、リッジ溝２２を形成する。
続いて、図１Ｂに示すように、このパターニングされたマスク層１２の開口部１４を通じて、例えばＲＩＥによる第１の異方性エッチングを行って、マスク層１２と、キャップ層１０と、中間層９とを横切り、第２導電型第２クラッド層８に至り、かつエッチングストップ層７に至らない深さの溝、すなわち最終的に形成するリッジ溝の上部溝１５を第１の溝として形成する第１の異方性エッチング工程を行う。
そして、図２Ａに示すように、各リッジ１６と第１の溝１５とに差し渡って、つまり少なくとも第１の溝１５の内面に、例えばＳｉＯ２によるエッチングマスク層１７を２０００Åの厚さを以って形成し、図２Ｂに示すように、例えばＲＩＥによる第２の異方性エッチングによって、溝底部に形成されたエッチングマスク層を除去する。
その後、例えば硫酸系のエッチング液によるウェットエッチングによって、エッチングストップ層７に至る等方性エッチングを行って、図３Ａに示すように、底部溝を第２の溝１８として形成して、リッジ溝２２を形成する。
その後、リッジ１６の上面及び側面に残存するエッチングマスク層１７と上述したＳｉＯ２−ＳｉＮ−ＳｉＯ２の３層構造によるマスク層１２とに対するエッチングを行う。先ず、エッチングマスク層１７と、マスク層１２を構成する上層のＳｉＯ２層とを例えばフッ酸系のエッチング液によって除去し、次にＳｉＮ層を例えばＲＩＥによって除去し、図３Ｂに示すように、例えば下層ＳｉＯ２層を選択的エピタキシーのマスク層１２ａとして残す。
次に、図４Ａに示すように、選択的エピタキシーを行って、マスク層１２ａの形成部以外のリッジ溝１８内に、第１導電型例えばｎ型のＡｌＩｎＰによる通電阻止層１９を形成する。そして、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）による平坦研磨によって、図４Ｂに示すように、選択的エピタキシーのマスク１２ａを除去し、この面に例えばチタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）の多層金属膜による第１電極２０をオーミックに被着形成する。そして、基板２の裏面に例えばＴｉ／Ｐｔ／Ａｕの多層金属膜による第２電極２１をオーミックに被着形成することにより、リッジ型半導体発光装置１を作製する。
次に、図４Ａに示すように、選択的エピタキシーを行って、マスク層１２ａの形成部以外のリッジ溝１８内に、第１導電型例えばｎ型のＡｌＩｎＰによる通電阻止層１９を形成する。そして、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）による平坦研磨によって、図４Ｂに示すように、選択的エピタキシーのマスク１２ａを除去し、この面に例えばチタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）の多層金属膜による第１電極２０をオーミックに被着形成する。そして、基板２の裏面に例えばＴｉ／Ｐｔ／Ａｕの多層金属膜による第２電極２１をオーミックに被着形成することにより、リッジ型半導体発光装置１を作製する。
〔第２の実施の形態例〕
次に、本発明による半導体発光装置の第２の製造方法の実施の形態例を、その工程における拡大断面図を示す図５〜図８を参照して説明する。
次に、本発明による半導体発光装置の第２の製造方法の実施の形態例を、その工程における拡大断面図を示す図５〜図８を参照して説明する。
この実施の形態例においては、まず、第１導電型基体例えばｎ型のＧａＡｓよりなる基板３２の一主面に、第１導電型例えばｎ型のＧａＩｎＰよりなるバッファ層３３と、第１導電型例えばｎ型のＡｌＧａＩｎＰよりなるクラッド層３４と、例えばＧａＩｎＰとＡｌＧａＩｎＰとの多重量子井戸（ＭＱＷ）構造よりなる活性層３５と、第２導電型例えばｐ型のＡｌＧａＩｎＰよりなる第１クラッド層３６と、第２導電型例えばｐ型のそれぞれ厚さ５０Åの３回繰り返しによるＧａＩｎＰ及びＡｌＧａＩｎＰよりなる第１エッチングストップ層３７と、第２導電型例えばｐ型のＡｌＧａＩｎＰよりなる第２クラッド層３８と、第２導電型例えばｐ型のそれぞれ厚さ５０Åの３回繰り返しによるＧａＩｎＰ及びＡｌＧａＩｎＰよりなる第２エッチングストップ層３９と、第２導電型例えばｐ型のＡｌＧａＩｎＰよりなる第３クラッド層４０と、第２導電型例えばｐ型のＧａＩｎＰによる中間層４１と、第２導電型例えばｐ型のＧａＡｓよりなるキャップ層４２とを、それぞれ例えばＭＯＣＶＤによってエピタキシャル成長させ、積層半導体層４３を形成する。
その後、積層半導体層４３のキャップ層４２上に、次工程のエッチングマスクとなる例えばそれぞれ厚さ２０００Å、２０００Å、２５００ÅのＳｉＯ２−ＳｉＮ−ＳｉＯ２の３層構造によるマスク層４４を被着形成する。
その後、積層半導体層４３のキャップ層４２上に、次工程のエッチングマスクとなる例えばそれぞれ厚さ２０００Å、２０００Å、２５００ÅのＳｉＯ２−ＳｉＮ−ＳｉＯ２の３層構造によるマスク層４４を被着形成する。
その後、マスク層４４に対するパターニングを行って、図５Ａに示すように、リッジ溝の形成部に開口４６を形成する。すなわち、マスク層４４内の上層のＳｉＯ２層のリッジの形成部上に、フォトリソグラフィ技術によって、フォトレジスト層４５を形成し、これをマスクとして、上層ＳｉＯ２のパターニングを行い、このＳｉＯ２層をマスクとして、順次下層のＳｉＮ、ＳｉＯ２のパターンエッチングを行う。
このパターニングされたマスク層４４の開口部４６を通じて、図５Ｂに示すように、レジスト層４５の開口部に、例えばＲＩＥによる第１の異方性エッチングを行って、マスク層４４と、キャップ層４２と、中間層４１と、第２導電型第３クラッド層４０と、第２のエッチングストップ層３９とを横切り、第２導電型第２クラッド層３８に至り、かつ第１のエッチングストップ層３７に至らない深さの、リッジ溝の上部溝を第１の溝４７として形成する第１の異方性エッチング工程を行う。
続いて、図６Ａに示すように、各リッジ４８と溝４７とに差し渡って、つまり少なくとも第１の溝４７の内面に、例えばＳｉＯ２によるエッチングマスク層４９を形成し、図６Ｂに示すように、例えばＲＩＥによる第２の異方性エッチングによって、溝４７の底部に形成されたエッチングマスク層４９を除去する。その後、図７Ａに示すように、硫酸系のエッチング液によるウェットエッチングによって、第１エッチングストップ層３７に至る等方性エッチングを行って底部溝５０を第２の溝として形成し、リッジ溝５４を形成する。
この際、第２エッチングストップ層３９によって、第２導電型第３クラッド層４０が保護され、これによりリッジ４８全体の形状がテーパー形状とならず、垂直形状となる。
この際、第２エッチングストップ層３９によって、第２導電型第３クラッド層４０が保護され、これによりリッジ４８全体の形状がテーパー形状とならず、垂直形状となる。
その後、図７Ｂに示すように、リッジ４８の上面及び側面に残存するエッチングマスク層４９と上述したＳｉＯ２−ＳｉＮ−ＳｉＯ２の３層構造によるマスク層４４とに対するエッチングを行う。先ず、エッチングマスク層４９と、マスク層４４を構成する上層のＳｉＯ２層とをフッ酸系のエッチング液によって除去し、次にＳｉＮ層をＲＩＥによって除去し、例えば下層ＳｉＯ２層を選択的エピタキシーのマスク層４４ａとして残す。
そして、図８Ａに示すように、マスク層４４ａの形成部以外のリッジ溝５０内に、第１導電型例えばｎ型のＡｌＩｎＰによる通電阻止層５１を形成する。その後、選択的エピタキシーを行って、次に、例えばＣＭＰによって平坦研磨することにより、図８Ｂに示すように、選択的エピタキシーのマスク４４ａを除去し、この面に例えばＴｉ／Ｐｔ／Ａｕの多層金属膜による第１電極５２をオーミックに被着形成する。そして、基板の裏面に例えばＴｉ／Ｐｔ／Ａｕの多層金属膜による第２電極５３をオーミックに被着形成することにより、リッジ型半導体発光装置３１が作製されるものである。
そして、図８Ａに示すように、マスク層４４ａの形成部以外のリッジ溝５０内に、第１導電型例えばｎ型のＡｌＩｎＰによる通電阻止層５１を形成する。その後、選択的エピタキシーを行って、次に、例えばＣＭＰによって平坦研磨することにより、図８Ｂに示すように、選択的エピタキシーのマスク４４ａを除去し、この面に例えばＴｉ／Ｐｔ／Ａｕの多層金属膜による第１電極５２をオーミックに被着形成する。そして、基板の裏面に例えばＴｉ／Ｐｔ／Ａｕの多層金属膜による第２電極５３をオーミックに被着形成することにより、リッジ型半導体発光装置３１が作製されるものである。
上述した本発明による半導体装置の製造方法の実施の形態例は、半導体レーザにおける場合を例として説明したが、本発明による半導体発光装置の製造方法は、この実施の形態例に限られるものではない。
例えば、上述の実施の形態例においては、第１導電型をｎ型、第２導電型をｐ型としたが、これらを逆導電型とすることができる。
また、図示では半導体基体に１つの半導体発光素子が形成される場合について示しているが、共通の基体に複数の半導体発光素子を形成して、それぞれについて分断して、同時に複数個の半導体発光装置を同時に形成するとか、マルチ発光素子構造とするなど、種々の構成による半導体発光装置の製造に適用することができる。
また、図示では半導体基体に１つの半導体発光素子が形成される場合について示しているが、共通の基体に複数の半導体発光素子を形成して、それぞれについて分断して、同時に複数個の半導体発光装置を同時に形成するとか、マルチ発光素子構造とするなど、種々の構成による半導体発光装置の製造に適用することができる。
また、例えば、本発明による半導体発光装置の製造方法は、発光ダイオード等による半導体発光装置や、半導体発光素子と他の回路素子とを有する集積回路装置等に適用することができる。
また、半導体発光装置として、活性層とクラッド層との間にガイド層が配置された、いわゆるＳＣＨ（Ｓｅｐａｒａｔｅ Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）に適用するなど種々の変形、変更を行うことができる。
１・・・半導体発光装置、２・・・第１導電型基板、３・・・バッファ層、４・・・第１導電型クラッド層、５・・・活性層、６・・・第２導電型第１クラッド層、７・・・エッチングストップ層、８・・・第２導電型第２クラッド層、９・・・中間層、１０・・・キャップ層、１１・・・積層半導体層、１２・・・マスク層、１２ａ・・・マスク層、１３・・・レジスト層、１４・・・開口、１５・・・第１の溝、１６・・・リッジ、１７・・・エッチングマスク層、１８・・・第２の溝、１９・・・通電阻止層（埋め込み層）、２０・・・第１電極、２１・・・第２電極、２２・・・リッジ溝、３１・・・半導体発光装置、３２・・・第１導電型基板、３３・・・バッファ層、３４・・・第１導電型クラッド層、３５・・・活性層、３６・・・第２導電型第１クラッド層、３７・・・第１エッチングストップ層、３８・・・第２導電型第２クラッド層、３９・・・第２エッチングストップ層、４０・・・第２導電型第３クラッド層、４１・・・中間層、４２・・・キャップ層、４３・・・積層半導体層、４４・・・マスク層、４４ａ・・・マスク層、４５・・・レジスト層、４６・・・開口、４７・・・第１の溝、４８・・・リッジ、４９エッチングマスク層、５０・・・第２の溝（リッジ溝）、５１・・・通電阻止層（埋め込み層）、５２・・・第１電極、５３・・・第２電極、５４・・・リッジ溝、１０１・・・半導体発光装置、１０２・・・第１導電型基板、１０３・・・バッファ層、１０４・・・第１導電型クラッド層、１０５・・・活性層、１０６・・・第２導電型クラッド層、１０７・・・エッチングストップ層、１０８・・・第２導電型クラッド層、１０９・・・中間層、１１０・・・キャップ層、１１１・・・積層半導体層、１１２・・・マスク層、１１３・・・開口、１１４・・・リッジ溝、１１５・・・リッジ、１１６・・・埋め込み層、１１７・・・第１電極、１１８・・・第２電極
Claims (5)
- 基体上に、少なくとも第１導電型のクラッド層と、活性層と、第２導電型の第１クラッド層と、第１エッチングストップ層と、第２導電型の第２クラッド層と、第２エッチングストップ層と、第２導電型の第３クラッド層とを有する積層半導体層のエピタキシャル成長工程と、
上記積層半導体層の表面から、上記第２エッチングストップ層を横切り、上記第１エッチングストップ層を横切ることがない深さを有するリッジ溝の上部溝となる第１の溝を形成する第１異方性エッチング工程と、
上記第１の溝の内面を含んでエッチングマスクを形成するエッチングマスクの形成工程と、
上記第２エッチングストップ層の側面及びその上部の上記エッチングマスクを残し、上記第１の溝の底部に形成された上記エッチングマスクを除去する第２の異方性エッチング工程と、
上記第１エッチングストップ層によって停止するエッチングを行って上記リッジ溝の底部溝となる第２の溝を形成する等方性エッチング工程と、
上記リッジ溝内に選択的に上記通電阻止層を形成する工程と、を有する
半導体発光装置の製造方法。 - 上記第１および第２の異方性エッチング工程が、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）による請求項１記載の半導体発光装置の製造方法。
- 上記等方性エッチング工程が、ウェットエッチング工程である請求項１または２に記載の半導体発光装置の製造方法。
- 上記第１異方性エッチング工程において、３層構造によるマスク層を形成する請求項１〜３のいずれか記載の半導体発光装置の製造方法。
- 上記３層構造によるマスク層が、第１の材料と第２の材料と前記第１の材料との積層構造である請求項４記載の半導体発光装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003421378A JP4200892B2 (ja) | 2003-12-18 | 2003-12-18 | 半導体発光装置の製造方法 |
| US11/008,484 US7208338B2 (en) | 2003-12-18 | 2004-12-09 | Method of manufacturing semiconductor light emitting device |
| US11/608,593 US7851810B2 (en) | 2003-12-18 | 2006-12-08 | Method of manufacturing semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003421378A JP4200892B2 (ja) | 2003-12-18 | 2003-12-18 | 半導体発光装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005183621A JP2005183621A (ja) | 2005-07-07 |
| JP2005183621A5 JP2005183621A5 (ja) | 2005-08-18 |
| JP4200892B2 true JP4200892B2 (ja) | 2008-12-24 |
Family
ID=34782620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003421378A Expired - Fee Related JP4200892B2 (ja) | 2003-12-18 | 2003-12-18 | 半導体発光装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7208338B2 (ja) |
| JP (1) | JP4200892B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4200892B2 (ja) * | 2003-12-18 | 2008-12-24 | ソニー株式会社 | 半導体発光装置の製造方法 |
| KR20060055696A (ko) * | 2004-11-18 | 2006-05-24 | 삼성전기주식회사 | 반도체 레이저 제조방법 |
| JP2006222609A (ja) * | 2005-02-09 | 2006-08-24 | Sony Corp | 高周波信号伝送回路の製造方法及び高周波信号伝送回路装置 |
| JP4483728B2 (ja) * | 2005-07-19 | 2010-06-16 | 住友電気工業株式会社 | 半導体光デバイスの製造方法 |
| JP4959962B2 (ja) * | 2005-09-05 | 2012-06-27 | 株式会社東芝 | 光半導体素子の製造方法 |
| JP4272239B2 (ja) | 2007-03-29 | 2009-06-03 | 三菱電機株式会社 | 半導体光素子の製造方法 |
| US7879727B2 (en) * | 2009-01-15 | 2011-02-01 | Infineon Technologies Ag | Method of fabricating a semiconductor device including a pattern of line segments |
| JP6178990B2 (ja) * | 2012-10-31 | 2017-08-16 | パナソニックＩｐマネジメント株式会社 | 半導体発光装置およびその製造方法 |
| CN111864016B (zh) * | 2020-06-30 | 2021-07-13 | 南京中电熊猫液晶显示科技有限公司 | 一种微型发光二极管的制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4683399A (en) * | 1981-06-29 | 1987-07-28 | Rockwell International Corporation | Silicon vacuum electron devices |
| JPH02155278A (ja) * | 1988-12-08 | 1990-06-14 | Ricoh Co Ltd | 光機能素子 |
| US5357122A (en) * | 1991-09-05 | 1994-10-18 | Sony Corporation | Three-dimensional optical-electronic integrated circuit device with raised sections |
| US5436193A (en) * | 1993-11-02 | 1995-07-25 | Xerox Corporation | Method of fabricating a stacked active region laser array |
| US5677551A (en) * | 1994-11-15 | 1997-10-14 | Fujitsu Limited | Semiconductor optical device and an optical processing system that uses such a semiconductor optical system |
| JPH0983061A (ja) * | 1995-09-08 | 1997-03-28 | Sharp Corp | 半導体レーザ素子の製造方法および半導体レーザ素子製造装置 |
| JP3713100B2 (ja) * | 1996-05-23 | 2005-11-02 | ローム株式会社 | 半導体発光素子の製法 |
| US6040590A (en) * | 1996-12-12 | 2000-03-21 | California Institute Of Technology | Semiconductor device with electrostatic control |
| WO2000052796A1 (fr) * | 1999-03-04 | 2000-09-08 | Nichia Corporation | Element de laser semiconducteur au nitrure |
| US6777258B1 (en) * | 2002-06-28 | 2004-08-17 | Silicon Light Machines, Inc. | Conductive etch stop for etching a sacrificial layer |
| JP4200892B2 (ja) * | 2003-12-18 | 2008-12-24 | ソニー株式会社 | 半導体発光装置の製造方法 |
-
2003
- 2003-12-18 JP JP2003421378A patent/JP4200892B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-09 US US11/008,484 patent/US7208338B2/en not_active Expired - Fee Related
-
2006
- 2006-12-08 US US11/608,593 patent/US7851810B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050208770A1 (en) | 2005-09-22 |
| JP2005183621A (ja) | 2005-07-07 |
| US7851810B2 (en) | 2010-12-14 |
| US7208338B2 (en) | 2007-04-24 |
| US20070096101A1 (en) | 2007-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5183012B2 (ja) | メサ構造および多重パッシベーション層を備える半導体デバイスならびに関連するデバイスの形成方法 | |
| JP4847780B2 (ja) | 半導体レーザダイオード、その製造方法、及び半導体レーザダイオード組立体 | |
| US7851810B2 (en) | Method of manufacturing semiconductor light emitting device | |
| JP4938267B2 (ja) | レーザダイオードの製造方法 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JP2008251683A (ja) | 半導体光素子の製造方法 | |
| JP3605040B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2000299528A (ja) | 半導体レーザおよびその製造方法 | |
| JP2001244569A (ja) | 半導体レーザ発光装置の製造方法 | |
| JP5047665B2 (ja) | 半導体発光素子およびその製造方法 | |
| WO2020026330A1 (ja) | 半導体レーザ装置の製造方法、および半導体レーザ装置 | |
| JP4497606B2 (ja) | 半導体レーザ装置 | |
| JP5310441B2 (ja) | 半導体レーザの製造方法 | |
| JP2007110034A (ja) | 半導体光素子の製造方法、及び半導体光素子 | |
| JP2006128609A (ja) | リッジ導波型半導体レーザおよびその製造方法 | |
| JP2009135331A (ja) | 半導体光集積素子の製造方法 | |
| JP2005158953A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2001189530A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4678208B2 (ja) | リッジ導波路型半導体レーザ素子の製造方法 | |
| JP2002314200A (ja) | 半導体レーザ素子及びその作製方法 | |
| KR100388531B1 (ko) | 아이형 리지를 가지는 반도체 레이저 다이오드의 제조방법 | |
| JP2006339487A (ja) | 光素子の製造方法およびパターニング方法 | |
| JP4441085B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2006128189A (ja) | 半導体レーザ素子、その製造方法 | |
| JP2008066571A (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |