JP3605040B2 - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法 Download PDFInfo
- Publication number
- JP3605040B2 JP3605040B2 JP2001004343A JP2001004343A JP3605040B2 JP 3605040 B2 JP3605040 B2 JP 3605040B2 JP 2001004343 A JP2001004343 A JP 2001004343A JP 2001004343 A JP2001004343 A JP 2001004343A JP 3605040 B2 JP3605040 B2 JP 3605040B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- electrode
- type gan
- gan contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体発光素子およびその製造方法に関し、特に、リッジ部を有する半導体発光素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来、青色レーザなどに用いられる半導体発光素子として、リッジ部を有する半導体発光素子が知られている。図１９は、従来の半導体発光素子の構造を示した断面図である。
【０００３】
まず、図１９を参照して、従来の半導体発光素子の構造について説明する。この従来の半導体発光素子では、サファイア基板１０１上に、ＡｌＧａＮバッファ層１０２、ｎ型ＧａＮコンタクト層１０３、ｎ型ＡｌＧａＮからなるｎ型クラッド層１０４、ｎ型ＧａＮガイド層１２４、活性層１０５、および、ｐ型ＧａＮガイド層１０６が順次形成されている。ｐ型ＧａＮガイド層１０６上には、ｐ型ＡｌＧａＮからなるｐ型クラッド層１０７が形成されている。ｐ型クラッド層１０７は、凸状の上面を有し、ｐ型クラッド層１０７の凸状部分上には、ｐ型ＧａＮコンタクト層１０８が形成されている。このｐ型クラッド層１０７の凸状部分およびｐ型ＧａＮコンタクト層１０８によって、リッジ部（うね状の突出部）が構成されている。ｐ型クラッド層１０７上およびｐ型ＧａＮコンタクト層１０８の上面の一部上には、ＳｉＯ２膜からなる絶縁膜１０９が形成されている。この絶縁膜１０９には、ｐ型ＧａＮコンタクト層１０８の上面の一部を露出させるストライプ状の開口部１０９ａが設けられている。そして、その開口部１０９ａを介してｐ型ＧａＮコンタクト層１０８の上面の一部に接触するように、ｐ型電極１１５が形成されている。ＳｉＯ２膜からなる絶縁膜１０９およびｐ型電極１１５上には、絶縁膜１０９およびｐ型電極１１５を覆うように、パッド電極１１６ａが形成されている。
【０００４】
また、絶縁膜１０９からｎ型ＧａＮコンタクト層１０３までの一部領域が除去されており、そのｎ型ＧａＮコンタクト層１０３の露出した表面に、ｎ型電極１１２が形成されている。さらに、このｎ型電極１１２上にもパッド電極１１６ｂが形成されている。
【０００５】
上記のような構造を有する従来の半導体発光素子の電流経路としては、パッド電極１１６ａから、ｐ型電極１１５、リッジ部を構成するｐ型ＧａＮコンタクト層１０８およびｐ型クラッド層１０７を経て、ｐ型ＧａＮガイド層１０６、活性層１０５、ｎ型ＧａＮガイド層１２４、ｎ型クラッド層１０４、ｎ型ＧａＮコンタクト層１０３、ｎ型電極１１２、パッド電極１１６ｂへと電流が流れる。これにより、リッジ部下方に位置する活性層１０５の領域において、レーザ光を発生させることができる。
【０００６】
図２０〜図２５は、図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。次に、図１９〜図２５を参照して、従来の半導体発光素子の製造プロセスについて説明する。
【０００７】
まず、図２０に示すように、サファイア基板１０１上に、ＡｌＧａＮバッファ層１０２、ｎ型ＧａＮコンタクト層１０３、ｎ型ＡｌＧａＮからなるｎ型クラッド層１０４、ｎ型ＧａＮガイド層１２４、活性層１０５、ｐ型ＧａＮガイド層１０６、ｐ型ＡｌＧａＮからなるｐ型クラッド層１０７およびｐ型ＧａＮコンタクト層１０８を連続的に成長させる。その後、ｐ型ＧａＮコンタクト層１０８上の所定領域にストライプ状のレジスト１１０を形成する。
【０００８】
次に、図２１に示すように、レジスト１１０をマスクとして、ｐ型ＧａＮコンタクト層１０８およびｐ型クラッド層１０７をドライエッチングすることにより、ストライプ状のリッジ部を形成する。
【０００９】
ｐ型ＧａＮコンタクト層１０８上のレジスト１１０を除去した後、図２２に示すように、ｐ型ＧａＮコンタクト層１０８およびｐ型クラッド層１０７を覆うように、ＳｉＯ２からなる絶縁膜１０９を堆積する。そして、絶縁膜１０９上の所定領域に、レジスト１１３を形成する。
【００１０】
そして、レジスト１１３をマスクとしてウェットエッチングすることにより、絶縁膜１０９に、図２３に示されるようなストライプ状の開口部１０９ａを形成する。レジスト１１３を除去した後、絶縁膜１０９上のｐ型電極１１５が形成される領域以外の領域に、レジスト１１４を形成する。このレジスト１１４を形成した状態で、開口部１０９ａによって露出されたｐ型ＧａＮコンタクト層１０８の表面を洗浄する。
【００１１】
次に、図２４に示すように、ｐ型電極１１５をレジスト１１３上、絶縁膜１０９上、および、開口部１０９ａ内に露出したｐ型ＧａＮコンタクト層１０８上に堆積する。
【００１２】
この後、レジスト１１３を除去することにより、図２５に示されるような、パターニングされたｐ型電極１１５を形成する。このようなリフトオフ法を用いて、開口部１０９ａを介してｐ型ＧａＮコンタクト層１０８に電気的に接続するｐ型電極１１５が形成される。
【００１３】
最後に、図１９に示したように、絶縁膜１０９からｎ型ＧａＮコンタクト層１０３までの領域の一部をエッチングにより除去した後、露出されたｎ型ＧａＮコンタクト層１０３の表面上に、ｎ型電極１１２を形成する。そして、ｐ型電極１１５上およびｎ型電極１１２上に、パッド電極１１６ａおよび１１６ｂを形成する。
【００１４】
このようにして、図１９に示した従来の半導体発光素子が完成される。
【００１５】
【発明が解決しようとする課題】
しかしながら、図１９に示した従来の半導体発光素子の構造では、絶縁膜１０９の開口部１０９ａは、リッジ部（ｐ型ＧａＮコンタクト層１０８）の上面上の一部分のみを露出するように形成されている。このため、ｐ型ＧａＮコンタクト層１０８とｐ型電極１１５とは、ｐ型ＧａＮコンタクト層１０８上面の一部上でのみ接触している。その結果、従来では、ｐ型ＧａＮコンタクト層１０８とｐ型電極１１５とのコンタクト面積が小さくなるので、コンタクト抵抗が大きくなるという問題点があった。
【００１６】
また、図１９に示した従来の半導体発光素子の構造では、発熱源である活性層１０５からの放熱は、ｐ型ＧａＮガイド層１０６、ｐ型クラッド層１０７、ｐ型ＧａＮコンタクト層１０８、ｐ型電極１１５およびパッド電極１１６ａを介して行われる。この場合、従来では、上記のように、ｐ型ＧａＮコンタクト層１０８とｐ型電極１１５とのコンタクト面積が小さいため、発熱源である活性層１０５からの放熱を十分に行うことは困難であった。
【００１７】
また、従来の半導体発光素子の製造プロセスでは、上記のように、絶縁膜１０９に開口部１０９ａを形成した後、リフトオフ法を用いてｐ型電極１１５を形成していた。この場合、絶縁膜１０９に開口部１０９ａを形成した後、絶縁膜１０９上にレジスト１１４を形成した状態で、開口部１０９ａ内に露出したｐ型ＧａＮコンタクト層１０８の表面を洗浄する必要がある。この状態で硫酸およびフッ酸などの洗浄力の強い薬品を用いて、ｐ型ＧａＮコンタクト層１０８の表面を洗浄すると、ＳｉＯ２からなる絶縁膜１０９またはレジスト１１４が損傷するという不都合が生じる。このため、従来では、ｐ型ＧａＮコンタクト層１０８の表面は、洗浄力の弱い薬品を用いて洗浄する必要があった。したがって、従来では、ｐ型ＧａＮコンタクト層１０８の表面の酸化膜や汚染物を十分に洗浄することは困難であった。その結果、ｐ型ＧａＮコンタクト層１０８の表面の酸化や汚染に起因して、ｐ型電極１１５とｐ型ＧａＮコンタクト層１０８とのコンタクト特性が悪化するので、良好なオーミックコンタクトを得るのが困難であるという問題点があった。
【００１８】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の一つの目的は、コンタクト抵抗を低減することが可能な半導体発光素子およびその製造方法を提供することである。
【００１９】
この発明のもう一つの目的は、上記の半導体発光素子およびその製造方法において、活性層からの放熱性を向上させることである。
【００２０】
この発明のさらにもう一つの目的は、上記の半導体発光素子およびその製造方法において、良好なオーミックコンタクトを得ることである。
【００２１】
【課題を解決するための手段】
この発明の一の局面による半導体発光素子は、活性層と、活性層上に形成された凸状部を有するクラッド層と、クラッド層の凸状部上に形成されたコンタクト層とを含み、クラ ッド層の凸状部およびコンタクト層によりリッジ部が構成される半導体層と、半導体層を覆うように形成されるとともに、リッジ部の少なくとも上面の全域を露出させる開口部を有する絶縁膜と、リッジ部のコンタクト層の上面のみに接触するように形成された電極層と、電極層の上面および側面を覆うように形成されるパッド電極とを備え、電極層は、コンタクト層の上面に接触するとともに、Ｐｔ、ＰｄおよびＡｕからなるグループより選択される少なくとも１つのオーミック電極材料からなる下層と、ＮｉおよびＴｉからなるグループより選択される少なくとも１つの耐エッチング性を有する材料からなるとともに、下層のエッチング時のマスクとなる上層とを含む。
【００２２】
この発明の他の局面による半導体発光素子の製造方法は、活性層を有する半導体層上に、Ｐｔ、ＰｄおよびＡｕからなるグループより選択される少なくとも１つのオーミック電極材料からなる電極層の下層を形成した後、電極層の下層上に、ストライプ状で、かつ、ＮｉおよびＴｉからなるグループより選択される少なくとも１つの耐エッチング性を有する材料からなる電極層の上層を形成する工程と、電極層の上層をマスクとして、電極層の下層をエッチングすることによって、ストライプ状の電極層の下層を形成する工程と、電極層の上層および下層をエッチングマスクとして、半導体層をエッチングすることによって、半導体層にリッジ部を形成する工程と、半導体層および電極層を覆うように絶縁膜を形成した後、絶縁膜上に表面が平坦化されたレジストを形成する工程と、レジストおよび絶縁膜をエッチングすることによって、絶縁膜に、電極層を露出させる開口部を形成する工程と、電極層の上層および下層を覆うように、パッド電極を形成する工程とを備えている。
【００２４】
【発明の実施形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２５】
（第１参考例）
図１は、本発明の第１参考例による半導体発光素子の構造を示した断面図である。
【００２６】
まず、図１を参照して、第１参考例による半導体発光素子の構造について説明する。この第１参考例では、サファイア基板１上に、ＡｌＧａＮバッファ層２、ｎ型ＧａＮコンタクト層３、ｎ型ＡｌＧａＮからなるｎ型クラッド層４、ｎ型ＧａＮガイド層１４、活性層５、および、ｐ型ＧａＮガイド層６が順次形成されている。ｐ型ＧａＮガイド層６上には、凸状の上面を有するｐ型ＡｌＧａＮからなるｐ型クラッド層７が形成されている。ｐ型クラッド層７の凸状部分上には、ｐ型ＧａＮコンタクト層８が形成されている。このｐ型クラッド層７の凸状部分およびｐ型ＧａＮコンタクト層８によって、リッジ部が構成されている。
【００２７】
ここで、第１参考例では、リッジ部を構成するｐ型クラッド層７およびｐ型ＧａＮコンタクト層８の側面と、リッジ部以外のｐ型クラッド層７の上面とを覆うように、約２００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜９が形成されている。この絶縁膜９は、ｐ型ＧａＮコンタクト層８の上面の全域を露出させる開口部９ａを有するように形成されている。
【００２８】
また、第１参考例では、ｐ型ＧａＮコンタクト層８上には、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、約５００ｎｍの厚みを有するｐ型電極１０が形成されている。このｐ型電極１０は、リッジ部の側面には接触せずに、リッジ部のｐ型ＧａＮコンタクト層８の上面のみに接触するように形成されている。また、ｐ型電極１０は、オーミック電極材料であるニッケル（Ｎｉ）からなるとともに、リッジ部とのオーミックコンタクトをとるために設けられている。なお、ｐ型電極１０は、本発明の「電極層」の一例である。
【００２９】
ｐ型電極１０の上面および側面と、絶縁膜９の上面および側面とを覆うように、パッド電極１１ａが形成されている。このパッド電極１１ａは、約１００ｎｍの厚みを有するチタン（Ｔｉ）、約１００ｎｍの厚みを有する白金（Ｐｔ）および約３００ｎｍの厚みを有する金（Ａｕ）が積層された構造を有する。従って、パッド電極１１ａは、約５００ｎｍの厚みを有する。このパッド電極１１ａは、外部からｐ型電極１０に電気を供給するために設けられている。
【００３０】
また、絶縁膜９からｎ型ＧａＮコンタクト層３までの一部領域が除去されており、そのｎ型ＧａＮコンタクト層３の露出した表面上に、ｎ型電極１２が形成されている。さらに、このｎ型電極１２上にもパッド電極１１ｂが形成されている。このパッド電極１１ｂは、外部からｎ型電極１２に電気を供給するために設けられている。
【００３１】
上記のような構造を有する第１参考例の半導体発光素子の電流経路としては、パッド電極１１ａから、ｐ型電極１０、リッジ部を構成するｐ型ＧａＮコンタクト層８およびｐ型クラッド層７を経て、ｐ型ＧａＮガイド層６、活性層５、ｎ型ＧａＮガイド層１４、ｎ型クラッド層４、ｎ型ＧａＮコンタクト層３、ｎ型電極１２、パッド電極１１ｂへと電流が流れる。これにより、リッジ部の下方に位置する活性層５の領域において、レーザ光を発生させることができる。
【００３２】
また、上記した第１参考例の半導体発光素子において、発熱源である活性層５からの放熱は、ｐ型ＧａＮガイド層６、ｐ型クラッド層７、ｐ型ＧａＮコンタクト層８、ｐ型電極１０およびパッド電極１１ａを介して行われる。
【００３３】
第１参考例では、上記のように、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極１０を形成することによって、従来のｐ型ＧａＮコンタクト層１０８（図１９参照）の上面の一部上のみに接触するｐ型電極１１５を形成する場合に比べて、ｐ型ＧａＮコンタクト層８とｐ型電極１０とのコンタクト面積を大きくすることができる。その結果、コンタクト抵抗を低減することができる。
【００３４】
また、第１参考例では、上記のように、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するようにｐ型電極１０を形成するとともに、ｐ型電極１０の上面および側面の絶縁膜９を除去することにより、パッド電極１１ａをｐ型電極１０の上面および側面を覆うように形成する。これによって、ｐ型ＧａＮコンタクト層８とｐ型電極１０とのコンタクト面積を大きくすることができるとともに、ｐ型電極１０とパッド電極１１ａとの接触面積を大きくすることができる。それによって、リッジ部からｐ型電極１０への放熱、および、ｐ型電極１０からパッド電極１１ａへの放熱を良好に行うことができる。その結果、発熱源である活性層５からの放熱性を向上させることができる。
【００３５】
図２〜図６は、図１に示した第１参考例による半導体発光素子の製造プロセスを説明するための断面図である。次に、図１〜図６を参照して、第１参考例の半導体発光素子の製造プロセスについて説明する。
【００３６】
まず、図２に示すように、サファイア基板１上に、ＭＯＣＶＤ法（有機金属気相成長法）などの結晶成長法を用いて、ＡｌＧａＮバッファ層２、ｎ型ＧａＮコンタクト層３、ｎ型ＡｌＧａＮからなるｎ型クラッド層４、ｎ型ＧａＮガイド層１４、活性層５、ｐ型ＧａＮからなるｐ型ＧａＮガイド層６、ｐ型ＡｌＧａＮからなるｐ型クラッド層７、および、ｐ型ＧａＮコンタクト層８を順次連続的に形成する。
【００３７】
次に、ｐ型ＧａＮコンタクト層８の上面を、硫酸と過酸化水素水との混合液で洗浄した後、さらに、希釈フッ酸溶液で洗浄する。そして、その洗浄したｐ型ＧａＮコンタクト層８上に、オーミック電極材料であるとともに、耐エッチング性を有するＮｉ層（図示せず）を約５００ｎｍの厚みで堆積させる。そのＮｉ層上にレジストパターン（図示せず）を形成し、これをマスクとしてリン酸系のエッチング液を用いてウェットエッチングすることにより、図２に示されるような、幅約２μｍのストライプ状のＮｉからなるｐ型電極１０を形成する。この後、レジストを除去する。
【００３８】
次に、図３に示すように、ｐ型電極１０をマスクとして、ｐ型ＧａＮコンタクト層８およびｐ型クラッド層７を２００ｎｍ〜６００ｎｍの厚み分だけドライエッチングする。これにより、ｐ型クラッド層７の凸状部分とｐ型ＧａＮコンタクト層８とからなるリッジ部が形成される。
【００３９】
次に、図４に示すように、プラズマＣＶＤ法などを用いて、ｐ型クラッド層７、ｐ型ＧａＮコンタクト層８およびｐ型電極１０を覆うように、ＳｉＯ２からなる絶縁膜９を約２００ｎｍの厚みで形成する。そして、絶縁膜９上に、絶縁膜９の全体を埋め込むように、平坦化レジスト１３を塗布する。
【００４０】
この後、図５に示すように、ＣＦ４系のエッチングガスを用いるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によって、平坦化レジスト１３および絶縁膜９を、絶縁膜９の上面がｐ型電極１０の底面高さに到達するまで除去する。このようにして、絶縁膜９に、ｐ型電極１０の上面および側面を露出させる開口部９ａが自己整合的に形成される。この後、平坦化レジスト１３を除去することによって、図６に示されるような構造となる。
【００４１】
最後に、図１に示したように、絶縁膜９からｎ型ＧａＮコンタクト層３に至るまでの一部の領域をエッチングにより除去することによって、ｎ型ＧａＮコンタクト層３の表面の一部を露出させる。そのｎ型ＧａＮコンタクト層３の露出した表面上に、ｎ型電極１２を形成する。そして、絶縁膜９上およびｐ型電極１０上と、ｎ型電極１２上とに、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）法を用いて、パッド電極１１ａおよび１１ｂを形成する。このパッド電極１１ａおよび１１ｂは、約１００ｎｍの厚みを有するＴｉ、約１００ｎｍの厚みを有するＰｔおよび約３００ｎｍの厚みを有するＡｕからなる積層構造を有するように形成する。
【００４２】
このようにして、図１に示した第１参考例による半導体発光素子が完成される。
【００４３】
第１参考例の製造プロセスでは、上記のように、ｐ型電極材料であるとともに、耐エッチング性を有するＮｉをマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングしてリッジ部を形成することによって、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極１０を形成することができる。それによって、従来のｐ型ＧａＮコンタクト層１０８（図１９参照）の上面の一部上のみに接触するｐ型電極１１５を形成する場合に比べて、ｐ型ＧａＮコンタクト層８とｐ型電極１０とのコンタクト面積を大きくすることができる。その結果、コンタクト抵抗を低減することが可能な半導体発光素子を容易に形成することができる。
【００４４】
また、第１参考例の製造プロセスでは、上記のように、ｐ型電極材料であるとともに、耐エッチング性を有するＮｉを、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングするためのエッチングマスクとして用いた後に、そのままｐ型電極１０として用いることができるので、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するｐ型電極１０を簡単な製造プロセスで形成することができる。
【００４５】
また、第１参考例の製造プロセスでは、上記のように、硫酸と過酸化水素との混合液および希釈フッ酸溶液を用いて十分に洗浄したｐ型ＧａＮコンタクト層８の上面上に、ｐ型電極１０の材料であるＮｉからなるエッチングマスクを形成した後は、ｐ型ＧａＮコンタクト層８の上面が露出することがない。それによって、後の工程において、絶縁膜９に開口部９ａを形成する場合にも、洗浄したｐ型ＧａＮコンタクト層８の表面が酸化されたり、汚染されたりすることがない。これにより、ｐ型ＧａＮコンタクト層８の表面の酸化や汚染に起因してｐ型ＧａＮコンタクト層８とｐ型電極１０とのコンタクト特性が悪化するのを有効に防止することができる。その結果、ｐ型ＧａＮコンタクト層８とｐ型電極１０との良好なオーミックコンタクトを得ることが可能な半導体発光素子を容易に形成することができる。
【００４６】
また、第１参考例の製造プロセスでは、ｐ型電極材料であるＮｉをマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をドライエッチングしてリッジ部を形成することによって、ｐ型電極１０をリッジ部の上面上に自己整合的に形成することができる。
【００４７】
また、第１参考例の製造プロセスでは、上記のように、ｐ型電極１０を約５００ｎｍの大きい厚みで形成することによって、ｐ型電極１０の上面の高さが高くなる。これにより、ｐ型電極１０を覆う平坦化レジスト１３を形成した場合に、リッジ部以外の領域上に形成された平坦化レジスト１３の厚みを厚く形成することができる。それにより、リッジ部以外の領域上に位置する平坦化レジスト１３の厚みが薄い場合のように、エッチングによってリッジ部以外の領域上に位置する平坦化レジスト１３が除去されて、リッジ部以外の領域上に位置する絶縁膜９が除去されるという不都合を防止することができる。つまり、第１参考例の製造プロセスでは、ｐ型電極１０の厚みを大きくすることによって、平坦化レジスト１３を用いる絶縁膜開口プロセスを容易に行うことができる。
【００４８】
（第２参考例）
図７は、本発明の第２参考例による半導体発光素子を示した断面図である。
【００４９】
図７を参照して、第２参考例による半導体発光素子の構造について説明する。この第２参考例では、図１に示した第１参考例の半導体発光素子と同様に、リッジ部を構成するｐ型クラッド層７およびｐ型ＧａＮコンタクト層８の側面と、リッジ部以外のｐ型クラッド層７の上面とを覆うように、約２００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜９が形成されている。この絶縁膜９は、ｐ型ＧａＮコンタクト層８の上面の全域を露出させる開口部９ａを有するように形成されている。
【００５０】
また、第２参考例では、図１に示した第１参考例の約５００ｎｍの厚みを有するＮｉからなるｐ型電極１０の代わりに、約２０ｎｍの厚みを有するＰｄおよび約５０ｎｍの厚みを有するＡｕの積層膜からなるｐ型電極２０を用いる。このｐ型電極２０は、第１参考例と同様、リッジ部の側面には接触せずに、リッジ部のｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように形成されている。また、オーミック電極材料であるＰｄは、ｐ型ＧａＮコンタクト層８に対して低いコンタクト抵抗率を示し、Ａｕは、第１参考例のＮｉに比べて低抵抗率であるとともに、高い熱伝導率を有する。なお、ｐ型電極２０は、本発明の「電極層」の一例である。この第２参考例のその他の構造は、図１に示した第１参考例の構造とほぼ同様である。
【００５１】
この第２参考例では、第１参考例と異なり、ｐ型電極２０を、Ｎｉに比べて低コンタクト抵抗のオーミック電極材料であるＰｄ、および、低抵抗率で高い熱伝導率を有するＡｕを用いて形成することによって、第１参考例に比べてさらにコンタクト抵抗を低減することができるとともに、活性層５からの放熱性を向上させることができる。
【００５２】
また、第２参考例では、上記第１参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するようにｐ型電極２０を形成するとともに、パッド電極１１ａをｐ型電極２０の上面および側面を覆うように形成することによって、ｐ型ＧａＮコンタクト層８とｐ型電極２０とのコンタクト面積を大きくすることができるとともに、ｐ型電極２０とパッド電極１１ａとの接触面積を大きくすることができる。それによって、第１参考例と同様、リッジ部からｐ型電極２０への放熱、および、ｐ型電極２０からパッド電極１１ａへの放熱を良好に行うことができる。その結果、発熱源である活性層５からの放熱性を向上させることができる。
【００５３】
また、第２参考例では、上記第１参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極２０を形成することによって、従来のｐ型ＧａＮコンタクト層１０８（図１９参照）の上面の一部上のみに接触するｐ型電極１１５を形成する場合に比べて、ｐ型ＧａＮコンタクト層８とｐ型電極２０とのコンタクト面積を大きくすることができる。その結果、コンタクト抵抗を低減することができる。
【００５４】
図８〜図１２は、図７に示した第２参考例の半導体発光素子の製造プロセスを説明するための断面図である。以下、図７〜図１２を参照して、第２参考例の半導体発光素子の製造プロセスについて説明する。
【００５５】
まず、図８に示すように、サファイア基板１上に、ＭＯＣＶＤ法（有機金属気相成長法）などの結晶成長法を用いて、ＡｌＧａＮバッファ層２、ｎ型ＧａＮコンタクト層３、ｎ型ＡｌＧａＮからなるｎ型クラッド層４、ｎ型ＧａＮガイド層１４、活性層５、ｐ型ＧａＮからなるｐ型ＧａＮガイド層６、ｐ型ＡｌＧａＮからなるｐ型クラッド層７、および、ｐ型ＧａＮコンタクト層８を順次連続的に形成する。
【００５６】
次に、ｐ型ＧａＮコンタクト層８の上面を、硫酸と過酸化水素水との混合液で洗浄した後、さらに、希釈フッ酸溶液で洗浄する。そして、その洗浄したｐ型ＧａＮコンタクト層８上の全面に、ＰｄおよびＡｕの積層膜（図示せず）を形成する。このＰｄおよびＡｕの積層膜は、Ｐｄを約２０ｎｍの厚みで堆積した後、Ａｕを約５０ｎｍの厚みで堆積することによって形成する。このＰｄおよびＡｕの積層膜の所定領域上に、レジスト２１を形成し、このレジスト２１をマスクとして、ＣＦ４系のエッチングガスを用いるＲＩＥ法によって、ＰｄおよびＡｕの積層膜をエッチングする。それによって、幅約２μｍのストライプ状のＰｄおよびＡｕの積層膜からなるｐ型電極２０を形成する。
【００５７】
次に、図９に示すように、レジスト２１およびｐ型電極２０からなるエッチングマスク層をマスクとして、ｐ型ＧａＮコンタクト層８およびｐ型クラッド層７を２００ｎｍ〜６００ｎｍの厚み分だけドライエッチングする。これにより、ｐ型クラッド層７の凸状部分とｐ型ＧａＮコンタクト層８とからなるリッジ部が形成される。
【００５８】
次に、図１０に示すように、ＥＢ法などを用いて、ｐ型クラッド層７、ｐ型ＧａＮコンタクト層８、ｐ型電極２０およびレジスト２１を覆うように、ＳｉＯ２からなる絶縁膜９を約２００ｎｍの厚みで形成する。そして、絶縁膜９上に、絶縁膜９の全体を埋め込むように平坦化レジスト１３を塗布する。
【００５９】
この後、図１１に示すように、ＣＦ４系のエッチングガスを用いるＲＩＥ法によって、平坦化レジスト１３および絶縁膜９を、絶縁膜９の上面がｐ型電極２０の底面高さに到達するまで除去する。このようにして、絶縁膜９に、ｐ型電極２０の側面を露出させる開口部９ａが自己整合的に形成される。この後、平坦化レジスト１３およびレジスト２１を除去する。これにより、図１２に示すように、ｐ型電極２０の上面が露出される。
【００６０】
最後に、図７に示したように、絶縁膜９からｎ型ＧａＮコンタクト層３に至るまでの一部の領域をエッチングにより除去することによって、ｎ型ＧａＮコンタクト層３の表面の一部を露出させる。そのｎ型ＧａＮコンタクト層３の露出した表面上に、ｎ型電極１２を形成する。そして、絶縁膜９上およびｐ型電極２０を覆うとともに、ｎ型電極１２上に、ＥＢ法を用いて、パッド電極１１ａおよび１１ｂを形成する。このパッド電極１１ａおよび１１ｂは、約１００ｎｍの厚みを有するＴｉ、約１００ｎｍの厚みを有するＰｔおよび約３００ｎｍの厚みを有するＡｕからなる積層構造を有するように形成する。
【００６１】
このようにして、図７に示した第２参考例による半導体発光素子が完成される。
【００６２】
上記した第２参考例の製造プロセスでは、第１参考例と異なり、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングする際のエッチングマスクとして、レジスト２１およびｐ型電極２０からなるエッチングマスク層を用いる。このようなエッチングマスク層をマスクとしてエッチングした後に、エッチングマスク層の上層のレジスト２１を除去することによって、下層のＰｄおよびＡｕからなるｐ型電極２０を容易に形成することができる。また、この第２参考例の製造プロセスでは、エッチングマスク層の下層（ｐ型電極２０）に耐エッチング性を持たせる必要がないので、下層（ｐ型電極２０）を構成するオーミック電極材料を選択する際に、電極特性のみを考慮して選択することができる。その結果、電極特性に優れたｐ型電極２０を形成することができる。
【００６３】
また、第２参考例の製造プロセスでは、上記のように、レジスト２１およびｐ型電極２０からなるエッチングマスク層をマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングしてリッジ部を形成することによって、第１参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極２０を形成することができる。それによって、従来のｐ型ＧａＮコンタクト層１０８（図１９参照）の上面の一部上のみに接触するｐ型電極１１５を形成する場合に比べて、ｐ型ＧａＮコンタクト層８とｐ型電極２０とのコンタクト面積を大きくすることができる。その結果、コンタクト抵抗を低減することが可能な半導体発光素子を容易に形成することができる。
【００６４】
また、第２参考例の製造プロセスでは、上記のように、硫酸と過酸化水素との混合液および希釈フッ酸溶液を用いて十分に洗浄したｐ型ＧａＮコンタクト層８の上面上に、ｐ型電極２０の材料であるＰｄおよびＡｕからなる積層膜を形成した後は、ｐ型ＧａＮコンタクト層８の上面が露出することがない。それによって、第１参考例と同様、後の工程において、絶縁膜９に開口部９ａを形成する場合にも、洗浄したｐ型ＧａＮコンタクト層８の表面が酸化されたり、汚染されたりすることがない。その結果、ｐ型ＧａＮコンタクト層８とｐ型電極２０との良好なオーミックコンタクトを得ることが可能な半導体発光素子を容易に形成することができる。
【００６５】
また、第２参考例の製造プロセスでは、レジスト２１およびｐ型電極２０からなるエッチングマスク層をマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングしてリッジ部を形成することによって、第１参考例と同様、ｐ型電極２０をリッジ部の上面上に自己整合的に形成することができる。
【００６６】
（一実施形態）
図１３は、本発明の一実施形態による半導体発光素子を示した断面図である。
【００６７】
図１３を参照して、一実施形態による半導体発光素子の構造について説明する。本実施形態では、第１および第２参考例の半導体発光素子と同様に、リッジ部を構成するｐ型クラッド層７およびｐ型ＧａＮコンタクト層８の側面と、リッジ部以外のｐ型クラッド層７の上面とを覆うように、約２００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜９が形成されている。この絶縁膜９は、ｐ型ＧａＮコンタクト層８の上面の全域を露出させる開口部９ａを有するように形成されている。
【００６８】
また、本実施形態では、ＰｄおよびＡｕからなるｐ型電極２０の上面のほぼ全面に、約５００ｎｍの厚みを有するＮｉからなるｐ型電極３０が形成されている。このｐ型電極２０および３０によって、ｐ型電極層３１が構成されている。つまり、本実施形態では、第２参考例のＰｄおよびＡｕからなるｐ型電極上に、第１参考例のＮｉからなるｐ型電極を形成した構造を有する。なお、ｐ型電極層３１は、本発明の「電極層」の一例である。本実施形態のその他の構造は、図１に示した第１参考例および図７に示した第２参考例の構造とほぼ同様である。
【００６９】
本実施形態では、第１および第２参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極層３１を形成することによって、従来のｐ型ＧａＮコンタクト層１０８（図１９参照）の上面の一部上のみに接触するｐ型電極１１５を形成する場合に比べて、ｐ型ＧａＮコンタクト層８とｐ型電極層３１とのコンタクト面積を大きくすることができる。その結果、コンタクト抵抗を低減することができる。
【００７０】
また、本実施形態では、第１および第２参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するようにｐ型電極層３１を形成するとともに、パッド電極１１ａをｐ型電極層３１の上面および側面を覆うように形成することによって、ｐ型ＧａＮコンタクト層８とｐ型電極層３１とのコンタクト面積を大きくすることができるとともに、ｐ型電極層３１とパッド電極１１ａとの接触面積を大きくすることができる。それによって、第１および第２参考例と同様、リッジ部からｐ型電極層３１への放熱、および、ｐ型電極層３１からパッド電極１１ａへの放熱を良好に行うことができる。その結果、発熱源である活性層５からの放熱性を向上させることができる。
【００７１】
図１４〜図１８は、図１３に示した一実施形態の半導体発光素子の製造プロセスを説明するための断面図である。以下、図１３〜図１８を参照して、本実施形態の半導体発光素子の製造プロセスについて説明する。
【００７２】
まず、図１４に示すように、サファイア基板１上に、ＡｌＧａＮバッファ層２、ｎ型ＧａＮコンタクト層３、ｎ型ＡｌＧａＮからなるｎ型クラッド層４、ｎ型ＧａＮガイド層１４、活性層５、ｐ型ＧａＮからなるｐ型ＧａＮガイド層６、ｐ型ＡｌＧａＮからなるｐ型クラッド層７、および、ｐ型ＧａＮコンタクト層８を順次連続的に形成する。
【００７３】
次に、ｐ型ＧａＮコンタクト層８の上面を、硫酸と過酸化水素水との混合液で洗浄した後、さらに、希釈フッ酸溶液で洗浄する。そして、その洗浄したｐ型ＧａＮコンタクト層８上の全面に、ＰｄおよびＡｕの積層膜（図示せず）を形成する。このＰｄおよびＡｕの積層膜は、Ｐｄを約２０ｎｍの厚みで堆積した後、Ａｕを約５０ｎｍの厚みで堆積することによって形成する。このＰｄおよびＡｕの積層膜上に、Ｎｉ層（図示せず）を約５００ｎｍの厚みで堆積する。このＮｉ層上の所定領域にレジスト（図示せず）を形成し、これをマスクとしてリン酸系のエッチング液を用いてウェットエッチングすることにより、幅約２μｍのストライプ状のＮｉからなるｐ型電極３０を形成する。この後、レジストを除去する。
【００７４】
Ｎｉからなるｐ型電極３０をマスクとして、ＣＦ４系のエッチングガスを用いるＲＩＥ法によって、ＰｄおよびＡｕの積層膜をエッチングする。それによって、幅約２μｍのストライプ状のＰｄおよびＡｕの積層膜からなるｐ型電極２０を形成する。このようにして、図１４に示すような、ｐ型電極２０および３０からなるｐ型電極層３１を形成する。
【００７５】
次に、図１５に示すように、ｐ型電極層３１からなるエッチングマスク層をマスクとして、ｐ型ＧａＮコンタクト層８およびｐ型クラッド層７を２００ｎｍ〜６００ｎｍの厚み分だけエッチングする。これにより、ｐ型クラッド層７の凸状部分とｐ型ＧａＮコンタクト層８とからなるリッジ部が形成される。
【００７６】
次に、図１６に示すように、Ｎｉからなるｐ型電極３０を残したまま、プラズマＣＶＤ法などを用いて、ｐ型クラッド層７、ｐ型ＧａＮコンタクト層８およびｐ型電極層３１を覆うように、ＳｉＯ２からなる絶縁膜９を約２００ｎｍの厚みで形成する。そして、絶縁膜９上に、絶縁膜９全体を埋め込むように平坦化レジスト１３を塗布する。
【００７７】
この後、図１７に示すように、ＣＦ４系のエッチングガスを用いるＲＩＥ法によって、平坦化レジスト１３および絶縁膜９を、絶縁膜９の上面がｐ型電極２０の底面高さに到達するまで除去する。このようにして、絶縁膜９に、ｐ型電極層３１の上面および側面を露出させる開口部９ａが自己整合的に形成される。この後、平坦化レジスト１３を除去することによって、図１８に示されるような構造となる。
【００７８】
最後に、図１３に示したように、絶縁膜９からｎ型ＧａＮコンタクト層３に至るまでの一部の領域をエッチングにより除去することによって、ｎ型ＧａＮコンタクト層３の表面の一部を露出させる。そのｎ型ＧａＮコンタクト層３の露出した表面上に、ｎ型電極１２を形成する。そして、絶縁膜９上およびｐ型電極層３１を覆うとともに、ｎ型電極１２上に、ＥＢ法を用いて、パッド電極１１ａおよび１１ｂを形成する。このパッド電極１１ａおよび１１ｂは、約１００ｎｍの厚みを有するＴｉ、約１００ｎｍの厚みを有するＰｔおよび約３００ｎｍの厚みを有するＡｕからなる積層構造を有するように形成する。
【００７９】
このようにして、図１３に示した一実施形態による半導体発光素子が完成される。
【００８０】
上記した一実施形態の製造プロセスでは、第２参考例と異なり、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングする際のエッチングマスク層の上層を、オーミック電極材料であるＮｉからなるｐ型電極３０を用いて形成する。それによって、ｐ型電極層３１をエッチングマスク層としてエッチングした後に、エッチングマスク層の上層のｐ型電極３０を除去する必要がない。それによって、エッチングマスク層の上層を除去する工程が不要となる。その結果、製造プロセスを簡略化することができる。
【００８１】
また、本実施形態の製造プロセスでは、上記のように、ｐ型電極層３１からなるエッチングマスク層をマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングしてリッジ部を形成することによって、第１および第２参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極層３１を形成することができる。その結果、コンタクト抵抗を低減することが可能な半導体発光素子を容易に形成することができる。
【００８２】
また、本実施形態の製造プロセスでは、上記したように、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングする際に、ｐ型電極２０および３０からなるｐ型電極層３１をエッチングマスク層として用いる。このように、耐エッチング性を有するｐ型電極３０を、エッチングマスク層の上層として用いることによって、下層のｐ型電極２０に耐エッチング性を持たせる必要がない。それによって、第２参考例と同様、下層を構成するオーミック電極材料を選択する際に、電極特性のみを考慮して選択することができる。その結果、電極特性に優れたｐ型電極２０を形成することができる。
【００８３】
また、本実施形態の製造プロセスでは、第１および第２参考例と同様、硫酸と過酸化水素との混合液および希釈フッ酸溶液を用いて十分に洗浄したｐ型ＧａＮコンタクト層８の上面上に、ｐ型電極２０の材料であるＰｄおよびＡｕからなる積層膜を形成した後は、ｐ型ＧａＮコンタクト層８の上面が露出することがない。その結果、第１および第２参考例と同様、ｐ型ＧａＮコンタクト層８とｐ型電極２０との良好なオーミックコンタクトを得ることが可能な半導体発光素子を容易に形成することができる。
【００８４】
また、本実施形態の製造プロセスでは、ｐ型電極層３１からなるエッチングマスク層をマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングしてリッジ部を形成することによって、第１および第２参考例と同様、ｐ型電極層３１をリッジ部の上面上に自己整合的に形成することができる。
【００８５】
また、本実施形態の製造プロセスでは、ｐ型電極３０を約５００ｎｍの大きい厚みで形成することによって、ｐ型電極３０の上面の高さが高くなる。これにより、ｐ型電極層３１を覆う平坦化レジスト１３を形成した場合に、リッジ部以外の領域上に形成された平坦化レジスト１３の厚みを厚く形成することができる。それにより、リッジ部以外の領域上に位置する平坦化レジスト１３の厚みが薄い場合のように、エッチングによってリッジ部以外の領域上に位置する平坦化レジスト１３が除去されて、リッジ部以外の領域上に位置する絶縁膜９が除去されるという不都合を防止することができる。つまり、本実施形態の製造プロセスでは、ｐ型電極３０の厚みを大きくすることによって、平坦化レジスト１３を用いる絶縁膜開口プロセスを容易に行うことができる。
【００８６】
なお、今回開示された実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００８７】
たとえば、上記第１および第２参考例ならびに一実施形態では、絶縁膜９をＲＩＥ法を用いてエッチングする際に、絶縁膜９の上面がｐ型電極の底面高さに到達するまで除去したが、本発明はこれに限らず、絶縁膜９の上面が、ｐ型電極の上面の高さより低く、リッジ部を形成するｐ型クラッド層７の下面より高い領域の範囲内にある構造であれば、上記参考例および実施形態と同様の効果を得ることができる。
【００８８】
また、第１参考例では、ｐ型電極１０をＮｉによって形成したが、本発明はこれに限らず、オーミック電極材料であるとともに耐エッチング性を有する材料であれば、他の材料を用いても、同様の効果を得ることができる。たとえば、Ｔｉなどを用いてもよい。
【００８９】
また、第２参考例および一実施形態では、エッチングマスク層の下層としてのｐ型電極２０をＰｄおよびＡｕを用いて形成したが、本発明はこれに限らず、ＴｉまたはＰｔなどのオーミック電極材料を用いて形成しても、同様の効果を得ることができる。また、エッチングマスク層の下層として、Ｎｉを用いてもよい。
【００９０】
また、第２参考例または一実施形態では、ｐ型電極２０、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングする際に、エッチングマスク層の上層としてレジスト２１またはＮｉを用いたが、本発明はこれに限らず、ＳｉＯ２などの絶縁膜またはＴｉなどの耐エッチング性を有する材料を用いてもよい。
【００９１】
【発明の効果】
以上のように、本発明によれば、コンタクト抵抗を低減することが可能な半導体発光素子およびその製造方法を提供することができる。また、活性層からの放熱性を向上させることができるとともに、良好なオーミックコンタクトを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１参考例による半導体発光素子を示した断面図である。
【図２】図１に示した第１参考例の半導体発光素子の製造プロセスを説明するための断面図である。
【図３】図１に示した第１参考例の半導体発光素子の製造プロセスを説明するための断面図である。
【図４】図１に示した第１参考例の半導体発光素子の製造プロセスを説明するための断面図である。
【図５】図１に示した第１参考例の半導体発光素子の製造プロセスを説明するための断面図である。
【図６】図１に示した第１参考例の半導体発光素子の製造プロセスを説明するための断面図である。
【図７】本発明の第２参考例による半導体発光素子を示した断面図である。
【図８】図７に示した第２参考例による半導体発光素子の製造プロセスを説明するための断面図である。
【図９】図７に示した第２参考例による半導体発光素子の製造プロセスを説明するための断面図である。
【図１０】図７に示した第２参考例による半導体発光素子の製造プロセスを説明するための断面図である。
【図１１】図７に示した第２参考例による半導体発光素子の製造プロセスを説明するための断面図である。
【図１２】図７に示した第２参考例による半導体発光素子の製造プロセスを説明するための断面図である。
【図１３】本発明の一実施形態による半導体発光素子を示した断面図である。
【図１４】図１３に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図１５】図１３に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図１６】図１３に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図１７】図１３に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図１８】図１３に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図１９】従来の半導体発光素子を示した断面図である。
【図２０】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図２１】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図２２】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図２３】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図２４】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図２５】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【符号の説明】
５ 活性層（半導体層）
７ ｐ型クラッド層（半導体層）
８ ｐ型コンタクト層（半導体層）
９ 絶縁膜
９ａ 開口部
１０ ｐ型電極（電極層）
１１ａ、１１ｂ パッド電極
１３ 平坦化レジスト
２０ ｐ型電極（電極層）
２１ レジスト
３０ ｐ型電極（電極層）
３１ ｐ型電極層（電極層）
【発明の属する技術分野】
この発明は、半導体発光素子およびその製造方法に関し、特に、リッジ部を有する半導体発光素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来、青色レーザなどに用いられる半導体発光素子として、リッジ部を有する半導体発光素子が知られている。図１９は、従来の半導体発光素子の構造を示した断面図である。
【０００３】
まず、図１９を参照して、従来の半導体発光素子の構造について説明する。この従来の半導体発光素子では、サファイア基板１０１上に、ＡｌＧａＮバッファ層１０２、ｎ型ＧａＮコンタクト層１０３、ｎ型ＡｌＧａＮからなるｎ型クラッド層１０４、ｎ型ＧａＮガイド層１２４、活性層１０５、および、ｐ型ＧａＮガイド層１０６が順次形成されている。ｐ型ＧａＮガイド層１０６上には、ｐ型ＡｌＧａＮからなるｐ型クラッド層１０７が形成されている。ｐ型クラッド層１０７は、凸状の上面を有し、ｐ型クラッド層１０７の凸状部分上には、ｐ型ＧａＮコンタクト層１０８が形成されている。このｐ型クラッド層１０７の凸状部分およびｐ型ＧａＮコンタクト層１０８によって、リッジ部（うね状の突出部）が構成されている。ｐ型クラッド層１０７上およびｐ型ＧａＮコンタクト層１０８の上面の一部上には、ＳｉＯ２膜からなる絶縁膜１０９が形成されている。この絶縁膜１０９には、ｐ型ＧａＮコンタクト層１０８の上面の一部を露出させるストライプ状の開口部１０９ａが設けられている。そして、その開口部１０９ａを介してｐ型ＧａＮコンタクト層１０８の上面の一部に接触するように、ｐ型電極１１５が形成されている。ＳｉＯ２膜からなる絶縁膜１０９およびｐ型電極１１５上には、絶縁膜１０９およびｐ型電極１１５を覆うように、パッド電極１１６ａが形成されている。
【０００４】
また、絶縁膜１０９からｎ型ＧａＮコンタクト層１０３までの一部領域が除去されており、そのｎ型ＧａＮコンタクト層１０３の露出した表面に、ｎ型電極１１２が形成されている。さらに、このｎ型電極１１２上にもパッド電極１１６ｂが形成されている。
【０００５】
上記のような構造を有する従来の半導体発光素子の電流経路としては、パッド電極１１６ａから、ｐ型電極１１５、リッジ部を構成するｐ型ＧａＮコンタクト層１０８およびｐ型クラッド層１０７を経て、ｐ型ＧａＮガイド層１０６、活性層１０５、ｎ型ＧａＮガイド層１２４、ｎ型クラッド層１０４、ｎ型ＧａＮコンタクト層１０３、ｎ型電極１１２、パッド電極１１６ｂへと電流が流れる。これにより、リッジ部下方に位置する活性層１０５の領域において、レーザ光を発生させることができる。
【０００６】
図２０〜図２５は、図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。次に、図１９〜図２５を参照して、従来の半導体発光素子の製造プロセスについて説明する。
【０００７】
まず、図２０に示すように、サファイア基板１０１上に、ＡｌＧａＮバッファ層１０２、ｎ型ＧａＮコンタクト層１０３、ｎ型ＡｌＧａＮからなるｎ型クラッド層１０４、ｎ型ＧａＮガイド層１２４、活性層１０５、ｐ型ＧａＮガイド層１０６、ｐ型ＡｌＧａＮからなるｐ型クラッド層１０７およびｐ型ＧａＮコンタクト層１０８を連続的に成長させる。その後、ｐ型ＧａＮコンタクト層１０８上の所定領域にストライプ状のレジスト１１０を形成する。
【０００８】
次に、図２１に示すように、レジスト１１０をマスクとして、ｐ型ＧａＮコンタクト層１０８およびｐ型クラッド層１０７をドライエッチングすることにより、ストライプ状のリッジ部を形成する。
【０００９】
ｐ型ＧａＮコンタクト層１０８上のレジスト１１０を除去した後、図２２に示すように、ｐ型ＧａＮコンタクト層１０８およびｐ型クラッド層１０７を覆うように、ＳｉＯ２からなる絶縁膜１０９を堆積する。そして、絶縁膜１０９上の所定領域に、レジスト１１３を形成する。
【００１０】
そして、レジスト１１３をマスクとしてウェットエッチングすることにより、絶縁膜１０９に、図２３に示されるようなストライプ状の開口部１０９ａを形成する。レジスト１１３を除去した後、絶縁膜１０９上のｐ型電極１１５が形成される領域以外の領域に、レジスト１１４を形成する。このレジスト１１４を形成した状態で、開口部１０９ａによって露出されたｐ型ＧａＮコンタクト層１０８の表面を洗浄する。
【００１１】
次に、図２４に示すように、ｐ型電極１１５をレジスト１１３上、絶縁膜１０９上、および、開口部１０９ａ内に露出したｐ型ＧａＮコンタクト層１０８上に堆積する。
【００１２】
この後、レジスト１１３を除去することにより、図２５に示されるような、パターニングされたｐ型電極１１５を形成する。このようなリフトオフ法を用いて、開口部１０９ａを介してｐ型ＧａＮコンタクト層１０８に電気的に接続するｐ型電極１１５が形成される。
【００１３】
最後に、図１９に示したように、絶縁膜１０９からｎ型ＧａＮコンタクト層１０３までの領域の一部をエッチングにより除去した後、露出されたｎ型ＧａＮコンタクト層１０３の表面上に、ｎ型電極１１２を形成する。そして、ｐ型電極１１５上およびｎ型電極１１２上に、パッド電極１１６ａおよび１１６ｂを形成する。
【００１４】
このようにして、図１９に示した従来の半導体発光素子が完成される。
【００１５】
【発明が解決しようとする課題】
しかしながら、図１９に示した従来の半導体発光素子の構造では、絶縁膜１０９の開口部１０９ａは、リッジ部（ｐ型ＧａＮコンタクト層１０８）の上面上の一部分のみを露出するように形成されている。このため、ｐ型ＧａＮコンタクト層１０８とｐ型電極１１５とは、ｐ型ＧａＮコンタクト層１０８上面の一部上でのみ接触している。その結果、従来では、ｐ型ＧａＮコンタクト層１０８とｐ型電極１１５とのコンタクト面積が小さくなるので、コンタクト抵抗が大きくなるという問題点があった。
【００１６】
また、図１９に示した従来の半導体発光素子の構造では、発熱源である活性層１０５からの放熱は、ｐ型ＧａＮガイド層１０６、ｐ型クラッド層１０７、ｐ型ＧａＮコンタクト層１０８、ｐ型電極１１５およびパッド電極１１６ａを介して行われる。この場合、従来では、上記のように、ｐ型ＧａＮコンタクト層１０８とｐ型電極１１５とのコンタクト面積が小さいため、発熱源である活性層１０５からの放熱を十分に行うことは困難であった。
【００１７】
また、従来の半導体発光素子の製造プロセスでは、上記のように、絶縁膜１０９に開口部１０９ａを形成した後、リフトオフ法を用いてｐ型電極１１５を形成していた。この場合、絶縁膜１０９に開口部１０９ａを形成した後、絶縁膜１０９上にレジスト１１４を形成した状態で、開口部１０９ａ内に露出したｐ型ＧａＮコンタクト層１０８の表面を洗浄する必要がある。この状態で硫酸およびフッ酸などの洗浄力の強い薬品を用いて、ｐ型ＧａＮコンタクト層１０８の表面を洗浄すると、ＳｉＯ２からなる絶縁膜１０９またはレジスト１１４が損傷するという不都合が生じる。このため、従来では、ｐ型ＧａＮコンタクト層１０８の表面は、洗浄力の弱い薬品を用いて洗浄する必要があった。したがって、従来では、ｐ型ＧａＮコンタクト層１０８の表面の酸化膜や汚染物を十分に洗浄することは困難であった。その結果、ｐ型ＧａＮコンタクト層１０８の表面の酸化や汚染に起因して、ｐ型電極１１５とｐ型ＧａＮコンタクト層１０８とのコンタクト特性が悪化するので、良好なオーミックコンタクトを得るのが困難であるという問題点があった。
【００１８】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の一つの目的は、コンタクト抵抗を低減することが可能な半導体発光素子およびその製造方法を提供することである。
【００１９】
この発明のもう一つの目的は、上記の半導体発光素子およびその製造方法において、活性層からの放熱性を向上させることである。
【００２０】
この発明のさらにもう一つの目的は、上記の半導体発光素子およびその製造方法において、良好なオーミックコンタクトを得ることである。
【００２１】
【課題を解決するための手段】
この発明の一の局面による半導体発光素子は、活性層と、活性層上に形成された凸状部を有するクラッド層と、クラッド層の凸状部上に形成されたコンタクト層とを含み、クラ ッド層の凸状部およびコンタクト層によりリッジ部が構成される半導体層と、半導体層を覆うように形成されるとともに、リッジ部の少なくとも上面の全域を露出させる開口部を有する絶縁膜と、リッジ部のコンタクト層の上面のみに接触するように形成された電極層と、電極層の上面および側面を覆うように形成されるパッド電極とを備え、電極層は、コンタクト層の上面に接触するとともに、Ｐｔ、ＰｄおよびＡｕからなるグループより選択される少なくとも１つのオーミック電極材料からなる下層と、ＮｉおよびＴｉからなるグループより選択される少なくとも１つの耐エッチング性を有する材料からなるとともに、下層のエッチング時のマスクとなる上層とを含む。
【００２２】
この発明の他の局面による半導体発光素子の製造方法は、活性層を有する半導体層上に、Ｐｔ、ＰｄおよびＡｕからなるグループより選択される少なくとも１つのオーミック電極材料からなる電極層の下層を形成した後、電極層の下層上に、ストライプ状で、かつ、ＮｉおよびＴｉからなるグループより選択される少なくとも１つの耐エッチング性を有する材料からなる電極層の上層を形成する工程と、電極層の上層をマスクとして、電極層の下層をエッチングすることによって、ストライプ状の電極層の下層を形成する工程と、電極層の上層および下層をエッチングマスクとして、半導体層をエッチングすることによって、半導体層にリッジ部を形成する工程と、半導体層および電極層を覆うように絶縁膜を形成した後、絶縁膜上に表面が平坦化されたレジストを形成する工程と、レジストおよび絶縁膜をエッチングすることによって、絶縁膜に、電極層を露出させる開口部を形成する工程と、電極層の上層および下層を覆うように、パッド電極を形成する工程とを備えている。
【００２４】
【発明の実施形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２５】
（第１参考例）
図１は、本発明の第１参考例による半導体発光素子の構造を示した断面図である。
【００２６】
まず、図１を参照して、第１参考例による半導体発光素子の構造について説明する。この第１参考例では、サファイア基板１上に、ＡｌＧａＮバッファ層２、ｎ型ＧａＮコンタクト層３、ｎ型ＡｌＧａＮからなるｎ型クラッド層４、ｎ型ＧａＮガイド層１４、活性層５、および、ｐ型ＧａＮガイド層６が順次形成されている。ｐ型ＧａＮガイド層６上には、凸状の上面を有するｐ型ＡｌＧａＮからなるｐ型クラッド層７が形成されている。ｐ型クラッド層７の凸状部分上には、ｐ型ＧａＮコンタクト層８が形成されている。このｐ型クラッド層７の凸状部分およびｐ型ＧａＮコンタクト層８によって、リッジ部が構成されている。
【００２７】
ここで、第１参考例では、リッジ部を構成するｐ型クラッド層７およびｐ型ＧａＮコンタクト層８の側面と、リッジ部以外のｐ型クラッド層７の上面とを覆うように、約２００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜９が形成されている。この絶縁膜９は、ｐ型ＧａＮコンタクト層８の上面の全域を露出させる開口部９ａを有するように形成されている。
【００２８】
また、第１参考例では、ｐ型ＧａＮコンタクト層８上には、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、約５００ｎｍの厚みを有するｐ型電極１０が形成されている。このｐ型電極１０は、リッジ部の側面には接触せずに、リッジ部のｐ型ＧａＮコンタクト層８の上面のみに接触するように形成されている。また、ｐ型電極１０は、オーミック電極材料であるニッケル（Ｎｉ）からなるとともに、リッジ部とのオーミックコンタクトをとるために設けられている。なお、ｐ型電極１０は、本発明の「電極層」の一例である。
【００２９】
ｐ型電極１０の上面および側面と、絶縁膜９の上面および側面とを覆うように、パッド電極１１ａが形成されている。このパッド電極１１ａは、約１００ｎｍの厚みを有するチタン（Ｔｉ）、約１００ｎｍの厚みを有する白金（Ｐｔ）および約３００ｎｍの厚みを有する金（Ａｕ）が積層された構造を有する。従って、パッド電極１１ａは、約５００ｎｍの厚みを有する。このパッド電極１１ａは、外部からｐ型電極１０に電気を供給するために設けられている。
【００３０】
また、絶縁膜９からｎ型ＧａＮコンタクト層３までの一部領域が除去されており、そのｎ型ＧａＮコンタクト層３の露出した表面上に、ｎ型電極１２が形成されている。さらに、このｎ型電極１２上にもパッド電極１１ｂが形成されている。このパッド電極１１ｂは、外部からｎ型電極１２に電気を供給するために設けられている。
【００３１】
上記のような構造を有する第１参考例の半導体発光素子の電流経路としては、パッド電極１１ａから、ｐ型電極１０、リッジ部を構成するｐ型ＧａＮコンタクト層８およびｐ型クラッド層７を経て、ｐ型ＧａＮガイド層６、活性層５、ｎ型ＧａＮガイド層１４、ｎ型クラッド層４、ｎ型ＧａＮコンタクト層３、ｎ型電極１２、パッド電極１１ｂへと電流が流れる。これにより、リッジ部の下方に位置する活性層５の領域において、レーザ光を発生させることができる。
【００３２】
また、上記した第１参考例の半導体発光素子において、発熱源である活性層５からの放熱は、ｐ型ＧａＮガイド層６、ｐ型クラッド層７、ｐ型ＧａＮコンタクト層８、ｐ型電極１０およびパッド電極１１ａを介して行われる。
【００３３】
第１参考例では、上記のように、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極１０を形成することによって、従来のｐ型ＧａＮコンタクト層１０８（図１９参照）の上面の一部上のみに接触するｐ型電極１１５を形成する場合に比べて、ｐ型ＧａＮコンタクト層８とｐ型電極１０とのコンタクト面積を大きくすることができる。その結果、コンタクト抵抗を低減することができる。
【００３４】
また、第１参考例では、上記のように、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するようにｐ型電極１０を形成するとともに、ｐ型電極１０の上面および側面の絶縁膜９を除去することにより、パッド電極１１ａをｐ型電極１０の上面および側面を覆うように形成する。これによって、ｐ型ＧａＮコンタクト層８とｐ型電極１０とのコンタクト面積を大きくすることができるとともに、ｐ型電極１０とパッド電極１１ａとの接触面積を大きくすることができる。それによって、リッジ部からｐ型電極１０への放熱、および、ｐ型電極１０からパッド電極１１ａへの放熱を良好に行うことができる。その結果、発熱源である活性層５からの放熱性を向上させることができる。
【００３５】
図２〜図６は、図１に示した第１参考例による半導体発光素子の製造プロセスを説明するための断面図である。次に、図１〜図６を参照して、第１参考例の半導体発光素子の製造プロセスについて説明する。
【００３６】
まず、図２に示すように、サファイア基板１上に、ＭＯＣＶＤ法（有機金属気相成長法）などの結晶成長法を用いて、ＡｌＧａＮバッファ層２、ｎ型ＧａＮコンタクト層３、ｎ型ＡｌＧａＮからなるｎ型クラッド層４、ｎ型ＧａＮガイド層１４、活性層５、ｐ型ＧａＮからなるｐ型ＧａＮガイド層６、ｐ型ＡｌＧａＮからなるｐ型クラッド層７、および、ｐ型ＧａＮコンタクト層８を順次連続的に形成する。
【００３７】
次に、ｐ型ＧａＮコンタクト層８の上面を、硫酸と過酸化水素水との混合液で洗浄した後、さらに、希釈フッ酸溶液で洗浄する。そして、その洗浄したｐ型ＧａＮコンタクト層８上に、オーミック電極材料であるとともに、耐エッチング性を有するＮｉ層（図示せず）を約５００ｎｍの厚みで堆積させる。そのＮｉ層上にレジストパターン（図示せず）を形成し、これをマスクとしてリン酸系のエッチング液を用いてウェットエッチングすることにより、図２に示されるような、幅約２μｍのストライプ状のＮｉからなるｐ型電極１０を形成する。この後、レジストを除去する。
【００３８】
次に、図３に示すように、ｐ型電極１０をマスクとして、ｐ型ＧａＮコンタクト層８およびｐ型クラッド層７を２００ｎｍ〜６００ｎｍの厚み分だけドライエッチングする。これにより、ｐ型クラッド層７の凸状部分とｐ型ＧａＮコンタクト層８とからなるリッジ部が形成される。
【００３９】
次に、図４に示すように、プラズマＣＶＤ法などを用いて、ｐ型クラッド層７、ｐ型ＧａＮコンタクト層８およびｐ型電極１０を覆うように、ＳｉＯ２からなる絶縁膜９を約２００ｎｍの厚みで形成する。そして、絶縁膜９上に、絶縁膜９の全体を埋め込むように、平坦化レジスト１３を塗布する。
【００４０】
この後、図５に示すように、ＣＦ４系のエッチングガスを用いるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によって、平坦化レジスト１３および絶縁膜９を、絶縁膜９の上面がｐ型電極１０の底面高さに到達するまで除去する。このようにして、絶縁膜９に、ｐ型電極１０の上面および側面を露出させる開口部９ａが自己整合的に形成される。この後、平坦化レジスト１３を除去することによって、図６に示されるような構造となる。
【００４１】
最後に、図１に示したように、絶縁膜９からｎ型ＧａＮコンタクト層３に至るまでの一部の領域をエッチングにより除去することによって、ｎ型ＧａＮコンタクト層３の表面の一部を露出させる。そのｎ型ＧａＮコンタクト層３の露出した表面上に、ｎ型電極１２を形成する。そして、絶縁膜９上およびｐ型電極１０上と、ｎ型電極１２上とに、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）法を用いて、パッド電極１１ａおよび１１ｂを形成する。このパッド電極１１ａおよび１１ｂは、約１００ｎｍの厚みを有するＴｉ、約１００ｎｍの厚みを有するＰｔおよび約３００ｎｍの厚みを有するＡｕからなる積層構造を有するように形成する。
【００４２】
このようにして、図１に示した第１参考例による半導体発光素子が完成される。
【００４３】
第１参考例の製造プロセスでは、上記のように、ｐ型電極材料であるとともに、耐エッチング性を有するＮｉをマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングしてリッジ部を形成することによって、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極１０を形成することができる。それによって、従来のｐ型ＧａＮコンタクト層１０８（図１９参照）の上面の一部上のみに接触するｐ型電極１１５を形成する場合に比べて、ｐ型ＧａＮコンタクト層８とｐ型電極１０とのコンタクト面積を大きくすることができる。その結果、コンタクト抵抗を低減することが可能な半導体発光素子を容易に形成することができる。
【００４４】
また、第１参考例の製造プロセスでは、上記のように、ｐ型電極材料であるとともに、耐エッチング性を有するＮｉを、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングするためのエッチングマスクとして用いた後に、そのままｐ型電極１０として用いることができるので、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するｐ型電極１０を簡単な製造プロセスで形成することができる。
【００４５】
また、第１参考例の製造プロセスでは、上記のように、硫酸と過酸化水素との混合液および希釈フッ酸溶液を用いて十分に洗浄したｐ型ＧａＮコンタクト層８の上面上に、ｐ型電極１０の材料であるＮｉからなるエッチングマスクを形成した後は、ｐ型ＧａＮコンタクト層８の上面が露出することがない。それによって、後の工程において、絶縁膜９に開口部９ａを形成する場合にも、洗浄したｐ型ＧａＮコンタクト層８の表面が酸化されたり、汚染されたりすることがない。これにより、ｐ型ＧａＮコンタクト層８の表面の酸化や汚染に起因してｐ型ＧａＮコンタクト層８とｐ型電極１０とのコンタクト特性が悪化するのを有効に防止することができる。その結果、ｐ型ＧａＮコンタクト層８とｐ型電極１０との良好なオーミックコンタクトを得ることが可能な半導体発光素子を容易に形成することができる。
【００４６】
また、第１参考例の製造プロセスでは、ｐ型電極材料であるＮｉをマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をドライエッチングしてリッジ部を形成することによって、ｐ型電極１０をリッジ部の上面上に自己整合的に形成することができる。
【００４７】
また、第１参考例の製造プロセスでは、上記のように、ｐ型電極１０を約５００ｎｍの大きい厚みで形成することによって、ｐ型電極１０の上面の高さが高くなる。これにより、ｐ型電極１０を覆う平坦化レジスト１３を形成した場合に、リッジ部以外の領域上に形成された平坦化レジスト１３の厚みを厚く形成することができる。それにより、リッジ部以外の領域上に位置する平坦化レジスト１３の厚みが薄い場合のように、エッチングによってリッジ部以外の領域上に位置する平坦化レジスト１３が除去されて、リッジ部以外の領域上に位置する絶縁膜９が除去されるという不都合を防止することができる。つまり、第１参考例の製造プロセスでは、ｐ型電極１０の厚みを大きくすることによって、平坦化レジスト１３を用いる絶縁膜開口プロセスを容易に行うことができる。
【００４８】
（第２参考例）
図７は、本発明の第２参考例による半導体発光素子を示した断面図である。
【００４９】
図７を参照して、第２参考例による半導体発光素子の構造について説明する。この第２参考例では、図１に示した第１参考例の半導体発光素子と同様に、リッジ部を構成するｐ型クラッド層７およびｐ型ＧａＮコンタクト層８の側面と、リッジ部以外のｐ型クラッド層７の上面とを覆うように、約２００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜９が形成されている。この絶縁膜９は、ｐ型ＧａＮコンタクト層８の上面の全域を露出させる開口部９ａを有するように形成されている。
【００５０】
また、第２参考例では、図１に示した第１参考例の約５００ｎｍの厚みを有するＮｉからなるｐ型電極１０の代わりに、約２０ｎｍの厚みを有するＰｄおよび約５０ｎｍの厚みを有するＡｕの積層膜からなるｐ型電極２０を用いる。このｐ型電極２０は、第１参考例と同様、リッジ部の側面には接触せずに、リッジ部のｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように形成されている。また、オーミック電極材料であるＰｄは、ｐ型ＧａＮコンタクト層８に対して低いコンタクト抵抗率を示し、Ａｕは、第１参考例のＮｉに比べて低抵抗率であるとともに、高い熱伝導率を有する。なお、ｐ型電極２０は、本発明の「電極層」の一例である。この第２参考例のその他の構造は、図１に示した第１参考例の構造とほぼ同様である。
【００５１】
この第２参考例では、第１参考例と異なり、ｐ型電極２０を、Ｎｉに比べて低コンタクト抵抗のオーミック電極材料であるＰｄ、および、低抵抗率で高い熱伝導率を有するＡｕを用いて形成することによって、第１参考例に比べてさらにコンタクト抵抗を低減することができるとともに、活性層５からの放熱性を向上させることができる。
【００５２】
また、第２参考例では、上記第１参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するようにｐ型電極２０を形成するとともに、パッド電極１１ａをｐ型電極２０の上面および側面を覆うように形成することによって、ｐ型ＧａＮコンタクト層８とｐ型電極２０とのコンタクト面積を大きくすることができるとともに、ｐ型電極２０とパッド電極１１ａとの接触面積を大きくすることができる。それによって、第１参考例と同様、リッジ部からｐ型電極２０への放熱、および、ｐ型電極２０からパッド電極１１ａへの放熱を良好に行うことができる。その結果、発熱源である活性層５からの放熱性を向上させることができる。
【００５３】
また、第２参考例では、上記第１参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極２０を形成することによって、従来のｐ型ＧａＮコンタクト層１０８（図１９参照）の上面の一部上のみに接触するｐ型電極１１５を形成する場合に比べて、ｐ型ＧａＮコンタクト層８とｐ型電極２０とのコンタクト面積を大きくすることができる。その結果、コンタクト抵抗を低減することができる。
【００５４】
図８〜図１２は、図７に示した第２参考例の半導体発光素子の製造プロセスを説明するための断面図である。以下、図７〜図１２を参照して、第２参考例の半導体発光素子の製造プロセスについて説明する。
【００５５】
まず、図８に示すように、サファイア基板１上に、ＭＯＣＶＤ法（有機金属気相成長法）などの結晶成長法を用いて、ＡｌＧａＮバッファ層２、ｎ型ＧａＮコンタクト層３、ｎ型ＡｌＧａＮからなるｎ型クラッド層４、ｎ型ＧａＮガイド層１４、活性層５、ｐ型ＧａＮからなるｐ型ＧａＮガイド層６、ｐ型ＡｌＧａＮからなるｐ型クラッド層７、および、ｐ型ＧａＮコンタクト層８を順次連続的に形成する。
【００５６】
次に、ｐ型ＧａＮコンタクト層８の上面を、硫酸と過酸化水素水との混合液で洗浄した後、さらに、希釈フッ酸溶液で洗浄する。そして、その洗浄したｐ型ＧａＮコンタクト層８上の全面に、ＰｄおよびＡｕの積層膜（図示せず）を形成する。このＰｄおよびＡｕの積層膜は、Ｐｄを約２０ｎｍの厚みで堆積した後、Ａｕを約５０ｎｍの厚みで堆積することによって形成する。このＰｄおよびＡｕの積層膜の所定領域上に、レジスト２１を形成し、このレジスト２１をマスクとして、ＣＦ４系のエッチングガスを用いるＲＩＥ法によって、ＰｄおよびＡｕの積層膜をエッチングする。それによって、幅約２μｍのストライプ状のＰｄおよびＡｕの積層膜からなるｐ型電極２０を形成する。
【００５７】
次に、図９に示すように、レジスト２１およびｐ型電極２０からなるエッチングマスク層をマスクとして、ｐ型ＧａＮコンタクト層８およびｐ型クラッド層７を２００ｎｍ〜６００ｎｍの厚み分だけドライエッチングする。これにより、ｐ型クラッド層７の凸状部分とｐ型ＧａＮコンタクト層８とからなるリッジ部が形成される。
【００５８】
次に、図１０に示すように、ＥＢ法などを用いて、ｐ型クラッド層７、ｐ型ＧａＮコンタクト層８、ｐ型電極２０およびレジスト２１を覆うように、ＳｉＯ２からなる絶縁膜９を約２００ｎｍの厚みで形成する。そして、絶縁膜９上に、絶縁膜９の全体を埋め込むように平坦化レジスト１３を塗布する。
【００５９】
この後、図１１に示すように、ＣＦ４系のエッチングガスを用いるＲＩＥ法によって、平坦化レジスト１３および絶縁膜９を、絶縁膜９の上面がｐ型電極２０の底面高さに到達するまで除去する。このようにして、絶縁膜９に、ｐ型電極２０の側面を露出させる開口部９ａが自己整合的に形成される。この後、平坦化レジスト１３およびレジスト２１を除去する。これにより、図１２に示すように、ｐ型電極２０の上面が露出される。
【００６０】
最後に、図７に示したように、絶縁膜９からｎ型ＧａＮコンタクト層３に至るまでの一部の領域をエッチングにより除去することによって、ｎ型ＧａＮコンタクト層３の表面の一部を露出させる。そのｎ型ＧａＮコンタクト層３の露出した表面上に、ｎ型電極１２を形成する。そして、絶縁膜９上およびｐ型電極２０を覆うとともに、ｎ型電極１２上に、ＥＢ法を用いて、パッド電極１１ａおよび１１ｂを形成する。このパッド電極１１ａおよび１１ｂは、約１００ｎｍの厚みを有するＴｉ、約１００ｎｍの厚みを有するＰｔおよび約３００ｎｍの厚みを有するＡｕからなる積層構造を有するように形成する。
【００６１】
このようにして、図７に示した第２参考例による半導体発光素子が完成される。
【００６２】
上記した第２参考例の製造プロセスでは、第１参考例と異なり、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングする際のエッチングマスクとして、レジスト２１およびｐ型電極２０からなるエッチングマスク層を用いる。このようなエッチングマスク層をマスクとしてエッチングした後に、エッチングマスク層の上層のレジスト２１を除去することによって、下層のＰｄおよびＡｕからなるｐ型電極２０を容易に形成することができる。また、この第２参考例の製造プロセスでは、エッチングマスク層の下層（ｐ型電極２０）に耐エッチング性を持たせる必要がないので、下層（ｐ型電極２０）を構成するオーミック電極材料を選択する際に、電極特性のみを考慮して選択することができる。その結果、電極特性に優れたｐ型電極２０を形成することができる。
【００６３】
また、第２参考例の製造プロセスでは、上記のように、レジスト２１およびｐ型電極２０からなるエッチングマスク層をマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングしてリッジ部を形成することによって、第１参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極２０を形成することができる。それによって、従来のｐ型ＧａＮコンタクト層１０８（図１９参照）の上面の一部上のみに接触するｐ型電極１１５を形成する場合に比べて、ｐ型ＧａＮコンタクト層８とｐ型電極２０とのコンタクト面積を大きくすることができる。その結果、コンタクト抵抗を低減することが可能な半導体発光素子を容易に形成することができる。
【００６４】
また、第２参考例の製造プロセスでは、上記のように、硫酸と過酸化水素との混合液および希釈フッ酸溶液を用いて十分に洗浄したｐ型ＧａＮコンタクト層８の上面上に、ｐ型電極２０の材料であるＰｄおよびＡｕからなる積層膜を形成した後は、ｐ型ＧａＮコンタクト層８の上面が露出することがない。それによって、第１参考例と同様、後の工程において、絶縁膜９に開口部９ａを形成する場合にも、洗浄したｐ型ＧａＮコンタクト層８の表面が酸化されたり、汚染されたりすることがない。その結果、ｐ型ＧａＮコンタクト層８とｐ型電極２０との良好なオーミックコンタクトを得ることが可能な半導体発光素子を容易に形成することができる。
【００６５】
また、第２参考例の製造プロセスでは、レジスト２１およびｐ型電極２０からなるエッチングマスク層をマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングしてリッジ部を形成することによって、第１参考例と同様、ｐ型電極２０をリッジ部の上面上に自己整合的に形成することができる。
【００６６】
（一実施形態）
図１３は、本発明の一実施形態による半導体発光素子を示した断面図である。
【００６７】
図１３を参照して、一実施形態による半導体発光素子の構造について説明する。本実施形態では、第１および第２参考例の半導体発光素子と同様に、リッジ部を構成するｐ型クラッド層７およびｐ型ＧａＮコンタクト層８の側面と、リッジ部以外のｐ型クラッド層７の上面とを覆うように、約２００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜９が形成されている。この絶縁膜９は、ｐ型ＧａＮコンタクト層８の上面の全域を露出させる開口部９ａを有するように形成されている。
【００６８】
また、本実施形態では、ＰｄおよびＡｕからなるｐ型電極２０の上面のほぼ全面に、約５００ｎｍの厚みを有するＮｉからなるｐ型電極３０が形成されている。このｐ型電極２０および３０によって、ｐ型電極層３１が構成されている。つまり、本実施形態では、第２参考例のＰｄおよびＡｕからなるｐ型電極上に、第１参考例のＮｉからなるｐ型電極を形成した構造を有する。なお、ｐ型電極層３１は、本発明の「電極層」の一例である。本実施形態のその他の構造は、図１に示した第１参考例および図７に示した第２参考例の構造とほぼ同様である。
【００６９】
本実施形態では、第１および第２参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極層３１を形成することによって、従来のｐ型ＧａＮコンタクト層１０８（図１９参照）の上面の一部上のみに接触するｐ型電極１１５を形成する場合に比べて、ｐ型ＧａＮコンタクト層８とｐ型電極層３１とのコンタクト面積を大きくすることができる。その結果、コンタクト抵抗を低減することができる。
【００７０】
また、本実施形態では、第１および第２参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するようにｐ型電極層３１を形成するとともに、パッド電極１１ａをｐ型電極層３１の上面および側面を覆うように形成することによって、ｐ型ＧａＮコンタクト層８とｐ型電極層３１とのコンタクト面積を大きくすることができるとともに、ｐ型電極層３１とパッド電極１１ａとの接触面積を大きくすることができる。それによって、第１および第２参考例と同様、リッジ部からｐ型電極層３１への放熱、および、ｐ型電極層３１からパッド電極１１ａへの放熱を良好に行うことができる。その結果、発熱源である活性層５からの放熱性を向上させることができる。
【００７１】
図１４〜図１８は、図１３に示した一実施形態の半導体発光素子の製造プロセスを説明するための断面図である。以下、図１３〜図１８を参照して、本実施形態の半導体発光素子の製造プロセスについて説明する。
【００７２】
まず、図１４に示すように、サファイア基板１上に、ＡｌＧａＮバッファ層２、ｎ型ＧａＮコンタクト層３、ｎ型ＡｌＧａＮからなるｎ型クラッド層４、ｎ型ＧａＮガイド層１４、活性層５、ｐ型ＧａＮからなるｐ型ＧａＮガイド層６、ｐ型ＡｌＧａＮからなるｐ型クラッド層７、および、ｐ型ＧａＮコンタクト層８を順次連続的に形成する。
【００７３】
次に、ｐ型ＧａＮコンタクト層８の上面を、硫酸と過酸化水素水との混合液で洗浄した後、さらに、希釈フッ酸溶液で洗浄する。そして、その洗浄したｐ型ＧａＮコンタクト層８上の全面に、ＰｄおよびＡｕの積層膜（図示せず）を形成する。このＰｄおよびＡｕの積層膜は、Ｐｄを約２０ｎｍの厚みで堆積した後、Ａｕを約５０ｎｍの厚みで堆積することによって形成する。このＰｄおよびＡｕの積層膜上に、Ｎｉ層（図示せず）を約５００ｎｍの厚みで堆積する。このＮｉ層上の所定領域にレジスト（図示せず）を形成し、これをマスクとしてリン酸系のエッチング液を用いてウェットエッチングすることにより、幅約２μｍのストライプ状のＮｉからなるｐ型電極３０を形成する。この後、レジストを除去する。
【００７４】
Ｎｉからなるｐ型電極３０をマスクとして、ＣＦ４系のエッチングガスを用いるＲＩＥ法によって、ＰｄおよびＡｕの積層膜をエッチングする。それによって、幅約２μｍのストライプ状のＰｄおよびＡｕの積層膜からなるｐ型電極２０を形成する。このようにして、図１４に示すような、ｐ型電極２０および３０からなるｐ型電極層３１を形成する。
【００７５】
次に、図１５に示すように、ｐ型電極層３１からなるエッチングマスク層をマスクとして、ｐ型ＧａＮコンタクト層８およびｐ型クラッド層７を２００ｎｍ〜６００ｎｍの厚み分だけエッチングする。これにより、ｐ型クラッド層７の凸状部分とｐ型ＧａＮコンタクト層８とからなるリッジ部が形成される。
【００７６】
次に、図１６に示すように、Ｎｉからなるｐ型電極３０を残したまま、プラズマＣＶＤ法などを用いて、ｐ型クラッド層７、ｐ型ＧａＮコンタクト層８およびｐ型電極層３１を覆うように、ＳｉＯ２からなる絶縁膜９を約２００ｎｍの厚みで形成する。そして、絶縁膜９上に、絶縁膜９全体を埋め込むように平坦化レジスト１３を塗布する。
【００７７】
この後、図１７に示すように、ＣＦ４系のエッチングガスを用いるＲＩＥ法によって、平坦化レジスト１３および絶縁膜９を、絶縁膜９の上面がｐ型電極２０の底面高さに到達するまで除去する。このようにして、絶縁膜９に、ｐ型電極層３１の上面および側面を露出させる開口部９ａが自己整合的に形成される。この後、平坦化レジスト１３を除去することによって、図１８に示されるような構造となる。
【００７８】
最後に、図１３に示したように、絶縁膜９からｎ型ＧａＮコンタクト層３に至るまでの一部の領域をエッチングにより除去することによって、ｎ型ＧａＮコンタクト層３の表面の一部を露出させる。そのｎ型ＧａＮコンタクト層３の露出した表面上に、ｎ型電極１２を形成する。そして、絶縁膜９上およびｐ型電極層３１を覆うとともに、ｎ型電極１２上に、ＥＢ法を用いて、パッド電極１１ａおよび１１ｂを形成する。このパッド電極１１ａおよび１１ｂは、約１００ｎｍの厚みを有するＴｉ、約１００ｎｍの厚みを有するＰｔおよび約３００ｎｍの厚みを有するＡｕからなる積層構造を有するように形成する。
【００７９】
このようにして、図１３に示した一実施形態による半導体発光素子が完成される。
【００８０】
上記した一実施形態の製造プロセスでは、第２参考例と異なり、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングする際のエッチングマスク層の上層を、オーミック電極材料であるＮｉからなるｐ型電極３０を用いて形成する。それによって、ｐ型電極層３１をエッチングマスク層としてエッチングした後に、エッチングマスク層の上層のｐ型電極３０を除去する必要がない。それによって、エッチングマスク層の上層を除去する工程が不要となる。その結果、製造プロセスを簡略化することができる。
【００８１】
また、本実施形態の製造プロセスでは、上記のように、ｐ型電極層３１からなるエッチングマスク層をマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングしてリッジ部を形成することによって、第１および第２参考例と同様、ｐ型ＧａＮコンタクト層８の上面のほぼ全面に接触するように、ｐ型電極層３１を形成することができる。その結果、コンタクト抵抗を低減することが可能な半導体発光素子を容易に形成することができる。
【００８２】
また、本実施形態の製造プロセスでは、上記したように、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングする際に、ｐ型電極２０および３０からなるｐ型電極層３１をエッチングマスク層として用いる。このように、耐エッチング性を有するｐ型電極３０を、エッチングマスク層の上層として用いることによって、下層のｐ型電極２０に耐エッチング性を持たせる必要がない。それによって、第２参考例と同様、下層を構成するオーミック電極材料を選択する際に、電極特性のみを考慮して選択することができる。その結果、電極特性に優れたｐ型電極２０を形成することができる。
【００８３】
また、本実施形態の製造プロセスでは、第１および第２参考例と同様、硫酸と過酸化水素との混合液および希釈フッ酸溶液を用いて十分に洗浄したｐ型ＧａＮコンタクト層８の上面上に、ｐ型電極２０の材料であるＰｄおよびＡｕからなる積層膜を形成した後は、ｐ型ＧａＮコンタクト層８の上面が露出することがない。その結果、第１および第２参考例と同様、ｐ型ＧａＮコンタクト層８とｐ型電極２０との良好なオーミックコンタクトを得ることが可能な半導体発光素子を容易に形成することができる。
【００８４】
また、本実施形態の製造プロセスでは、ｐ型電極層３１からなるエッチングマスク層をマスクとして、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングしてリッジ部を形成することによって、第１および第２参考例と同様、ｐ型電極層３１をリッジ部の上面上に自己整合的に形成することができる。
【００８５】
また、本実施形態の製造プロセスでは、ｐ型電極３０を約５００ｎｍの大きい厚みで形成することによって、ｐ型電極３０の上面の高さが高くなる。これにより、ｐ型電極層３１を覆う平坦化レジスト１３を形成した場合に、リッジ部以外の領域上に形成された平坦化レジスト１３の厚みを厚く形成することができる。それにより、リッジ部以外の領域上に位置する平坦化レジスト１３の厚みが薄い場合のように、エッチングによってリッジ部以外の領域上に位置する平坦化レジスト１３が除去されて、リッジ部以外の領域上に位置する絶縁膜９が除去されるという不都合を防止することができる。つまり、本実施形態の製造プロセスでは、ｐ型電極３０の厚みを大きくすることによって、平坦化レジスト１３を用いる絶縁膜開口プロセスを容易に行うことができる。
【００８６】
なお、今回開示された実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００８７】
たとえば、上記第１および第２参考例ならびに一実施形態では、絶縁膜９をＲＩＥ法を用いてエッチングする際に、絶縁膜９の上面がｐ型電極の底面高さに到達するまで除去したが、本発明はこれに限らず、絶縁膜９の上面が、ｐ型電極の上面の高さより低く、リッジ部を形成するｐ型クラッド層７の下面より高い領域の範囲内にある構造であれば、上記参考例および実施形態と同様の効果を得ることができる。
【００８８】
また、第１参考例では、ｐ型電極１０をＮｉによって形成したが、本発明はこれに限らず、オーミック電極材料であるとともに耐エッチング性を有する材料であれば、他の材料を用いても、同様の効果を得ることができる。たとえば、Ｔｉなどを用いてもよい。
【００８９】
また、第２参考例および一実施形態では、エッチングマスク層の下層としてのｐ型電極２０をＰｄおよびＡｕを用いて形成したが、本発明はこれに限らず、ＴｉまたはＰｔなどのオーミック電極材料を用いて形成しても、同様の効果を得ることができる。また、エッチングマスク層の下層として、Ｎｉを用いてもよい。
【００９０】
また、第２参考例または一実施形態では、ｐ型電極２０、ｐ型クラッド層７およびｐ型ＧａＮコンタクト層８をエッチングする際に、エッチングマスク層の上層としてレジスト２１またはＮｉを用いたが、本発明はこれに限らず、ＳｉＯ２などの絶縁膜またはＴｉなどの耐エッチング性を有する材料を用いてもよい。
【００９１】
【発明の効果】
以上のように、本発明によれば、コンタクト抵抗を低減することが可能な半導体発光素子およびその製造方法を提供することができる。また、活性層からの放熱性を向上させることができるとともに、良好なオーミックコンタクトを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１参考例による半導体発光素子を示した断面図である。
【図２】図１に示した第１参考例の半導体発光素子の製造プロセスを説明するための断面図である。
【図３】図１に示した第１参考例の半導体発光素子の製造プロセスを説明するための断面図である。
【図４】図１に示した第１参考例の半導体発光素子の製造プロセスを説明するための断面図である。
【図５】図１に示した第１参考例の半導体発光素子の製造プロセスを説明するための断面図である。
【図６】図１に示した第１参考例の半導体発光素子の製造プロセスを説明するための断面図である。
【図７】本発明の第２参考例による半導体発光素子を示した断面図である。
【図８】図７に示した第２参考例による半導体発光素子の製造プロセスを説明するための断面図である。
【図９】図７に示した第２参考例による半導体発光素子の製造プロセスを説明するための断面図である。
【図１０】図７に示した第２参考例による半導体発光素子の製造プロセスを説明するための断面図である。
【図１１】図７に示した第２参考例による半導体発光素子の製造プロセスを説明するための断面図である。
【図１２】図７に示した第２参考例による半導体発光素子の製造プロセスを説明するための断面図である。
【図１３】本発明の一実施形態による半導体発光素子を示した断面図である。
【図１４】図１３に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図１５】図１３に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図１６】図１３に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図１７】図１３に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図１８】図１３に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図１９】従来の半導体発光素子を示した断面図である。
【図２０】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図２１】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図２２】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図２３】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図２４】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図２５】図１９に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。
【符号の説明】
５ 活性層（半導体層）
７ ｐ型クラッド層（半導体層）
８ ｐ型コンタクト層（半導体層）
９ 絶縁膜
９ａ 開口部
１０ ｐ型電極（電極層）
１１ａ、１１ｂ パッド電極
１３ 平坦化レジスト
２０ ｐ型電極（電極層）
２１ レジスト
３０ ｐ型電極（電極層）
３１ ｐ型電極層（電極層）
Claims (2)
- 活性層と、前記活性層上に形成された凸状部を有するクラッド層と、前記クラッド層の凸状部上に形成されたコンタクト層とを含み、前記クラッド層の凸状部および前記コンタクト層によりリッジ部が構成される半導体層と、
前記半導体層を覆うように形成されるとともに、前記リッジ部の少なくとも上面の全域を露出させる開口部を有する絶縁膜と、
前記リッジ部の前記コンタクト層の上面のみに接触するように形成された電極層と、
前記電極層の上面および側面を覆うように形成されるパッド電極とを備え、
前記電極層は、前記コンタクト層の上面に接触するとともに、Ｐｔ、ＰｄおよびＡｕからなるグループより選択される少なくとも１つのオーミック電極材料からなる下層と、ＮｉおよびＴｉからなるグループより選択される少なくとも１つの耐エッチング性を有する材料からなるとともに、前記下層のエッチング時のマスクとなる上層とを含む、半導体発光素子。 - 活性層を有する半導体層上に、Ｐｔ、ＰｄおよびＡｕからなるグループより選択される少なくとも１つのオーミック電極材料からなる電極層の下層を形成した後、前記電極層の下層上に、ストライプ状で、かつ、ＮｉおよびＴｉからなるグループより選択される少なくとも１つの耐エッチング性を有する材料からなる前記電極層の上層を形成する工程と、
前記電極層の上層をマスクとして、前記電極層の下層をエッチングすることによって、ストライプ状の前記電極層の下層を形成する工程と、
前記電極層の上層および下層をエッチングマスクとして、前記半導体層をエッチングすることによって、前記半導体層にリッジ部を形成する工程と、
前記半導体層および前記電極層を覆うように絶縁膜を形成した後、前記絶縁膜上に表面が平坦化されたレジストを形成する工程と、
前記レジストおよび前記絶縁膜をエッチングすることによって、前記絶縁膜に、前記電極層を露出させる開口部を形成する工程と、
前記電極層の上層および下層を覆うように、パッド電極を形成する工程とを備えた、半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004343A JP3605040B2 (ja) | 2001-01-12 | 2001-01-12 | 半導体発光素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004343A JP3605040B2 (ja) | 2001-01-12 | 2001-01-12 | 半導体発光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002208753A JP2002208753A (ja) | 2002-07-26 |
| JP3605040B2 true JP3605040B2 (ja) | 2004-12-22 |
Family
ID=18872546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001004343A Expired - Fee Related JP3605040B2 (ja) | 2001-01-12 | 2001-01-12 | 半導体発光素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3605040B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347658A (ja) * | 2002-05-24 | 2003-12-05 | Mitsubishi Electric Corp | 半導体発光素子およびその製造方法 |
| JP4640752B2 (ja) * | 2003-12-05 | 2011-03-02 | シャープ株式会社 | 窒化ガリウム系半導体レーザ及びその製造方法 |
| JP4814538B2 (ja) * | 2004-03-15 | 2011-11-16 | パナソニック株式会社 | 半導体レーザ装置及びその製造方法 |
| JP4926565B2 (ja) * | 2006-06-29 | 2012-05-09 | ローム株式会社 | 半導体発光素子 |
| JP4272239B2 (ja) | 2007-03-29 | 2009-06-03 | 三菱電機株式会社 | 半導体光素子の製造方法 |
| JP5347236B2 (ja) | 2007-05-08 | 2013-11-20 | 三菱電機株式会社 | 半導体光素子の製造方法 |
| JP2009026886A (ja) * | 2007-07-18 | 2009-02-05 | Sharp Corp | 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法 |
| JP2009212386A (ja) | 2008-03-05 | 2009-09-17 | Mitsubishi Electric Corp | 半導体光素子の製造方法 |
| JP2010067763A (ja) * | 2008-09-10 | 2010-03-25 | Mitsubishi Electric Corp | 半導体光素子およびその製造方法 |
| US9318874B2 (en) * | 2009-06-03 | 2016-04-19 | Nichia Corporation | Semiconductor device and method of manufacturing semiconductor device |
| JP5204170B2 (ja) * | 2010-08-25 | 2013-06-05 | シャープ株式会社 | 窒化ガリウム系半導体レーザ及びその製造方法 |
| JP5425172B2 (ja) * | 2011-12-15 | 2014-02-26 | ソニー株式会社 | 半導体レーザ素子及び半導体レーザ素子の製造方法 |
-
2001
- 2001-01-12 JP JP2001004343A patent/JP3605040B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002208753A (ja) | 2002-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040147094A1 (en) | Methods of forming semiconductor devices having self aligned semiconductor mesas and contact layers and related devices | |
| JP4272239B2 (ja) | 半導体光素子の製造方法 | |
| US7456039B1 (en) | Method for manufacturing semiconductor optical device | |
| JP3605040B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2001251016A (ja) | 面発光半導体レーザ及びその製造方法 | |
| CN109860349B (zh) | 一种led芯片及其制造方法 | |
| JP4046582B2 (ja) | 窒化物系半導体発光素子およびその形成方法 | |
| KR100818522B1 (ko) | 레이저 다이오드의 제조방법 | |
| JP4889930B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
| JP2000299528A (ja) | 半導体レーザおよびその製造方法 | |
| JP4390433B2 (ja) | 窒化物半導体レーザ及びその製造方法 | |
| JP4200892B2 (ja) | 半導体発光装置の製造方法 | |
| JP2010238715A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| JP5151231B2 (ja) | 半導体光素子及びその製造方法 | |
| JP4111696B2 (ja) | 窒化物系半導体レーザ素子 | |
| KR101136239B1 (ko) | 레이저 다이오드 제조방법 | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| US20070026550A1 (en) | Method of manufacturing semiconductor light emitting apparatus and semiconductor light emitting apparatus | |
| JP2000340886A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4497606B2 (ja) | 半導体レーザ装置 | |
| JP2010205829A (ja) | 半導体発光素子及びその製造方法 | |
| JP5310441B2 (ja) | 半導体レーザの製造方法 | |
| JP5403023B2 (ja) | 窒化物半導体発光素子を作製する方法 | |
| KR101660733B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| JPH10261830A (ja) | 面発光型半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040922 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |