JP2003347658A - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法Info
- Publication number
- JP2003347658A JP2003347658A JP2002150891A JP2002150891A JP2003347658A JP 2003347658 A JP2003347658 A JP 2003347658A JP 2002150891 A JP2002150891 A JP 2002150891A JP 2002150891 A JP2002150891 A JP 2002150891A JP 2003347658 A JP2003347658 A JP 2003347658A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- forming
- type electrode
- ridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 リッジ構造の上表面上にｐ型電極を正確に形
成できるリッジ型半導体レーザの製造方法を提供する。 【解決手段】 本発明による製造方法は、基板上に活性
層を含む複数の半導体層を積層して積層構造を形成する
積層構造形成ステップと、その積層構造の表面におい
て、積層構造よりも狭い幅を有する第１の電極を形成す
る第１電極形成ステップと、第１の電極をマスクとして
積層構造をエッチングし、リッジ構造を形成するリッジ
構造形成ステップとを含む。
成できるリッジ型半導体レーザの製造方法を提供する。 【解決手段】 本発明による製造方法は、基板上に活性
層を含む複数の半導体層を積層して積層構造を形成する
積層構造形成ステップと、その積層構造の表面におい
て、積層構造よりも狭い幅を有する第１の電極を形成す
る第１電極形成ステップと、第１の電極をマスクとして
積層構造をエッチングし、リッジ構造を形成するリッジ
構造形成ステップとを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、光情報処理分野へ
の応用が期待されている半導体レーザ等のＧａＮ系半導
体発光素子およびその製造方法に関する。
の応用が期待されている半導体レーザ等のＧａＮ系半導
体発光素子およびその製造方法に関する。
【０００２】
【従来の技術】近年、光ディスクの高密度化に向けて短
波長半導体レーザヘの期待が高まっている。ＡｌＧａＡ
ｓ系レーザ（波長７８０ｎｍ）により記録容量７６０Ｍ
ＢのＣＤが実用化され、その後、ＡｌＧａＩｎＰ系レー
ザ（波長６６０ｎｍ）により記録容量４．７ＧＢのＤＶ
Ｄが実用化されている。現在、更なる高密度化のために
次世代ＤＶＤシステム（ＨＤ−ＤＶＤ）の開発が進めら
れている。ＨＤ−ＤＶＤにおける１５ＧＢ以上の記録容
量を目指し、発光波長が４１０ｎｍ近傍の半導体レーザ
が要求されている。このような半導体レーザとして、Ｇ
ａＮ系材料を用いた半導体レーザが注目されており、実
用化レベルに達している。
波長半導体レーザヘの期待が高まっている。ＡｌＧａＡ
ｓ系レーザ（波長７８０ｎｍ）により記録容量７６０Ｍ
ＢのＣＤが実用化され、その後、ＡｌＧａＩｎＰ系レー
ザ（波長６６０ｎｍ）により記録容量４．７ＧＢのＤＶ
Ｄが実用化されている。現在、更なる高密度化のために
次世代ＤＶＤシステム（ＨＤ−ＤＶＤ）の開発が進めら
れている。ＨＤ−ＤＶＤにおける１５ＧＢ以上の記録容
量を目指し、発光波長が４１０ｎｍ近傍の半導体レーザ
が要求されている。このような半導体レーザとして、Ｇ
ａＮ系材料を用いた半導体レーザが注目されており、実
用化レベルに達している。
【０００３】図５は、レーザ発振が達成されている代表
的なＧａＮ系半導体レーザの構造断面図である。この半
導体レーザ２００は、サファイア基板２０１上に、Ｇａ
Ｎバッファ層２０２、ｎ−ＧａＮコンタクト層２０３、
ｎ−Ａｌ０．０７Ｇａ０．９ ３Ｎクラッド層２０４、ｎ
−ＧａＮガイド層２０５、ＩｎｘＧａ１−ｘＮ／Ｉｎ ｙ
Ｇａ１−ｙＮ（０＜ｙ＜ｘ＜１）から成る多重量子井戸
（ＭＱＷ）活性層２０６、ｐ−Ａｌ０．２０Ｇａ
０．８０Ｎキャップ層２０７、ｐ−ＧａＮガイド層２０
８、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層２０
９、および、ｐ−ＧａＮコンタクト層２１０が、順次積
層されている。ここで、ｎ−Ａｌ０．０７Ｇａ０ ．９３
Ｎクラッド層２０４、ｎ−ＧａＮガイド層２０５、ＭＱ
Ｗ活性層２０６、ｐ−Ａｌ０．２０Ｇａ０．８０Ｎキャ
ップ層２０７、ｐ−ＧａＮガイド層２０８、ｐ−Ａｌ
０．０７Ｇａ０．９３Ｎクラッド層２０９、および、ｐ
−ＧａＮコンタクト層２１０は、ｎ−ＧａＮコンタクト
層２０３の一部に積層されている。また、ｐ−Ａｌ
０．０７Ｇａ０．９３Ｎクラッド層２０９の一部および
ｐ−ＧａＮコンタクト層２１０は、図５の断面において
垂直方向に、細い帯状に加工されている（以下、この細
い帯状に加工された部分を「リッジ構造」という。）。
的なＧａＮ系半導体レーザの構造断面図である。この半
導体レーザ２００は、サファイア基板２０１上に、Ｇａ
Ｎバッファ層２０２、ｎ−ＧａＮコンタクト層２０３、
ｎ−Ａｌ０．０７Ｇａ０．９ ３Ｎクラッド層２０４、ｎ
−ＧａＮガイド層２０５、ＩｎｘＧａ１−ｘＮ／Ｉｎ ｙ
Ｇａ１−ｙＮ（０＜ｙ＜ｘ＜１）から成る多重量子井戸
（ＭＱＷ）活性層２０６、ｐ−Ａｌ０．２０Ｇａ
０．８０Ｎキャップ層２０７、ｐ−ＧａＮガイド層２０
８、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層２０
９、および、ｐ−ＧａＮコンタクト層２１０が、順次積
層されている。ここで、ｎ−Ａｌ０．０７Ｇａ０ ．９３
Ｎクラッド層２０４、ｎ−ＧａＮガイド層２０５、ＭＱ
Ｗ活性層２０６、ｐ−Ａｌ０．２０Ｇａ０．８０Ｎキャ
ップ層２０７、ｐ−ＧａＮガイド層２０８、ｐ−Ａｌ
０．０７Ｇａ０．９３Ｎクラッド層２０９、および、ｐ
−ＧａＮコンタクト層２１０は、ｎ−ＧａＮコンタクト
層２０３の一部に積層されている。また、ｐ−Ａｌ
０．０７Ｇａ０．９３Ｎクラッド層２０９の一部および
ｐ−ＧａＮコンタクト層２１０は、図５の断面において
垂直方向に、細い帯状に加工されている（以下、この細
い帯状に加工された部分を「リッジ構造」という。）。
【０００４】以上のような積層構造の表面は、リッジ構
造の側面を除く表面（以下、「上表面」という。）、お
よび、ｎ−ＧａＮコンタクト層２０３の一部の表面を除
き、例えば、二酸化ケイ素（ＳｉＯ２）から成る絶縁膜
２１１で覆われている。リッジ構造の上表面上、およ
び、ｎ−ＧａＮコンタクト層２０３の一部の表面上に
は、それぞれ、ｐ型電極２１３およびｎ型電極２１４が
形成される。これらｐ型電極２１３とｎ型電極２１４と
の間に電圧を印可すると、ＭＱＷ活性層２０６に向かっ
て、ｐ型電極２１２からはホール（正孔）が、ｎ型電極
２１４からは電子が注入され、ＭＱＷ活性層２０６にお
いて利得が生じ、レーザ発振が起こる。
造の側面を除く表面（以下、「上表面」という。）、お
よび、ｎ−ＧａＮコンタクト層２０３の一部の表面を除
き、例えば、二酸化ケイ素（ＳｉＯ２）から成る絶縁膜
２１１で覆われている。リッジ構造の上表面上、およ
び、ｎ−ＧａＮコンタクト層２０３の一部の表面上に
は、それぞれ、ｐ型電極２１３およびｎ型電極２１４が
形成される。これらｐ型電極２１３とｎ型電極２１４と
の間に電圧を印可すると、ＭＱＷ活性層２０６に向かっ
て、ｐ型電極２１２からはホール（正孔）が、ｎ型電極
２１４からは電子が注入され、ＭＱＷ活性層２０６にお
いて利得が生じ、レーザ発振が起こる。
【０００５】なお、図５において、リッジ構造の長さ方
向（共振器長方向）と垂直な一対の側面に反射鏡層（図
示されない）が設けられている。
向（共振器長方向）と垂直な一対の側面に反射鏡層（図
示されない）が設けられている。
【０００６】上述の半導体レーザ２００を他のリードフ
レームやヒートシンク等に載置する場合、ｐ型電極２１
３およびｎ型電極２１４は、ワイヤボンディングまたは
半田ボンディングによって、それら外部の部品と接続さ
れる。それぞれの電極は、ワイヤボンディング等の接続
のために充分に大きい面積が必要である。従って、ｐ型
電極２１３は、リッジ構造の上表面に接触する部分と、
リッジ構造に隣接したｐ−Ａｌ０．０７Ｇａ０．９３Ｎ
クラッド層２０９上の絶縁膜２１１の一部に接触する部
分とから成る。
レームやヒートシンク等に載置する場合、ｐ型電極２１
３およびｎ型電極２１４は、ワイヤボンディングまたは
半田ボンディングによって、それら外部の部品と接続さ
れる。それぞれの電極は、ワイヤボンディング等の接続
のために充分に大きい面積が必要である。従って、ｐ型
電極２１３は、リッジ構造の上表面に接触する部分と、
リッジ構造に隣接したｐ−Ａｌ０．０７Ｇａ０．９３Ｎ
クラッド層２０９上の絶縁膜２１１の一部に接触する部
分とから成る。
【０００７】また、ｐ型電極２１３は、例えば、ニッケ
ル（Ｎｉ）と金（Ａｕ）を、ｐ−ＧａＮコンタクト層２
１０側から順次積層したもの（以下、「Ｎｉ／Ａｕ」と
示す。）であり、ｎ型電極２１３は、例えば、チタン
（Ｔｉ）とアルミニウム（Ａｌ）を、ｎ−ＧａＮコンタ
クト層２０３側から順次積層したもの（以下、「Ｔｉ／
Ａｌ」と示す。）である。
ル（Ｎｉ）と金（Ａｕ）を、ｐ−ＧａＮコンタクト層２
１０側から順次積層したもの（以下、「Ｎｉ／Ａｕ」と
示す。）であり、ｎ型電極２１３は、例えば、チタン
（Ｔｉ）とアルミニウム（Ａｌ）を、ｎ−ＧａＮコンタ
クト層２０３側から順次積層したもの（以下、「Ｔｉ／
Ａｌ」と示す。）である。
【０００８】しかし、上述の構造においては、ｐ型電極
２１３のＮｉと絶縁膜２１１（ＳｉＯ２）との密着性が
低く、ｐ型電極２１３が絶縁膜２１１から容易に剥がれ
てしまうという問題があった。ｐ型電極２１３におい
て、Ｎｉの代わりに、絶縁膜２１１との密着性が高いＴ
ｉを用いることも考えられるが、その場合には、ｐ型電
極２１３の絶縁膜２１１に対するオーミック特性が悪く
なるという問題があった。この問題を克服する半導体レ
ーザの構造として、特開平１１−１２６９４７号公開公
報は、ｐ型コンタクト層上に、絶縁膜の開口を介して、
Ｎｉ／Ａｕから成るｐ型電極を形成し、そのｐ型電極と
周囲の絶縁膜の上に、Ｔｉ／Ａｕから成るコンタクト用
電極を形成する（リッジ構造を有しない）構造を開示し
ている。この構造によれば、上述の剥がれの問題を克服
でき、同時に、ｐ型電極とｐ型コンタクト層とのオーミ
ック接触を確保することができる。
２１３のＮｉと絶縁膜２１１（ＳｉＯ２）との密着性が
低く、ｐ型電極２１３が絶縁膜２１１から容易に剥がれ
てしまうという問題があった。ｐ型電極２１３におい
て、Ｎｉの代わりに、絶縁膜２１１との密着性が高いＴ
ｉを用いることも考えられるが、その場合には、ｐ型電
極２１３の絶縁膜２１１に対するオーミック特性が悪く
なるという問題があった。この問題を克服する半導体レ
ーザの構造として、特開平１１−１２６９４７号公開公
報は、ｐ型コンタクト層上に、絶縁膜の開口を介して、
Ｎｉ／Ａｕから成るｐ型電極を形成し、そのｐ型電極と
周囲の絶縁膜の上に、Ｔｉ／Ａｕから成るコンタクト用
電極を形成する（リッジ構造を有しない）構造を開示し
ている。この構造によれば、上述の剥がれの問題を克服
でき、同時に、ｐ型電極とｐ型コンタクト層とのオーミ
ック接触を確保することができる。
【０００９】
【発明が解決しようとする課題】しかし、特開平１１−
１２６９４７号公開公報に開示された構造を、リッジ型
半導体レーザに適用する場合、製造工程において、以下
のような課題が生じる。一般的に、リッジ構造は、基板
上に複数の半導体層が積層された後、エッチングにより
形成される。例えば、図５に示されるリッジ型半導体レ
ーザの製造工程において、サファイア基板２０１上に複
数の半導体層が積層された後、ｐ型クラッド層２０９お
よびｐ型コンタクト層２１０がエッチングされて、リッ
ジ構造が形成される。このリッジ構造の幅（図５の断面
図において水平方向の長さ）は、垂直横モードを安定化
させるために、約２μｍ程度である。このリッジ型構造
に、特開平１１−１２６９４７号公開公報でいうｐ型電
極およびコンタクト用電極を形成するとき、ｐ型電極
は、ｐ型コンタクト層２１０上、つまり、リッジ構造の
上表面上に形成されなければならない。これは、例え
ば、リフトオフ法によって、以下のように形成される。
ｐ型コンタクト層２１０の表面とその周囲のｐ型クラッ
ド層２０９の平坦な表面にレジストを塗布し、フォトリ
ソグラフィによってｐ型電極の形成位置（リッジ構造の
上表面）に対応したマスクパターンを形成する（この時
点で、リッジ構造の上表面上のレジスト膜は除去され
る）。そして、最初にレジストを塗布した領域にｐ型電
極を構成する金属を蒸着する。その後、レジスト膜とこ
のレジスト膜の上に蒸着された金属層を共に除去して、
リッジ構造の上表面に金属層を形成する。このリフトオ
フ法を用いると、リッジ構造形成時に使用するマスクパ
ターンとｐ型電極形成時に使用するマスクパターンとの
間に位置ずれが発生し、細い帯形状のｐ型コンタクト層
２１０上にｐ型電極を正確に形成できないという問題が
あった。また、リフトオフ法においては、レジストを塗
布した後にパターン形成を行うため、ｐ型電極とｐ型コ
ンタクト層２１０との界面にカーボン等の表面汚染物資
が残存し、電極のオーミック特性を低下させるという問
題があった。
１２６９４７号公開公報に開示された構造を、リッジ型
半導体レーザに適用する場合、製造工程において、以下
のような課題が生じる。一般的に、リッジ構造は、基板
上に複数の半導体層が積層された後、エッチングにより
形成される。例えば、図５に示されるリッジ型半導体レ
ーザの製造工程において、サファイア基板２０１上に複
数の半導体層が積層された後、ｐ型クラッド層２０９お
よびｐ型コンタクト層２１０がエッチングされて、リッ
ジ構造が形成される。このリッジ構造の幅（図５の断面
図において水平方向の長さ）は、垂直横モードを安定化
させるために、約２μｍ程度である。このリッジ型構造
に、特開平１１−１２６９４７号公開公報でいうｐ型電
極およびコンタクト用電極を形成するとき、ｐ型電極
は、ｐ型コンタクト層２１０上、つまり、リッジ構造の
上表面上に形成されなければならない。これは、例え
ば、リフトオフ法によって、以下のように形成される。
ｐ型コンタクト層２１０の表面とその周囲のｐ型クラッ
ド層２０９の平坦な表面にレジストを塗布し、フォトリ
ソグラフィによってｐ型電極の形成位置（リッジ構造の
上表面）に対応したマスクパターンを形成する（この時
点で、リッジ構造の上表面上のレジスト膜は除去され
る）。そして、最初にレジストを塗布した領域にｐ型電
極を構成する金属を蒸着する。その後、レジスト膜とこ
のレジスト膜の上に蒸着された金属層を共に除去して、
リッジ構造の上表面に金属層を形成する。このリフトオ
フ法を用いると、リッジ構造形成時に使用するマスクパ
ターンとｐ型電極形成時に使用するマスクパターンとの
間に位置ずれが発生し、細い帯形状のｐ型コンタクト層
２１０上にｐ型電極を正確に形成できないという問題が
あった。また、リフトオフ法においては、レジストを塗
布した後にパターン形成を行うため、ｐ型電極とｐ型コ
ンタクト層２１０との界面にカーボン等の表面汚染物資
が残存し、電極のオーミック特性を低下させるという問
題があった。
【００１０】さらに、半導体レーザの製造工程は、より
簡略化されることが望まれる。
簡略化されることが望まれる。
【００１１】本発明の目的は、リッジ構造の上表面上に
ｐ型電極が正確に形成されたリッジ型半導体発光素子お
よびその製造方法を提供することである。また、本発明
の別の目的は、表面汚染物質の付着が抑制して良好なオ
ーミック電極を形成できる半導体発光素子の製造方法を
提供することである。
ｐ型電極が正確に形成されたリッジ型半導体発光素子お
よびその製造方法を提供することである。また、本発明
の別の目的は、表面汚染物質の付着が抑制して良好なオ
ーミック電極を形成できる半導体発光素子の製造方法を
提供することである。
【００１２】
【課題を解決するための手段】本発明に係る半導体発光
素子の製造方法は、基板上に活性層を含む複数の半導体
層を積層して積層構造を形成する積層構造形成ステップ
と、前記の積層構造の表面において、前記の積層構造よ
りも狭い幅を有する第１の電極を形成する第１電極形成
ステップと、前記の第１の電極をマスクとして前記の積
層構造をエッチングし、リッジ構造を形成するリッジ構
造形成ステップとを含む。
素子の製造方法は、基板上に活性層を含む複数の半導体
層を積層して積層構造を形成する積層構造形成ステップ
と、前記の積層構造の表面において、前記の積層構造よ
りも狭い幅を有する第１の電極を形成する第１電極形成
ステップと、前記の第１の電極をマスクとして前記の積
層構造をエッチングし、リッジ構造を形成するリッジ構
造形成ステップとを含む。
【００１３】好ましくは、前記の半導体発光素子の製造
方法において、前記の第１電極形成ステップは、前記の
積層構造の最上層に、前記の第１の電極を構成する金属
層を積層するステップと、前記の金属層上にレジストを
塗布するステップと、前記のレジストをパターンニング
して、前記の第１の電極の形成位置に対応する領域にレ
ジスト膜を形成するステップと、前記のレジスト膜をマ
スクとして前記の金属層をエッチングするステップと、
前記のレジスト膜を除去するステップとから成る。
方法において、前記の第１電極形成ステップは、前記の
積層構造の最上層に、前記の第１の電極を構成する金属
層を積層するステップと、前記の金属層上にレジストを
塗布するステップと、前記のレジストをパターンニング
して、前記の第１の電極の形成位置に対応する領域にレ
ジスト膜を形成するステップと、前記のレジスト膜をマ
スクとして前記の金属層をエッチングするステップと、
前記のレジスト膜を除去するステップとから成る。
【００１４】好ましくは、前記の半導体発光素子の製造
方法は、前記の積層構造を部分的にエッチングして、所
定の半導体層を露出させるエッチングステップと、前記
のエッチングステップによりエッチングされ、かつ、リ
ッジ構造が形成された前記の積層構造の表面において、
前記の第１の電極および前記の露出した半導体層の一部
を除いた領域に、絶縁膜を形成する絶縁膜形成ステップ
と、前記の露出した半導体層の一部に、第２の電極を形
成する第２電極形成ステップと、前記の第１の電極およ
び前記の第１の電極の周囲の絶縁膜に接するように、第
３の電極を形成する第３電極形成ステップとを含む。ま
た、前記の第２電極形成ステップと前記の第３電極電極
形成ステップは、同時に行われる。
方法は、前記の積層構造を部分的にエッチングして、所
定の半導体層を露出させるエッチングステップと、前記
のエッチングステップによりエッチングされ、かつ、リ
ッジ構造が形成された前記の積層構造の表面において、
前記の第１の電極および前記の露出した半導体層の一部
を除いた領域に、絶縁膜を形成する絶縁膜形成ステップ
と、前記の露出した半導体層の一部に、第２の電極を形
成する第２電極形成ステップと、前記の第１の電極およ
び前記の第１の電極の周囲の絶縁膜に接するように、第
３の電極を形成する第３電極形成ステップとを含む。ま
た、前記の第２電極形成ステップと前記の第３電極電極
形成ステップは、同時に行われる。
【００１５】好ましくは、前記の半導体発光素子の製造
方法において、前記の第３の電極は、前記の絶縁膜に接
する部分がチタンを含有する。
方法において、前記の第３の電極は、前記の絶縁膜に接
する部分がチタンを含有する。
【００１６】本発明に係る半導体発光素子は、基板上に
ｐ型クラッド層、活性層およびｎ型クラッド層を含む複
数の半導体層が積層されてなる積層構造を備える。ま
た、この半導体発光素子は、前記の積層構造の一部に凸
状に形成されたリッジ構造と、前記のリッジ構造の上表
面に形成された第１の電極と、前記の積層構造の前記リ
ッジ構造とは異なる部分に露出する所定の半導体層の表
面に形成された第２の電極と、前記の積層構造の表面に
おいて、前記の第１の電極および前記の第２の電極以外
の領域に形成された絶縁膜と、前記の第１の電極および
前記の第１の電極の周囲の絶縁膜を覆うように形成され
た第３の電極とを備える。
ｐ型クラッド層、活性層およびｎ型クラッド層を含む複
数の半導体層が積層されてなる積層構造を備える。ま
た、この半導体発光素子は、前記の積層構造の一部に凸
状に形成されたリッジ構造と、前記のリッジ構造の上表
面に形成された第１の電極と、前記の積層構造の前記リ
ッジ構造とは異なる部分に露出する所定の半導体層の表
面に形成された第２の電極と、前記の積層構造の表面に
おいて、前記の第１の電極および前記の第２の電極以外
の領域に形成された絶縁膜と、前記の第１の電極および
前記の第１の電極の周囲の絶縁膜を覆うように形成され
た第３の電極とを備える。
【００１７】好ましくは、前記の半導体発光素子におい
て、前記の第２の電極と前記の第３の電極が、同じ材料
から成る。
て、前記の第２の電極と前記の第３の電極が、同じ材料
から成る。
【００１８】
【発明の実施の形態】実施の形態１．以下に、添付の図
面を参照して、本発明の実施の形態について説明する。
図１は、本発明による製造方法を用いて作製した窒化物
半導体発光素子（ＧａＮ系半導体レーザ）の構造断面図
である。この半導体レーザ１００は、サファイア基板１
０１上に、ＧａＮバッファ層１０２、ｎ−ＧａＮコンタ
クト層１０３、ｎ−Ａｌ０．０７Ｇａ０．９３Ｎクラッ
ド層１０４、ｎ−ＧａＮガイド層１０５、ＩｎｘＧａ
１−ｘＮ／ＩｎｙＧａ１−ｙＮ（０＜ｙ＜ｘ＜１）から
成る多重量子井戸（ＭＱＷ）活性層１０６、ｐ−Ａｌ
０．２０Ｇａ０．８０Ｎキャップ層１０７、ｐ−ＧａＮ
ガイド層１０８、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラ
ッド層１０９、および、ｐ−ＧａＮコンタクト層１１０
が、順次積層されている。ここで、ｎ−Ａｌ０．０７Ｇ
ａ０．９３Ｎクラッド層１０４、ｎ−ＧａＮガイド層１
０５、ＭＱＷ活性層１０６、ｐ−Ａｌ０．２０Ｇａ
０．８０Ｎキャップ層１０７、ｐ−ＧａＮガイド層１０
８、および、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド
層１０９、および、ｐ−ＧａＮコンタクト層１１０は、
ｎ−ＧａＮコンタクト層１０３の一部に積層されてい
る。具体的には、それら複数の半導体層は、ｎ−ＧａＮ
コンタクト層１０３の少なくとも片側半分の領域に積層
され、ｎ−ＧａＮコンタクト層１０３に、ｎ−Ａｌ
０．０７Ｇａ０．９３Ｎクラッド層１０４、ｎ−ＧａＮ
ガイド層１０５、ＭＱＷ活性層１０６、ｐ−Ａｌ
０．２０Ｇａ０．８０Ｎキャップ層１０７、ｐ−ＧａＮ
ガイド層１０８、および、ｐ−Ａｌ０．０７Ｇａ
０．９３Ｎクラッド層１０９が積層された形状は、Ｌ字
型形状である。また、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎ
クラッド層１０９の上部領域およびｐ−ＧａＮコンタク
ト層１１０は、水平横モード安定化のために、共振器長
方向（図１の断面に垂直な方向）に、細い帯状に加工さ
れている。この帯状に加工されたリッジ構造の幅（以
下、「リッジ幅」という。）は、約２μｍである。
面を参照して、本発明の実施の形態について説明する。
図１は、本発明による製造方法を用いて作製した窒化物
半導体発光素子（ＧａＮ系半導体レーザ）の構造断面図
である。この半導体レーザ１００は、サファイア基板１
０１上に、ＧａＮバッファ層１０２、ｎ−ＧａＮコンタ
クト層１０３、ｎ−Ａｌ０．０７Ｇａ０．９３Ｎクラッ
ド層１０４、ｎ−ＧａＮガイド層１０５、ＩｎｘＧａ
１−ｘＮ／ＩｎｙＧａ１−ｙＮ（０＜ｙ＜ｘ＜１）から
成る多重量子井戸（ＭＱＷ）活性層１０６、ｐ−Ａｌ
０．２０Ｇａ０．８０Ｎキャップ層１０７、ｐ−ＧａＮ
ガイド層１０８、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラ
ッド層１０９、および、ｐ−ＧａＮコンタクト層１１０
が、順次積層されている。ここで、ｎ−Ａｌ０．０７Ｇ
ａ０．９３Ｎクラッド層１０４、ｎ−ＧａＮガイド層１
０５、ＭＱＷ活性層１０６、ｐ−Ａｌ０．２０Ｇａ
０．８０Ｎキャップ層１０７、ｐ−ＧａＮガイド層１０
８、および、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド
層１０９、および、ｐ−ＧａＮコンタクト層１１０は、
ｎ−ＧａＮコンタクト層１０３の一部に積層されてい
る。具体的には、それら複数の半導体層は、ｎ−ＧａＮ
コンタクト層１０３の少なくとも片側半分の領域に積層
され、ｎ−ＧａＮコンタクト層１０３に、ｎ−Ａｌ
０．０７Ｇａ０．９３Ｎクラッド層１０４、ｎ−ＧａＮ
ガイド層１０５、ＭＱＷ活性層１０６、ｐ−Ａｌ
０．２０Ｇａ０．８０Ｎキャップ層１０７、ｐ−ＧａＮ
ガイド層１０８、および、ｐ−Ａｌ０．０７Ｇａ
０．９３Ｎクラッド層１０９が積層された形状は、Ｌ字
型形状である。また、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎ
クラッド層１０９の上部領域およびｐ−ＧａＮコンタク
ト層１１０は、水平横モード安定化のために、共振器長
方向（図１の断面に垂直な方向）に、細い帯状に加工さ
れている。この帯状に加工されたリッジ構造の幅（以
下、「リッジ幅」という。）は、約２μｍである。
【００１９】なお、図１において、リッジ構造の長さ方
向（共振器長方向）と垂直な一対の側面に反射鏡層（図
示されない）が設けられている。
向（共振器長方向）と垂直な一対の側面に反射鏡層（図
示されない）が設けられている。
【００２０】このリッジ構造の上表面上には、例えば、
Ｎｉ／Ａｕから成る第１のｐ型電極１１２が形成され
る。また、ｎ−ＧａＮコンタクト層１０３の表面の一部
には、例えば、Ｔｉ／Ａｌから成るｎ型電極１１４が形
成される。さらに、ｎ−ＧａＮコンタクト層１０３上の
ｎ型電極１１４以外の領域、ｎ−Ａｌ０．０７Ｇａ０．
９３Ｎクラッド層１０４、ｎ−ＧａＮガイド層１０５、
ＭＱＷ活性層１０６、ｐ−Ａｌ０．２０Ｇａ０．８０Ｎ
キャップ層１０７、ｐ−ＧａＮガイド層１０８およびｐ
−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１０９の表
面、並びに、リッジ構造の側面上には、例えば、二酸化
ケイ素（ＳｉＯ２）から成る絶縁膜１１１が形成され
る。
Ｎｉ／Ａｕから成る第１のｐ型電極１１２が形成され
る。また、ｎ−ＧａＮコンタクト層１０３の表面の一部
には、例えば、Ｔｉ／Ａｌから成るｎ型電極１１４が形
成される。さらに、ｎ−ＧａＮコンタクト層１０３上の
ｎ型電極１１４以外の領域、ｎ−Ａｌ０．０７Ｇａ０．
９３Ｎクラッド層１０４、ｎ−ＧａＮガイド層１０５、
ＭＱＷ活性層１０６、ｐ−Ａｌ０．２０Ｇａ０．８０Ｎ
キャップ層１０７、ｐ−ＧａＮガイド層１０８およびｐ
−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１０９の表
面、並びに、リッジ構造の側面上には、例えば、二酸化
ケイ素（ＳｉＯ２）から成る絶縁膜１１１が形成され
る。
【００２１】また、第１のｐ型電極１１２上、および、
ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１０９に形
成された一部の絶縁膜上には、第１のｐ型電極１１２を
覆うように、第２のｐ型電極１１３が形成される。
ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層１０９に形
成された一部の絶縁膜上には、第１のｐ型電極１１２を
覆うように、第２のｐ型電極１１３が形成される。
【００２２】第２のｐ型電極１１３上およびｎ型電極１
１４電極上には、ワイヤボンディング（図示されない）
が形成されている。この半導体レーザ１００において、
第２のｐ型電極１１３とｎ型電極１１４との間に電圧を
印可すると、ＭＱＷ活性層１０６に向かって、第２のｐ
型電極１１３と導通した第１のｐ型電極１１２からはホ
ール（正孔）が、ｎ型電極１１４からは電子が注入さ
れ、ＭＱＷ活性層１０６において利得が生じ、発振波長
４０５ｎｍのレーザ発振が起こる。なお、ＭＱＷ活性層
１０６の材料であるＩｎＧａＮ薄膜の組成や膜厚によっ
て、この発振波長を変えることができる。
１４電極上には、ワイヤボンディング（図示されない）
が形成されている。この半導体レーザ１００において、
第２のｐ型電極１１３とｎ型電極１１４との間に電圧を
印可すると、ＭＱＷ活性層１０６に向かって、第２のｐ
型電極１１３と導通した第１のｐ型電極１１２からはホ
ール（正孔）が、ｎ型電極１１４からは電子が注入さ
れ、ＭＱＷ活性層１０６において利得が生じ、発振波長
４０５ｎｍのレーザ発振が起こる。なお、ＭＱＷ活性層
１０６の材料であるＩｎＧａＮ薄膜の組成や膜厚によっ
て、この発振波長を変えることができる。
【００２３】上述の半導体レーザ１００においては、ｐ
型電極が第１のｐ型電極（コンタクト電極）１１２と第
２のｐ型電極（ワイヤボンディング用パッド電極）１１
３とから構成され、かつ、絶縁膜１１１に接する部分
が、絶縁膜１１１と密着性の高いＴｉによって構成され
ているので、オーミック特性を損なわずに、絶縁膜１１
１から剥がれにくいｐ型電極を実現できる。
型電極が第１のｐ型電極（コンタクト電極）１１２と第
２のｐ型電極（ワイヤボンディング用パッド電極）１１
３とから構成され、かつ、絶縁膜１１１に接する部分
が、絶縁膜１１１と密着性の高いＴｉによって構成され
ているので、オーミック特性を損なわずに、絶縁膜１１
１から剥がれにくいｐ型電極を実現できる。
【００２４】次に、図２を参照して、図１に示された半
導体レーザ１００の製造方法を説明する。まず、サファ
イア基板１０１上に、例えば、有機金属気相成長法（Ｍ
ＯＶＰＥ法）により、複数の半導体層を積層する。最初
に、５００℃に加熱されたサファイア基板１０１上に、
有機金属とアンモニア（ＮＨ３）とを供給してＧａＮバ
ッファ層１０２を堆積する。続けて、サファイア基板１
０１を約１０２０℃まで昇温させ、原料ガスを供給し
て、ＧａＮバッファ層１０２上に、ｎ−ＧａＮコンタク
ト層１０３、ｎ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド
層１０４、ｎ−ＧａＮガイド層１０５、、ＩｎｘＧａ
１−ｘＮ／ＩｎｙＧａ１−ｙＮ（０＜ｙ＜ｘ＜１）から
成る多重量子井戸（ＭＱＷ）活性層１０６、ｐ−Ａｌ
０．２０Ｇａ０ ．８０Ｎキャップ層１０７、ｐ−ＧａＮ
ガイド層１０８、ｐ−Ａｌ０．０７Ｇａ ０．９３Ｎクラ
ッド層１０９およびｐ−ＧａＮコンタクト層１１０を、
順次堆積する（図２の（１））。ここで、用いられる原
料ガスは、トリメチルガリウム（ＴＭＧ）、モノシラン
（ＳｉＨ４）、トリメチルアルミニウム（ＴＭＡ）、シ
クロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）、およ
び、トリメチルインジウム（ＴＭＩ）であり、それぞ
れ、ガリウム、ケイ素、アルミニウム、マグネシウム、
インジウムの原料ガスである。
導体レーザ１００の製造方法を説明する。まず、サファ
イア基板１０１上に、例えば、有機金属気相成長法（Ｍ
ＯＶＰＥ法）により、複数の半導体層を積層する。最初
に、５００℃に加熱されたサファイア基板１０１上に、
有機金属とアンモニア（ＮＨ３）とを供給してＧａＮバ
ッファ層１０２を堆積する。続けて、サファイア基板１
０１を約１０２０℃まで昇温させ、原料ガスを供給し
て、ＧａＮバッファ層１０２上に、ｎ−ＧａＮコンタク
ト層１０３、ｎ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド
層１０４、ｎ−ＧａＮガイド層１０５、、ＩｎｘＧａ
１−ｘＮ／ＩｎｙＧａ１−ｙＮ（０＜ｙ＜ｘ＜１）から
成る多重量子井戸（ＭＱＷ）活性層１０６、ｐ−Ａｌ
０．２０Ｇａ０ ．８０Ｎキャップ層１０７、ｐ−ＧａＮ
ガイド層１０８、ｐ−Ａｌ０．０７Ｇａ ０．９３Ｎクラ
ッド層１０９およびｐ−ＧａＮコンタクト層１１０を、
順次堆積する（図２の（１））。ここで、用いられる原
料ガスは、トリメチルガリウム（ＴＭＧ）、モノシラン
（ＳｉＨ４）、トリメチルアルミニウム（ＴＭＡ）、シ
クロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）、およ
び、トリメチルインジウム（ＴＭＩ）であり、それぞ
れ、ガリウム、ケイ素、アルミニウム、マグネシウム、
インジウムの原料ガスである。
【００２５】ＭＱＷ活性層１０６は、積層方向における
厚さ（以下、「厚さ」という。）が３５ｎｍのＩｎｘＧ
ａ１−ｘＮ井戸層と、厚さが７．０ｎｍのＩｎｙＧａ
１−ｙＮバリア層とから構成される。ｘとｙの組み合わ
せの一例として、ｘ＝０．１５、ｙ＝０．０７が挙げら
れる。
厚さ（以下、「厚さ」という。）が３５ｎｍのＩｎｘＧ
ａ１−ｘＮ井戸層と、厚さが７．０ｎｍのＩｎｙＧａ
１−ｙＮバリア層とから構成される。ｘとｙの組み合わ
せの一例として、ｘ＝０．１５、ｙ＝０．０７が挙げら
れる。
【００２６】次に、ｐ−ＧａＮコンタクト層１１０上の
リッジ構造に対応する領域に、例えば、リフトオフ法に
より、共振器長方向（図２の断面に垂直な方向）に延び
た帯状の第１のｐ型電極１１２を形成する（図２の
（２））。その帯形状の幅（図２の断面図おいて水平方
向）は２μｍである。第１のｐ型電極１１２は、ｐ−Ｇ
ａＮコンタクト層１１０上に形成されるオーミック電極
であり、例えば、Ｎｉ／Ａｕから成る。
リッジ構造に対応する領域に、例えば、リフトオフ法に
より、共振器長方向（図２の断面に垂直な方向）に延び
た帯状の第１のｐ型電極１１２を形成する（図２の
（２））。その帯形状の幅（図２の断面図おいて水平方
向）は２μｍである。第１のｐ型電極１１２は、ｐ−Ｇ
ａＮコンタクト層１１０上に形成されるオーミック電極
であり、例えば、Ｎｉ／Ａｕから成る。
【００２７】次に、第１のｐ型電極１１２をマスクとし
て、塩素を主成分とする反応性ドライエッチング（ＲＩ
Ｅ）を行い、ｐ−ＧａＮコンタクト層１１０とｐ−Ａｌ
０． ０７Ｇａ０．９３Ｎクラッド層１０９の上部領域と
を部分的に除去して、リッジ構造を形成する（図２の
（３））。ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層
１０９の残り厚さ（上述のエッチングによって薄くなっ
た部分の厚さ）は０．１μｍである。なお、第１のｐ型
電極１１２も、その一部がエッチングされるが、少量な
ので、ここでは考慮しない。
て、塩素を主成分とする反応性ドライエッチング（ＲＩ
Ｅ）を行い、ｐ−ＧａＮコンタクト層１１０とｐ−Ａｌ
０． ０７Ｇａ０．９３Ｎクラッド層１０９の上部領域と
を部分的に除去して、リッジ構造を形成する（図２の
（３））。ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層
１０９の残り厚さ（上述のエッチングによって薄くなっ
た部分の厚さ）は０．１μｍである。なお、第１のｐ型
電極１１２も、その一部がエッチングされるが、少量な
ので、ここでは考慮しない。
【００２８】次に、図２の（３）に示される構造の表面
にレジストを塗布し、フォトリソグラフィによってパタ
ーンを形成する。その後、パターンに従って（レジスト
膜をマスクとして）、塩素を主成分とする反応性ドライ
エッチング（ＲＩＥ）を行い、ｎ−Ａｌ０．０７Ｇａ
０．９３Ｎクラッド層１０４、ｎ−ＧａＮガイド層１０
５、ＭＱＷ活性層１０６、ｐ−Ａｌ０．２０Ｇａ
０．８０Ｎキャップ層１０７、ｐ−ＧａＮガイド層１０
８、および、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド
層１０９の片側一部を除去して、ｎ―ＧａＮコンタクト
層１０３を露出させる。レジスト膜は、エッチング後、
除去される（図２の（４））。
にレジストを塗布し、フォトリソグラフィによってパタ
ーンを形成する。その後、パターンに従って（レジスト
膜をマスクとして）、塩素を主成分とする反応性ドライ
エッチング（ＲＩＥ）を行い、ｎ−Ａｌ０．０７Ｇａ
０．９３Ｎクラッド層１０４、ｎ−ＧａＮガイド層１０
５、ＭＱＷ活性層１０６、ｐ−Ａｌ０．２０Ｇａ
０．８０Ｎキャップ層１０７、ｐ−ＧａＮガイド層１０
８、および、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎクラッド
層１０９の片側一部を除去して、ｎ―ＧａＮコンタクト
層１０３を露出させる。レジスト膜は、エッチング後、
除去される（図２の（４））。
【００２９】次に、図２の（４）に示される構造の表面
にレジストを塗布し、フォトリソグラフィによって、第
１のｐ型電極１１２およびｎ型電極の形成位置に対応し
たパターンを形成する。その後、最初にレジストを塗布
した領域に、蒸着または化学気相成長法（ＣＶＤ法）等
により、絶縁膜を形成する。そして、レジスト膜とこの
レジスト膜の上に蒸着された絶縁膜を共に除去する（図
２の（５））。このリフトオフ法により形成される絶縁
膜１１１は、例えば、ＳｉＯ２から成る。この絶縁膜１
１１は、ＳｉＮ、ＳｉＯＮ、ＳｉＯ等であっても構わな
い。なお、ここでは、絶縁膜１１１をリフトオフ法によ
って形成したが、図２の（４）に示される構造の全表面
に絶縁膜を蒸着した後、レジストを塗布してパターン形
成を行い、そのレジスト膜をマスクとしてエッチングす
ることにより形成してもよい。
にレジストを塗布し、フォトリソグラフィによって、第
１のｐ型電極１１２およびｎ型電極の形成位置に対応し
たパターンを形成する。その後、最初にレジストを塗布
した領域に、蒸着または化学気相成長法（ＣＶＤ法）等
により、絶縁膜を形成する。そして、レジスト膜とこの
レジスト膜の上に蒸着された絶縁膜を共に除去する（図
２の（５））。このリフトオフ法により形成される絶縁
膜１１１は、例えば、ＳｉＯ２から成る。この絶縁膜１
１１は、ＳｉＮ、ＳｉＯＮ、ＳｉＯ等であっても構わな
い。なお、ここでは、絶縁膜１１１をリフトオフ法によ
って形成したが、図２の（４）に示される構造の全表面
に絶縁膜を蒸着した後、レジストを塗布してパターン形
成を行い、そのレジスト膜をマスクとしてエッチングす
ることにより形成してもよい。
【００３０】次に、ｎ−ＧａＮコンタクト層１０３上の
絶縁膜１１１の開口部に、リフトオフ法により、ｎ型電
極１１４を形成する。このｎ型電極は、例えば、Ｔｉ／
Ａｌから成る（図２の（６））。
絶縁膜１１１の開口部に、リフトオフ法により、ｎ型電
極１１４を形成する。このｎ型電極は、例えば、Ｔｉ／
Ａｌから成る（図２の（６））。
【００３１】最後に、リフトオフ法により、第１のｐ型
電極１１２上、および、第１のｐ型電極１１２に近接し
た絶縁膜上に、第２のｐ型電極１１３を形成する（図２
の（７））。この第２のｐ型電極１１３は、例えば、Ｔ
ｉ／Ａｕから成る。
電極１１２上、および、第１のｐ型電極１１２に近接し
た絶縁膜上に、第２のｐ型電極１１３を形成する（図２
の（７））。この第２のｐ型電極１１３は、例えば、Ｔ
ｉ／Ａｕから成る。
【００３２】本実施の形態による製造方法によれば、第
１のｐ型電極１１２をマスクとしてエッチングを行うこ
とによりリッジ構造を形成するため、上述したリッジ構
造形成時に使用するマスクパターンとｐ型電極形成時に
使用するマスクパターンとの間の位置ずれが発生せず、
リッジ構造の上表面にｐ型電極を正確に形成できる。
１のｐ型電極１１２をマスクとしてエッチングを行うこ
とによりリッジ構造を形成するため、上述したリッジ構
造形成時に使用するマスクパターンとｐ型電極形成時に
使用するマスクパターンとの間の位置ずれが発生せず、
リッジ構造の上表面にｐ型電極を正確に形成できる。
【００３３】なお、本実施の形態による製造方法におい
ては、第１のｐ型電極１１２の形成、リッジ構造の形
成、ｎ−ＧａＮコンタクト層１０３の表面を露出させる
エッチングの順に処理を行った（図２の（２）から図２
の（４）を参照）が、先にｎ−ＧａＮコンタクト層１０
３を露出させるエッチングを行い、その後、第１のｐ型
電極１１２の形成、および、リッジ構造の形成を行って
もよい。
ては、第１のｐ型電極１１２の形成、リッジ構造の形
成、ｎ−ＧａＮコンタクト層１０３の表面を露出させる
エッチングの順に処理を行った（図２の（２）から図２
の（４）を参照）が、先にｎ−ＧａＮコンタクト層１０
３を露出させるエッチングを行い、その後、第１のｐ型
電極１１２の形成、および、リッジ構造の形成を行って
もよい。
【００３４】なお、本実施の形態による製造方法におい
ては、エッチングにより、ｎ―ＧａＮコンタクト層１０
３上に積層された複数の半導体層の片側一部を除去した
が、リッジ構造（または、リッジ構造を形成しようとす
る部分）を残して両側一部を除去し、露出したｎ−Ｇａ
Ｎコンタクト層１０３のいずれか一方の表面にｎ型電極
を形成することもできる。
ては、エッチングにより、ｎ―ＧａＮコンタクト層１０
３上に積層された複数の半導体層の片側一部を除去した
が、リッジ構造（または、リッジ構造を形成しようとす
る部分）を残して両側一部を除去し、露出したｎ−Ｇａ
Ｎコンタクト層１０３のいずれか一方の表面にｎ型電極
を形成することもできる。
【００３５】実施の形態２．以下に、実施の形態２によ
る半導体レーザ１００の製造方法を説明する。本実施の
形態による製造工程のうち、実施の形態１による製造工
程と異なる工程は、リッジ構造を形成する工程である。
図３は、このリッジ構造を形成する工程を説明する図で
ある。
る半導体レーザ１００の製造方法を説明する。本実施の
形態による製造工程のうち、実施の形態１による製造工
程と異なる工程は、リッジ構造を形成する工程である。
図３は、このリッジ構造を形成する工程を説明する図で
ある。
【００３６】まず、実施の形態１と同一の方法で、サフ
ァイア基板１０１上に複数の半導体層を積層する（図３
の（１））。次に、最上層のｐ−ＧａＮコンタクト層１
１０上に、第１のｐ型電極１１２を構成する金属層を積
層する。例えば、この金属層は、Ｎｉ／Ａｕから成る
（図３の（２））。
ァイア基板１０１上に複数の半導体層を積層する（図３
の（１））。次に、最上層のｐ−ＧａＮコンタクト層１
１０上に、第１のｐ型電極１１２を構成する金属層を積
層する。例えば、この金属層は、Ｎｉ／Ａｕから成る
（図３の（２））。
【００３７】次に、この金属層の上にレジストを塗布
し、フォトリソグラフィによって、ｐ型電極の形成位置
に対応したレジストパターン１１５を形成する（図３の
（３））。そして、このレジストパターン１１５をマス
クにして、上述の金属層をウェットエッチングし（図３
の（４））、その後、レジスト膜を除去して、ｐ−Ｇａ
Ｎコンタクト層１１０上に帯状の第１のｐ型電極１１２
を形成する（図３の（５））。ここで、Ａｕのエッチン
グには、ヨウ素ヨウ化カリ溶液を用い、Ｎｉのエッチン
グには、塩酸を用いる。
し、フォトリソグラフィによって、ｐ型電極の形成位置
に対応したレジストパターン１１５を形成する（図３の
（３））。そして、このレジストパターン１１５をマス
クにして、上述の金属層をウェットエッチングし（図３
の（４））、その後、レジスト膜を除去して、ｐ−Ｇａ
Ｎコンタクト層１１０上に帯状の第１のｐ型電極１１２
を形成する（図３の（５））。ここで、Ａｕのエッチン
グには、ヨウ素ヨウ化カリ溶液を用い、Ｎｉのエッチン
グには、塩酸を用いる。
【００３８】次に、第１のｐ型電極１１２をマスクとし
て、塩素を主成分とする反応性ドライエッチング（ＲＩ
Ｅ）を行い、ｐ−ＧａＮコンタクト層１１０とｐ−Ａｌ
０． ０７Ｇａ０．９３Ｎクラッド層１０９の上部領域と
を部分的に除去して、リッジ構造を形成する（図３の
（６））。なお、第１のｐ型電極１１２も、その一部が
エッチングされるが、少量なので、ここでは考慮しな
い。
て、塩素を主成分とする反応性ドライエッチング（ＲＩ
Ｅ）を行い、ｐ−ＧａＮコンタクト層１１０とｐ−Ａｌ
０． ０７Ｇａ０．９３Ｎクラッド層１０９の上部領域と
を部分的に除去して、リッジ構造を形成する（図３の
（６））。なお、第１のｐ型電極１１２も、その一部が
エッチングされるが、少量なので、ここでは考慮しな
い。
【００３９】以後の製造工程は、実施の形態１による製
造工程（図２の（４）から図２の（７））と同一であ
り、説明を省略する。
造工程（図２の（４）から図２の（７））と同一であ
り、説明を省略する。
【００４０】本実施の形態による製造方法においては、
レジストパターン形成前に、ｐ−ＧａＮコンタクト層１
１０上に第１のｐ型電極を構成する金属層を形成するの
で、表面汚染の少ない清浄な表面上に電極を形成するこ
とができる。このため、第１のｐ型電極とｐ−ＧａＮコ
ンタクト層との界面に不純物の残存が少なく、より良好
なオーミック電極（ｐ型電極）を形成することができ
る。
レジストパターン形成前に、ｐ−ＧａＮコンタクト層１
１０上に第１のｐ型電極を構成する金属層を形成するの
で、表面汚染の少ない清浄な表面上に電極を形成するこ
とができる。このため、第１のｐ型電極とｐ−ＧａＮコ
ンタクト層との界面に不純物の残存が少なく、より良好
なオーミック電極（ｐ型電極）を形成することができ
る。
【００４１】なお、本実施の形態による製造方法におい
ても、先にｎ−ＧａＮコンタクト層１０３を露出させる
エッチングを行い、その後、第１のｐ型電極１１２の形
成、および、リッジ構造の形成を行ってもよい。
ても、先にｎ−ＧａＮコンタクト層１０３を露出させる
エッチングを行い、その後、第１のｐ型電極１１２の形
成、および、リッジ構造の形成を行ってもよい。
【００４２】なお、本実施の形態による製造方法におい
ても、ｎ―ＧａＮコンタクト層１０３上に積層された複
数の半導体層をエッチングしてｎ−ＧａＮコンタクト層
１０３を露出させる場合に、リッジ構造（または、リッ
ジ構造を形成しようとする部分）を残して両側一部を除
去し、露出したｎ−ＧａＮコンタクト層１０３のいずれ
か一方の表面にｎ型電極を形成することができる。
ても、ｎ―ＧａＮコンタクト層１０３上に積層された複
数の半導体層をエッチングしてｎ−ＧａＮコンタクト層
１０３を露出させる場合に、リッジ構造（または、リッ
ジ構造を形成しようとする部分）を残して両側一部を除
去し、露出したｎ−ＧａＮコンタクト層１０３のいずれ
か一方の表面にｎ型電極を形成することができる。
【００４３】本実施の形態による製造方法において第１
のｐ型電極を形成する方法は、リッジ構造を有しない帯
状の電極を有する半導体レーザの電極を形成する場合に
も適用できる。
のｐ型電極を形成する方法は、リッジ構造を有しない帯
状の電極を有する半導体レーザの電極を形成する場合に
も適用できる。
【００４４】本実施の形態による製造方法において第１
のｐ型電極を形成する方法は、半導体レーザだけでな
く、発光ダイオード（ＬＥＤ）等の半導体発光素子や、
電界効果トランジスタ（ＦＥＴ）、バイポーラトランジ
スタ等の半導体電子素子において電極を形成する場合に
も適用できる。
のｐ型電極を形成する方法は、半導体レーザだけでな
く、発光ダイオード（ＬＥＤ）等の半導体発光素子や、
電界効果トランジスタ（ＦＥＴ）、バイポーラトランジ
スタ等の半導体電子素子において電極を形成する場合に
も適用できる。
【００４５】実施の形態３．以下に、実施の形態３によ
る半導体レーザ１００の製造方法を説明する。本実施の
形態による製造工程のうち、実施の形態１による製造工
程と異なる工程は、第２のｐ型電極およびｎ型電極を形
成する工程である。図４は、この第２のｐ型電極および
ｎ型電極を形成する工程を説明する図である。
る半導体レーザ１００の製造方法を説明する。本実施の
形態による製造工程のうち、実施の形態１による製造工
程と異なる工程は、第２のｐ型電極およびｎ型電極を形
成する工程である。図４は、この第２のｐ型電極および
ｎ型電極を形成する工程を説明する図である。
【００４６】絶縁膜１１１を形成する工程までは、実施
の形態１による製造工程（図２の（１）から図２の
（５）まで）と同一であり、説明を省略する。
の形態１による製造工程（図２の（１）から図２の
（５）まで）と同一であり、説明を省略する。
【００４７】絶縁膜１１１を形成した後（図４の
（１））、図４の（１）に示される構造の表面にレジス
トを塗布し、フォトリソグラフィーによって、第２のｐ
型電極およびｎ型電極の形成位置に対応したレジストパ
ターン１１５を形成する（図４の（２））。その後、最
初にレジストを塗布した領域に金属を蒸着し、リフトオ
フ法によって、第２のｐ型電極とｎ型電極を同時に作成
する（図４の（３））。これにより、第２のｐ型電極と
ｎ型電極は、共に、同じＴｉ／Ａｕ電極１１６から構成
される。
（１））、図４の（１）に示される構造の表面にレジス
トを塗布し、フォトリソグラフィーによって、第２のｐ
型電極およびｎ型電極の形成位置に対応したレジストパ
ターン１１５を形成する（図４の（２））。その後、最
初にレジストを塗布した領域に金属を蒸着し、リフトオ
フ法によって、第２のｐ型電極とｎ型電極を同時に作成
する（図４の（３））。これにより、第２のｐ型電極と
ｎ型電極は、共に、同じＴｉ／Ａｕ電極１１６から構成
される。
【００４８】本実施の形態による製造方法においては、
ｎ型電極の材料と第２のｐ型電極の材料を同一にし、一
回のリフトオフ工程によって、両方の電極形成を行う。
よって、半導体発光素子の製造工程を簡略化できる。
ｎ型電極の材料と第２のｐ型電極の材料を同一にし、一
回のリフトオフ工程によって、両方の電極形成を行う。
よって、半導体発光素子の製造工程を簡略化できる。
【００４９】なお、本実施の形態による製造方法におい
ても、先にｎ−ＧａＮコンタクト層１０３を露出させる
エッチングを行い、その後、第１のｐ型電極１１２の形
成、および、リッジ構造の形成を行ってもよい。
ても、先にｎ−ＧａＮコンタクト層１０３を露出させる
エッチングを行い、その後、第１のｐ型電極１１２の形
成、および、リッジ構造の形成を行ってもよい。
【００５０】なお、本実施の形態による製造方法におい
ても、ｎ―ＧａＮコンタクト層１０３上に積層された複
数の半導体層をエッチングしてｎ−ＧａＮコンタクト層
１０３を露出させる場合に、リッジ構造（または、リッ
ジ構造を形成しようとする部分）を残して両側一部を除
去し、露出したｎ−ＧａＮコンタクト層１０３のいずれ
か一方の表面にｎ型電極を形成することができる。
ても、ｎ―ＧａＮコンタクト層１０３上に積層された複
数の半導体層をエッチングしてｎ−ＧａＮコンタクト層
１０３を露出させる場合に、リッジ構造（または、リッ
ジ構造を形成しようとする部分）を残して両側一部を除
去し、露出したｎ−ＧａＮコンタクト層１０３のいずれ
か一方の表面にｎ型電極を形成することができる。
【００５１】なお、本発明による製造方法は、ＧａＮ系
半導体レーザを用いて説明されたが、発光ダイオード
（ＬＥＤ）等の他の半導体発光素子に適用されても同様
の効果が得られる。
半導体レーザを用いて説明されたが、発光ダイオード
（ＬＥＤ）等の他の半導体発光素子に適用されても同様
の効果が得られる。
【００５２】
【発明の効果】本発明による、基板上に活性層を含む複
数の半導体層を積層して積層構造を形成する積層構造形
成ステップと、その積層構造の表面において、積層構造
よりも狭い幅を有する第１の電極を形成する第１電極形
成ステップと、その第１の電極をマスクとして積層構造
をエッチングし、リッジ構造を形成するリッジ構造形成
ステップとを含む半導体発光素子の製造方法によれば、
リッジ型半導体発光素子のリッジ構造の上表面に電極を
正確に形成できる。
数の半導体層を積層して積層構造を形成する積層構造形
成ステップと、その積層構造の表面において、積層構造
よりも狭い幅を有する第１の電極を形成する第１電極形
成ステップと、その第１の電極をマスクとして積層構造
をエッチングし、リッジ構造を形成するリッジ構造形成
ステップとを含む半導体発光素子の製造方法によれば、
リッジ型半導体発光素子のリッジ構造の上表面に電極を
正確に形成できる。
【００５３】本発明による半導体発光素子の製造方法に
おいて、上述の第１電極形成ステップが、積層構造の最
上層に、第１の電極を構成する金属層を積層するステッ
プと、金属層上にレジストを塗布するステップと、その
レジストをパターンニングして、第１の電極の形成位置
に対応する領域にレジスト膜を形成するステップと、そ
のレジスト膜をマスクとして金属層をエッチングするス
テップと、そのレジスト膜を除去するステップとから成
れば、表面汚染物質の付着を抑制して良好なオーミック
電極を形成できる。
おいて、上述の第１電極形成ステップが、積層構造の最
上層に、第１の電極を構成する金属層を積層するステッ
プと、金属層上にレジストを塗布するステップと、その
レジストをパターンニングして、第１の電極の形成位置
に対応する領域にレジスト膜を形成するステップと、そ
のレジスト膜をマスクとして金属層をエッチングするス
テップと、そのレジスト膜を除去するステップとから成
れば、表面汚染物質の付着を抑制して良好なオーミック
電極を形成できる。
【００５４】本発明による半導体発光素子の製造方法
が、積層構造を部分的にエッチングして、所定の半導体
層を露出させるエッチングステップと、そのエッチング
ステップによりエッチングされ、かつ、リッジ構造が形
成された積層構造の表面において、第１の電極および露
出した半導体層の一部を除いた領域に、絶縁膜を形成す
る絶縁膜形成ステップと、その露出した半導体層の一部
に、第２の電極を形成する第２電極形成ステップと、第
１の電極および第１の電極の周囲の絶縁膜に接するよう
に、第３の電極を形成する第３電極形成ステップとを含
み、第２電極形成ステップと第３電極電極形成ステップ
が同時に行われれば、半導体発光素子の製造工程がより
簡略化される。
が、積層構造を部分的にエッチングして、所定の半導体
層を露出させるエッチングステップと、そのエッチング
ステップによりエッチングされ、かつ、リッジ構造が形
成された積層構造の表面において、第１の電極および露
出した半導体層の一部を除いた領域に、絶縁膜を形成す
る絶縁膜形成ステップと、その露出した半導体層の一部
に、第２の電極を形成する第２電極形成ステップと、第
１の電極および第１の電極の周囲の絶縁膜に接するよう
に、第３の電極を形成する第３電極形成ステップとを含
み、第２電極形成ステップと第３電極電極形成ステップ
が同時に行われれば、半導体発光素子の製造工程がより
簡略化される。
【００５５】本発明による半導体発光素子の製造方法に
おいて、上述の第３の電極の絶縁膜に接する部分がチタ
ンを含有すれば、電極が剥がれにくい半導体発光素子を
製造できる。
おいて、上述の第３の電極の絶縁膜に接する部分がチタ
ンを含有すれば、電極が剥がれにくい半導体発光素子を
製造できる。
【００５６】本発明による半導体発光素子によれば、リ
ッジ構造の上表面に電極が正確に形成されている。
ッジ構造の上表面に電極が正確に形成されている。
【図１】 本発明の製造方法により製造された窒化物半
導体発光素子の構造を示す断面図。
導体発光素子の構造を示す断面図。
【図２】 本発明による窒化物半導体発光素子の製造方
法を説明する図。
法を説明する図。
【図３】 本発明による別の窒化物半導体発光素子の製
造方法を説明する図。
造方法を説明する図。
【図４】 本発明による更なる別の窒化物半導体発光素
子の製造方法を説明する図。
子の製造方法を説明する図。
【図５】 従来の窒化物半導体発光素子の構造を示す断
面図。
面図。
１０１ サファイア基板、 １０２ ＧａＮバッファ
層、 １０３ ｎ−ＧａＮコンタクト層、 １０４ ｎ
−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層、 １０５
ｎ−ＧａＮガイド層、 １０６ 多重量子井戸（ＭＱ
Ｗ）活性層、 ７ｐ−Ａｌ０．２０Ｇａ０．８０Ｎキャ
ップ層、 １０８ ｐ−ＧａＮガイド層、１０９ ｐ−
Ａｌ０．０７Ｇａ０．９３Ｎクラッド層、 １１０ ｐ
−ＧａＮコンタクト層、 １１１ 絶縁膜、 １１２
第１のｐ型電極、 １１３ 第２のｐ型電極、 １１４
ｎ型電極、 １１５ レジスト、 １１６ Ｔｉ／Ａ
ｕ電極。
層、 １０３ ｎ−ＧａＮコンタクト層、 １０４ ｎ
−Ａｌ０．０７Ｇａ０．９３Ｎクラッド層、 １０５
ｎ−ＧａＮガイド層、 １０６ 多重量子井戸（ＭＱ
Ｗ）活性層、 ７ｐ−Ａｌ０．２０Ｇａ０．８０Ｎキャ
ップ層、 １０８ ｐ−ＧａＮガイド層、１０９ ｐ−
Ａｌ０．０７Ｇａ０．９３Ｎクラッド層、 １１０ ｐ
−ＧａＮコンタクト層、 １１１ 絶縁膜、 １１２
第１のｐ型電極、 １１３ 第２のｐ型電極、 １１４
ｎ型電極、 １１５ レジスト、 １１６ Ｔｉ／Ａ
ｕ電極。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中島 美幸
兵庫県伊丹市瑞原四丁目１番地 菱電セミ
コンダクタシステムエンジニアリング株式
会社内
(72)発明者 八木 哲哉
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
Ｆターム(参考） 5F073 AA11 AA13 AA45 AA61 AA74
CA07 CB05 CB07 CB22 DA25
DA30 DA35
Claims (6)
- 【請求項１】 基板上に活性層を含む複数の半導体層を
積層して積層構造を形成する積層構造形成ステップと、 前記積層構造の表面において、前記積層構造よりも狭い
幅を有する第１の電極を形成する第１電極形成ステップ
と、 前記第１の電極をマスクとして前記積層構造をエッチン
グし、リッジ構造を形成するリッジ構造形成ステップと
を含むことを特徴とする半導体発光素子の製造方法。 - 【請求項２】 前記第１電極形成ステップが、 前記積層構造の最上層に、前記第１の電極を構成する金
属層を積層するステップと、 前記金属層上にレジストを塗布するステップと、 前記レジストをパターンニングして、前記第１の電極の
形成位置に対応する領域にレジスト膜を形成するステッ
プと、 前記レジスト膜をマスクとして前記金属層をエッチング
するステップと、 前記レジスト膜を除去するステップとから成ることを特
徴とする請求項１に記載の半導体発光素子の製造方法。 - 【請求項３】 前記積層構造を部分的にエッチングし
て、所定の半導体層を露出させるエッチングステップ
と、 前記エッチングステップによりエッチングされ、かつ、
リッジ構造が形成された前記積層構造の表面において、
前記第１の電極および前記露出した半導体層の一部を除
いた領域に、絶縁膜を形成する絶縁膜形成ステップと、 前記露出した半導体層の一部に、第２の電極を形成する
第２電極形成ステップと、 前記第１の電極および前記第１の電極の周囲の絶縁膜に
接するように、第３の電極を形成する第３電極形成ステ
ップとを含み、 前記第２電極形成ステップと前記第３電極電極形成ステ
ップが同時に行われることを特徴とする請求項１または
請求項２に記載の半導体発光素子の製造方法。 - 【請求項４】 前記第３の電極は、前記絶縁膜に接する
部分がチタンを含有することを特徴とする請求項３に記
載の半導体発光素子の製造方法。 - 【請求項５】 基板上にｐ型クラッド層、活性層および
ｎ型クラッド層を含む複数の半導体層が積層されてなる
積層構造を備え、 前記積層構造の一部に凸状に形成されたリッジ構造と、
前記リッジ構造の上表面に形成された第１の電極と、前
記積層構造の前記リッジ構造とは異なる部分に露出する
所定の半導体層の表面に形成された第２の電極と、前記
積層構造の表面において、前記第１の電極および前記第
２の電極以外の領域に形成された絶縁膜と、前記第１の
電極および前記第１の電極の周囲の絶縁膜を覆うように
形成された第３の電極とを備える半導体発光素子。 - 【請求項６】 前記第２の電極と前記第３の電極が、同
じ材料から成る請求項５に記載の半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150891A JP2003347658A (ja) | 2002-05-24 | 2002-05-24 | 半導体発光素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150891A JP2003347658A (ja) | 2002-05-24 | 2002-05-24 | 半導体発光素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003347658A true JP2003347658A (ja) | 2003-12-05 |
Family
ID=29768629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002150891A Pending JP2003347658A (ja) | 2002-05-24 | 2002-05-24 | 半導体発光素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003347658A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130595A (ja) * | 2006-11-16 | 2008-06-05 | Sharp Corp | 窒化物半導体レーザ素子 |
| JP2008192846A (ja) * | 2007-02-05 | 2008-08-21 | Hamamatsu Photonics Kk | 半導体発光素子および半導体発光素子製造方法 |
| JP2009071341A (ja) * | 2009-01-08 | 2009-04-02 | Mitsubishi Electric Corp | 窒化物半導体発光素子 |
| US8263999B2 (en) | 2007-04-16 | 2012-09-11 | Mitsubishi Electric Corporation | Nitride semiconductor light-emitting device |
| CN105449521B (zh) * | 2014-09-10 | 2019-05-14 | 中国科学院上海微系统与信息技术研究所 | 一种半绝缘表面等离子体波导太赫兹量子级联激光器的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376293A (ja) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体レーザ装置 |
| JPH0864912A (ja) * | 1994-08-26 | 1996-03-08 | Rohm Co Ltd | 半導体発光素子およびその製法 |
| JPH11177184A (ja) * | 1997-12-11 | 1999-07-02 | Ricoh Co Ltd | 半導体レーザ装置およびその製造方法 |
| JP2000058965A (ja) * | 1998-08-17 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及び半導体レーザ素子 |
| JP2002208753A (ja) * | 2001-01-12 | 2002-07-26 | Sanyo Electric Co Ltd | 半導体発光素子およびその製造方法 |
-
2002
- 2002-05-24 JP JP2002150891A patent/JP2003347658A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376293A (ja) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体レーザ装置 |
| JPH0864912A (ja) * | 1994-08-26 | 1996-03-08 | Rohm Co Ltd | 半導体発光素子およびその製法 |
| JPH11177184A (ja) * | 1997-12-11 | 1999-07-02 | Ricoh Co Ltd | 半導体レーザ装置およびその製造方法 |
| JP2000058965A (ja) * | 1998-08-17 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及び半導体レーザ素子 |
| JP2002208753A (ja) * | 2001-01-12 | 2002-07-26 | Sanyo Electric Co Ltd | 半導体発光素子およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130595A (ja) * | 2006-11-16 | 2008-06-05 | Sharp Corp | 窒化物半導体レーザ素子 |
| JP2008192846A (ja) * | 2007-02-05 | 2008-08-21 | Hamamatsu Photonics Kk | 半導体発光素子および半導体発光素子製造方法 |
| US8263999B2 (en) | 2007-04-16 | 2012-09-11 | Mitsubishi Electric Corporation | Nitride semiconductor light-emitting device |
| JP2009071341A (ja) * | 2009-01-08 | 2009-04-02 | Mitsubishi Electric Corp | 窒化物半導体発光素子 |
| CN105449521B (zh) * | 2014-09-10 | 2019-05-14 | 中国科学院上海微系统与信息技术研究所 | 一种半绝缘表面等离子体波导太赫兹量子级联激光器的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4547933B2 (ja) | 窒化物半導体素子 | |
| US7356060B2 (en) | Semiconductor laser device and method for fabricating the same | |
| US7535945B2 (en) | Semiconductor laser apparatus and method of manufacturing the same | |
| JP3723434B2 (ja) | 半導体発光素子 | |
| JP3449535B2 (ja) | 半導体素子の製造方法 | |
| US7456039B1 (en) | Method for manufacturing semiconductor optical device | |
| US7585688B2 (en) | Method for manufacturing semiconductor optical device | |
| JP2000332364A (ja) | 窒化物半導体素子 | |
| KR100621117B1 (ko) | 반도체 레이저 및 그 제조 방법 | |
| JP2000114664A (ja) | 窒化物半導体レーザ素子 | |
| JP2820140B2 (ja) | 窒化ガリウム系半導体レーザ | |
| JP4814538B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2006228826A (ja) | 半導体レーザ | |
| JP4622225B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP4493041B2 (ja) | 窒化物半導体発光素子 | |
| JP4043087B2 (ja) | 窒化物半導体素子の製造方法及び窒化物半導体素子 | |
| JP2007027572A (ja) | 半導体発光装置およびその製造方法 | |
| US7751456B2 (en) | Method for manufacturing semiconductor optical device | |
| JP2004281432A (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2003243773A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| JP2003347658A (ja) | 半導体発光素子およびその製造方法 | |
| JPH10303459A (ja) | 窒化ガリウム系半導体発光素子およびその製造方法 | |
| JPH11177184A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2010021206A (ja) | 半導体発光素子 | |
| JP2004273752A (ja) | 半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080306 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080328 |