JP2010021206A - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP2010021206A JP2010021206A JP2008178275A JP2008178275A JP2010021206A JP 2010021206 A JP2010021206 A JP 2010021206A JP 2008178275 A JP2008178275 A JP 2008178275A JP 2008178275 A JP2008178275 A JP 2008178275A JP 2010021206 A JP2010021206 A JP 2010021206A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric film
- layer
- ridge portion
- semiconductor
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】工程中の電極剥がれを防止するとともに、良好なp電極コンタクト特性を得ることができ、素子特性の信頼性に優れた高歩留の半導体発光素子を提供する。
【解決手段】半導体基板1上に、第1導電型クラッド層2、活性層4、第2導電型クラッド層6、コンタクト層8が順に積層され、第2導電型クラッド層6およびコンタクト層8がストライプ状に形成されたリッジ部7を有する半導体積層体と、リッジ部7の側面を覆い、リッジ部7の上面を露出させる開口部12を有する誘電体膜と、誘電体膜から露出したコンタクト層8の上面に形成された導電膜9とを備える。誘電体膜10は、コンタクト層8の側面の一部に接し、開口部12の周囲に凸部13を有し、コンタクト層8の幅が誘電体膜10の開口部12の幅より狭く、導電膜9の上面が誘電体膜10の凸部13よりも低い位置に位置する。
【選択図】図1
【解決手段】半導体基板1上に、第1導電型クラッド層2、活性層4、第2導電型クラッド層6、コンタクト層8が順に積層され、第2導電型クラッド層6およびコンタクト層8がストライプ状に形成されたリッジ部7を有する半導体積層体と、リッジ部7の側面を覆い、リッジ部7の上面を露出させる開口部12を有する誘電体膜と、誘電体膜から露出したコンタクト層8の上面に形成された導電膜9とを備える。誘電体膜10は、コンタクト層8の側面の一部に接し、開口部12の周囲に凸部13を有し、コンタクト層8の幅が誘電体膜10の開口部12の幅より狭く、導電膜9の上面が誘電体膜10の凸部13よりも低い位置に位置する。
【選択図】図1
Description
本発明は、半導体発光素子、特に窒化物半導体発光素子の構造に関する。
近年、窒化ガリウム(GaN)半導体を用いた発光素子は、発光ダイオード(LED)やレーザダイオード(LD)として急速に普及している。特にGaN半導体レーザダイオードは、高密度光ディスクシステムにおける光ピックアップのキーデバイスとして産業上の重要性を増してきている。GaN半導体レーザダイオードの半導体層は、一般にはInGaN活性層とAlGaNクラッド層とを積層した構造である。p型クラッド層には実屈折導波路を構成するストライプ状のリッジ部が形成されている。リッジ部の側面上には、誘電体膜が形成されている。
誘電体膜の材料には、一般に、p型AlGaNクラッド層よりも屈折率の低いSiO2等の誘電体膜が使用されている。このため、光がリッジ部の中心付近に閉じ込められる。この誘電体膜は、リッジ部の上面から注入される電流をリッジ部の中心に狭窄する役目を果たす。このために、注入される電流がリッジ部の中心付近に閉じ込められ、光を効果的に増幅することが可能となる。
GaN半導体レーザダイオードの製造工程において、リッジ部形成工程、リッジ部の側面上に誘電体膜を形成する誘電体膜形成工程、および、リッジ部上へのp型電極形成工程が、素子特性だけでなく信頼性をも左右する重要な工程となる。特に、p型電極形成工程において、半導体層(リッジ部)と電極金属との密着性の向上と、低抵抗化とを実現することを目的とした構造および製造方法が、例えば特許文献1〜3に開示されている。以下に、リッジ部形成からp型電極形成に関する従来技術について説明する。
まず、第1の構造(例えば、特許文献1参照)として、p型電極の半導体層からの剥離を防止する構造の半導体レーザ素子が提案されている。図4は、上記半導体レーザ素子の構成を示す断面図である。半導体基板および半導体基板上に積層された半導体層(活性層、n型クラッド層など)からなる積層体101上にリッジ部を有するp型クラッド層102が形成され、p型クラッド層102上にコンタクト層104が形成されている。リッジ部103の側面には、第1の絶縁膜105が形成されている。
コンタクト層104および第1の絶縁膜105上には、p型電極106が形成されている。第1の絶縁膜105上からp型電極106の一部を覆うように、第2の絶縁膜107が形成されている。p型電極106および第2の絶縁膜107上に第1の薄膜層109および第2の薄膜層110からなるパッド電極108が形成されている。
この構造の特徴は、第2の絶縁膜107によって、p型電極106がコンタクト層104の上面から剥離しないようにp型電極106の一部を押さえつけた点にある。
また、第2の構造として、幅の狭いリッジ部に精度良く電極を形成し、かつ低抵抗であり、p型電極をマスクとしてリッジ部を形成する半導体素子の構造および製造方法(例えば、特許文献2参照)が提案されている。図5に示すように、この半導体素子は、p型電極として半導体層201のリッジ部頭頂部表面に半導体と合金化する材料からなる第1層203と、その上に接して形成された白金族元素からなる第2層204とを有する。さらに、この半導体素子は、リッジ部およびp型電極の側面上に形成され、リッジ部頭頂部以外の領域において、他と絶縁させるための絶縁膜202を有する。この構成により、精度の良いリッジストライプ幅と、合金化による半導体層との高い密着性とを両立し、低抵抗を実現し得る。
また、第3の構造として、幅の狭いリッジ部上に、通常の露光工程、エッチング工程により低抵抗のp型電極構造を形成する半導体レーザ素子およびその製造方法(例えば、特許文献3参照)が、提案されている。図6に示すように、この半導体レーザ素子の製造方法は、まずn型GaAs基板301上に、n型クラッド層302、活性層303、第1p型クラッド層304、p型エッチング停止層305、第2p型クラッド層308およびコンタクト層309を順次積層して半導体層を形成する。つぎに、第2p型クラッド層308およびコンタクト層309をエッチングしてリッジ部を形成する。つぎに、半導体層上に誘電体膜306を形成し、誘電体膜306上にレジスト307を塗布してエッチバックを行ってコンタクト層309をレジスト307から露出させる。
コンタクト層309およびレジスト307上にp型電極蒸着を行う際に、プロセスマージンを考慮し、あらかじめコンタクト層309を厚く形成しておく。このことにより、確実にコンタクト層309とp型電極とが接触する構造となる。この構造の場合、コンタクト層309の側面もp型電極と接触することになるため、コンタクト面積が増大し低抵抗化を実現し得る。
特開2000−114664号公報
特開2004−253545号公報
特開2006−59881号公報
第1の構造では、p型電極を誘電体膜で押さえることにより、バー状態に劈開するような機械的衝撃によるp型電極の剥がれを低減する効果は期待できるが、図4に示すようにコンタクト層104から第1の絶縁膜105にかけて電極金属が形成されているため、コンタクト層104と絶縁膜105との境界に形成される段差部を起点として剥がれやすい。この境界部は、プロセスや実装での熱処理により歪が集中しやすいため、構造上電極金属はコンタクト層104上のみに形成する方が密着性は安定する。またp型電極106に使用する金属は、半導体層だけでなく絶縁膜とも密着性が低いため、p型電極106をさらに第2の絶縁膜107で覆っても、電極剥がれは発生する可能性がある。
また、第2の構造では、リッジ部を形成する前にp型電極を形成しているため、リッジ部形成工程におけるエッチング、あるいは熱処理、化学薬液暴露等のプロセスの影響を受けて、p型電極が変質してコンタクト特性が悪化するという問題がある。
また、第3の構造では、GaAs系材料に対する技術が開示されているが、窒化物系半導体レーザにおいては、高ドープ層であるp型コンタクト層を厚くすると結晶欠陥に伴う表面モホロジーの劣化が発生して、p電極との良好なコンタクトがとれないという問題がある。
本発明は、上記従来技術の問題点を鑑み、工程中の電極剥がれを防止するとともに、良好なp電極コンタクト特性を得ることができ、素子特性の信頼性に優れた高歩留の半導体発光素子を提供することを目的とする。あわせて、オーミック電極を構成する導電膜をコンタクト層上にのみ形成し、不要金属を光密度の高い領域から遠ざけて光吸収による発熱や破壊、頓死といった半導体発光素子の信頼性を向上させる。さらには、半導体発光素子におけるオーミック電極を構成する導電膜をストライプ構造の上面全域に接合させることにより、リッジ部全面に効果的に電流が流れてFFP(遠視野パターン)特性を改善する。
本発明の半導体発光素子は、半導体基板上に、第1導電型クラッド層、活性層、第2導電型クラッド層、コンタクト層が順に積層され、前記第2導電型クラッド層および前記コンタクト層がストライプ状に形成されたリッジ部を有する半導体積層体と、前記リッジ部の側面を覆い、前記リッジ部の上面を露出させる開口部を有する誘電体膜と、前記誘電体膜から露出した前記コンタクト層の上面に形成された導電膜とを備える。上記課題を解決するために、前記誘電体は、前記コンタクト層の側面の一部に接し、前記開口部の周囲に凸部を有し、前記コンタクト層の幅が前記誘電体膜の開口部の幅より狭く、前記導電膜の上面が前記誘電体膜の前記凸部よりも低い位置に位置することを特徴とする。
また、本発明の半導体発光素子の製造方法は、上記課題を解決するために、半導体基板上にそれぞれ半導体層よりなるn型クラッド層、活性層、p型クラッド層、コンタクト層を順次積層して半導体積層体を形成する工程と、前記p型クラッド層および前記コンタクト層をエッチングすることによりストライプ形状のリッジ部を形成する工程と、前記半導体積層体上に誘電体膜を形成する工程と、前記誘電体膜をエッチングして、前記リッジ部側面を覆う誘電体膜からなる順テーパー形状のテーパー部を形成する工程と、前記誘電体膜の上にレジストを塗布し、所望のレジスト膜厚を除去して前記リッジ部上の誘電体膜を露出させる工程と、所望の膜厚を除去した前記レジスト上にレジストを塗布して所望のマスクを形成して、前記レジストをマスクとして、前記誘電体膜を選択的に除去して、前記誘電体膜に凸部を形成するとともに、前記凸部に囲まれた領域において前記リッジ部を露出させる工程と、前記リッジ部上に前記凸部の高さを超えないように電極を形成する工程と、前記レジストを除去する工程とを有することを特徴とする。
本発明の半導体発光素子によれば、劈開工程における端面コートプロセスにおけるバー整列時や実装時に電極が組立装置等に接触することにより、電極剥がれが生じることを防止できる。
また、光吸収による発熱や破壊、頓死を防止し、それによりレーザの信頼性を向上することが可能となり、レーザの高出力化を実現することができる。GaN系の材料からなるp型層の電気抵抗が高い場合においてもコンタクト抵抗が低く、リッジ部全面に効果的に電流が流れることで良好なFFP特性を得ることが可能であり、オーミック電極を構成する導電膜と誘電体膜とは間隙なく接合形成されることで、導電膜を構成する元素が拡散すること等によるレーザ特性悪化の問題も解決できる。
また、リッジ部を形成する際のドライエッチングによるダメージを回復するための熱処理工程を行うことが可能である。これにより、歩留り良く特性及び信頼性に優れたGaN半導体レーザダイオードが提供可能となる。
本発明の半導体発光素子は、上記構成を基本として、種々の態様を用いることができる。すなわち、上記半導体発光素子において、前記導電膜の一部が前記誘電体膜上に形成された構成にすることができる。
また、前記リッジ部と前記リッジ部の側面上の誘電体膜とで形成された部分は、前記リッジ部の上部から前記リッジ部の下部にかけて、幅が増大し、前記半導体基板面に対して、傾斜した形状である構成にすることができる。
また、前記半導体基板および前記半導体積層体は、窒化物半導体である構成にすることができる。
(実施の形態)
本実施の形態では、窒化物半導体発光素子としてGaN半導体レーザダイオードを例として説明する。図1は、本実施の形態に係るGaN半導体レーザダイオードの構成を示す断面図である。n型GaN基板1上には、厚さ2.5μmのn型AlxGa1-xN(x=0.03)からなるn型クラッド層2が形成されている。n型クラッド層2上には、厚さ0.1μmのn型AlyGa1-yN(y=0.003)からなるn型光ガイド層3が形成されている。n型光ガイド層3上には、厚さ8nmのInzGa1-zN(z=0.08)からなる障壁層と厚さ3nmのInsGa1-sN(s=0.03)からなる井戸層とによって構成される多重量子井戸活性層4が形成されている。多重量子井戸活性層4上には、厚さ0.1μmのp型GaNからなるp型光ガイド層5が形成されている。
本実施の形態では、窒化物半導体発光素子としてGaN半導体レーザダイオードを例として説明する。図1は、本実施の形態に係るGaN半導体レーザダイオードの構成を示す断面図である。n型GaN基板1上には、厚さ2.5μmのn型AlxGa1-xN(x=0.03)からなるn型クラッド層2が形成されている。n型クラッド層2上には、厚さ0.1μmのn型AlyGa1-yN(y=0.003)からなるn型光ガイド層3が形成されている。n型光ガイド層3上には、厚さ8nmのInzGa1-zN(z=0.08)からなる障壁層と厚さ3nmのInsGa1-sN(s=0.03)からなる井戸層とによって構成される多重量子井戸活性層4が形成されている。多重量子井戸活性層4上には、厚さ0.1μmのp型GaNからなるp型光ガイド層5が形成されている。
p型光ガイド層5上には、p型AltGa1-tN(t=0.03)よりなるp型クラッド層6が形成されている。p型クラッド層6には、厚さ0.5μmのストライプ状のリッジ部7が形成されている。リッジ部7上には、厚さ60nmのp型GaNからなるコンタクト層8が形成されている。コンタクト層8上には、PdおよびPtが積層され、コンタクト層8とオーミック接続するp型電極9が形成されている。
リッジ部7の側部およびp型クラッド層6におけるリッジ部7が形成されていない領域上に誘電体膜10が形成されている。テーパー部11は、リッジ部7の側部に配置された誘電体膜10であり、リッジ部7の上部から下部にかけて、幅が増大する形状に形成されている。また、誘電体膜10は、p型電極9が形成された領域に開口部12を有する。開口部12の幅は、コンタクト層8の幅よりも広く形成されている。また、誘電体膜10における開口部12の端部は、凸状(凸部13)に形成されている。凸部13は、p型電極9の上面よりも高い位置となるように形成されている。
誘電体膜10およびp型電極9上には、Ti/Pt/Au/Ti/Auの積層構造を有するパッド電極14が形成されている。また、n型GaN基板1のn型クラッド層2が形成された面の裏面には、n型GaN基板1とオーミック接続するn型電極15が形成されている。
以上のような構成によれば、p型電極9の上面が凸部13よりも低い位置に形成されることにより、GaN半導体レーザダイオードは、劈開工程における端面コートプロセスにおけるバー整列時や実装時の接触による電極剥がれを防止できる。
次に、本実施形態に係るGaN半導体レーザダイオードの製造方法を説明する。図2A〜図2Kは、本実施形態に係るGaN半導体レーザダイオードの製造方法を示す要部工程断面図である。
まず、図2Aに示すように、n型GaN基板1の上に、半導体積層体16を形成する。具体的には、n型GaN基板1の上に、有機金属気相成長(MOCVD)法を用いて、下から順に、n型クラッド層2、n型光ガイド層3、多重量子井戸活性層4、p型光ガイド層5、厚さ0.5μmのp型クラッド層6、コンタクト層8をそれぞれ順に形成する。
ここで、有機金属気相成長させるための原料として、Gaはトリメチルガリウム、Alはトリメチルアルミニウム、Inはトリメチルインジウム、Nはアンモニアを用いることができる。また、p型のドーパントとしてのMgはシクロペンタジエニルマグネシウム、n型のドーパントはSiを用いることができる。また、有機金属気相成長におけるキャリアガスとして窒素及び水素を用いることができる。
なお、本発明は、上述した半導体層や製造方法に限定されるものではなく、半導体層の成長方法や半導体層の構成が変わっても本発明は同様に適用可能である。
次に、図2Bに示すように、半導体層を構成するコンタクト層8の上に所望の膜厚のSiO2からなるマスク層17を形成する。次に、フォトリソグラフィ工程を用いてストライプ形状のパターンレジスト(図示せず)を形成する。
このストライプ形状のパターンレジストをマスクにして、リアクティブイオンエッチング(RIE)等によるドライエッチング法或いはバッファードフッ酸(BHF)等を用いたウェットエッチング法によりマスク層17をエッチングすることにより、マスク層17に所望の幅のストライプ形状のマスクパターンを形成する。次に、パターンレジストを除去する。なお、通常のマスクパターンの形成は加工制御性に優れるドライエッチング法を使用する。
続いて、図2Cに示すように、マスク層17をマスクとして、塩素ガス(Cl2)を利用した誘導結合型プラズマ(ISM)エッチング法を用いて、クラッド層6及びコンタクト層8をエッチングして、リッジ部7を形成する。そして、マスク層17を残存させたままの状態で熱処理を行うことにより、半導体エッチング面に与えたプラズマダメージを回復させる。
ここで、当該工程における半導体エッチング面のダメージを回復するための熱処理の雰囲気と温度条件としては、窒素(N2)雰囲気中で略500℃〜950℃の温度範囲が望ましく、また、窒素(N2)雰囲気中で略750℃〜900℃の温度範囲とした場合は略10分〜60分の熱処理時間でプラズマダメージを回復することが可能である。通常は窒素(N2)雰囲気下で略800℃、30分間の熱処理が行われる。つぎに、バッファードフッ酸(BHF)等を用いたウェットエッチング法により、マスク層17を除去して、ほぼ垂直形状を呈するリッジ部7の形成工程が終了する。なお、本発明は、リッジ部7の側面がほぼ垂直を呈するストライプ形状に限定されるものではなく、順テーパー形状や裾引き形状であっても良い。
次に、図2Dに示すように、CVD(化学気相成長法)法により、リッジ部7の全面を覆うように、SiO2からなる誘電体膜10を形成する。CVD法を用いることにより形成される誘電体膜10は、通常、リッジ部7の側面にも上面の膜厚とほぼ同じかやや薄い膜厚で堆積される。このため、誘電体膜10の形状は、リッジ部7の側面にほぼ垂直か、逆テーパー形状を呈する。
次に、図2Eに示すように、堆積した誘電体膜10に対して、アルゴン等の不活性ガスによるリアクティブイオンエッチング(RIE)により、一部の誘電体膜10を取り除き、リッジ部7の上面および側面に形成された誘電体膜10の形状を順テーパー形状(以下、テーパー部11と称する)にする。これによりテーパー部11は、リッジ部7の上部から下部にかけて幅が増大する順テーパー形状となり、上部で略100nmであり、下部で1000nmとなる。
テーパー部11の幅について、好ましくは、上部で略200nmであり、下部にかけてなだらかに増大し、リッジ部7が露出しない順テーパー形状が好適である。
誘電体膜10がこのように形成されることにより、リッジ部7上面から注入される電流をリッジ部7の中心に狭窄して、リッジ部7の中心付近に閉じ込められる光を効果的に増幅することができる。同時に、パッド電極(図2Eでは図示せず)や不要金属を光密度の高い領域から遠ざけることで、光吸収による発熱や破壊、頓死といったことを防止でき、これにより、レーザの信頼性を向上させることが可能となる。レーザの信頼性が向上することにより半導体レーザ素子の高出力化を実現することができる。
次に、図2Fに示すように、誘電体膜10上全面に、リッジ部7の段差の略1.5倍以上の膜厚のレジスト膜18を塗布する。この膜厚に形成することにより、上面がリッジ部7の段差の影響を受けない平坦なレジスト膜18となる。次に、図2Gに示すように、酸素プラズマ処理により、テーパー部11の頭頂部が所望の高さ露出するように、レジスト膜18を取り除く。
次に、図2Hに示すように、例えば、略170℃で、20分間レジスト膜18を加熱処理した後、さらに、誘電体膜10およびレジスト膜18上にp型電極形成用レジスト膜19を形成する。次に、p型電極形成用レジスト膜19をリソグラフィー工程により、パターニングして、リッジ部7上の領域に、コンタクト層8の幅より広い開口を設ける。
次に、図2Iに示すように、p型電極形成用レジスト膜19をマスクとして、フッ酸を用いたウエットエッチ法により誘電体膜10を等方的にエッチングする。このエッチングにより誘電体膜10に開口部12が形成され、p型電極形成用レジスト膜19によりマスクされた部分の誘電体膜10に凸部13が形成される。また、コンタクト層8の上面全領域および側面の一部が露出する。以上の工程により、コンタクト層8の幅が、誘電体膜10の開口部12の幅(図2Iの左右方向)よりも狭く、コンタクト層8の上面が誘電体膜10の凸部13よりも低い状態を形成する。
次に、図2Jに示すように、所望の厚みのPd/Ptを蒸着して、コンタクト層8上にp型電極9を形成する。開口部12がコンタクト層8の幅より広いので、p型電極9は誘電体膜10の一部上にも形成されている。
p型電極9の形成工程において、コンタクト層8上に形成されるPd/Ptの範囲は、p型電極形成用レジスト膜19の開口径、及び、Pd/Ptの蒸着源とn型GaN基板1表面とのなす角によって幾何学的に決定される。n型GaN基板1表面におけるPd/Ptの蒸着源からの角度は、法線蒸着を用いれば垂直に制御することが可能である。ステッパー露光によるp型電極形成用レジスト膜19の開口部を形成する際に生じる0.2μm程度の合せずれを考慮して、パターンレジスト(図示せず)の開口の径を最適化することにより、コンタクト層8上面全域が覆われるようにPd/Ptを形成する。
また、上面がウェットエッチングされた誘電体膜10の凸部13よりも低く位置するようにコンタクト層8上面全域に接合するp型電極9を形成する。Pd/Ptの膜厚に関しては、Pdの膜厚は10nm以上であることが望ましく且つ100nm以下であることが望ましい。また、Ptの膜厚は、Pd膜厚の1.2倍以下の膜厚であれば、剥がれを抑制することに効果的である。Pdの酸化又は合金化による変質に対する保護膜として働くためには、Ptは10nm以上の膜厚を有していることが望ましい。
通常のCVD法によって形成されたSiO2膜からなる誘電体膜上に堆積されるPd/Ptからなるp型電極は、下地層との接着強度が充分でなく、剥がれが生じやすい。一方、本実施の形態のように、ウェットエッチング処理されて表面に細かな凹凸を有する誘電体膜10上に形成されたPd/Ptの接着強度は、ウェットエッチング処理されなかった場合に比べて増大する。したがって、p型電極9がコンタクト層8上のみならず、誘電体膜10の一部上にも形成されている本実施の形態の構成では、p型電極9がコンタクト層8から剥がれにくい。
次に、図2Kに示すように、リフトオフ法を用いて、レジスト膜18、p型電極形成用レジスト膜19およびp型電極形成用レジスト膜19上のp型電極9を取り除く。
次に、図1に示すように、p型電極9および誘電体膜10上に、Ti/Pt/Au/Ti/Auを蒸着により積層し、レジストを用いて蒸着した金属のリフトオフ法及びメッキ形成によりパッド電極14を形成する。ここで、パッド電極14をテーパー部11上に形成することにより、リッジ部7における段差部位においても滑らかに形成することができる。
なお、パッド電極14の形成は、上述のようにパターンレジストを用いたリフトオフによって形成してもよいし、全面蒸着から必要な部分以外をエッチング除去することによって形成してもよい。
次に、n型GaN基板1のn型クラッド層2が形成された面の裏面を研磨除去し、該裏面にn型電極15を形成する。以上の各工程によって得られたウエハをバー状態に劈開して、GaN半導体レーザダイオードの共振器を形成する。さらに、劈開された端面に反射率制御のための端面コート(図示せず)を施し、最後にバー状態から劈開することにより、チップ状態にして、GaN半導体レーザダイオードが完成する。
以上説明したように、本実施形態に係るGaN半導体レーザダイオードは、所望の厚さのレジストを重ねて使用する二層レジスト法で、p型電極9の上面が凸部13よりも低い位置に形成されることにより、ヘキ開工程における端面コートプロセスにおけるバー整列時や実装時の接触による電極剥がれを防止できる。すなわち、もしp型電極9の上面が凸部13よりも高い位置にあるならば、その凸部13よりも高い位置にあるp型電極9の上部がバー整列時や実装時に組立装置等に当たり、電極剥がれが起きやすくなるが、本発明においてはそのようなことを防止できるのである。
また、p型電極9を構成する導電膜はコンタクト層8の上面全域に接合し、誘電体膜10はコンタクト層8に接し、p型電極9を構成する導電膜と誘電体膜10とは間隙なく接合形成される。
次に、FFP特性について説明する。図3(a)は、本実施の形態に係るGaN半導体レーザダイオードにおける65mW時のFFP特性(水平)を示すグラフである。図3(b)は、従来のGaN半導体レーザダイオードにおける65mW時のFFP特性(水平)を示すグラフである。従来品と比較して、本実施の形態に係るGaN半導体レーザダイオードは、乱れの少ない良好なFFP特性であることが分かる。
これは、本発明の場合、GaN系材料で形成されるp型層(p型光ガイド層5、p型クラッド層6、p型コンタクト層8)が高い電気抵抗を有する場合であっても、p型電極9がリッジ部7上面全域に接合することでコンタクト抵抗を低減することができて、リッジ部7全面に効果的に電流が流れることにより良好なFFP特性を得ることが可能であることに基づく。
また、リッジ部7の側壁の誘電体膜10とp型電極9とは隙間なく形成される。
誘電体膜10は、リッジ部7上面から注入される電流をリッジ部7中心に狭窄して、リッジ部7の中心付近に閉じ込められる光を効果的に増幅させる。さらに、誘電体膜10は、パッド電極14や不要金属を光密度の高い領域にから遠ざけることで、光吸収による発熱や破壊、頓死といったレーザの信頼性を向上することが可能となり、レーザ高出力化に好適な形状である。
また、元素拡散等によるレーザ特性悪化の問題も解決できる。すなわち、導電膜と誘電体膜とが間隙なく接合形成されれば、導電膜を構成する元素が拡散する隙間が存在しなくなるので、元素拡散等によるレーザ特性の悪化を防止することができる。
また、リッジ部7を形成した後に、p型電極9を形成する工程を行うため、p型電極9の形成前に、リッジ部7を形成した際のドライエッチングによるダメージを回復するための熱処理工程を行うことが可能である。これにより、歩留り良く初期特性及び信頼性に優れたGaN半導体レーザダイオードとなる。
本発明に係る半導体発光素子は、FFP特性及び信頼性に優れるため、高密度光ディスクシステムにおける光ピックアップ用のレーザ光源等にとって有用である。また、半導体発光素子を歩留まり良く製造可能な方法であるため、他の半導体発光素子を光源として用いている分野の用途にも利用可能である。
1 n型GaN基板
2 n型クラッド層
3 n型光ガイド層
4 多重量子井戸活性層
5 p型光ガイド層
6 p型クラッド層
7 リッジ部
8 コンタクト層
9 p型電極
10 誘電体膜
11 テーパー部
12 開口部
13 凸部
14 パッド電極
15 n型電極
16 半導体積層体
17 マスク層
18 レジスト膜
19 p型電極形成用レジスト膜
2 n型クラッド層
3 n型光ガイド層
4 多重量子井戸活性層
5 p型光ガイド層
6 p型クラッド層
7 リッジ部
8 コンタクト層
9 p型電極
10 誘電体膜
11 テーパー部
12 開口部
13 凸部
14 パッド電極
15 n型電極
16 半導体積層体
17 マスク層
18 レジスト膜
19 p型電極形成用レジスト膜
Claims (5)
- 半導体基板上に、第1導電型クラッド層、活性層、第2導電型クラッド層、コンタクト層が順に積層され、前記第2導電型クラッド層および前記コンタクト層がストライプ状に形成されたリッジ部を有する半導体積層体と、
前記リッジ部の側面を覆い、前記リッジ部の上面を露出させる開口部を有する誘電体膜と、
前記誘電体膜から露出した前記コンタクト層の上面に形成された導電膜とを備えた半導体発光素子において、
前記誘電体は、
前記コンタクト層の側面の一部に接し、
前記開口部の周囲に凸部を有し、
前記コンタクト層の幅が前記誘電体膜の開口部の幅より狭く、
前記導電膜の上面が前記誘電体膜の前記凸部よりも低い位置に位置することを特徴とする半導体発光素子。 - 前記導電膜の一部が前記誘電体膜上に形成された請求項1記載の半導体発光素子。
- 前記リッジ部の側面を覆う誘電体膜は、前記リッジ部の上部から前記リッジ部の下部にかけて、幅が増大するように、前記半導体基板面に対して傾斜した形状である請求項1または2に記載の半導体発光素子。
- 前記半導体基板および前記半導体積層体は、窒化物半導体である請求項1〜3のいずれか一項に記載の半導体発光素子。
- 半導体基板上にそれぞれ半導体層よりなるn型クラッド層、活性層、p型クラッド層、コンタクト層を順次積層して半導体積層体を形成する工程と、
前記p型クラッド層および前記コンタクト層をエッチングすることによりストライプ形状のリッジ部を形成する工程と、
前記半導体積層体上に誘電体膜を形成する工程と、
前記誘電体膜をエッチングして、前記リッジ部側面を覆う誘電体膜からなる順テーパー形状のテーパー部を形成する工程と、
前記誘電体膜の上にレジストを塗布し、所望のレジスト膜厚を除去して前記リッジ部上の誘電体膜を露出させる工程と、
所望の膜厚を除去した前記レジスト上にレジストを塗布して所望のマスクを形成して、前記レジストをマスクとして、前記誘電体膜を選択的に除去して、前記誘電体膜に凸部を形成するとともに、前記凸部に囲まれた領域において前記リッジ部を露出させる工程と、
前記リッジ部上に前記凸部の高さを超えないように電極を形成する工程と、
前記レジストを除去する工程とを有することを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178275A JP2010021206A (ja) | 2008-07-08 | 2008-07-08 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178275A JP2010021206A (ja) | 2008-07-08 | 2008-07-08 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010021206A true JP2010021206A (ja) | 2010-01-28 |
Family
ID=41705844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008178275A Withdrawn JP2010021206A (ja) | 2008-07-08 | 2008-07-08 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010021206A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016167486A (ja) * | 2015-03-09 | 2016-09-15 | Nttエレクトロニクス株式会社 | 光機能素子及びその製造方法 |
CN111933791A (zh) * | 2020-09-07 | 2020-11-13 | 浙江驰拓科技有限公司 | 磁性随机存储器件及其制造方法 |
WO2023162929A1 (ja) * | 2022-02-22 | 2023-08-31 | ヌヴォトンテクノロジージャパン株式会社 | 半導体レーザ素子、及び半導体レーザ素子の製造方法 |
-
2008
- 2008-07-08 JP JP2008178275A patent/JP2010021206A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016167486A (ja) * | 2015-03-09 | 2016-09-15 | Nttエレクトロニクス株式会社 | 光機能素子及びその製造方法 |
CN111933791A (zh) * | 2020-09-07 | 2020-11-13 | 浙江驰拓科技有限公司 | 磁性随机存储器件及其制造方法 |
WO2023162929A1 (ja) * | 2022-02-22 | 2023-08-31 | ヌヴォトンテクノロジージャパン株式会社 | 半導体レーザ素子、及び半導体レーザ素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5039343B2 (ja) | キャビティ内コンタクトのための高融点金属ELOGマスクを備えているGaNレーザ | |
JP4547933B2 (ja) | 窒化物半導体素子 | |
JP2010074131A (ja) | 半導体発光素子及びその製造方法 | |
JP3449535B2 (ja) | 半導体素子の製造方法 | |
US11011887B2 (en) | Semiconductor laser diode | |
US7585688B2 (en) | Method for manufacturing semiconductor optical device | |
KR20040045368A (ko) | 릿지 도파로형 반도체 레이저 | |
TW200423218A (en) | Methods of forming semiconductor devices having self aligned semiconductor mesas and contact layers and related devices | |
US7456039B1 (en) | Method for manufacturing semiconductor optical device | |
JP4313628B2 (ja) | 半導体レーザおよびその製造方法 | |
JP2011124442A (ja) | 半導体レーザ装置及びその製造方法 | |
JP2012094564A (ja) | 半導体レーザ素子およびその製造方法 | |
US20080029777A1 (en) | Semiconductor optical device and manufacturing method therefor | |
JP2008277492A (ja) | 半導体発光素子及びその製造方法 | |
US7751456B2 (en) | Method for manufacturing semiconductor optical device | |
KR100519753B1 (ko) | GaN계 화합물 반도체가 사용된 발광소자의 제조방법 | |
US6744075B2 (en) | Nitride-based semiconductor light-emitting device and method of forming the same | |
JP2010021206A (ja) | 半導体発光素子 | |
JP3693142B2 (ja) | 半導体レーザ装置およびその製造方法 | |
JP2003243773A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
JP2000299528A (ja) | 半導体レーザおよびその製造方法 | |
JP3896723B2 (ja) | 窒化物半導体レーザ素子およびその製造方法 | |
JP2010238715A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
JP2007311591A (ja) | 窒化物半導体レーザ装置及びその製造方法 | |
JP2003060319A (ja) | 窒化物系半導体レーザ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110214 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110914 |