JP4622225B2 - 半導体レーザ素子及びその製造方法 - Google Patents

Description

本発明は、半導体レーザ素子及びその製造方法に関する。

サファイヤ基板やＧａＮ基板、ＳｉＣ基板上にＧａＮ系化合物半導体層の積層構造が形成されたＧａＮ系半導体レーザ素子が、紫外線領域から緑色に至る短波長域の光を発光する発光素子として注目されている。

ところで、光ディスク等からの情報の読出し、あるいは、光ディスク等への情報の書込みのための光源として半導体レーザ素子を使用する場合、通常、半導体レーザ素子は駆動ドライバ回路によって駆動される。具体的には、駆動ドライバ回路から出力された、例えば１０ナノ秒乃至３０ナノ秒程度の矩形波形のパルス電圧が、半導体レーザ素子に印加される。

以下、従来のインデックス・ガイド型の窒化物系半導体レーザ素子の一例を、特開２００２−３１４１９７に添付された図１に基づき説明する。

この特開２００２−３１４１９７に開示されたリッジ導波路型の窒化物系半導体レーザ素子１０は、基本的には、例えばサファイア基板１２上に形成された、ＧａＮ横方向成長層１４、ｎ−ＧａＮコンタクト層１６、ｎ−ＡｌＧａＮクラッド層１８、活性層２０、ｐ−ＡｌＧａＮクラッド層２２、及び、ｐ−ＧａＮコンタクト層２４の積層構造を備えている。ここで、リッジ導波路型の半導体レーザ素子は、インデックス・ガイド（屈折率導波型）半導体レーザ素子の一種であり、上部クラッド層の上部及びコンタクト層をストライプ状リッジとして形成し、リッジ両側面及びリッジ両脇の上部クラッド層上を絶縁膜で被覆して電流狭窄層にすると共に横方向の実効屈折率差を設け、モード制御を行う。そして、積層構造のうち、ｐ−ＡｌＧａＮクラッド層２２の上部及びｐ−ＧａＮコンタクト層２４は、ストライプ状リッジ２６として形成されている。また、ｎ−ＧａＮコンタクト層１６の上部、ｎ−ＡｌＧａＮクラッド層１８、活性層２０、及び、ｐ−ＡｌＧａＮクラッド層２２の残り層２２ａは、リッジ２６と同じ方向に延在するメサ構造として形成されている。リッジ２６のリッジ幅Ｗは例えば１．７μｍ、リッジ２６の両脇のｐ−ＡｌＧａＮクラッド層２２の残り層２２ａの厚さＴは例えば０．１７μｍである。リッジ２６の両脇の上部クラッド層２２上の電流狭窄層として、発振波長に対して実質的に透明なＳｉＯ₂蒸着膜４２（膜厚６００Å）と、ＳｉＯ₂蒸着膜４２上に積層され、発振波長を吸収するアモルファスＳｉ蒸着膜４４（膜厚３００Å）との積層膜が、リッジ２６の両側面及びリッジ両脇のｐ−ＡｌＧａＮクラッド層２２上に設けられている。

特開２００２−３１４１９７ 特開２００２−３３５０４８

このような半導体レーザ素子の駆動特性を向上させるためには、駆動ドライバ回路の設計の最適化のみならず、駆動の際の時定数τを小さくすることが重要である。ここでτは、抵抗と容量の積に比例するので、半導体レーザ素子の寄生容量を低減させることが駆動の際の時定数τを小さくするために効果的である。半導体レーザ素子の寄生容量が大きい場合、半導体レーザ素子に印加される矩形波形のパルス電圧の立上りや立下りに急峻性が失われるといった問題が生じる。

特開２００２−３１４１９７あるいは特開２００２−３３５０４８には、リッジの両側面及びリッジ両脇のｐ−ＡｌＧａＮクラッド層（あるいは第２クラッド層）上に、下からＳｉＯ₂層／Ｓｉ層を形成する技術が開示されているものの、半導体レーザ素子の寄生容量を低減させることに関しては、何ら言及されていない。

従って、本発明の目的は、寄生容量の低減を可能とする構造を有する半導体レーザ素子、及び、係る半導体レーザ素子の製造方法を提供することにある。

上記の目的を達成するための本発明の第１の態様及び第２の態様に係る半導体レーザ素子は、
下部クラッド層、活性層、及び、上部クラッド層を少なくとも備えて、
該上部クラッド層は、下層、及び、リッジ構造を有する上層の２層構造を有し、
該上部クラッド層の上層の上には電極が形成されており、
該上部クラッド層の上層の両側面、及び、該側面のそれぞれから延在する上部クラッド層の下層の頂面上には、絶縁膜が形成されており、
該電極と接し、且つ、該絶縁膜上を延在するパッド電極が形成されているリッジ導波路型の半導体レーザ素子であって、
該絶縁膜は、シリコン膜を含む多層構造膜から構成されている。

そして、本発明の第１の態様に係る半導体レーザ素子は、絶縁膜全体の厚さが１．２×１０^-7ｍ乃至２．０×１０^-6ｍであり、パッド電極の幅が１．０×１０^-5ｍ乃至１．４×１０^-4ｍであることを特徴とする。

また、本発明の第２の態様に係る半導体レーザ素子は、絶縁膜全体の厚さが１．２×１０^-7ｍ乃至２．０×１０^-6ｍであり、パッド電極の面積が６×１０^-9ｍ²乃至１．３×１０^-7ｍ²であることを特徴とする。

尚、本発明の第１の態様及び第２の態様に係る半導体レーザ素子において、上部クラッド層の上層と電極との間に上部コンタクト層が形成されている場合がある。このような場合には、電極は上部クラッド層の上方に形成されるが（即ち、電極は上部コンタクト層の頂面に形成されるが）、このような形態も、電極が上部クラッド層の上層の上に形成されているといった構成に包含される。尚、上部コンタクト層が形成される場合には、上部コンタクト層は、上部クラッド層の上層と同様にリッジ構造を有する。

上記の目的を達成するための本発明の第１の態様〜第３の態様に係る半導体レーザ素子の製造方法は、
下部クラッド層、活性層、及び、上部クラッド層を少なくとも備えており、
該上部クラッド層は、下層、及び、リッジ構造を有する上層の２層構造を有し、
該上部クラッド層の上層の上には電極が形成されており、
該上部クラッド層の上層の両側面、及び、該側面のそれぞれから延在する上部クラッド層の下層の頂面上には、絶縁膜が形成されており、
該電極と接し、且つ、該絶縁膜上を延在するパッド電極が形成されているリッジ導波路型の半導体レーザ素子の製造方法であって、
（ａ）基板上に、少なくとも、下部クラッド層、活性層、及び、上部クラッド層を順次、形成する工程と、
（ｂ）該上部クラッド層の上に電極を形成する工程と、
（ｃ）該上部クラッド層の上部をエッチングして、該上部クラッド層の上部にリッジ構造を有する上層を形成し、該上層の上に電極を残す工程と、
（ｄ）該上部クラッド層の上層の両側面、及び、該側面のそれぞれから延在する上部クラッド層の下層の頂面上に、絶縁膜を形成する工程と、
（ｅ）該絶縁膜及び該電極上にパッド電極を形成する工程、
を具備している。

そして、本発明の第１の態様に係る半導体レーザ素子の製造方法にあっては、前記工程（ｅ）に続き、
（ｆ）該パッド電極を所望の幅にエッチングする工程、
を具備していることを特徴とする。

尚、本発明の第１の態様に係る半導体レーザ素子の製造方法にあっては、絶縁膜はシリコン膜を含む多層構造膜から構成されており、絶縁膜全体の厚さは１．２×１０^-7ｍ乃至２．０×１０^-6ｍであり、パッド電極の幅は１．０×１０^-5ｍ乃至１．４×１０^-4ｍであることが好ましい。

あるいは又、本発明の第１の態様に係る半導体レーザ素子の製造方法にあっては、絶縁膜はシリコン膜を含む多層構造膜から構成されており、絶縁膜全体の厚さは１．２×１０^-7ｍ乃至２．０×１０^-6ｍであり、パッド電極の面積は６×１０^-9ｍ²乃至１．３×１０^-7ｍ²であることが好ましい。

また、本発明の第２の態様に係る半導体レーザ素子の製造方法にあっては、
前記絶縁膜は、シリコン膜を含む多層構造膜から構成されており、
該絶縁膜全体の厚さは、１．２×１０^-7ｍ乃至２．０×１０^-6ｍであり、
前記パッド電極の幅は、１．０×１０^-5ｍ乃至１．４×１０^-4ｍであることを特徴とする。

一方、本発明の第３の態様に係る半導体レーザ素子の製造方法にあっては、
前記絶縁膜は、シリコン膜を含む多層構造膜から構成されており、
該絶縁膜全体の厚さは、１．２×１０^-7ｍ乃至２．０×１０^-6ｍであり、
前記パッド電極の面積は、６×１０^-9ｍ²乃至１．３×１０^-7ｍ²であることを特徴とする。

尚、本発明の第１の態様〜第３の態様に係る半導体レーザ素子の製造方法において、上部クラッド層の上層と電極との間に上部コンタクト層を形成する場合がある。このような場合には、電極は上部クラッド層の上方に形成されるが（即ち、電極は上部コンタクト層の頂面に形成されるが）、このような形態も、電極が上部クラッド層の上層の上に形成されているといった構成に包含される。尚、上部コンタクト層が形成される場合には、上部コンタクト層は、上部クラッド層の上層と同様にリッジ構造を有する。より具体的には、前記工程（ａ）においては、基板上に、少なくとも、下部クラッド層、活性層、上部クラッド層、及び、上部コンタクト層を順次、形成し；前記工程（ｂ）においては、上部コンタクト層の頂面に電極を形成し；前記工程（ｃ）においては、上部コンタクト層及び上部クラッド層の上部をエッチングして、上部コンタクト層にリッジ構造を形成し、更には、上部クラッド層の上部にリッジ構造を有する上層を形成し、上部コンタクト層の頂面に電極を残す。

本発明の第１の態様若しくは第２の態様に係る半導体レーザ素子、あるいは又、本発明の第１の態様の好ましい形態に係る半導体レーザ素子の製造方法、本発明の第２の態様若しくは第３の態様に係る半導体レーザ素子の製造方法にあっては、絶縁膜全体の厚さＴ_TOTALは１．２×１０^-7ｍ乃至２．０×１０^-6ｍ（１．２×１０^-7ｍ≦Ｔ_TOTAL≦２．０×１０^-6ｍ）であるが、好ましくは１．５×１０^-7ｍ乃至１．０×１０^-6ｍ（１．５×１０^-7ｍ≦Ｔ_TOTAL≦１．０×１０^-6ｍ）、一層好ましくは１．８×１０^-7ｍ乃至４．０×１０^-7ｍ（１．８×１０^-7ｍ≦Ｔ_TOTAL≦４．０×１０^-7ｍ）であることが望ましい。絶縁膜全体の厚さＴ_TOTALは、上部クラッド層の上層の両側面近傍以外の、上部クラッド層の下層の頂面上における絶縁膜の厚さの平均値とする。

また、本発明の第１の態様に係る半導体レーザ素子、あるいは又、本発明の第１の態様の好ましい形態に係る半導体レーザ素子の製造方法、本発明の第２の態様に係る半導体レーザ素子の製造方法にあっては、パッド電極の幅Ｗ_PADは１．０×１０^-5ｍ乃至１．４×１０^-4ｍ（１．０×１０^-5ｍ≦Ｗ_PAD≦１．４×１０^-4ｍ）であるが、好ましくは１．０×１０^-5ｍ乃至１．２×１０^-4ｍ（１．０×１０^-5ｍ≦Ｗ_PAD≦１．２×１０^-4ｍ）、一層好ましくは１．０×１０^-5ｍ乃至６．０×１０^-5ｍ（１．０×１０^-5ｍ≦Ｗ_PAD≦６．０×１０^-5ｍ）であることが望ましい。パッド電極に凹凸が存在する場合には、パッド電極の幅Ｗ_PADは、パッド電極の凹凸に沿った長さ（幅）とする。また、半導体レーザ素子のレーザ光射出方向をＸ軸、半導体レーザ素子の厚さ方向（例えば基板表面に対する法線方向）をＺ軸としたとき、パッド電極の幅Ｗ_PADとはＹ軸方向における（場合によっては、ＹＺ平面における）長さを意味する。

また、本発明の第２の態様に係る半導体レーザ素子、あるいは又、本発明の第１の態様の好ましい形態に係る半導体レーザ素子の製造方法、本発明の第３の態様に係る半導体レーザ素子の製造方法にあっては、パッド電極の面積Ｓ_PADは６×１０^-9ｍ²（例えば、幅１０μｍ×長さ６００μｍ）乃至１．３×１０^-7ｍ²（例えば、幅１４０μｍ×長さ９００μｍ）（６×１０^-9ｍ²≦Ｓ_PAD≦１．３×１０^-7ｍ²）であるが、好ましくは６×１０^-9ｍ²（例えば、幅１０μｍ×長さ６００μｍ）乃至１．１×１０^-7ｍ²（例えば、幅１２０μｍ×長さ９００μｍ）（６×１０^-9ｍ²≦Ｓ_PAD≦１．１×１０^-7ｍ²）、一層好ましくは６×１０^-9ｍ²（例えば、幅１０μｍ×長さ６００μｍ）乃至５．４×１０^-8ｍ²（例えば、幅６０μｍ×長さ９００μｍ）（６×１０^-9ｍ²≦Ｓ_PAD≦５．４×１０^-8ｍ²）であることが望ましい。パッド電極に凹凸が存在する場合には、パッド電極の凹凸に沿った長さ（幅Ｗ_PAD）とパッド電極の長さとの積が、パッド電極の面積Ｓ_PADである。

本発明の第１の態様若しくは第２の態様に係る半導体レーザ素子、あるいは又、好ましい形態を含む本発明の第１の態様に係る半導体レーザ素子の製造方法、本発明の第２の態様若しくは第３の態様に係る半導体レーザ素子の製造方法（以下、これらを総称して、単に、本発明と呼ぶ場合がある）にあっては、絶縁膜は、下から、酸化シリコン膜（ＳｉＯ_x膜）及びシリコン膜の多層構造膜から構成されており、酸化シリコン膜の厚さは２×１０^-8ｍ乃至２×１０^-7ｍであり、シリコン膜の厚さは１×１０^-7ｍ乃至２×１０^-7ｍである構成とすることができる。尚、下から、酸化シリコン膜／シリコン膜／酸化シリコン膜の多層構造膜、酸化シリコン膜／シリコン膜／酸化シリコン膜／シリコン膜の多層構造膜とすることもできる。

あるいは又、本発明にあっては、絶縁膜は、下から、窒化シリコン膜（ＳｉＮ_x膜）及びシリコン膜の多層構造膜から構成されており、窒化シリコン膜の厚さは２×１０^-8ｍ乃至２×１０^-7ｍであり、シリコン膜の厚さは１×１０^-7ｍ乃至２×１０^-7ｍである構成とすることができる。尚、下から、窒化シリコン膜／シリコン膜／窒化シリコン膜の多層構造膜、窒化シリコン膜／シリコン膜／窒化シリコン膜／シリコン膜の多層構造膜とすることもできる。

あるいは又、本発明にあっては、絶縁膜は、下から、Ｔａ₂Ｏ₅膜及びシリコン膜の多層構造膜から構成されており、Ｔａ₂Ｏ₅膜の厚さは２×１０^-8ｍ乃至２×１０^-7ｍであり、シリコン膜の厚さは１×１０^-7ｍ乃至２×１０^-7ｍである構成とすることができる。尚、下から、Ｔａ₂Ｏ₅膜／シリコン膜／Ｔａ₂Ｏ₅膜の多層構造膜、Ｔａ₂Ｏ₅膜／シリコン膜／Ｔａ₂Ｏ₅膜／シリコン膜の多層構造膜とすることもできる。

あるいは又、本発明にあっては、絶縁膜は、下から、ＺｒＯ₂膜及びシリコン膜の多層構造膜から構成されており、ＺｒＯ₂膜の厚さは２×１０^-8ｍ乃至２×１０^-7ｍであり、シリコン膜の厚さは１×１０^-7ｍ乃至２×１０^-7ｍである構成とすることができる。尚、下から、ＺｒＯ₂膜／シリコン膜／ＺｒＯ₂膜の多層構造膜、ＺｒＯ₂膜／シリコン膜／ＺｒＯ₂膜／シリコン膜の多層構造膜とすることもできる。

あるいは又、本発明にあっては、絶縁膜は、下から、ＡｌＮ膜及びシリコン膜の多層構造膜から構成されており、ＡｌＮ膜の厚さは２×１０^-8ｍ乃至２×１０^-7ｍであり、シリコン膜の厚さは、１×１０^-7ｍ乃至２×１０^-7ｍである構成とすることができる。尚、下から、ＡｌＮ膜／シリコン膜／ＡｌＮ膜の多層構造膜、ＡｌＮ膜／シリコン膜／ＡｌＮ膜／シリコン膜の多層構造膜とすることもできる。

あるいは又、本発明にあっては、絶縁膜は、下から、Ａｌ₂Ｏ₃膜及びシリコン膜の多層構造膜から構成されており、Ａｌ₂Ｏ₃膜の厚さは２×１０^-8ｍ乃至２×１０^-7ｍであり、シリコン膜の厚さは、１×１０^-7ｍ乃至２×１０^-7ｍである構成とすることができる。尚、下から、Ａｌ₂Ｏ₃膜／シリコン膜／Ａｌ₂Ｏ₃膜の多層構造膜、Ａｌ₂Ｏ₃膜／シリコン膜／Ａｌ₂Ｏ₃膜／シリコン膜の多層構造膜とすることもできる。

あるいは又、酸化シリコン膜（ＳｉＯ_x膜）、窒化シリコン膜（ＳｉＮ_x膜）、Ｔａ₂Ｏ₅膜、ＺｒＯ₂膜、ＡｌＮ膜及びＡｌ₂Ｏ₃膜から成る群から選択された第１番目の膜／シリコン膜／酸化シリコン膜（ＳｉＯ_x膜）、窒化シリコン膜（ＳｉＮ_x膜）、Ｔａ₂Ｏ₅膜、ＺｒＯ₂膜、ＡｌＮ膜及びＡｌ₂Ｏ₃膜から成る群から選択された第２番目の膜（但し、第１番目の膜を構成する材料と異なる）といった多層構造膜、あるいは又、酸化シリコン膜（ＳｉＯ_x膜）、窒化シリコン膜（ＳｉＮ_x膜）、Ｔａ₂Ｏ₅膜、ＺｒＯ₂膜、ＡｌＮ膜及びＡｌ₂Ｏ₃膜から成る群から選択された第１番目の膜／シリコン膜／酸化シリコン膜（ＳｉＯ_x膜）、窒化シリコン膜（ＳｉＮ_x膜）、Ｔａ₂Ｏ₅膜、ＺｒＯ₂膜、ＡｌＮ膜及びＡｌ₂Ｏ₃膜から成る群から選択された第２番目の膜（但し、第１番目の膜を構成する材料と異なる）／シリコン膜といった多層構造膜を採用することもできる。

尚、絶縁膜の形成時に下地層としての上部クラッド層の部分に損傷が発生することを防止するために、ＳｉＯ_X、ＳｉＮ_X、Ａｌ₂Ｏ₃又はＺｒＯ₂から成る絶縁膜を真空蒸着法によって形成し、あるいは又、ＡｌＮ、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅又はＺｒＯ₂から成る絶縁膜をスパッタリング法によって形成することが望ましいが、これらの方法に限定するものではない。

あるいは又、絶縁膜は、下から、ＺｎＯ、ＳｉＯＮ、ＨｆＯ₂、Ｓｃ₂Ｏ₃、Ｙ₂Ｏ₃、ＭｇＯ、ＴｈＯ₂、及び、Ｂｉ₂Ｏ₃から成る群から選択された少なくとも１種類の材料から成る膜と、シリコン膜との多層構造膜から構成することもできる。

シリコン膜（Ｓｉ膜。具体的には、例えばアモルファスシリコン膜）は、例えば真空蒸着法やスパッタリング法といったＰＶＤ法、あるいは、ＣＶＤ法にて形成することができる。

半導体レーザ素子のレーザ光射出方向をＸ軸、半導体レーザ素子の厚さ方向（例えば基板表面に対する法線方向）をＺ軸としたとき、上部クラッド層の上層の側面とは、上部クラッド層の上層の外面であってＹ軸と交差する面を意味する。また、本発明における「上部」、「下部」、「上層」、「下層」とは、基板を基準とした概念であり、一般的には、基板に近いものを「下部」あるいは「下層」で表し、基板から遠いものを「上部」あるいは「上層」で表す。

本発明にあっては、下部クラッド層、活性層、及び、上部クラッド層は、窒化物系化合物半導体から成る構成とすることができる。ここで、窒化物系化合物半導体として、Ｖ族として窒素元素を有するＩＩＩ−Ｖ族化合物半導体、例えば、ＧａＮ系材料（ＡｌＧａＮ混晶あるいはＡｌＩｎＧａＮ混晶、ＢＡｌＩｎＧａＮ混晶、ＩｎＧａＮ混晶を含む）、ＩｎＮ、ＡｌＮを挙げることができる。そして、窒化物系化合物半導体層を、例えば、有機金属化学的気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法等によって堆積、形成することができる。本発明の第１の態様あるいは第２の態様に係る半導体レーザ素子、あるいは、本発明の第１の態様〜第３の態様に係る半導体レーザ素子の製造方法によって得られる半導体レーザ素子を窒化物系半導体レーザ素子とする場合、窒化物系化合物半導体層の積層構造をレーザ構造として有する限り、窒化物系化合物半導体の種類、組成に特に制約は無いし、窒化物系化合物半導体層の構造、構成にも特に制約は無い。

本発明の第１の態様あるいは第２の態様に係る半導体レーザ素子の一層具体的な構造として、
（Ａ）ｃ面を主面として有するサファイヤ基板から成る基板上に形成された下部コンタクト層、
（Ｂ）下部コンタクト層上に形成された下部電極、あるいは、下部パッド電極、あるいは、下部電極と下部パッド電極の積層構造体、
（Ｃ）下部コンタクト層上に形成された下部クラッド層、
（Ｄ）下部クラッド層上に形成された活性層、
（Ｅ）活性層上に形成された上部クラッド層、
（Ｆ）上部クラッド層上に形成された上部コンタクト層、
（Ｇ）上部コンタクト層上に形成された電極（以下、便宜上、上部電極と呼ぶ場合がある）、及び、
（Ｈ）パッド電極（以下、上部パッド電極と呼ぶ場合がある）、
から成る構造を挙げることができる。尚、このような構造を有する半導体レーザ素子を、便宜上、第１の構造を有する半導体レーザ素子と呼ぶ。

そして、このような第１の構造を有する半導体レーザ素子にあっては、
上部クラッド層は、先に説明したとおり、下層及び上層から構成され、
下部コンタクト層、下部クラッド層、活性層、上部クラッド層、及び、上部コンタクト層は、窒化物系化合物半導体層（例えば、ＧａＮ系材料層）から成り、
下部クラッド層、活性層、及び、上部クラッド層の下層は、メサ構造を有し、
上部クラッド層の上層及び上部コンタクト層は、メサ構造の幅よりも狭い幅のリッジ構造を有し、
メサ構造の頂面に相当する上部クラッド層の下層の部分の上には、上部クラッド層の上層の両側面のそれぞれの少なくとも一部分を被覆した絶縁膜が形成されており、
更に、幅Ｗ_PAD、面積Ｓ_PADを有するパッド電極（上部パッド電極）は、絶縁膜の頂面から電極（上部電極）の頂面に亙り形成されている。

尚、下部コンタクト層の表面、及び、メサ構造の側面からパッド電極（上部パッド電極）の側部近傍に亙り、保護膜（パッシベーション膜）が形成され、下部コンタクト層の表面に形成された保護膜の一部分には開口部が形成され、この開口部の底部に露出した下部コンタクト層上に下部電極、あるいは、下部パッド電極、あるいは、下部電極と下部パッド電極の積層構造体が形成されている構成とすることができる。

ここで、保護膜を構成する材料として、ＳｉＯ₂、ＳｉＮ_X、ＡｌＮ、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅及びＺｒＯ₂、ＺｎＯ、ＳｉＯＮ、ＨｆＯ₂、Ｓｃ₂Ｏ₃、Ｙ₂Ｏ₃、ＭｇＯを挙げることができる。

あるいは又、本発明の第１の態様あるいは第２の態様に係る半導体レーザ素子の一層具体的な構造として、
（Ａ）ＧａＮ基板やＳｉＣ基板から成る基板の裏面に形成された下部電極、
（Ｂ）基板の表面に形成された下部クラッド層、
（Ｃ）下部クラッド層上に形成された活性層、
（Ｄ）活性層上に形成された上部クラッド層、
（Ｅ）上部クラッド層上に形成された上部コンタクト層、
（Ｆ）上部コンタクト層上に形成された電極（上部電極）、及び、
（Ｇ）パッド電極（上部パッド電極）、
から成る構造を挙げることができる。尚、このような構造を有する半導体レーザ素子を、便宜上、第２の構造を有する半導体レーザ素子と呼ぶ。

そして、このような第２の構造を有する半導体レーザ素子にあっては、
上部クラッド層は、先に説明したとおり、下層及び上層から構成され、
下部クラッド層、活性層、上部クラッド層、及び、上部コンタクト層は、窒化物系化合物半導体層（例えば、ＧａＮ系材料層）から成り、
上部クラッド層の上層及び上部コンタクト層はリッジ構造を有し、
上部クラッド層の下層の部分の上には、上部クラッド層の上層の両側面のそれぞれの少なくとも一部分を被覆した絶縁膜が形成されており、
更に、幅Ｗ_PAD、面積Ｓ_PADを有するパッド電極（上部パッド電極）は、絶縁膜の頂面から電極（上部電極）の頂面に亙り形成されている。

本発明において、絶縁膜は、上部クラッド層の上層が設けられていない上部クラッド層の下層の部分の上に形成され、且つ、上部クラッド層の上層の両側面のそれぞれの少なくとも一部分を被覆するように形成されていればよく、具体的には、
（１）絶縁膜が、上部クラッド層の上層の両側面のそれぞれの下部を被覆する形態、及び、
（２）絶縁膜が、少なくとも上部クラッド層の上層の両側面のそれぞれを被覆している形態、
を挙げることができる。ここで、『（２）絶縁膜が、少なくとも上部クラッド層の上層の両側面のそれぞれを被覆している形態』をより具体的に説明すれば、上部クラッド層の上層と上部電極との間に上部コンタクト層が形成されていると想定して、
（２−１）絶縁膜が、上部クラッド層の上層の両側面のそれぞれを被覆している形態、
（２−２）絶縁膜が、上部クラッド層の上層の両側面のそれぞれを被覆し、且つ、上部コンタクト層の両側面のそれぞれの下部を被覆している形態、並びに、
（２−３）絶縁膜が、上部クラッド層の上層の両側面のそれぞれを被覆し、且つ、上部コンタクト層の両側面のそれぞれを被覆している形態、
を挙げることができる。ここで、上部クラッド層の上層の両側面近傍以外の、上部クラッド層の上層が設けられていない上部クラッド層の下層の部分の上に形成された絶縁膜の厚さは、概ね均一の厚さであることが望ましい。

本発明の第１の態様〜第３の態様に係る半導体レーザ素子の製造方法においては、前記工程（ｄ）において、これらの各種の形態に対応して絶縁膜を形成すればよい。即ち、例えば、絶縁膜が少なくとも上部クラッド層の上層の両側面のそれぞれを被覆している形態の場合、前記工程（ｄ）において、上部クラッド層の上層が形成されていない上部クラッド層の下層の部分の上に、少なくとも上部クラッド層の上層の両側面のそれぞれを被覆する絶縁膜を形成すればよい。

また、本発明の第１の態様〜第３の態様に係る半導体レーザ素子の製造方法にあっては、前記工程（ｄ）において、全面に絶縁膜を形成した後、上部電極の上方が薄く、且つ、上部クラッド層の上層が設けられていない上部クラッド層の下層の部分の上方が厚くなるように、絶縁膜上にフォトレジスト膜を形成し、次いで、フォトレジスト膜、及び、少なくとも上部電極の上の絶縁膜をエッチングして、少なくとも上部電極の頂面（上部パッド電極とのコンタクト面）を露出させることが好ましい。即ち、上部電極と上部クラッド層の下層の段差を利用し、且つ、上部電極をエッチング停止層として機能させることにより、少なくとも上部電極の頂面（上部パッド電極とのコンタクト面）を露出させることが好ましい。これによって、上部クラッド層の上層の両側面に厚い絶縁膜を形成することが可能となる。

本発明において、オーミック接合電極としての電極（上部電極）は、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び金（Ａｕ）から成る群から選択された少なくとも１種類の金属を含む、単層構成又は多層構成を有していることが好ましい。上部電極の膜厚は、１×１０^-8ｍ乃至１×１０^-6ｍとすることが好ましい。

具体的には、上部クラッド層の上層と上部電極との間に上部コンタクト層が形成されていると想定して、上部電極を、例えば厚さ０．０５μｍのＰｄ（パラジウム）から成る単層構成とすれば、上部電極の上部コンタクト層に対する密着性の向上を特に図ることができるし、上部コンタクト層内部の窒素原子を吸引して上部電極直下の上部コンタクト層における窒素空孔を無くし、更には、水素貯蔵合金を形成するが故に、例えばｐ型不純物を含む上部コンタクト層から水素を奪い、ｐ型不純物（ｐ型ドーパント）を活性化させて高キャリア濃度のｐ型の上部コンタクト層を得ることができる。また、上部電極を、例えば厚さ０．１μｍのＰｔ（白金）から成る単層構成とすれば、上部電極を外部の電極あるいは回路と電気的に接続するためにハンダを使用する場合、ハンダ中の錫（Ｓｎ）原子が上部コンタクト層に拡散することを特に防止することができる。あるいは又、上部電極を、Ｎｉ（ニッケル）あるいは金（Ａｕ）を含む合金から成る単層構成とすることもできる。更には、上部電極を、Ｐｄ／Ｐｔの多層構成、Ｐｄ／Ｎｉの多層構成、Ｐｄ／Ａｕの多層構成、Ｐｔ／Ｐｄの多層構成、Ｐｔ／Ｎｉの多層構成、Ｐｔ／Ａｕの多層構成、Ｎｉ／Ｐｄの多層構成、Ｎｉ／Ｐｔの多層構成、Ｎｉ／Ａｕの多層構成に例示される多層構成とすることもできる。尚、多層構成において、「／」の前の材料が下側の層を構成し、「／」の後ろの材料が上側の層を構成する。以下の説明においても同様である。

下部コンタクト層に対するオーミック接合電極としての下部電極は、金（Ａｕ）、Ａｌ（アルミニウム）、Ｔｉ（チタン）、タングステン（Ｗ）、Ｃｕ（銅）、Ｚｎ（亜鉛）、錫（Ｓｎ）及びインジウム（Ｉｎ）から成る群から選択された少なくとも１種類の金属を含む、単層構成又は多層構成を有することが望ましく、例えば、Ｔｉ／Ａｌ、Ｔｉ／Ｐｔ／Ａｕを例示することができる。また、下部電極をＴｉ／Ｐｔ／Ａｕの多層構成とする場合の各層の膜厚として、Ｔｉ層５〜１０ｎｍ、Ｐｔ層１×１０^-7ｍ、Ａｕ層２×１０^-7ｍ〜３×１０^-7ｍを例示することができる。

パッド電極（上部パッド電極）は、Ｔｉ（チタン）、アルミニウム（Ａｌ）、Ｐｔ（白金）、Ａｕ（金）から成る群から選択された少なくとも１種類の金属を含む、単層構成又は多層構成を有することが望ましい。上部パッド電極を、例えば厚さ１０ｎｍのＴｉ（チタン）から成る単層構成とすれば、上部パッド電極の上部電極に対する密着性の向上を特に図ることができる。また、上部パッド電極を、例えば厚さ０．１μｍのＰｔ（白金）から成る単層構成とすれば、上部電極を外部の電極あるいは回路と電気的に接続するためにハンダを使用する場合、ハンダ中の錫（Ｓｎ）原子が上部コンタクト層に拡散することを特に防止することができる。更には、上部パッド電極を、例えば厚さ０．３μｍのＡｕ（金）から成る単層構成とすれば、上部電極を外部の電極あるいは回路と電気的に接続するためにハンダを使用する場合、ハンダ中の錫（Ｓｎ）原子と合金を生成させることができる。上部パッド電極を、Ｔｉ／Ｐｔ／Ａｕの多層構成、Ｔｉ／Ａｕの多層構成に例示される多層構成とすることもできる。

以上に説明した上部電極及び上部パッド電極を構成する材料の好ましい組合せとして、上部電極を、
Ｐｄの単層構成
Ｐｔの単層構成
Ｎｉの単層構成
Ｐｄ／Ｐｔの多層構成
Ｐｄ／Ｎｉの多層構成
Ｐｄ／Ａｕの多層構成
の６ケースのいずれかとし、上部パッド電極を、
Ａｕの単層構成
Ｔｉ／Ａｕの多層構成
Ｔｉ／Ｐｔ／Ａｕの多層構成
の３ケースのいずれか（即ち、組合せのケース数として、６×３＝１８ケースであり、上部電極：上部パッド電極を構成する材料の組合せとしてこれら１８ケースのいずれか１つ）とすればよいが、中でも、（上部電極：上部パッド電極）を構成する材料の組合せとして、（Ｐｄ：Ａｕ）の組合せ、（Ｐｄ／Ｐｔ：Ｔｉ／Ｐｔ／Ａｕ）の組合せとすることが一層好ましい。

下部パッド電極は、Ｔｉ（チタン）、Ｐｔ（白金）、Ａｕ（金）から成る群から選択された少なくとも１種類の金属を含む、単層構成又は多層構成を有することが望ましい。

本発明の半導体レーザ素子あるいはその製造方法において、リッジ構造の幅を１．０μｍ以上２．０μｍ以下とすることが、半導体レーザ素子の消費電力の低下といった観点から望ましい。また、リッジ構造の平面形状として、ストライプ形状、テーパー形状、フレア形状を挙げることができる。

基板として、先に述べたように、ｃ面を主面として有するサファイヤ基板、あるいは、ＧａＮ基板、ＳｉＣ基板を挙げることができる。

本発明において、上部クラッド層（上部コンタクト層が形成されている場合には上部コンタクト層も）はｐ型不純物を含み、下部クラッド層（下部コンタクト層が形成されている場合には下部コンタクト層も）はｎ型不純物を含んでいる構成とすることができる。あるいは又、本発明において、
上部クラッド層（上部コンタクト層が形成されている場合には上部コンタクト層も）はｎ型不純物を含み、下部クラッド層（下部コンタクト層が形成されている場合には下部コンタクト層も）はｐ型不純物を含んでいる構成とすることができる。ｐ型不純物としてＭｇ、Ｚｎ、Ｃｄ、Ｂｅ、Ｃａ、Ｂａ、Ｏを挙げることができる。一方、ｎ型不純物としてＳｉ、Ｇｅ、Ｓｅ、Ｓｎ、Ｃ、Ｔｉを挙げることができる。

インデックス・ガイド型半導体レーザ素子の一種であるリッジ導波路型の半導体レーザ素子にあっては、一般に、一種のコンデンサが形成され、係るコンデンサによって寄生容量が生成される。ここで、このコンデンサは、パッド電極、上部クラッド層（これらはコンデンサを構成する一種の電極とみなすことができる）、並びに、パッド電極と上部クラッド層との間に挟まれた誘電体層としての絶縁膜から成る。

本発明の第１の態様あるいは第２の態様に係る半導体レーザ素子、本発明の第２の態様あるいは第３の態様に係る半導体レーザ素子の製造方法によって得られる半導体レーザ素子にあっては、誘電体層としての絶縁膜全体の厚さが規定され、しかも、コンデンサを構成するパッド電極の幅あるいは面積が規定されている。また、本発明の第１の態様に係る半導体レーザ素子の製造方法にあっては、パッド電極を所望の幅にエッチングする工程を備えている。コンデンサの容量Ｃは、パッド電極の面積に比例し、絶縁膜の厚さに反比例する。それ故、従来の半導体レーザ素子と比較して、寄生容量であるコンデンサの容量Ｃを小さくすることができる結果、半導体レーザ素子に印加される矩形波形のパルス電圧の立上りや立下りに急峻性が失われるといった問題が生じ難く、半導体レーザ素子の駆動特性を向上させることができる。

しかも、絶縁膜は、シリコン膜を含む多層構造膜から構成されている。ところで、シリコン膜は、コンデンサを構成する誘電体層として機能するだけでなく、半導体レーザ素子の発振する光を吸収する層としても機能する。即ち、シリコン膜を設けることによって、１次モードの光に対する吸収が大きくなり、横モードを安定させることができ、電流−光出力特性における折れ曲り（キンク）の発生を抑制することができる。

また、本発明の半導体レーザ素子においては、上部クラッド層の上層を挟むようにして、上部クラッド層の下層上に絶縁膜が形成されているので、即ち、浅い埋め込み構造となっているので、電流狭窄効果が大きく、半導体レーザ素子は優れた光出力−注入電流特性を有する。更には、横方向の実効屈折率差Δｎ［図１の線Ａ−Ａに沿った実効屈折率ｎ_EFF1と、線Ｂ−Ｂに沿った実効屈折率ｎ_EFF2の差（Δｎ＝ｎ_EFF1−ｎ_EFF2）］を大きくすることができる結果、横モードの制御性が高くなり、優れた横モード安定性を達成することができる。

以下、図面を参照して、実施例に基づき本発明を説明する。

実施例１の半導体レーザ素子は、本発明の第１の態様及び第２の態様に係る半導体レーザ素子に関し、更には、本発明の第１の態様に係る半導体レーザ素子の製造方法に関する。実施例１の半導体レーザ素子は、インデックス・ガイド型の窒化物系半導体レーザ素子（以下、半導体レーザ素子１０と呼ぶ）である。

この実施例１のリッジ導波路型の半導体レーザ素子１０は、下部クラッド層１６、活性層２０、及び、上部クラッド層２４を少なくとも備えており、上部クラッド層２４は、下層２４Ａ、及び、リッジ構造を有する上層２４Ｂの２層構造を有し、上部クラッド層２４の上層２４Ｂの上には電極（上部電極３０）が形成されており、上部クラッド層２４の上層２４Ｂの両側面、及び、これらの側面のそれぞれから延在する上部クラッド層２４の下層２４Ａの頂面上には絶縁膜４０が形成されており、電極（上部電極３０）と接し、且つ、絶縁膜４０上を延在するパッド電極（上部パッド電極３２）が形成されている。

より具体的には、実施例１の半導体レーザ素子１０は、第１の構造を有する半導体レーザ素子であり、図１に模式的な断面図を示すように、
（Ａ）ｃ面を主面として有するサファイヤ基板から成る基板１２上に形成された、ｎ型ＧａＮから成る下部コンタクト層１４、
（Ｂ）下部コンタクト層１４上に形成された下部パッド電極３４、
（Ｃ）下部コンタクト層１４上に形成された、ｎ型ＡｌＧａＮから成る下部クラッド層１６、
（Ｄ）下部クラッド層１６上に形成された、ＧａＮ／ＩｎＧａＮの多重量子井戸構造を有する活性層２０、
（Ｅ）活性層２０上に形成された、ｐ型ＡｌＧａＮから成る上部クラッド層２４、
（Ｆ）上部クラッド層２４上に形成された、ｐ型ＧａＮから成る上部コンタクト層２６、
（Ｇ）Ｐｄ膜／Ｐｔ膜から成る多層金属膜から構成され、上部コンタクト層２６上に形成された電極（上部電極３０）、及び、
（Ｈ）Ｔｉ層／Ｐｔ層／Ａｕ層の多層構成を有するパッド電極（上部パッド電極３２）、
から成る。尚、上部電極３０及び上部パッド電極３２を図面においては１層で表した。

下部クラッド層１６と活性層２０との間には、ｎ型ＩｎＧａＮから成る下部光ガイド層１８が形成され、活性層２０と上部クラッド層２４との間には、活性層２０の劣化を防止するＡｌＧａＮから成る劣化防止層２１、及び、ｐ型ＩｎＧａＮから成る上部光ガイド層２２が形成されているが、これらの各層は設けなくともよい場合がある。

また、ほぼｃ軸に沿って延びる貫通転位がサファイヤ基板から成る基板１２の基板面から上方に発生し得るので、基板１２上に低温成長のＧａＮから成るバッファ層を形成し、次いで、バッファ層の上に、ＥＬＯ（Epitaxial Lateral Overgrowth）法などの横方向にエピタキシャル成長させる方法を用いて、横方向成長によりＧａＮから成る下地層を成長させた後、下部コンタクト層１４を成長させることにより、貫通転位密度を低減させることが好ましい。但し、これらの各層は設けなくともよい場合がある。また、図面には、バッファ層及び下地層の図示を省略した。

更には、上部クラッド層２４は、下層（上部クラッド層２４の下層２４Ａ）と、リッジ構造を有する上層（上部クラッド層２４の上層２４Ｂ）から構成されている。

下部クラッド層１６、下部光ガイド層１８、活性層２０、劣化防止層２１、上部光ガイド層２２、及び、上部クラッド層２４は、上述のとおり、窒化物系化合物半導体層（より具体的にはＧａＮ系材料層）から構成されている。

更には、下部クラッド層１６、下部光ガイド層１８、活性層２０、劣化防止層２１、上部光ガイド層２２、及び、上部クラッド層の下層２４Ａは、メサ構造を有する。即ち、実施例１にあっては、これらの各層は、実質的に同一幅のストライプ形状を有する。一方、上部クラッド層の上層２４Ｂ及び上部コンタクト層２６は、メサ構造の幅よりも狭い幅のリッジ構造を有する。即ち、実施例１にあっては、これらの各層は、実質的に同一幅のストライプ形状を有し、メサ構造が延びる方向と同じ方向に延びている。

また、メサ構造の頂面に相当する上部クラッド層２４の下層２４Ａの部分の上には、上部クラッド層２４の上層２４Ｂの両側面のそれぞれの少なくとも一部分（実施例１の半導体レーザ素子１０にあっては、より具体的には、上部クラッド層の上層２４Ｂの両側面のそれぞれ、及び、上部コンタクト層２６の両側面のそれぞれ）を被覆した絶縁膜４０が形成されている。この絶縁膜４０は、酸化シリコン膜（ＳｉＯ_x膜）４１及びシリコン膜（より具体的には、アモルファスシリコン膜）４２の多層構造膜から構成されている。このシリコン膜４２は光吸収層として機能し、シリコン膜４２を設けることによって、横方向の実効屈折率差Δｎを大きくすることが可能となる。

ここで、絶縁膜全体の厚さＴ_TOTAL（上部クラッド層２４の上層２４Ｂの両側面近傍以外の、上部クラッド層２４の下層２４Ａの頂面上における絶縁膜４０の厚さの平均値）を２．０×１０^-7ｍ（２００ｎｍ）とした。また、酸化シリコン膜４１の厚さ（上部クラッド層２４の上層２４Ｂの両側面近傍以外の、上部クラッド層２４の下層２４Ａの頂面上における酸化シリコン膜４１の厚さの平均値）を５×１０^-8ｍ（５０ｎｍ）とし、シリコン膜４２の厚さ（上部クラッド層２４の上層２４Ｂの両側面近傍以外の、上部クラッド層２４の下層２４Ａの頂面上におけるシリコン膜４２の厚さの平均値）を１．５×１０^-7ｍ（１５０ｎｍ）とした。絶縁膜４０は、上部クラッド層２４の上層２４Ｂを挟み込み、浅い埋め込み構造を形成するように、即ち、上部クラッド層の上層を厚く、且つ、上部クラッド層の下層を薄くすることができるように、メサ構造の頂面に相当する上部クラッド層２４の下層２４Ａの部分の上に形成されている。尚、上部クラッド層２４の総厚は例えば０．６５μｍであり、上部クラッド層２４の上層２４Ｂの厚さは例えば０．１５μｍである。

上部コンタクト層２６上には、上部コンタクト層２６に対するオーミック接合電極としての電極（上部電極３０）が形成されており、上部電極３０は、上部コンタクト層２６の頂面と実質的に同じ形状、寸法のＰｄ／Ｐｔ（Ｐｄが下層であり、Ｐｔが上層である）から成る多層構成を有する。電極（上部電極３０）の幅は、例えば、１．４μｍ乃至２．０μｍである。

更には、幅Ｗ_PAD、面積Ｓ_PADを有するパッド電極（上部パッド電極３２）が、絶縁膜４０の頂面から電極（上部電極３０）の頂面に亙り形成されている。ここで、上部パッド電極３２の幅Ｗ_PADを１．２×１０^-4ｍ（１２０μｍ）、パッド電極３２の長さを９×１０^-4ｍ（９００μｍ）とした。即ち、面積Ｓ_PADは１．１×１０^-7ｍ²である。ここで、上部パッド電極３２は、下からＴｉ／Ｐｔ／Ａｕの各層から成る多層構成を有する。

更には、下部コンタクト層１４の表面、メサ構造の側面から上部パッド電極３２及び上部電極３０の側部近傍に亙り（より具体的には、下部コンタクト層１４の表面、下部クラッド層１６の側面、下部光ガイド層１８の側面、活性層２０の側面、劣化防止層２１の側面、上部光ガイド層２２の側面、上部クラッド層２４の下層２４Ａの側面、絶縁膜４０の側面及び頂面の上、並びに、上部パッド電極３２及び上部電極３０の側部近傍には）、ＳｉＯ₂から成る保護膜（パッシベーション膜）４４が形成されている。そして、下部コンタクト層１４の表面に形成された保護膜４４の一部分には開口部４５が形成されており、この開口部４５の底部に露出した下部コンタクト層１４上に、Ｔｉ／Ｐｔ／Ａｕ（Ｔｉが下層、Ａｕが上層）といった多層構成を有する下部パッド電極３４が形成されている。尚、図面においては、下部パッド電極３４を１層で表した。

以下、実施例１の半導体レーザ素子１０の製造方法を、基板等の模式的な一部断面図である図２の（Ａ）、（Ｂ）、図３の（Ａ）、（Ｂ）、図４の（Ａ）、（Ｂ）、図５の（Ａ）、（Ｂ）、図６の（Ａ）、（Ｂ）、及び、図７を参照して説明する。

［工程−１００］
先ず、基板１２上に、少なくとも、下部クラッド層１６、活性層２０、及び、上部クラッド層２４を順次、形成する。具体的には、基板１２上に、下部コンタクト層１４、下部クラッド層１６、活性層２０、上部クラッド層２４、及び、上部コンタクト層２６を順次、堆積させる。より具体的には、従来と同様にして、図２の（Ａ）に示すように、ｃ面を主面として有するサファイヤ基板から成る基板１２上に、ＭＯＣＶＤ法等によって、ｎ型ＧａＮから成る下部コンタクト層１４、ｎ型ＡｌＧａＮから成る下部クラッド層１６、ｎ型ＩｎＧａＮから成る下部光ガイド層１８、ＧａＮ／ＩｎＧａＮの多重量子井戸構造を有する活性層２０、活性層２０の劣化を防止するＡｌＧａＮから成る劣化防止層２１、ｐ型ＩｎＧａＮから成る上部光ガイド層２２、ｐ型ＡｌＧａＮから成る上部クラッド層２４、及び、ｐ型ＧａＮから成る上部コンタクト層２６が、順次積層された積層構造を形成（堆積）する。尚、基板１２上に、先ず、低温成長のＧａＮから成るバッファ層（図示せず）を形成し、バッファ層の上に横方向成長によりＧａＮから成る下地層（図示せず）を成長させた後、下部コンタクト層１４を成長させてもよい。

バッファ層及び活性層２０以外の各種の窒化物系化合物半導体層の成膜温度を約１０００゜Ｃとし、活性層２０の成膜温度を、Ｉｎの分解を抑えるために、７００〜８００゜Ｃとし、バッファ層の成膜温度を約５６０゜Ｃとすればよい。また、ＭＯＣＶＤ法における各窒化物系化合物半導体層の形成においては、Ｇａ源としてトリメチルガリウム（ＴＭＧ）ガスを用い、Ｎ源としてアンモニアガスを用いればよい。更には、ｎ型窒化物系化合物半導体層の形成においては、例えば、ｎ型不純物としてケイ素（Ｓｉ）を添加すればよいし、ｐ型窒化物系化合物半導体層の形成においては、例えば、ｐ型不純物としてマグネシウム（Ｍｇ）を添加すればよい。また、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）ガスを用いればよいし、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）ガスを用いればよいし、Ｓｉ源としてモノシランガス（ＳｉＨ₄ガス）を用い、Ｍｇ源として、シクロペンタジエニルマグネシウムガスを用いればよい。

［工程−１１０］
次いで、上部クラッド層２４の上に電極（上部電極３０）を形成する。具体的には、先ず、形成すべき上部コンタクト層２６と実質的に同じ幅を有する上部電極３０を上部コンタクト層２６上に形成する。

より具体的には、上部コンタクト層２６上に、膜厚０．３μｍのＳｉＯ₂から成るマスク層６０を形成する。次いで、マスク層６０上にフォトレジスト層６２を成膜し、フォトリソグラフィ技術に基づき、ストライプ状の開口を有するフォトレジスト層６２を形成する。続いて、このフォトレジスト層６２をエッチング用マスクとして、フッ酸系エッチング液によるウエットエッチング法によりマスク層６０をエッチングする。こうして、上部コンタクト層２６の頂面が露出した開口６４を得ることができる（図２の（Ｂ）参照）。その後、フォトレジスト層６２上及び開口６４の底部に位置する上部コンタクト層２６上に、膜厚５０ｎｍのＰｄ膜、及び、膜厚０．１μｍのＰｔ膜から成る多層金属膜３０Ａを真空蒸着法にて、順次、形成する。尚、図面においては、多層金属膜３０Ａを１層で表した。続いて、アッシング法によりフォトレジスト層６２を除去し、更に、フッ酸によるウエットエッチング法によってマスク層６０を除去する。これによって、フォトレジスト層６２上の多層金属膜３０Ａが除去され、開口６４の底部に位置した上部コンタクト層２６の部分の上にのみ多層金属膜３０Ａが残され（図３の（Ａ）参照）、上部クラッド層２４の上（より具体的には上部クラッド層２４の上方）に電極（上部電極３０）を形成することができる。ストライプ形状を有する多層金属膜３０Ａが電極（上部電極３０）に相当する。上部電極３０が形成された領域以外の領域の上部コンタクト層２６は、頂面が露出された状態となる。上部コンタクト層２６を堆積させた後の工程で、直ちに上部電極３０を形成するので、上部電極３０とのコンタクト面である上部コンタクト層２６の頂面が汚染されることを、効果的に防止することができる。

［工程−１２０］
次に、上部クラッド層２４の上部をエッチングして、上部クラッド層２４の上部にリッジ構造を有する上層２４Ｂを形成し、上層２４Ｂの上（より具体的には、上部コンタクト層２６の頂面）に電極（上部電極３０）を残す。

具体的には、上部電極３０をエッチング用マスクとして、上部コンタクト層２６をエッチングし、更に、上部クラッド層２４を厚さ方向に一部分エッチングして、ストライプ形状を有する上部コンタクト層２６及び上部クラッド層２４の上層２４Ｂを形成し、併せて、上部クラッド層２４の上層２４Ｂの両側に頂面が露出した部分を有する上部クラッド層２４の下層２４Ａを形成する。

より具体的には、上部電極３０をマスクとし、塩素系のエッチングガスを使ったドライエッチング法により上部コンタクト層２６及び上部クラッド層２４の上層の部分をエッチングして、上部コンタクト層２６及び上部クラッド層２４の上層２４Ｂから成るストライプ状のリッジ構造５０を形成する（図３の（Ｂ）参照）。上部電極３０、上部コンタクト層２６及び上部クラッド層２４の上層２４Ｂは、ストライプ形状を有する。上部電極３０をエッチング用マスクとして、セルフ・アライン方式にてリッジ構造を形成するが故に、上部コンタクト層２６の頂面（上部電極３０とのコンタクト面）と実質的に同じ形状、寸法で上部コンタクト層２６上に上部電極３０を設けることができるし、上部電極３０と上部コンタクト層２６との位置ずれが生じない。しかも、上部電極３０をエッチング用マスクとしてエッチングしてリッジ構造を形成するので、即ち、セルフ・アライン方式にてリッジ構造を形成することができるので、リッジ構造の形成に必要なエッチング用マスクの形成及び除去工程を省略することができる。

［工程−１３０］
次に、上部クラッド層２４の上層２４Ｂの両側面、及び、これらの側面のそれぞれから延在する上部クラッド層２４の下層２４Ａの頂面上に、絶縁膜４０を形成する。

具体的には、上部クラッド層２４の上層２４Ｂが形成されていない上部クラッド層２４の下層２４Ａの部分の上に、上部クラッド層の上層の両側面のそれぞれの少なくとも一部分（実施例１にあっては、より具体的には、上部クラッド層の上層２４Ｂの両側面のそれぞれ、及び、上部コンタクト層２６の両側面のそれぞれ）を被覆する絶縁膜４０を形成する。絶縁膜４０の形成前に上部コンタクト層２６上に上部電極３０を形成しているので、絶縁膜４０の形成によって上部コンタクト層２６と上部電極３０とのコンタクト面に損傷は発生しない。

より具体的には、先ず、全面に、厚さ５０ｎｍの酸化シリコン膜（ＳｉＯ_X膜）４１を形成し、その上に、厚さ１５０ｎｍのシリコン膜４２を形成する。続いて、絶縁膜４０上にフォトレジスト膜６６を形成（塗布）する（図４の（Ａ）参照）。上部電極３０の上方、及び、上部クラッド層２４の上層２４Ｂが設けられていない上部クラッド層２４の下層２４Ａの上方のフォトレジスト膜６６の頂面の高さはほぼ同じ高さである。次いで、上部電極３０をエッチング停止層として、フォトレジスト膜６６、及び、少なくとも上部電極３０の上の絶縁膜４０をエッチングして（より具体的には、フォトレジスト膜６６及び絶縁膜４０をエッチバックして）、少なくとも上部電極３０の頂面（実施例１においては、より具体的には、上部電極３０の頂面及び両側面）を露出させた後、フォトレジスト膜６６を除去する（図４の（Ｂ）参照）。つまり、リッジ構造５０の段差を利用し、上部電極３０をエッチング停止層として、上部電極３０の頂面を露出させる。絶縁膜４０は、上部クラッド層の上層２４Ｂの両側面のそれぞれを被覆し、且つ、上部コンタクト層２６の両側面のそれぞれを被覆した状態で残される。

［工程−１４０］
その後、絶縁膜４０の頂面から上部電極の頂面に亙り、形成すべきメサ構造の幅と実質的に同じ幅を有するアイソレーション用の金属層４３を形成する。具体的には、ストライプ形状を有する金属層４３を形成する。

即ち、フォトレジスト膜６８を全面に形成（塗布）し、ストライプ形状を有する開口７０をフォトレジスト膜６８に形成する。開口７０の底部には、上部電極３０、及び、絶縁膜４０の一部分が露出した状態となる。続いて、スパッタリング法によって、Ｔｉ／Ｐｔ／Ｎｉから成る多層構成を有する金属層４３を全面に形成する（図５の（Ａ）参照）。即ち、厚さ１０ｎｍのＴｉ膜、厚さ０．１μｍのＰｔ膜、厚さ０．１μｍのＮｉ膜を、順次、スパッタリング法によって堆積させる。尚、図においては、金属層４３を１層で表す。次いで、フォトレジスト膜６８をアッシング法により除去して、フォトレジスト膜６８上の金属層４３の部分を除去し、開口７０の底部に位置した上部電極３０及び絶縁膜４０の部分の上に金属層４３を残す（図５の（Ｂ）参照）。

［工程−１５０］
次に、金属層４３をエッチング用マスクとして、絶縁膜４０、上部クラッド層２４の下層２４Ａ、上部光ガイド層２２、劣化防止層２１、活性層２０、下部光ガイド層１８、下部クラッド層１６、及び、下部コンタクト層１４の一部分をエッチングする。こうして、図６の（Ａ）に示すようなメサ構造５２を得ることができる。金属層４３をメサ構造形成の際のエッチング用マスクとしているので、メサ構造形成のためのエッチング用マスクの形成工程は不要である。

［工程−１６０］
その後、絶縁膜４０及び電極（上部電極３０）上にパッド電極（上部パッド電極３２）を形成する。

具体的には、全面にレジスト層（図示せず）を形成し、上部パッド電極３２及び下部パッド電極３４を形成すべき領域のレジスト層の部分に開口部を形成する。そして、開口部内を含むレジスト層上に、下から、厚さ１０ｎｍのＴｉ層／厚さ０．１μｍのＰｔ層／厚さ０．３μｍのＡｕ層／厚さ１０ｎｍのＴｉ層の多層構成膜を形成した後、レジスト層を除去する。こうして、上部電極３０の上に上部パッド電極３２を形成し、下部コンタクト層１４の上に下部パッド電極３４を形成することができる（図６の（Ｂ）参照）。

［工程−１７０］
次いで、パッド電極（上部パッド電極３２）を所望の幅Ｗ_PADにエッチングする。

具体的には、再び、全面にレジスト層（図示せず）を形成し、上部パッド電極３２の幅を狭めるように、リソグラフィ技術に基づき、上部パッド電極３２の一部分の上にストライプ状のレジスト層を残す。そして、レジスト層によって覆われていない上部パッド電極３２の部分をエッチングし、更に、金属層４３をエッチングする。こうして、図７に示すように、幅Ｗ_PADへと狭められた上部パッド電極３２を得ることができる。

［工程−１８０］
次いで、全面に、具体的には、下部コンタクト層１４の表面、メサ構造の側面から上部パッド電極３２の頂面に亙り（より具体的には、下部コンタクト層１４の表面、下部クラッド層１６の側面、下部光ガイド層１８の側面、活性層２０の側面、劣化防止層２１の側面、上部光ガイド層２２の側面、上部クラッド層２４の下層２４Ａの側面、絶縁膜４０の側面及び頂面、並びに、上部パッド電極３２の上に）、膜厚０．３μｍのＳｉＯ₂から成る保護膜（パッシベーション膜）４４を形成する。その後、リソグラフィ技術及びエッチング技術に基づき、下部コンタクト層１４の表面に形成された保護膜４４の一部分に開口部４５を形成し、下部パッド電極３４を露出させ、併せて、上部パッド電極３２の上の保護膜４４を除去する。こうして、図１に示した半導体レーザ素子１０を作製することができる。その後、劈開処理、ペレット化、ダイ・ボンディングやワイヤ・ボンディング、キャップ・シール処理を行うことで、半導体レーザ素子１０を完成させる。

実施例１において得られた半導体レーザ素子における寄生容量を測定したところ、３３．８ｐＦであり、パルス動作特性に全く問題は認められなかった。具体的には、パルス立上り時間は１．５ナノ秒以下であった。比較のために、絶縁膜全体の厚さＴ_TOTAL（上部クラッド層２４の上層２４Ｂの両側面近傍以外の、上部クラッド層２４の下層２４Ａの頂面上における絶縁膜４０の厚さの平均値）を９．０×１０^-8ｍ（９０ｎｍ）、酸化シリコン膜４１の厚さ（上部クラッド層２４の上層２４Ｂの両側面近傍以外の、上部クラッド層２４の下層２４Ａの頂面上における酸化シリコン膜４１の厚さの平均値）を５×１０^-8ｍ（５０ｎｍ）とし、シリコン膜４２の厚さ（上部クラッド層２４の上層２４Ｂの両側面近傍以外の、上部クラッド層２４の下層２４Ａの頂面上におけるシリコン膜４２の厚さの平均値）を４．０×１０^-8ｍ（４０ｎｍ）とした半導体レーザ素子を、実施例１と全く同様にして作製した。この半導体レーザ素子における寄生容量を測定したところ、４７．１ｐＦであり、パルス状の印加電圧に対する発光にタイムラグが発生し、且つ、パルス立上り時間が２秒以上と長くなり、動作特性に問題が認められた。

実施例１においては、上部コンタクト層２６に対する位置ずれの無い上部電極３０を形成することができるので、半導体レーザ素子の動作電圧が上昇することもない。更には、実施例１の半導体レーザ素子の製造方法においては、上部コンタクト層２６を堆積させた次の工程で、上部コンタクト層２６上に上部電極３０を形成するが故に、上部コンタクト層２６の頂面（上部電極３０とのコンタクト面）の汚れ発生が抑制され、半導体レーザ素子の動作電圧が所望の値や設計値から外れることを防止できる。また、絶縁膜４０の形成前に上部コンタクト層２６上に上部電極３０を形成しているので、いずれの方法によって絶縁膜４０を形成しても、上部コンタクト層２６の頂面（上部電極３０とのコンタクト面）に対する損傷は発生しない。更には、上部電極３０をエッチング用マスクとして、セルフ・アライン方式にて、上部コンタクト層２６をエッチングし、更に、上部クラッド層２４を厚さ方向に一部分エッチングして、リッジ構造を形成するが故に、上部コンタクト層２６の頂面（上部電極３０とのコンタクト面）と実質的に同じ形状、寸法で上部コンタクト層２６上に上部電極３０を設けることができるし、従来の技術のように、上部電極３０と上部コンタクト層２６との位置ずれが生じない。従って、従来のような、動作電圧が所望の値や設計値から外れることがない。しかも、上部電極３０をリッジ構造形成の際のエッチング用マスクとしているので、リッジ構造形成のためのエッチング用マスクの形成及び除去工程が不要であり、半導体レーザ素子の製造プロセス工程数が従来の製造方法に比べて少なく、生産性の向上を図ることができる。

実施例２の半導体レーザ素子は、本発明の第１の態様及び第２の態様に係る半導体レーザ素子に関し、更には、本発明の第２の態様及び第３の態様に係る半導体レーザ素子の製造方法に関する。実施例２の半導体レーザ素子も、インデックス・ガイド型の窒化物系半導体レーザ素子（以下、半導体レーザ素子１０Ａと呼ぶ）である。

この実施例２のリッジ導波路型の半導体レーザ素子１０Ａも、下部クラッド層１６、活性層２０、及び、上部クラッド層２４を少なくとも備えており、上部クラッド層２４は、下層２４Ａ、及び、リッジ構造を有する上層２４Ｂの２層構造を有し、上部クラッド層２４の上層２４Ｂの上には電極（上部電極３０）が形成されており、上部クラッド層２４の上層２４Ｂの両側面、及び、これらの側面のそれぞれから延在する上部クラッド層２４の下層２４Ａの頂面上には絶縁膜４０が形成されており、電極（上部電極３０）と接し、且つ、絶縁膜４０上を延在するパッド電極（上部パッド電極３２）が形成されている。

より具体的には、実施例２の半導体レーザ素子１０Ａは、第２の構造を有する半導体レーザ素子であり、図８に模式的な断面図を示すように、
（Ａ）ＧａＮ基板から成る基板１２Ａの裏面に形成された下部電極３６、
（Ｂ）基板１２Ａの表面（おもてめん）に形成された、ｎ型ＡｌＧａＮから成る下部クラッド層１６、
（Ｃ）下部クラッド層１６上に形成された、ＧａＮ／ＩｎＧａＮの多重量子井戸構造を有する活性層２０、
（Ｄ）活性層上に形成された、ｐ型ＡｌＧａＮから成る上部クラッド層２４、
（Ｅ）上部クラッド層上に形成された、ｐ型ＧａＮから成る上部コンタクト層２６、 （Ｆ）Ｐｄ膜／Ｐｔ膜から成る多層金属膜から構成され、上部コンタクト層２６上に形成された電極（上部電極３０）、及び、
（Ｇ）Ｔｉ層／Ｐｔ層／Ａｕ層の多層構成を有するパッド電極（上部パッド電極３２）、
から成る。尚、上部電極３０及び上部パッド電極３２を図面においては１層で表した。

尚、実施例１と同様に、下部クラッド層１６と活性層２０との間には、ｎ型ＩｎＧａＮから成る下部光ガイド層１８が形成され、活性層２０と上部クラッド層２４との間には、活性層２０の劣化を防止するＡｌＧａＮから成る劣化防止層２１、及び、ｐ型ＩｎＧａＮから成る上部光ガイド層２２が形成されているが、これらの各層は設けなくともよい場合がある。

上部クラッド層２４は、下層（上部クラッド層２４の下層２４Ａ）と上層（上部クラッド層２４の上層２４Ｂ）から構成されている。下部クラッド層１６、下部光ガイド層１８、活性層２０、劣化防止層２１、上部光ガイド層２２、及び、上部クラッド層２４は、上述のとおり、窒化物系化合物半導体層（より具体的にはＧａＮ系材料層）から構成されている。上部クラッド層の上層２４Ｂ及び上部コンタクト層２６は、リッジ構造を有する。即ち、実施例２にあっては、上部クラッド層の上層２４Ｂ及び上部コンタクト層２６は、実質的に同一幅のストライプ形状を有する。

また、上部クラッド層２４の下層２４Ａの部分の上には、上部クラッド層２４の上層２４Ｂの両側面のそれぞれの少なくとも一部分（実施例２の半導体レーザ素子１０Ａにあっては、より具体的には、上部クラッド層の上層２４Ｂの両側面のそれぞれ、及び、上部コンタクト層２６の両側面のそれぞれ）を被覆した絶縁膜４０が形成されている。この絶縁膜４０は、実施例１と同様に、酸化シリコン膜（ＳｉＯ_x膜）４１及びシリコン膜４２の多層構造膜から構成されている。ここで、絶縁膜全体の厚さＴ_TOTAL（上部クラッド層２４の上層２４Ｂの両側面近傍以外の、上部クラッド層２４の下層２４Ａの頂面上における絶縁膜４０の厚さの平均値）を２．０×１０^-7ｍ（２００ｎｍ）とした。また、酸化シリコン膜４１の厚さ（上部クラッド層２４の上層２４Ｂの両側面近傍以外の、上部クラッド層２４の下層２４Ａの頂面上における酸化シリコン膜４１の厚さの平均値）を５×１０^-8ｍ（５０ｎｍ）とし、シリコン膜４２の厚さ（上部クラッド層２４の上層２４Ｂの両側面近傍以外の、上部クラッド層２４の下層２４Ａの頂面上におけるシリコン膜４２の厚さの平均値）を１．５×１０^-7ｍ（１５０ｎｍ）とした。絶縁膜４０は、上部クラッド層２４の上層２４Ｂを挟み込み、浅い埋め込み構造を形成するように、即ち、上部クラッド層の上層を厚く、且つ、上部クラッド層の下層を薄くすることができるように、メサ構造の頂面に相当する上部クラッド層２４の下層２４Ａの部分の上に形成されている。尚、上部クラッド層２４の総厚は例えば０．６５μｍであり、上部クラッド層２４の上層２４Ｂの厚さは例えば０．１５μｍである。

上部コンタクト層２６上には、上部コンタクト層２６に対するオーミック接合電極としての電極（上部電極３０）が形成されており、上部電極３０は、上部コンタクト層２６の頂面と実質的に同じ形状、寸法のＰｄ／Ｐｔ（Ｐｄが下層であり、Ｐｔが上層である）から成る多層構成を有する。電極（上部電極３０）の幅は、例えば、１．４μｍ乃至２．０μｍである。

更には、幅Ｗ_PAD、面積Ｓ_PADを有するパッド電極（上部パッド電極３２）が、絶縁膜４０の頂面から電極（上部電極３０）の頂面に亙り形成されている。ここで、上部パッド電極３２の幅Ｗ_PADを６．０×１０^-5ｍ（６０μｍ）、パッド電極３２の長さを９×１０^-4ｍ（９００μｍ）とした。即ち、面積Ｓ_PADは５．４×１０^-8ｍ²である。ここで、上部パッド電極３２は、下からＴｉ／Ｐｔ／Ａｕの各層から成る多層構成を有する。

更には、絶縁膜４０の上には、ＳｉＯ₂から成る保護膜（パッシベーション膜）４４Ａが形成されている。また、基板１２Ａの裏面には、Ｔｉ／Ｐｔ／Ａｕ（Ｔｉが下層、Ａｕが上層）といった多層構成を有する下部電極３６が形成されている。尚、図面においては、下部電極３６を１層で表した。

以下、実施例２の半導体レーザ素子１０Ａの製造方法を、基板等の模式的な一部断面図である図２の（Ａ）、（Ｂ）、図３の（Ａ）、（Ｂ）、図４の（Ａ）、（Ｂ）、及び、図９を参照して説明する。

［工程−２００］
先ず、基板１２Ａ上に、少なくとも、下部クラッド層１６、活性層２０、及び、上部クラッド層２４を順次、形成する。具体的には、実施例１の［工程−１００］と同様にして、基板１２Ａ上に、下部クラッド層１６、活性層２０、上部クラッド層２４、及び、上部コンタクト層２６を順次、堆積させる。この状態は、下部コンタクト層１４が形成されていないことを除き、実質的に、図２の（Ａ）に示した状態と同じである。

［工程−２１０］
次いで、上部クラッド層２４の上に電極（上部電極３０）を形成する。具体的には、実施例１の［工程−１１０］と同様にして、形成すべき上部コンタクト層２６と実質的に同じ幅を有する上部電極３０を上部コンタクト層２６上に形成する。この状態は、下部コンタクト層１４が形成されていないことを除き、実質的に、図２の（Ｂ）及び図３の（Ａ）に示した状態と同じである。

［工程−２２０］
次に、上部クラッド層２４の上部をエッチングして、上部クラッド層２４の上部にリッジ構造を有する上層２４Ｂを形成し、上層２４Ｂの上に電極（上部電極３０）を残す。具体的には、実施例１の［工程−１２０］と同様にして、上部電極３０をエッチング用マスクとして、上部コンタクト層２６をエッチングし、更に、上部クラッド層２４を厚さ方向に一部分エッチングして、ストライプ形状を有する上部コンタクト層２６及び上部クラッド層２４の上層２４Ｂを形成し、併せて、上部クラッド層２４の上層２４Ｂの両側に頂面が露出した部分を有する上部クラッド層２４の下層２４Ａを形成する。この状態は、下部コンタクト層１４が形成されていないことを除き、実質的に、図３の（Ｂ）に示した状態と同じである。

［工程−２３０］
その後、上部クラッド層２４の上層２４Ｂの両側面、及び、これらの側面のそれぞれから延在する上部クラッド層２４の下層２４Ａの頂面上に、絶縁膜４０を形成する。

具体的には、実施例１の［工程−１３０］と同様にして、上部クラッド層２４の上層２４Ｂが形成されていない上部クラッド層２４の下層２４Ａの部分の上に、上部クラッド層の上層の両側面のそれぞれの少なくとも一部分（実施例２にあっては、より具体的には、上部クラッド層の上層２４Ｂの両側面のそれぞれ、及び、上部コンタクト層２６の両側面のそれぞれ）を被覆する絶縁膜４０を形成する。絶縁膜４０の形成前に上部コンタクト層２６上に上部電極３０を形成しているので、絶縁膜４０の形成によって上部コンタクト層２６と上部電極３０とのコンタクト面に損傷は発生しない。この状態は、下部コンタクト層１４が形成されていないことを除き、実質的に、図４の（Ａ）及び図４の（Ｂ）に示した状態と同じである。

［工程−２４０］
次いで、絶縁膜４０及び電極（上部電極３０）上にパッド電極（上部パッド電極３２）を形成する。具体的には、フォトレジスト膜６８Ａを全面に形成（塗布）し、ストライプ形状を有する開口７０Ａをフォトレジスト膜６８Ａに形成する。開口７０Ａの底部には、上部電極３０、及び、絶縁膜４０の一部分が露出した状態となる。続いて、スパッタリング法によって、下から、厚さ１０ｎｍのＴｉ層／厚さ０．１μｍのＰｔ層／厚さ０．３μｍのＡｕ層の多層構成膜を形成した後（図９の（Ａ）参照）、レジスト膜６８Ａを除去する。こうして、上部電極３０の上に上部パッド電極３２を形成することができる（図９の（Ｂ）参照）。

［工程−２５０］
その後、基板１２Ａの裏面に下部電極３６を形成する。

［工程−２６０］
次いで、全面に、膜厚０．３μｍのＳｉＯ₂から成る保護膜（パッシベーション膜）４４Ａを形成する。その後、リソグラフィ技術及びエッチング技術に基づき、上部パッド電極３２の上の保護膜４４Ａを除去する。こうして、図８に示した半導体レーザ素子１０Ａを作製することができる。その後、劈開処理、ペレット化、ダイ・ボンディングやワイヤ・ボンディング、キャップ・シール処理を行うことで、半導体レーザ素子１０Ａを完成させる。

以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例で説明した基板、窒化物系化合物半導体層の種類、組成、膜厚、構成、構造等は例示であり、適宜変更することができる。また、実施例において説明した条件や各種数値、使用した材料等は例示であり、適宜変更することができる。窒化物系化合物半導体から成る各層の堆積（成膜）方法は、ＭＯＣＶＤ法に限定されず、ＭＢＥ法、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法等によって行うこともできる。

図１は、実施例１の半導体レーザ素子の模式的な一部断面図である。 図２の（Ａ）及び（Ｂ）は、実施例１における半導体レーザ素子の製造方法を説明するための基板等の模式的な一部断面図である。 図３の（Ａ）及び（Ｂ）は、図２の（Ｂ）に引き続き、実施例１における半導体レーザ素子の製造方法を説明するための基板等の模式的な一部断面図である。 図４の（Ａ）及び（Ｂ）は、図３の（Ｂ）に引き続き、実施例１における半導体レーザ素子の製造方法を説明するための基板等の模式的な一部断面図である。 図５の（Ａ）及び（Ｂ）は、図４の（Ｂ）に引き続き、実施例１における半導体レーザ素子の製造方法を説明するための基板等の模式的な一部断面図である。 図６の（Ａ）及び（Ｂ）は、図５の（Ｂ）に引き続き、実施例１における半導体レーザ素子の製造方法を説明するための基板等の模式的な一部断面図である。 図７は、図６の（Ｂ）に引き続き、実施例１における半導体レーザ素子の製造方法を説明するための基板等の模式的な一部断面図である。 図８は、実施例２の半導体レーザ素子の模式的な一部断面図である。 図９は、実施例２における半導体レーザ素子の製造方法を説明するための基板等の模式的な一部断面図である。

符号の説明

１０，１０Ａ・・・半導体レーザ素子、１２，１２Ａ・・・基板、１４・・・下部コンタクト層、１６・・・下部クラッド層、１８・・・下部光ガイド層、２０・・・活性層、２１・・・劣化防止層、２２・・・上部光ガイド層、２４・・・上部クラッド層、２４Ａ・・・上部クラッド層の下層、２４Ｂ・・・上部クラッド層の上層、２６・・・上部コンタクト層、３０・・・電極（上部電極）、３０Ａ・・・多層金属膜、３２・・・上部パッド電極、３４・・・下部パッド電極、３６・・・下部電極、４０・・・絶縁膜、４１・・・酸化シリコン膜（ＳｉＯ_x膜）、４２・・・シリコン膜、４３・・・金属層、４４・・・保護膜（パッシベーション膜）、４５・・・開口部、５０・・・リッジ構造、５２・・・メサ構造、６０・・・マスク層、６２・・・フォトレジスト層、６４，７０，７０Ａ・・・開口、６６，６８，６８Ａ・・・フォトレジスト膜

Claims (15)

1. 下部クラッド層、活性層、及び、上部クラッド層を少なくとも備えており、
   該上部クラッド層は、下層、及び、リッジ構造を有する上層の２層構造を有し、
   該下部クラッド層、該活性層、及び、上部クラッド層の該下層は、メサ構造を有し、
   上部クラッド層の該上層は、該メサ構造の幅よりも狭い幅のリッジ構造を有し、
   該上部クラッド層の上層の上には電極が形成されており、
   該上部クラッド層の上層の両側面、及び、該側面のそれぞれから延在する上部クラッド層の下層の頂面上には、絶縁膜が形成されており、
   該電極と接し、且つ、該絶縁膜上を延在する金属層及びパッド電極が形成されており、
   該メサ構造の側面から、該絶縁膜上を経て、該パッド電極及び該金属層の側部近傍に亙り、保護膜が形成されているリッジ導波路型の半導体レーザ素子であって、
   該絶縁膜は、シリコン膜を含む多層構造膜から構成されており、
   該絶縁膜全体の厚さは、１．２×１０^-7ｍ乃至２．０×１０^-6ｍであり、
   該パッド電極及び該金属層の幅は、１．０×１０^-5ｍ乃至１．４×１０^-4ｍであることを特徴とする半導体レーザ素子。
2. 下部クラッド層、活性層、及び、上部クラッド層を少なくとも備えており、
   該上部クラッド層は、下層、及び、リッジ構造を有する上層の２層構造を有し、
   該下部クラッド層、該活性層、及び、上部クラッド層の該下層は、メサ構造を有し、
   上部クラッド層の該上層は、該メサ構造の幅よりも狭い幅のリッジ構造を有し、
   該上部クラッド層の上層の上には電極が形成されており、
   該上部クラッド層の上層の両側面、及び、該側面のそれぞれから延在する上部クラッド層の下層の頂面上には、絶縁膜が形成されており、
   該電極と接し、且つ、該絶縁膜上を延在する金属層及びパッド電極が形成されており、
   該メサ構造の側面から、該絶縁膜上を経て、該パッド電極及び該金属層の側部近傍に亙り、保護膜が形成されているリッジ導波路型の半導体レーザ素子であって、
   該絶縁膜は、シリコン膜を含む多層構造膜から構成されており、
   該絶縁膜全体の厚さは、１．２×１０^-7ｍ乃至２．０×１０^-6ｍであり、
   該パッド電極及び該金属層の面積は、６×１０^-9ｍ²乃至１．３×１０^-7ｍ²であることを特徴とする半導体レーザ素子。
3. 前記絶縁膜は、下から、酸化シリコン膜及びシリコン膜の多層構造膜から構成されており、
   酸化シリコン膜の厚さは、２×１０^-8ｍ乃至２×１０^-7ｍであり、
   シリコン膜の厚さは、１×１０^-7ｍ乃至２×１０^-7ｍであることを特徴とする請求項１又は請求項２に記載の半導体レーザ素子。
4. 前記絶縁膜は、下から、窒化シリコン膜及びシリコン膜の多層構造膜から構成されており、
   窒化シリコン膜の厚さは、２×１０^-8ｍ乃至２×１０^-7ｍであり、
   シリコン膜の厚さは、１×１０^-7ｍ乃至２×１０^-7ｍであることを特徴とする請求項１又は請求項２に記載の半導体レーザ素子。
5. 前記絶縁膜は、下から、Ｔａ₂Ｏ₅膜及びシリコン膜の多層構造膜から構成されており、
   Ｔａ₂Ｏ₅膜の厚さは、２×１０^-8ｍ乃至２×１０^-7ｍであり、
   シリコン膜の厚さは、１×１０^-7ｍ乃至２×１０^-7ｍであることを特徴とする請求項１又は請求項２に記載の半導体レーザ素子。
6. 前記絶縁膜は、下から、ＺｒＯ₂膜及びシリコン膜の多層構造膜から構成されており、
   ＺｒＯ₂膜の厚さは、２×１０^-8ｍ乃至２×１０^-7ｍであり、
   シリコン膜の厚さは、１×１０^-7ｍ乃至２×１０^-7ｍであることを特徴とする請求項１又は請求項２に記載の半導体レーザ素子。
7. 下部クラッド層、活性層、及び、上部クラッド層は、ＧａＮ系材料から成ることを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体レーザ素子。
8. 下部クラッド層、活性層、及び、上部クラッド層を少なくとも備えており、
   該上部クラッド層は、下層、及び、リッジ構造を有する上層の２層構造を有し、
   該下部クラッド層、該活性層、及び、上部クラッド層の該下層は、メサ構造を有し、
   上部クラッド層の該上層は、該メサ構造の幅よりも狭い幅のリッジ構造を有し、
   該上部クラッド層の上層の上には電極が形成されており、
   該上部クラッド層の上層の両側面、及び、該側面のそれぞれから延在する上部クラッド層の下層の頂面上には、絶縁膜が形成されており、
   該電極と接し、且つ、該絶縁膜上を延在する金属層及びパッド電極が形成されているリッジ導波路型の半導体レーザ素子の製造方法であって、
   （ａ）基板上に、少なくとも、下部クラッド層、活性層、及び、上部クラッド層を順次、形成する工程と、
   （ｂ）該上部クラッド層の上に電極を形成する工程と、
   （ｃ）該上部クラッド層の上部をエッチングして、該上部クラッド層の上部にリッジ構造を有する上層を形成し、該上層の上に電極を残す工程と、
   （ｄ）該上部クラッド層の上層の両側面、及び、該側面のそれぞれから延在する上部クラッド層の下層の頂面上に、絶縁膜を形成する工程と、
   （ｅ）絶縁膜の頂面から電極の頂面に亙り、形成すべきメサ構造の幅と実質的に同じ幅を有する金属層を形成し、次いで、金属層をエッチング用マスクとして、上部クラッド層の下層、活性層、下部クラッド層の一部分をエッチングしてメサ構造を得る工程と、
   （ｆ）該絶縁膜及び該電極上にパッド電極を形成する工程と、
   （ｇ）該パッド電極及び該金属層を所望の幅にエッチングする工程と、
   （ｈ）該メサ構造の側面から、絶縁膜上を経て、該パッド電極及び該金属層の側部近傍に亙り、保護膜を形成する工程、
   を具備することを特徴とする半導体レーザ素子の製造方法。
9. 前記絶縁膜は、シリコン膜を含む多層構造膜から構成されており、
   該絶縁膜全体の厚さは、１．２×１０^-7ｍ乃至２．０×１０^-6ｍであり、
   前記パッド電極の幅は、１．０×１０^-5ｍ乃至１．４×１０^-4ｍであることを特徴とする請求項８に記載の半導体レーザ素子の製造方法。
10. 前記絶縁膜は、シリコン膜を含む多層構造膜から構成されており、
    該絶縁膜全体の厚さは、１．２×１０^-7ｍ乃至２．０×１０^-6ｍであり、
    前記パッド電極の面積は、６×１０^-9ｍ²乃至１．３×１０^-7ｍ²であることを特徴とする請求項８に記載の半導体レーザ素子の製造方法。
11. 前記絶縁膜は、下から、酸化シリコン膜及びシリコン膜の多層構造膜から構成されており、
    酸化シリコン膜の厚さは、２×１０^-8ｍ乃至２×１０^-7ｍであり、
    シリコン膜の厚さは、１×１０^-7ｍ乃至２×１０^-7ｍであることを特徴とする請求項９乃至請求項１０のいずれか１項に記載の半導体レーザ素子の製造方法。
12. 前記絶縁膜は、下から、窒化シリコン膜及びシリコン膜の多層構造膜から構成されており、
    窒化シリコン膜の厚さは、２×１０^-8ｍ乃至２×１０^-7ｍであり、
    シリコン膜の厚さは、１×１０^-7ｍ乃至２×１０^-7ｍであることを特徴とする請求項９乃至請求項１０のいずれか１項に記載の半導体レーザ素子の製造方法。
13. 前記絶縁膜は、下から、Ｔａ₂Ｏ₅膜及びシリコン膜の多層構造膜から構成されており、
    Ｔａ₂Ｏ₅膜の厚さは、２×１０^-8ｍ乃至２×１０^-7ｍであり、
    シリコン膜の厚さは、１×１０^-7ｍ乃至２×１０^-7ｍであることを特徴とする請求項９乃至請求項１０のいずれか１項に記載の半導体レーザ素子の製造方法。
14. 前記絶縁膜は、下から、ＺｒＯ₂膜及びシリコン膜の多層構造膜から構成されており、
    ＺｒＯ₂膜の厚さは、２×１０^-8ｍ乃至２×１０^-7ｍであり、
    シリコン膜の厚さは、１×１０^-7ｍ乃至２×１０^-7ｍであることを特徴とする請求項９乃至請求項１０のいずれか１項に記載の半導体レーザ素子の製造方法。
15. 下部クラッド層、活性層、及び、上部クラッド層は、ＧａＮ系材料から成ることを特徴とする請求項８乃至請求項１４のいずれか１項に記載の半導体レーザ素子の製造方法。

Images