JPH07131117A - 半導体レーザ素子およびその製造方法 - Google Patents

半導体レーザ素子およびその製造方法

Info

Publication number
JPH07131117A
JPH07131117A JP32777693A JP32777693A JPH07131117A JP H07131117 A JPH07131117 A JP H07131117A JP 32777693 A JP32777693 A JP 32777693A JP 32777693 A JP32777693 A JP 32777693A JP H07131117 A JPH07131117 A JP H07131117A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor
laser device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32777693A
Other languages
English (en)
Inventor
Harumi Nishiguchi
晴美 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP32777693A priority Critical patent/JPH07131117A/ja
Publication of JPH07131117A publication Critical patent/JPH07131117A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 中央部に多層半導体部を、周囲部に電流狭窄
部を有する半導体レーザ素子において、高速変調を可能
とし、製造を容易にする。 【構成】 電流狭窄部３７に対して直列方向に誘電体絶
縁膜４１を塗布する。電流狭窄部３７の一部に上面開放
溝７３を形成する。 【効果】 簡単な構成で、電流狭窄部に発生する寄生容
量を低減する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体レーザ素子および
その製造方法に関し、特に高速変調可能な半導体レーザ
素子およびその製造方法に関する。
【０００２】
【従来の技術】一般に、光通信や光情報処理用の光源と
して用いられる半導体レーザ素子は、できるだけ低電流
で駆動できることが望まれる。このため、従来から電流
狭窄層として逆バイアスｐｎ接合を用いたＢＨ（Ｂｕｒ
ｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）型のもの
（第１の従来例）や、さらに高速変調を容易にさせるた
めに逆バイアスｐｎ接合部の一部を半導体基板の主面に
達するまでエッチング処理して取り除き、ｐｎ接合部の
容量を小さくしたもの（第２の従来例）が用いられてき
た。
【０００３】＜第１の従来例＞図１９は第１の従来例に
係る半導体レーザ素子の断面図である。この半導体レー
ザ素子は、ＩｎＧａＰ／ＡｌＧａＩｎＰ系の赤色半導体
レーザ素子であって、まず、図２０の如く、素子を構築
する基板となるｎ型ＧａＡｓ基板１の上面にｎ型ＡｌＧ
ａＩｎＰからなる下側のクラッド層２、ｐ型ＩｎＧａＰ
活性層３ａ、ｐ型ＡｌＧａＩｎＰからなる上側のクラッ
ド層４、およびｐ型ＩｎＧａＰキャップ層５をＭＯＣＶ
Ｄ法により順に連続結晶成長させ、その後、ｐ型ＩｎＧ
ａＰキャップ層５の上面中央部にレーザ光が出射される
方向に沿ってＳｉＮx またはＳｉＯ2 を用いて矩形のマ
スクとしての絶縁膜６を形成し、図２１の如く、隣接す
る両側を、ｐ型ＩｎＧａＰ活性層３ａを露出させない程
度にｐ型ＡｌＧａＩｎＰからなる上側のクラッド層４の
一部までエッチング処理にて除去し、活性領域３のメサ
を形成する。次に、矩形のｐ型ＡｌＧａＩｎＰからなる
上側のクラッド層４、キャップ層５および両側のエッチ
ングで露出されたクラッド層４の上面に、絶縁膜６をマ
スクとしてＭＯＣＶＤ法にてｎ型ＧａＡｓ電流狭窄層７
を成長させメサ周囲の埋め込みを行う。そして、絶縁膜
６を除去した後、ｐ型ＩｎＧａＰキャップ層５およびｎ
型ＧａＡｓ電流狭窄層７の全上面にｐ型ＧａＡｓコンタ
クト層８をＭＯＣＶＤ法にて再成長させる。しかる後、
ｎ型ＧａＡｓ基板１の下面にｎ型電極９を、ｐ型ＧａＡ
ｓコンタクト層８の上面にｐ型電極１０を夫々ＥＢ蒸着
法にて形成し、図１９に示した半導体レーザ素子が完成
する。
【０００４】次に、この半導体レーザ素子の動作につい
て説明する。図１９において、ｎ型電極９とｐ型電極１
０との間に順方向のバイアス電圧をかけると、ｎ型Ａｌ
ＧａＩｎＰからなる下側のクラッド層２とｐ型ＩｎＧａ
Ｐ活性層３ａとのｐｎ接合部１１に順方向電流が流れよ
うとする。しかしながら、活性領域３に隣接されたｎ型
ＧａＡｓ電流狭窄層７とｐ型ＡｌＧａＩｎＰからなる上
側のクラッド層４とのｐｎ接合部１２は逆バイアス状態
となるため、駆動電流は有効に活性領域３にのみ集中し
て流れ、低電流での動作が可能となる。
【０００５】＜第２の従来例＞図２２は第２の従来例に
係る半導体レーザ素子の断面図である。この半導体レー
ザ素子は、ＩｎＧａＡｓＰ／ＩｎＰ系の半導体レーザ素
子で、例えば特開昭６０−１６９１８４号公報に示され
るものであって、素子の構築基板となるｎ型ＩｎＰ基板
２１の全上面にｎ型ＩｎＰからなる下側のクラッド層２
２、活性層２３ａ、およびｐ型ＩｎＰからなる上側のク
ラッド層２４をＭＯＣＶＤ法により順に連続結晶成長さ
せる。次に、中央部の活性領域２３をマスクとして隣接
する両側をｎ型ＩｎＰ基板２１の上面までエッチング処
理にて除去し、幅約３μｍの活性領域２３としてのメサ
を形成する。次に、ｎ型ＩｎＰ基板２１の露出された上
面に、ｐ型ＩｎＰ下側の電流狭窄層２５およびｎ型Ｉｎ
Ｐ上側の電流狭窄層２６をＭＯＣＶＤ法にて順次成長さ
せメサ周囲の埋め込みを行う。さらに、両電流狭窄層２
５，２６の所定の外側両サイドをｎ型ＩｎＰ基板２１の
上面まで深さ５μｍ程度にエッチング処理して除去す
る。そして、露出されたｎ型ＩｎＰ基板２１の上面、ｐ
型ＩｎＰ下側の電流狭窄層２５の外側面、ｎ型ＩｎＰ上
側の電流狭窄層２６の外側面ならびに上面、およびｐ型
ＩｎＰからなる上側のクラッド層２４の上面の全領域
に、ＳｉＯ2 またはＳｉ3 Ｎ4 等からなる誘電体絶縁膜
２７をＥＢ蒸着法にて形成した後、ｐ型ＩｎＰからなる
上側のクラッド層２４よりわずかに広い範囲を電極コン
タクト孔２８としてエッチング処理にて除去する。しか
る後、ｎ型ＩｎＰ基板２１の下面にｎ型電極２９を、誘
電体絶縁膜２７の周面および電極コンタクト孔２８の内
部にｐ型電極３０を夫々ＥＢ蒸着法にて形成し、半導体
レーザ素子が完成する。
【０００６】次に、この半導体レーザ素子の動作につい
て説明する。この半導体レーザ素子のｎ型電極２９とｐ
型電極３０との間に順方向のバイアス電圧をかけると、
ｎ型ＩｎＰからなる下側のクラッド層２２と活性層２３
ａとのｐｎ接合部３１に順方向電流が流れようとする。
このとき、活性領域２３に隣接されたｐ型ＩｎＰ下側の
電流狭窄層２５とｎ型ＩｎＰ上側の電流狭窄層２６との
ｐｎ接合部３２は逆バイアス状態となるため、駆動電流
は有効に活性領域３にのみ集中して流れ、低電流での動
作が可能となる。
【０００７】
【発明が解決しようとする課題】しかしながら、これら
の従来の技術は以下に示すような問題点を有している。
【０００８】＜第１の従来例における問題点＞図２３は
第１の従来例の半導体レーザ素子およびその等価回路を
示す図である。この半導体レーザ素子のカットオフ周波
数ｆｃは、 ｆｃ＝（２π・Ｒｘ・Ｃｐｎ）-1 …（１） となる。ここで、Ｒｘは半導体レーザ素子全体の直列抵
抗、Ｃｐｎはｐｎ接合部１２において形成される容量で
ある。
【０００９】すなわち、第１の従来例は、活性領域３に
駆動電流を集中させるため、逆バイアスｐｎ接合部１２
にて電流を遮断しようとするものであるが、このｐｎ接
合部１２は大きな容量Ｃｐｎを持つ。したがって、この
半導体レーザ素子を高速変調しようとすると、高周波成
分がこのｐｎ接合部１２による容量Ｃｐｎを通過してし
まい、故に変調がかかりにくくなる。また、ｎ型電極
９、ｎ型ＧａＡｓ基板１、ｎ型ＡｌＧａＩｎＰからなる
下側のクラッド層２、ｐ型ＡｌＧａＩｎＰからなる上側
のクラッド層４、ｐ型ＧａＡｓコンタクト層８、ｐ型電
極１０の各層には、夫々抵抗Ｒｎ，Ｒｓｕｂ，Ｒｃ２，
Ｒｃ１，Ｒｐｃ，Ｒｐが発生する。なお、 Ｒｘ＝Ｒｎ＋Ｒｓｕｂ＋Ｒｃ２＋Ｒｃ１＋Ｒｐ である。Ｒｐｓはｐ型ＧａＡｓコンタクト層８内の水平
方向に発生する抵抗である。
【００１０】ここで、ＩｎＧａＰ／ＡｌＧａＩｎＰ系の
半導体レーザ素子では、使用する材料であるｐ型ＡｌＧ
ａＩｎＰからなる上側のクラッド層４のキャリア濃度を
上げることが困難で、故に抵抗Ｒｃ１を小さくしにく
い。そうすると、（１）式において半導体レーザ素子全
体の直列抵抗Ｒｘが大きくなってしまう。一方、ｐ型Ａ
ｌＧａＩｎＰからなる上側のクラッド層４の抵抗Ｒｃ１
を小さくする目的で、材質を変えることによりそのキャ
リア濃度を大きくする方法も考えられる。しかし、この
場合ｐ型ＡｌＧａＩｎＰからなる上側のクラッド層４が
逆バイアスｐｎ接合部１２の一部を構成しているので、
（１）式において逆バイアスｐｎ接合部１２の容量Ｃｐ
ｎが大となってしまう。すなわち、直列抵抗Ｒｘと容量
Ｃｐｎは互いにトレードオフの関係にあり、材質を変化
することによってＲＣ時定数を効率よく低減するのは困
難であった。したがって、いずれにしても、カットオフ
周波数ｆｃを大幅に向上することができないという問題
点があった。
【００１１】＜第２の従来例における問題点＞第２の従
来例は、図２２の如く、高速動作を実現するため、ｐ型
ＩｎＰ下側の電流狭窄層２５とｎ型ＩｎＰ上側の電流狭
窄層２６とのｐｎ接合部３２で発生する容量に対して、
誘電体絶縁膜２７としての容量を直列に形成している。
このため、第１の従来例のように活性領域２３の材質を
変えなくても半導体レーザ素子全体の容量を低減でき
る。しかしながら、この半導体レーザ素子は、活性領域
２３のメサ幅が３μｍ程度と狭く、その上面の誘電体絶
縁膜２７に１〜２μｍ幅で矩形のエッチング孔を形成
し、電極２３をパターニングすることが困難で、高度な
処理精度を要求され、しかも電極２３とのコンタクト抵
抗が増大するという問題があった。
【００１２】＜本発明の目的＞本発明は、上記課題に鑑
み、高速変調が可能で、かつ製造が容易となる半導体レ
ーザ素子およびその製造方法を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明に係る半導体レー
ザ素子の第１の態様は、請求項１に対応するものであっ
て、半導体基板と、該半導体基板の上面中央部に幅数μ
ｍでレーザ光の出射方向に配され活性層およびその上下
を挟む所定のキャリア濃度の一対のクラッド層を有する
多層半導体部と、該多層半導体部が形成されていない前
記半導体基板の全上面に形成された電流狭窄部と、該電
流狭窄部および前記多層半導体部の上面に平滑に形成さ
れたコンタクト層と、該コンタクト層の上面に被覆され
中央部すなわち前記多層半導体部の上にあたる位置にレ
ーザ光が出射される方向に沿って所定幅の電極コンタク
ト孔を有する誘電体絶縁膜と、前記半導体基板の下面に
形成され第１の電位を与える第１電極と、前記誘電体絶
縁膜の上面の少なくとも一部および前記電極コンタクト
孔内に形成され第２の電位を与える第２電極とを備え
る。
【００１４】本発明に係る半導体レーザ素子の第２の態
様は、請求項２に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、前記半導体基板の上面で前記多
層半導体部の両側に隣接された電流狭窄部と、該電流狭
窄部および前記多層半導体部の上面に形成されたコンタ
クト層と、該コンタクト層の上面に形成され中央部すな
わち前記多層半導体部の上にレーザ光が出射される方向
に沿って所定幅の電極コンタクト孔を有する誘電体絶縁
膜と、前記半導体基板の下面に形成され第１の電位を与
える第１電極と、前記誘電体絶縁膜の上面の少なくとも
一部および前記電極コンタクト孔内に形成され第２の電
位を与える第２電極とを備え、上面の所定の中間位置
に、前記多層半導体部と上記誘電体絶縁膜の電極コンタ
クト孔とを挟んだ外側両サイドに前記半導体基板に達す
る上面開放溝が形成される。
【００１５】望ましくは、前記上面開放溝の溝内表面に
形成され前記上面開放溝で分断された両側の前記誘電体
絶縁膜に連続して形成された副誘電体絶縁膜と、該副誘
電体絶縁膜の表面に形成され前記上面開放溝で分断され
た両側の第２電極を連結する導電膜とを備える。
【００１６】さらに望ましくは、前記上面開放溝の外側
に配された第２電極は前記上面開放溝から一定寸法の領
域に限定される。
【００１７】本発明に係る半導体レーザ素子の第３の態
様は、請求項５に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、前記半導体基板の上面で前記多
層半導体部の両側に隣接された電流狭窄部と、該電流狭
窄部および前記多層半導体部の上面に形成されたコンタ
クト層と、前記半導体基板の下面に形成され第１の電位
を与える第１電極と、前記コンタクト層の全上面のみに
直接形成され第２の電位を与える第２電極とを備え、前
記第２電極の外側両サイドに、少なくとも前記第２電極
および前記コンタクト層の形成領域を制限する深さの上
面側面開放の切欠が形成される。
【００１８】望ましくは、前記切欠は、前記半導体基板
に達する程度に深く形成される。
【００１９】本発明に係る半導体レーザ素子の第４の態
様は、請求項７に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、前記半導体基板の上面で前記多
層半導体部の両側に隣接された電流狭窄部と、該電流狭
窄部および前記多層半導体部の上面に形成されたコンタ
クト層と、前記半導体基板の下面に形成され第１の電位
を与える第１電極と、前記コンタクト層の上面に形成さ
れ第２の電位を与える第２電極とを備え、前記コンタク
ト層の上層部の外側両サイドは、プロトン注入されて高
抵抗とされる。
【００２０】また、上記いずれの態様についても、望ま
しくは、前記多層半導体部の下側のクラッド層は第１導
電型とされ、前記多層半導体部の上側のクラッド層は第
２導電型とされ、前記電流狭窄部は、第２導電型の下側
の電流狭窄層と、該下側の電流狭窄層の上面に形成され
た第１導電型の上側の電流狭窄層とを備え、前記下側の
電流狭窄層は前記多層半導体部の上側のクラッド層と同
一材料を用いて一体形成され、前記上側のクラッド層お
よび前記下側の電流狭窄層は高抵抗半導体材料を含む。
【００２１】本発明に係る半導体レーザ素子の第５の態
様は、請求項８に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、該多層半導体部に隣接された電
流狭窄部と、該電流狭窄部および前記多層半導体部の上
面に形成されたコンタクト層と、該コンタクト層の上面
に被覆され中央部にレーザ光が出射される方向に沿って
所定幅の電極コンタクト孔を有する誘電体絶縁膜と、前
記半導体基板の下面に形成され第１の電位を与える第１
電極と、前記誘電体絶縁膜の上面の一部および前記電極
コンタクト孔内に形成され第２の電位を与える第２電極
とを備え、前記第２電極のうち前記誘電体絶縁膜の上面
の一部に形成された領域はボンディングワイヤ接続用電
極パッドとされ、該電極パッドはその形成領域内で前記
ボンディングワイヤに接続する接触子が局部的に形成さ
れてなる。
【００２２】望ましくは、前記電極パッドは複数の導電
性接触子が平行配置されて略櫛形に形成され、隣合う前
記複数の接触子の離間寸法は、複数の接触子の上面にわ
たって接続されるボンディングワイヤが垂れ落ちない程
度に小とされる。
【００２３】あるいは、前記電極パッドの接触子は散点
状に複数設けられ、隣合う前記複数の接触子の離間寸法
は、複数の接触子の上面にわたって接続されるボンディ
ングワイヤが垂れ落ちない程度に小とされる。
【００２４】また、前記一対のクラッド層のキャリア濃
度は１０18ｃｍ-3未満である。
【００２５】望ましくは、前記電極コンタクト孔の幅、
両側が前記切欠に挟まれた前記コンタクト層の形成領域
の幅、または両側が前記プロトン注入されて高抵抗とさ
れた領域に挟まれる前記コンタクト層の上層部の幅は、
前記第２電極と前記コンタクト層との間の寄生容量を低
減するよう５μｍ以上かつ２５μｍ以下に設定される。
【００２６】あるいは、前記電極コンタクト孔の幅、両
側が前記切欠に挟まれた前記コンタクト層の形成領域の
幅、または両側が前記プロトン注入されて高抵抗とされ
た領域に挟まれる前記コンタクト層の上層部の幅は、前
記第２電極と前記コンタクト層との間の寄生容量を低減
するよう５μｍ以上かつ５０μｍ以下に設定される。
【００２７】本発明に係る半導体レーザ素子の製造方法
の第１の態様は、請求項１９に対応するものであって、
第１導電型の半導体基板の全上面に第１導電型の下側の
クラッド層と、第２導電型の活性層と、第２導電型の上
側のクラッド層およびこれに連続する下側の電流狭窄層
とを順次形成して前記下側のクラッド層と前記活性層と
前記上側のクラッド層とにより多層半導体部を形成する
工程と、前記多層半導体部を形成する工程で得られた構
造の全両側を除去して前記下側の電流狭窄層の中層部を
露出させる工程と、前記露出された第２導電型の下側の
電流狭窄層の上面全部に第１導電型の上側の電流狭窄層
を形成する工程と、前記多層半導体部および前記上側の
電流狭窄層の全上面にコンタクト層を平滑に形成する工
程と、前記コンタクト層の全上面に誘電体絶縁膜を被覆
する工程と、前記誘電体絶縁膜のうち前記多層半導体部
の上方域に所定幅の電極コンタクト孔を形成する工程
と、前記半導体基板の下面に第１の電位を与える第１電
極を形成する工程と、前記誘電体絶縁膜の上面の少なく
とも一部および前記電極コンタクト孔内に第２の電位を
与える第２電極を形成する工程とを備える。
【００２８】本発明に係る半導体レーザ素子の製造方法
の第２の態様は、請求項２０に対応するものであって、
第１導電型の半導体基板の上面に第１導電型の下側のク
ラッド層と、第２導電型の活性層と、第２導電型の上側
のクラッド層およびこれに連続する下側の電流狭窄層と
を順次形成して前記下側のクラッド層と前記活性層と前
記上側のクラッド層とにより多層半導体部を形成する工
程と、前記多層半導体部を形成する工程で得られた構造
の両側を除去して前記下側の電流狭窄層の中層部を露出
させる工程と、前記露出された第２導電型の下側の電流
狭窄層の上面に第１導電型の上側の電流狭窄層を形成す
る工程と、前記多層半導体部および前記上側の電流狭窄
層の上面にコンタクト層を形成する工程と、上面中央部
の両側の所定位置に前記半導体基板に達する上面開放溝
を形成する工程と、前記コンタクト層および上面開放溝
の表面に誘電体絶縁膜およびこれに連続する副誘電体絶
縁膜を夫々被覆する工程と、前記誘電体絶縁膜のうち前
記多層半導体部の上方域に所定幅の電極コンタクト孔を
形成する工程と、前記半導体基板の下面に第１の電位を
与える第１電極を形成する工程と、前記誘電体絶縁膜お
よび副誘電体絶縁膜の表面および前記電極コンタクト孔
内に第２の電位を与える第２電極を形成する工程とを備
える。
【００２９】本発明に係る半導体レーザ素子の製造方法
の第３の態様は、請求項２１に対応するものであって、
第１導電型の半導体基板の上面に第１導電型の下側のク
ラッド層と、第２導電型の活性層と、第２導電型の上側
のクラッド層およびこれに連続する下側の電流狭窄層と
を順次形成して前記下側のクラッド層と前記活性層と前
記上側のクラッド層とにより多層半導体部を形成する工
程と、前記多層半導体部を形成する工程で得られた構造
の両側を除去して前記下側の電流狭窄層の中層部を露出
させる工程と、前記露出された第２導電型の下側の電流
狭窄層の上面に第１導電型の上側の電流狭窄層を形成す
る工程と、前記多層半導体部および前記上側の電流狭窄
層の全上面にコンタクト層を形成する工程と、前記半導
体基板の下面に第１の電位を与える第１電極を形成する
工程と、前記コンタクト層の全上面に第２の電位を与え
る第２電極を直接形成する工程と、前記第２電極の両側
に、前記第２電極および前記コンタクト層の形成領域を
制限する上面側面開放の切欠を前記半導体基板に達する
程度に深く形成する工程とを備える。
【００３０】本発明に係る半導体レーザ素子の製造方法
の第４の態様は、請求項２２に対応するものであって、
第１導電型の半導体基板の上面に第１導電型の下側のク
ラッド層と、第２導電型の活性層と、第２導電型の上側
のクラッド層およびこれに連続する下側の電流狭窄層と
を順次形成して、前記下側のクラッド層と前記活性層と
前記上側のクラッド層とにより多層半導体部を形成する
工程と、前記多層半導体部を形成する工程で得られた構
造の両側を除去して前記下側の電流狭窄層の中層部を露
出させる工程と、前記露出された第２導電型の下側の電
流狭窄層の上面に第１導電型の上側の電流狭窄層を形成
する工程と、前記多層半導体部および前記上側の電流狭
窄層の上面にコンタクト層を平滑に形成する工程と、前
記コンタクト層の上層部の両側にプロトンを注入して高
抵抗部を形成する工程と、前記半導体基板の下面に第１
の電位を与える第１電極を形成する工程と、前記コンタ
クト層および高抵抗部の上面に第２の電位を与える第２
電極を形成する工程とを備える。
【００３１】
【作用】本発明の請求項１、請求項１３および請求項１
６に係る半導体レーザ素子では、第１電極と第２電極と
の間に順方向のバイアス電圧をかけると、電流狭窄部で
の電流遮断により、駆動電流の大部分は多層半導体部に
集中する。ここで、半導体レーザ素子を高速変調しよう
とする場合、変調のかかり具合は、半導体レーザ素子に
発生する全体の寄生容量によって影響を受ける。しか
し、電流狭窄部に疑似的に発生する寄生容量と、誘電体
絶縁膜で疑似的に発生する寄生容量とを上下方向、すな
わち順方向電流に対して直列方向に配置しているので、
全体の寄生容量を低減でき、カットオフ周波数を増大さ
せ得る。
【００３２】本発明の請求項２、請求項１３および請求
項１６に係る半導体レーザ素子では、電流狭窄部発生す
る寄生容量と誘電体絶縁膜に発生する寄生容量とが、順
方向電流に対して直列に配置されるため、寄生容量は全
体として低減され、また、上面開放溝が形成された領域
は、ｐｎ接合部が一切除去されているので寄生容量は発
生しないので、カットオフ周波数を増大できる。
【００３３】また、上面開放溝を、上面の所定の中間位
置に形成するだけでよいため、メサ周囲の全領域を半導
体基板の上面まで除去していた第２の従来例に比べて製
造が容易となり、製造コストを低減できる。
【００３４】本発明の請求項３に係る半導体レーザ素子
では、上面開放溝より内側だけでなく、導電膜を介して
上面開放溝の外側にまで第２電極を引き回し、これを外
部結線用電極として用いることで、内側第２電極の狭小
化を可能とし、電極幅の可及的な狭小化を可能とする。
【００３５】本発明の請求項４に係る半導体レーザ素子
では、誘電体絶縁膜を挟む電流狭窄部上のコンタクト層
および第２電極の間に寄生容量が発生するが、外部結線
用電極として用いる外側第２電極の形成領域を一定の範
囲に限定することで、発生する寄生容量を低減する。
【００３６】本発明の請求項５、請求項１４および請求
項１７に係る半導体レーザ素子では、誘電体絶縁膜を用
いずに電極幅を狭小化でき、部材省略により製造コスト
を低減し得る。
【００３７】本発明の請求項６に係る半導体レーザ素子
では、電流狭窄部において寄生容量が発生するが、切欠
によって寄生容量の発生を一部分防止でき、全体として
の容量レベルを抑制でき、カットオフ周波数を増大でき
る。
【００３８】本発明の請求項７、請求項１５および請求
項１８に係る半導体レーザ素子では、コンタクト層の上
層部にプロトンが注入された高抵抗部と電流狭窄部とが
直列に配されるので、この部分に電流が流れにくくな
り、駆動電流を多層半導体部に集中させることができ
る。この場合、コンタクト層の上層部の活性領域真上を
除く部分にプロトンを注入するだけで両側を高抵抗にで
き、誘電体絶縁膜を形成するのに比べて製造作業を簡略
化し得る。
【００３９】本発明の請求項８乃至請求項１０に係る半
導体レーザ素子では、接触子を局部的に形成することで
電極パッドの面積が小となり、しかも隣合う接触子間の
間隙によりボンディングワイヤと誘電体絶縁膜の間に空
隙を形成できるため、誘電体絶縁膜下のコンタクト層と
の間に発生する寄生容量を低減でき、カットオフ周波数
を向上できる。特に、本発明の請求項１０に係る半導体
レーザ素子では、複数の接触子が連続形成されない場合
でも、これらの複数の接触子をボンディングワイヤで接
続できる。このことから、複数の接触子ののべ面積を可
及的に小にでき寄生容量を大幅に低減できる。
【００４０】本発明の請求項１１に係る半導体レーザ素
子では、上側のクラッド層の成長形成時に下側の電流狭
窄層をも同時に一体形成することで、製造時間の短縮化
を図り得る。この場合、下側の電流狭窄層に高抵抗半導
体材料を用いるので、電極コンタクト孔を狭小化した際
にカットオフ周波数が飛躍的に増大できる。そうする
と、低抵抗半導体材料を用いるより比較的広い電極幅で
カットオフ周波数が向上し、また、電極幅の形成寸法誤
差の許容範囲が拡大する。
【００４１】本発明の請求項１２に係る半導体レーザ素
子では、クラッド層のキャリア濃度が１０18ｃｍ-3未満
と低い場合、クラッド層内の擬制抵抗が大になり、故に
電流狭窄部に生じる寄生容量が大になりがちであるが、
上述のように半導体レーザ素子全体の寄生容量を低減で
きるため、かかる弊害を防止でき、カットオフ周波数を
増大させ得る。
【００４２】本発明の請求項１９に係る半導体レーザ素
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、電極コン
タクト孔を形成する工程において、電極コンタクト孔の
幅を調整することで第２電極とコンタクト層との間の寄
生容量を小としているので、カットオフ周波数を増大さ
せ得る。ここで、第２の従来例のように半導体基板の上
面に合わせた深さにエッチング処理する必要がないの
で、製造時間を短縮でき製造コストの低減を図り得る。
【００４３】本発明の請求項２０に係る半導体レーザ素
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、上面開放
溝を形成し、さらに電極コンタクト孔の幅を調整するこ
とで、第２電極とコンタクト層との間の寄生容量を小と
しているので、カットオフ周波数を増大させ得る。ここ
で、上面開放溝は上面の所定の中間位置に形成するだけ
でよいため、メサ周囲の全領域を半導体基板の上面まで
除去していた第２の従来例に比べて製造が容易となる。
また、上面開放溝の深さは半導体基板に達する程度であ
ればよく、第２の従来例のように半導体基板の上面に正
確に合致させる必要がないため、高い精度が要求しなく
てもよくなる。
【００４４】本発明の請求項２１に係る半導体レーザ素
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、コンタク
ト層の両側の切欠の離間距離を小に設定することで第２
電極とコンタクト層との間の寄生容量を小としているの
で、カットオフ周波数を増大させ得る。ここで、電極幅
の形成を切欠の形成にて行っているので、第２の従来
例、請求項１９および請求項２０に比べて誘電体絶縁膜
の形成工程を省略でき、故に製造時間を短縮できる。ま
た、上面開放溝の深さは半導体基板に達する程度であれ
ばよく、第２の従来例のように半導体基板の上面に正確
に合致させる必要がないため、第２の従来例に比べて高
い精度が要求されずに済み、故に製造コストを低減でき
る。
【００４５】本発明の請求項２２に係る半導体レーザ素
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、コンタク
ト層の上層部の両側の高抵抗部の離間距離を小に設定す
ることで第２電極とコンタクト層との間の寄生容量を小
としているので、カットオフ周波数を増大させ得る。こ
こで、コンタクト層の上層部の両側にプロトン注入する
だけで両側を高抵抗にでき、第２の従来例、請求項１９
および請求項２０に比べて誘電体絶縁膜の形成工程を省
略して製造作業を簡略化し得る。
【００４６】
【実施例】［第１の実施例］ ＜構成＞図１は本発明の第１の実施例の半導体レーザ素
子を示す図である。以下、図１を参照しつつ本発明の第
１の実施例に係る半導体レーザ素子を説明する。本実施
例の半導体レーザ素子は、図１の如く、ｎ型ＧａＡｓ基
板３５と、該ｎ型ＧａＡｓ基板３５の上面中央部に配さ
れた多層半導体部３６（活性領域）と、前記ｎ型ＧａＡ
ｓ基板３５の上面で前記多層半導体部３６の外側両サイ
ドに隣接された電流狭窄部３７と、該電流狭窄部３７お
よび前記多層半導体部３６の上面に平滑に形成されたｐ
型ＧａＡｓコンタクト層３８と、該ｐ型ＧａＡｓコンタ
クト層３８の上面に被覆され中央部にレーザ光が出射さ
れる方向に沿って矩形の電極コンタクト孔３９を有する
誘電体絶縁膜４１と、前記ｎ型ＧａＡｓ基板３５の下面
に形成されたｎ型第１電極４２と、前記誘電体絶縁膜４
１の上面および前記電極コンタクト孔３９内に形成され
たｐ型第２電極４３とを備えたものである。
【００４７】前記多層半導体部３６は、前記ｎ型ＧａＡ
ｓ基板３５の上面に形成されたｎ型ＡｌＧａＩｎＰから
なる下側のクラッド層５１と、該ｎ型ＡｌＧａＩｎＰか
らなる下側のクラッド層５１の上面に形成されたｐ型Ｉ
ｎＧａＰ活性層５２と、該ｐ型ＩｎＧａＰ活性層５２の
上面に形成されたｐ型ＡｌＧａＩｎＰからなる上側のク
ラッド層５３と、該ｐ型ＡｌＧａＩｎＰからなる上側の
クラッド層５３の上面に形成されたｐ型ＩｎＧａＰキャ
ップ層５４とから構成される。
【００４８】前記電流狭窄部３７は、前記多層半導体部
３６のｎ型ＡｌＧａＩｎＰからなる下側のクラッド層５
１に一体連続して前記ｎ型ＧａＡｓ基板３５の上面に形
成されたｎ型ＡｌＧａＩｎＰ第１基層６１と、前記多層
半導体部３６のｐ型ＩｎＧａＰ活性層５２に一体連続し
て前記ｎ型ＡｌＧａＩｎＰ第１基層６１の上面に形成さ
れたｐ型ＩｎＧａＰ第２基層６２と、前記多層半導体部
３６のｐ型ＡｌＧａＩｎＰからなる上側のクラッド層５
３の下層部のみに一体連続して前記ｐ型ＩｎＧａＰ第２
基層６２の上面に形成されたｐ型ＡｌＧａＩｎＰ下側の
電流狭窄層６３と、該下側の電流狭窄層６３の上面に形
成されたｎ型ＧａＡｓ上側の電流狭窄層６４とから構成
される。ここで、前記ｐ型ＡｌＧａＩｎＰからなる上側
のクラッド層５３およびｐ型ＡｌＧａＩｎＰ下側の電流
狭窄層６３は、成長の過程でキャリア濃度を１０18ｃｍ
-3程度以上は上げることができず、故にその抵抗は３〜
８Ωと大きくなっている。
【００４９】前記誘電体絶縁膜４１は例えばＳｉＯ2 ま
たはＳｉ3 Ｎ4 等が用いられており、また電極コンタク
ト孔３９は例えば矩形に形成され、その電極幅Ｗは、パ
ターン形成の容易度を考慮して５μｍ以上とされ、かつ
寄生容量の低減を考慮して５０μｍ以下に設定され、望
ましくは、２５μｍ以下に設定される。
【００５０】＜製造方法＞次に、本実施例に係る半導体
レーザ素子の製造方法を説明する。まず、ｎ型ＧａＡｓ
基板３５の上面にｎ型ＡｌＧａＩｎＰからなる下側のク
ラッド層５１とｎ型ＡｌＧａＩｎＰ第１基層６１、ｐ型
ＩｎＧａＰ活性層５２とｐ型ＩｎＧａＰ第２基層６２、
ｐ型ＡｌＧａＩｎＰからなる上側のクラッド層５３とｐ
型ＡｌＧａＩｎＰ下側の電流狭窄層６３、およびｐ型Ｉ
ｎＧａＰキャップ層５４を、ＭＯＣＶＤ法により順に連
続結晶成長させて、下側のクラッド層５１と活性層５２
と上側のクラッド層５３とにより多層半導体部３６を形
成する。次に、ｐ型ＩｎＧａＰキャップ層５４の上面中
央部にＳｉＮx またはＳｉＯ2 を用いてマスクとしての
矩形等の図示しない絶縁膜を形成し、隣接するキャップ
層と上側のクラッド層の一部を、ｐ型ＩｎＧａＰ第２基
層６２を露出させない程度にエッチング処理にて除去
し、ｐ型ＡｌＧａＩｎＰ下側の電流狭窄層６３の中層部
を露出させて、多層半導体部３６のメサを形成する。次
に、絶縁膜をマスクとして、露出されたｐ型ＡｌＧａＩ
ｎＰ下側の電流狭窄層６３の上面にｎ型ＧａＡｓ上側の
電流狭窄層６４をＭＯＣＶＤ法にて形成し、メサ周囲の
埋め込みを行う。そして、絶縁膜を除去した後、ｐ型Ｉ
ｎＧａＰキャップ層５４およびｎ型ＧａＡｓ上側の電流
狭窄層６４の全上面にｐ型ＧａＡｓコンタクト層３８を
平滑に形成する。その後、図２の如く、ｐ型ＧａＡｓコ
ンタクト層３８の全上面に誘電体絶縁膜４１を被覆す
る。そして、誘電体絶縁膜４１のうち多層半導体部３６
の上方域に、ｐ型ＧａＡｓコンタクト層３８と第２電極
４３とを接続するための電極コンタクト孔３９をエッチ
ング処理にて除去して形成する。しかる後、ＥＢ蒸着法
にて、ｎ型ＧａＡｓ基板３５の下面にｎ型第１電極４２
を形成するとともに、誘電体絶縁膜４１の上面および電
極コンタクト孔３９の内部にｐ型第２電極４３を形成
し、半導体レーザ素子が完成する。
【００５１】ここで、多層半導体部３６および電流狭窄
部３７の形成工程中、電流狭窄部３７の下側の電流狭窄
層６３と多層半導体部３６の上側のクラッド層５３とが
同一（ｎ型）導電型であることに着目し、これらを同一
材料を用いて一体形成することで、多層半導体部３６の
一部と下側の電流狭窄層６３の一部を同時に形成するこ
とができ、製造時間の短縮化を図り得る。
【００５２】また、本実施例の半導体レーザ素子は、電
流狭窄部３７の寄生容量を低減しようとする点で、図２
２に示した第２の従来例と目的が類似する。しかし、第
２の従来例では、所定のメサ領域の周囲を除去する際に
エッチング深さを半導体基板の上面に精度よく合致させ
る必要があり、その分製造時間がかかり製造コスト上昇
の一要因となっていたのに対し、本実施例では誘電体絶
縁膜４１を形成するだけなので、第２の従来例より製造
時間を短縮でき製造コストの低減を図り得る。
【００５３】＜動作＞次に、本実施例に係る半導体レー
ザ素子の動作を説明する。図３の如く、ｎ型第１電極４
２とｐ型第２電極４３との間に順方向のバイアス電圧を
かけると、ｎ型ＡｌＧａＩｎＰからなる下側のクラッド
層５１とｐ型ＩｎＧａＰ活性層５２とのｐｎ接合面を順
方向電流が通過しようとする。しかしながら、多層半導
体部３６に隣接された電流狭窄部３７のｎ型ＧａＡｓ上
側の電流狭窄層６４とｐ型ＡｌＧａＩｎＰ下側の電流狭
窄層６３とのｐｎ接合部は逆バイアス状態となるため、
駆動電流は有効に多層半導体部３６にのみ集中して流れ
ようとし、低電流での動作が可能となる。
【００５４】ここで、ｐ型ＡｌＧａＩｎＰからなる上側
のクラッド層５３およびｐ型ＡｌＧａＩｎＰ下側の電流
狭窄層６３等の各層は高抵抗半導体材料であるため、ク
ラッド層抵抗だけでも３〜８Ωとなり、図３に示した抵
抗Ｒｎ，Ｒｓｕｂ，Ｒｃ２，Ｒｃ１，Ｒｐｃ，Ｒｐの合
計値である全体の直列抵抗Ｒｘは大となる。また、両電
流狭窄層６３，６４からなるｐｎ接合部には寄生容量Ｃ
ｐｎが形成される。故に、前述の（１）式においてカッ
トオフ周波数ｆｃを増大させるためには、全体の直列抵
抗Ｒｘおよび全体の寄生容量の少なくともいずれかを減
少させる必要がある。ところが、本実施例では、前述の
ように製造時間の短縮化を図る目的で、下側の電流狭窄
層６３と上側のクラッド層５３とを同一材料にて一体形
成しているため、電流狭窄部３７の寄生容量Ｃｐｎは上
側のクラッド層５３の材料特性に直接的に影響を受ける
ことになり、故に半導体レーザ素子の全体の直列抵抗Ｒ
ｘと電流狭窄部３７の寄生容量Ｃｐｎとは結果的に互い
にトレードオフの関係となる。すなわち、前述の（１）
式において、全体の直列抵抗Ｒｘおよび電流狭窄部３７
の寄生容量Ｃｐｎのいずれか一方を低減させようとして
も、他方の値が増大してしまう。そこで、本実施例で
は、誘電体絶縁膜４１を電流狭窄部３７の上方に配し、
この誘電体絶縁膜４１に生じる寄生容量Ｃｐａｄを電流
狭窄部３７の寄生容量Ｃｐｎに対して直列に配置するこ
とで、半導体レーザ素子の全体の寄生容量を減少させて
いる。したがって、第１の従来例に比べて、上側のクラ
ッド層５３の材料を変えずにカットオフ周波数ｆｃを増
大できる。
【００５５】ところで、誘電体絶縁膜４１に生じる寄生
容量Ｃｐａｄは、電極コンタクト孔３９の電極幅Ｗとの
間に負の相関関係があることが分かっている。図４は等
価回路によるシミュレーション結果を示すもので、電極
幅Ｗを横軸にとり、電極幅Ｗが３００μｍのときのカッ
トオフ周波数ｆｃを基準（＝１）として電極幅Ｗを変化
させたときのカットオフ周波数ｆｃの変化の様子を示し
ている。図４中、Ｌ１は本実施例の半導体レーザ素子に
対応する等価回路によるもの、Ｌ０は一般に使用されて
いるＧａＡｓ／ＡｌＧａＡｓ系の半導体レーザ素子の等
価回路によるものである。Ｌ１とＬ０との特性相違は、
一般的なＬ０の方のクラッド層抵抗がせいぜい１Ω程度
であるのに対し、本実施例のＬ１の方のクラッド層抵抗
が３〜８Ωと通常より大きく設定されることによる。Ｌ
１とＬ０とを比較すると、Ｌ１のようにクラッド層抵抗
の大きい半導体レーザ素子の電極幅Ｗを小さくしていっ
た方が、通常の半導体レーザ素子（Ｌ０）の電極幅Ｗを
小さくするより飛躍的にカットオフ周波数ｆｃの特性向
上を図り得ることが分かる。すなわち、本実施例の場
合、Ｌ０のものよりも電極幅Ｗを広く設定しながらかつ
Ｌ０のものと同等のカットオフ周波数ｆｃを得られるこ
とが分かる。そうすると、例えば第２の従来例のよう
に、クラッド層に一般的な低抵抗材料を用いて、かつ電
極幅Ｗを制限するような構造を考えて比較すると、本実
施例では電極幅Ｗの形成寸法の精度誤差があっても許容
できることになり、その分製造時間を短縮でき、製造コ
ストを低減できる。また、比較的広い電極幅Ｗをとって
も、第２の従来例に比べてカットオフ周波数ｆｃを大幅
に向上させ得る。具体的には、電極幅Ｗを２５μｍに設
定すれば、第２の従来例において電極幅を製造上可能な
最小の約５μｍとしたときと同等のカットオフ周波数ｆ
ｃを得ることができる。したがって、電極幅Ｗを２５μ
ｍ以下に設定すれば、第２の従来例において実現できな
かったカットオフ周波数ｆｃを得ることができる。ま
た、通常の使用状態で許容できるカットオフ周波数ｆｃ
を達成しようとすれば、電極幅Ｗを５０μｍ程度以下に
設定すればよいことが、図４からわかる。したがって、
第２の従来例に比べて広い電極幅Ｗで形成でき、その製
造作業が容易になる。
【００５６】［第２の実施例］ ＜構成＞図５は本発明の第２の実施例の半導体レーザ素
子を示す図である。本実施例の半導体レーザ素子は、第
１の実施例と同様のｎ型ＧａＡｓ基板３５および多層半
導体部３６と、前記ｎ型ＧａＡｓ基板３５の上面で前記
多層半導体部３６の両側に隣接された電流狭窄部３７
と、該電流狭窄部３７および前記多層半導体部３６の上
面に形成されたｐ型ＧａＡｓコンタクト層３８と、該ｐ
型ＧａＡｓコンタクト層３８の上面に形成され中央部に
レーザ光が出射される方向に沿って矩形の電極コンタク
ト孔３９をする誘電体絶縁膜４１と、前記ｎ型ＧａＡｓ
基板３５の下面に形成されたｎ型第１電極４２と、前記
誘電体絶縁膜４１の上面および前記電極コンタクト孔３
９内に形成されたｐ型第２電極７１，７２とを備え、上
面の所定の中間位置に、前記多層半導体部３６と上記誘
電体絶縁膜の電極コンタクト孔とを挟んだ両側に前記半
導体基板３５に達する上面開放溝７３が形成されたもの
である。
【００５７】前記上面開放溝７３は、電流狭窄部３７の
逆バイアスｐｎ接合部での電流の広がりを抑えるための
もので、平面視円環形かつ断面視略Ｕ字形に形成されて
いる。該上面開放溝７３の溝内表面には、前記上面開放
溝７３で分断された両側の前記誘電体絶縁膜４１と同一
材料（ＳｉＯ2 またはＳｉ3 Ｎ4 等）でこれに一体連続
に形成された副誘電体絶縁膜７４が被覆されている。該
副誘電体絶縁膜７４の表面には、前記上面開放溝７３で
分断された両側の第２電極７１，７２を連結する導電膜
７５が形成されている。
【００５８】なお、前記第２電極７１，７２を前記上面
開放溝７３より外側に引き回しているのは、外側第２電
極７２を外部結線用電極（ワイヤボンディング用電極パ
ッド）として用いることで内側第２電極７１の狭小化を
可能とし、ひいては電極幅Ｗの可及的な狭小化を可能と
するためである。ただし、外側第２電極７２の面積を広
く取り過ぎると、電流狭窄部３７上のコンタクト層３８
のうち上面開放溝７３より外側に位置する部分との間に
寄生容量が発生する恐れがあるため、その形成領域を一
定の範囲に限定する必要がある。具体的には、該外側第
２電極７２を、前記上面開放溝７３から５μｍ以上かつ
２５μｍ以下の離間距離で離間した位置より内側の領域
に限定して形成するのが望ましい。
【００５９】そして、前記電極コンタクト孔３９の電極
幅Ｗは、内側第２電極７１とコンタクト層３８との間に
発生する寄生容量を小とするよう小さく設定される。た
だし、本実施例の場合、第１の実施例と同様、比較的広
い電極幅Ｗをとっても、第２の従来例に比べてカットオ
フ周波数ｆｃを大幅に向上させ得る。具体的には、電極
幅Ｗを２５μｍに設定すれば、第２の従来例において電
極幅を製造上可能な最小の約５μｍとしたときと同等の
カットオフ周波数ｆｃを得ることができる。したがっ
て、電極幅Ｗを２５μｍ以下に設定すれば、第２の従来
例において実現できなかったカットオフ周波数ｆｃを得
ることができる。また、通常の使用状態で許容できるカ
ットオフ周波数ｆｃを達成しようとすれば、電極幅Ｗを
５０μｍ程度以下に設定すればよいことが、図４からわ
かる。したがって、第２の従来例に比べて広い電極幅Ｗ
で形成でき、その製造作業が容易になる。なお、その他
の構成は第１の実施例と同様である。
【００６０】＜製造方法＞次に、本実施例に係る半導体
レーザ素子の製造方法を説明する。まず、第１の実施例
と同様にして、ｎ型ＧａＡｓ基板３５、ｎ型ＡｌＧａＩ
ｎＰからなる下側のクラッド層５１とｎ型ＡｌＧａＩｎ
Ｐ第１基層６１、ｐ型ＩｎＧａＰ活性層５２とｐ型Ｉｎ
ＧａＰ第２基層６２、ｐ型ＡｌＧａＩｎＰからなる上側
のクラッド層５３とｐ型ＡｌＧａＩｎＰ下側の電流狭窄
層６３、およびｐ型ＩｎＧａＰキャップ層５４を順次成
長させて、下側のクラッド層５１と活性層５２と上側の
クラッド層５３とにより多層半導体部３６を形成し、両
側をエッチング処理にて除去してｐ型ＡｌＧａＩｎＰ下
側の電流狭窄層６３の中層部を露出させ、次いでｎ型Ｇ
ａＡｓ上側の電流狭窄層６４を形成した後、上面にｐ型
ＧａＡｓコンタクト層３８を平滑に形成する。その後、
図６の如く、前記多層半導体部３６の中間位置を除いた
全上面に、ＳｉＮx またはＳｉＯ2 等の絶縁膜６６を塗
布し、これをマスクとして、図７の如く、ｎ型ＧａＡｓ
基板３５に達する深さまでエッチング処理して上面開放
溝７３を形成する。そして、絶縁膜６６の上面および上
面開放溝７３の表面に、絶縁膜６６に一体的に誘電体絶
縁膜４１および副誘電体絶縁膜７４を夫々同時に被覆
し、誘電体絶縁膜４１の中央部、すなわち多層半導体部
３６の上方域に電極コンタクト孔３９を形成する。しか
る後、ＥＢ蒸着法にて、ｎ型ＧａＡｓ基板３５の下面に
ｎ型第１電極４２を形成する。また、誘電体絶縁膜４１
の上面周囲部をマスキング後、誘電体絶縁膜４１、副誘
電体絶縁膜７４の表面および電極コンタクト孔３９の内
部にｐ型第２電極７１，７２および導電膜７５を同時に
一体形成する。その後、誘電体絶縁膜４１の上面周囲部
のマスクを除去し、図５の如く、半導体レーザ素子が完
成する。
【００６１】ここで、電流狭窄部３７に発生する寄生容
量を低減するための上面開放溝７３は、上面の所定の中
間位置に形成するだけでよいため、メサ周囲の全領域を
半導体基板の上面まで除去していた第２の従来例に比べ
て製造が容易となる。また、上面開放溝７３の深さは半
導体基板３５に達する程度であればよく、第２の従来例
のように半導体基板３５の上面に正確に合致させる必要
がないため、第２の従来例に比べて高い精度が要求され
ず製造コストを低減できる。
【００６２】＜動作＞次に、本実施例に係る半導体レー
ザ素子の動作を説明する。この半導体レーザ素子のｎ型
第１電極４２とｐ型第２電極７１，７２との間に順方向
のバイアス電圧をかけると、ｎ型ＡｌＧａＩｎＰからな
る下側のクラッド層５１とｐ型ＩｎＧａＰ活性層５２と
のｐｎ接合面を順方向電流が通過しようとする。ここ
で、電流狭窄部３７のｎ型ＧａＡｓ上側の電流狭窄層６
４とｐ型ＡｌＧａＩｎＰ下側の電流狭窄層６３とのｐｎ
接合部は逆バイアス状態となり、ここに寄生容量が発生
し、またその上方の誘電体絶縁膜４１にも寄生容量が発
生するが、これらの一対の寄生容量が順方向電流に対し
て直列に配置されるため、この領域における寄生容量は
全体として低減される。また、上面開放溝７３が形成さ
れた領域は、ｐｎ接合部が一切除去されているので寄生
容量は発生しない。これらのことから、第１の従来例に
比べて、上側のクラッド層５３の材料を変えずにカット
オフ周波数ｆｃを増大できる。なお、第１の実施例と同
様、クラッド層抵抗が大きいことにより、電極幅Ｗの形
成誤差の許容範囲が増し、また比較的広い電極幅Ｗでも
カットオフ周波数ｆｃを大幅に向上できる点は、第１の
実施例と同様である。
【００６３】［第３の実施例］ ＜構成＞図８は本発明の第３の実施例の半導体レーザ素
子を示す図である。本実施例の半導体レーザ素子は、第
１の実施例と同様のｎ型ＧａＡｓ基板３５、多層半導体
部３６、電流狭窄部３７、ｐ型ＧａＡｓコンタクト層３
８、およびｎ型第１電極４２と、前記ｐ型ＧａＡｓコン
タクト層３８の全上面のみに直接形成されたｐ型第２電
極４３とを備え、前記第２電極４３の両側に上面側面開
放の切欠７７が形成されたものである。
【００６４】前記切欠７７は、前記第２電極４３および
前記ｐ型ＧａＡｓコンタクト層３８の形成領域を制限
し、かつ前記電流狭窄部３７に発生する寄生容量を低減
するためのもので、前記ｎ型ＧａＡｓ基板３５に達する
まで所定の曲率を有して略円弧状に形成される。該切欠
７７は、第２電極４３とコンタクト層３８とが接続され
る電極幅Ｗを決定付ける。ここで、該電極幅Ｗは、第２
電極４３とコンタクト層３８との間に発生する寄生容量
を小とするよう小さく設定される。ただし、本実施例の
場合、第１の実施例と同様、比較的広い電極幅Ｗをとっ
ても、第２の従来例に比べてカットオフ周波数ｆｃを大
幅に向上させ得る。具体的には、電極幅Ｗを２５μｍに
設定すれば、第２の従来例において電極幅を製造上可能
な最小の約５μｍとしたときと同等のカットオフ周波数
ｆｃを得ることができる。したがって、電極幅Ｗを２５
μｍ以下に設定すれば、第２の従来例において実現でき
なかったカットオフ周波数ｆｃを得ることができる。ま
た、通常の使用状態で許容できるカットオフ周波数ｆｃ
を達成しようとすれば、電極幅Ｗを５０μｍ程度以下に
設定すればよいことが、図４からわかる。したがって、
第２の従来例に比べて広い電極幅Ｗで形成でき、その製
造作業が容易になる。なお、その他の構成、特に第１ク
ラッド層のキャリア濃度が高くその抵抗値を高く設定す
る点は、第１の実施例と同様である。
【００６５】＜製造方法＞次に、本実施例に係る半導体
レーザ素子の製造方法を説明する。まず、第１および第
２の実施例と同様にして、ｎ型ＧａＡｓ基板３５、ｎ型
ＡｌＧａＩｎＰからなる下側のクラッド層５１とｎ型Ａ
ｌＧａＩｎＰ第１基層６１、ｐ型ＩｎＧａＰ活性層５２
とｐ型ＩｎＧａＰ第２基層６２、ｐ型ＡｌＧａＩｎＰか
らなる上側のクラッド層５３とｐ型ＡｌＧａＩｎＰ下側
の電流狭窄層６３、およびｐ型ＩｎＧａＰキャップ層５
４を順次成長させて、下側のクラッド層５１と活性層５
２と上側のクラッド層５３とにより多層半導体部３６を
形成し、両側をエッチング処理にて除去してｐ型ＡｌＧ
ａＩｎＰ下側の電流狭窄層６３の中層部を露出させ、次
いでｎ型ＧａＡｓ上側の電流狭窄層６４を形成した後、
上面にｐ型ＧａＡｓコンタクト層３８を平滑に形成す
る。次に、図９の如く、ＥＢ蒸着法にて、ｎ型ＧａＡｓ
基板３５の下面にｎ型第１電極４２を形成するととも
に、ｐ型ＧａＡｓコンタクト層３８の上面全部にｐ型第
２電極４３を形成する。そして、図８の如く、ｐ型第２
電極４３の両側に、第２電極４３およびｐ型ＧａＡｓコ
ンタクト層３７の形成領域を制限する上面側面開放の切
欠７７をｎ型ＧａＡｓ基板３５に達する程度に深く形成
し、半導体レーザ素子が完成する。
【００６６】このように、電極幅Ｗの形成を切欠７７の
形成にて行っているので、第２の実施例に要していた誘
電体絶縁膜４１を省略でき、故に誘電体絶縁膜４１の形
成工程の省略により製造時間を短縮できる。また、切欠
７７の深さは半導体基板３５に達する程度であればよ
く、第２の従来例のように半導体基板３５の上面に正確
に合致させる必要がないため、第２の従来例に比べて高
い精度が要求されずに済み、故に製造コストを低減でき
る。
【００６７】＜動作＞次に、本実施例に係る半導体レー
ザ素子の動作を説明する。この半導体レーザ素子のｎ型
第１電極４２とｐ型第２電極４３との間に順方向のバイ
アス電圧をかけると、ｎ型ＡｌＧａＩｎＰからなる下側
のクラッド層５１とｐ型ＩｎＧａＰ活性層５２とのｐｎ
接合面を順方向電流が通過しようとする。ここで、電流
狭窄部３７のｎ型ＧａＡｓ上側の電流狭窄層６４とｐ型
ＡｌＧａＩｎＰ下側の電流狭窄層６３とのｐｎ接合部は
逆バイアス状態となり寄生容量が発生するが、切欠７７
が形成された領域はｐｎ接合部が一切除去され寄生容量
の発生を防止でき、全体としての容量レベルを抑制でき
る。したがって、第１の従来例に比べて、上側のクラッ
ド層５３の材料を変えずにカットオフ周波数ｆｃを増大
できる。なお、第１の実施例と同様、クラッド層抵抗が
大きいことにより、電極幅Ｗの形成誤差の許容範囲が増
し、また比較的広い電極幅Ｗでもカットオフ周波数ｆｃ
を大幅に向上できる点は、第１および第２の実施例と同
様である。
【００６８】［第４の実施例］図１０は本発明の第４の
実施例の半導体レーザ素子を示す図である。本実施例の
半導体レーザ素子は、第１の実施例における誘電体絶縁
膜４１に代えて、図１０の如く、ｐ型ＧａＡｓコンタク
ト層３８の上層部の両側７８（以下、高抵抗部と称す）
を高抵抗としたものである。具体的には、ｐ型ＧａＡｓ
コンタクト層３８を結晶成長させた後、陽子（プロト
ン）注入を行うことにより高抵抗部７８を形成し、コン
タクト層３８および高抵抗部７８の全上面にｐ型第２電
極４３を形成する。そして、両側が前記高抵抗部７８に
挟まれる前記コンタクト層３８の上層部の幅は、前記ｐ
型第２電極４３と前記コンタクト層３８との間の寄生容
量を低減するよう小に設定される。ただし、コンタクト
層３８の上層部の幅を比較的広くとっても、第２の従来
例に比べてカットオフ周波数ｆｃを大幅に向上させ得
る。具体的には、コンタクト層３８の上層部の幅を２５
μｍに設定すれば、第２の従来例において電極幅を製造
上可能な最小の約５μｍとしたときと同等のカットオフ
周波数ｆｃを得ることができる。したがって、前記上層
部の幅を２５μｍ以下に設定すれば、第２の従来例にお
いて実現できなかったカットオフ周波数ｆｃを得ること
ができる。また、通常の使用状態で許容できるカットオ
フ周波数ｆｃを達成しようとすれば、前記上層部の幅を
５０μｍ程度以下に設定すればよいことがわかってい
る。これにより、誘電体絶縁膜を形成せずに寄生容量を
低減できるため、誘電体絶縁膜を形成していた第１の実
施例に比べて、製造作業を簡略化し得る。その他の構成
および製造方法は第１の実施例と同様である。
【００６９】本実施例において、ｎ型第１電極４２とｐ
型第２電極４３との間に順方向のバイアス電圧をかける
と、前記高抵抗部７８と電流狭窄部３７とが順方向電流
に対して直列に配されるので、この部分に電流が流れに
くくなり、駆動電流を多層半導体部３６に集中させるこ
とができる。したがって、電流狭窄部３７に発生する寄
生容量を高周波電流が通過しようとしても、高抵抗部７
８によってその電流量を抑制できる。
【００７０】なお、電流狭窄部３７を通過した高周波電
流は、高抵抗部７８を通って第２電極４３に流れるだけ
でなく、一部分はコンタクト層３８を水平方向に流れて
多層半導体部３６の直上部に至る。そこで、前記高抵抗
部７８の厚みを可及的に厚く設定すれば、コンタクト層
３８を水平方向に流れる電流を可及的に低減できる。し
たがって、電流狭窄部３７と第２電極４３の中央部との
間の電気的導通を少なくすることができ、故に電流狭窄
部３７を流れる電流を一層低減できる。
【００７１】［第５の実施例］図１１は本発明の第５の
実施例の半導体レーザ素子を示す図である。図１１中の
８１は半導体基板、８２はキャリア濃度の低い下側のク
ラッド層、８３は活性層、８４はキャリア濃度の低い上
側のクラッド層、８５はコンタクト層、８６は誘電体絶
縁膜、８７は第１電極、８８は第２電極、８９は前記活
性層８３およびその上下を挟む両クラッド層８２，８４
からなる多層半導体部、９１は前記半導体基板８１の上
面で前記多層半導体部８９の両側に隣接された電流狭窄
部、９２は電極コンタクト孔である。
【００７２】そして、前記第２電極８８のうち前記誘電
体絶縁膜８６の上面の一部に形成された領域が、ボンデ
ィングワイヤ接続用電極パッド９３として使用される。
該電極パッド９３は、前記電極コンタクト孔９２内に形
成される第２電極８８と同一部材を用いて同一の厚みを
有し、同一工程にて形成されるもので、図１２のような
略櫛形に形成されている。すなわち、該電極パッド９３
は複数のスリット９４が形成されることで該スリット９
４を隔てて離間配置される導電性の複数の接触子９５を
有せしめられており、該複数の接触子９５の基端部は第
１の連結子９６にて互いに連結されかつ第２の連結子９
７にて前記電極コンタクト孔９２側に引き回されてい
る。前記複数の接触子９５の間の前記スリット９４の幅
Ｗｐは、図１３の如く、複数の接触子９５の上面にわた
って接続されるボンディングワイヤ９８の接続球９８ａ
がスリット９４内に垂れ落ちない程度に小とされ、具体
的には、各スリット９４の幅Ｗｐを約１０μｍとしてお
けば、ボンディングワイヤ９８の接続球９８ａはその表
面張力により形状を維持しようとし、スリット９４内へ
の垂れ落ちを防止できる。ところで、ボンディング用電
極パッドとしての面積は一般に小さいものでも１００×
１００μｍ2 程度は必要であるが、かかる面積の領域に
電極パッド９３を形成したい場合、例えば各接触子９５
の幅Ｗｋを約１０μｍ、各スリット９４の幅Ｗｐを約１
０μｍとし、接触子９５を例えば５本並べた形状とすれ
ば、形成領域全部に電極パッドを平坦に形成する場合に
比べて、接触子９５のネット（正味）面積を半減させる
ことができる。そうすると、パット９３とコンタクト層
８５との間に発生する寄生容量を半減できる。
【００７３】そして、前記電極コンタクト孔９２の電極
幅は、第２電極８８とコンタクト層８５との間に発生す
る寄生容量を小とするよう小さく設定される。ただし、
本実施例の場合、第１の実施例と同様、比較的広い電極
幅をとっても、第２の従来例に比べてカットオフ周波数
ｆｃを大幅に向上させ得る。具体的には、前記電極幅を
２５μｍに設定すれば、第２の従来例において電極幅を
製造上可能な最小の約５μｍとしたときと同等のカット
オフ周波数ｆｃを得ることができる。したがって、前記
電極幅を２５μｍ以下に設定すれば、第２の従来例にお
いて実現できなかったカットオフ周波数ｆｃを得ること
ができる。また、通常の使用状態で許容できるカットオ
フ周波数ｆｃを達成しようとすれば、前記電極幅を５０
μｍ程度以下に設定すればよいことがわかっている。し
たがって、半導体レーザ素子全体の寄生容量を低減で
き、カットオフ周波数を増大できる。なお、その他の構
成は第１の実施例と同様である。
【００７４】［第６の実施例］図１４は本発明の第６の
実施例の半導体レーザ素子を示す図である。本実施例の
半導体レーザ素子は、第２電極８８のうち前記誘電体絶
縁膜８６の上面の一部に形成された領域が、ボンディン
グワイヤ接続用電極パッド９３として使用される点で、
第５の実施例と同様であるが、該電極パッド９３が、図
１５のようなドット形に形成されている点で、第５の実
施例と異なる。すなわち、該電極パッド９３内の複数の
接触子１０２の縦横に間隙１０１，１０１を形成するこ
とで、複数の小面積の導電性接触子１０２が前記間隙１
０１，１０１を隔てて離間配置される。そして、複数の
接触子１０２のうち最も電極コンタクト孔９２に近接し
た隅部の接触子１０２ａは、第２電極８８の電極コンタ
クト孔９２内に充填された領域に延設されている。前記
各接触子１０２の個別形状は例えば平面視矩形に形成さ
れ、該複数の接触子１０２の間の前記間隙１０１，１０
１の幅（各接触子１０２の離間寸法）Ｗｐは、図１６の
如く、複数の接触子１０２の上面にわたって接続される
ボンディングワイヤ９８の接続球９８ａが間隙１０１，
１０１内に垂れ落ちない程度に小とされている。具体的
には、例えば１００×１００μｍ2 の領域に電極パッド
９３を形成したい場合、各接触子１０２の幅Ｗｋ，Ｗｋ
を夫々約１０μｍ、各間隙１０１，１０１の幅Ｗｐ，Ｗ
ｐを夫々約１０μｍとし、接触子１０２を例えば５×４
個配列した形状としておけば、ボンディングワイヤ９８
の接続球９８ａはその表面張力により形状を維持しよう
とし、縦横の間隙１０１，１０１内への垂れ落ちを防止
できる。また、形成領域全部に電極パッドを平坦に形成
する場合に比べて、接触子１０２のネット面積を１／４
程度まで低減させることができる。そうすると、パット
９３とコンタクト層８５との間に発生する寄生容量を１
／４程度まで低減できる。ここで、本実施例の複数の接
触子１０２は互いに離間配置されており、故に複数の接
触子１０２同士の電気的接続が問題となるが、ボンディ
ングワイヤ９８の接続球９８ａが複数の接触子１０２の
上面にわたって接続されるため、該ボンディングワイヤ
９８の接続球９８ａを通じて電気的接続をとることがで
きる。なお、この場合、全ての接触子１０２にボンディ
ングワイヤ９８の接続球９８ａを接続する必要はない
が、少なくとも第２電極８８の電極コンタクト孔９２内
に充填された領域に延設された隅部の接触子１０２ａに
は接続するようワイヤボンディングする必要がある。そ
の他の構成、特に電極コンタクト孔９２の電極幅の設定
寸法については第５の実施例と同様であるためその説明
は省略する。なお、第５の実施例と同様の機能を有する
部材については同一符号を付している。
【００７５】［変形例］ （１）第１の実施例において、第２電極４３を半導体レ
ーザ素子の全上面に塗布していたが、第２電極４３の面
積を広く取り過ぎると、コンタクト層３８との間で誘電
体絶縁膜４１を挟んで寄生容量が発生する恐れがある。
そこで、図１７の如く、第２電極４３の形成領域を一定
の範囲に限定してもよい。逆に、図１８の如く、第２の
実施例において、第２電極７２の形成領域を全上面領域
に拡大してもよい。
【００７６】（２）上記各実施例では、ＡｌＧａＩｎＰ
／ＩｎＧａＰ系のものについて記述したが、例えばＺｎ
Ｓ等のII−IV族系材料のように、上下両クラッド層とし
てキャリア濃度の低い高抵抗材料を用いたものであって
もよい。
【００７７】（３）第２の実施例において、上面開放溝
７３を略Ｕ字形に形成していたが、略コ字形に形成して
もよい。また、第３の実施例において、切欠７７を円弧
状に形成していたが、直線状に傾斜させてもよく、また
略Ｌ字型に形成してもよい。
【００７８】（４）第３の実施例において、切欠７７を
半導体基板３５に達する深さに形成していたが、第２電
極４３とコンタクト層３８との形成領域を制限するだけ
で容量低減ができる場合は、半導体基板３５に達しない
深さに形成してもよい。
【００７９】（５）第５の実施例では、電極パッド９３
の形状を略櫛形に形成していたが、その他、例えば渦巻
形やジグザグ形等、所定幅のスリットを有する形状であ
ればどのような形状に形成してもよい。
【００８０】（６）第６の実施例では、各接触子１０２
の個別形状を平面視矩形に形成していたが、この他、例
えば平面視円形や平面視三角形に形成してもよい。な
お、例えば平面視三角形に形成する場合は、接触子１０
２間の間隙を縦横だけでなく接触子１０２の三辺の方向
に形成することができる。そうすると、接触子１０２の
ネット面積をさらに低減でき、パット９３とコンタクト
層８５との間に発生する寄生容量をさらに低減できる。
【００８１】
【発明の効果】本発明請求項１、請求項１２、請求項１
３および請求項１６に記載の半導体レーザ素子による
と、多層半導体部が形成されていない半導体基板の全上
面に電流狭窄部を形成し、コンタクト層を電流狭窄部お
よび多層半導体部の上面に平滑に形成し、その上面に誘
電体絶縁膜を被覆しているので、誘電体絶縁膜の中央部
の電極コンタクト孔を可及的に小幅に形成しやすくな
る。そうすると、クラッド層のキャリア濃度が低い場合
にクラッド層内の擬制抵抗が大になっても、電流狭窄部
に発生する寄生容量と、誘電体絶縁膜で発生する寄生容
量とをすなわち順方向電流に対して直列方向に配置で
き、全体の寄生容量を低減でき、カットオフ周波数を増
大させることができる。
【００８２】本発明請求項２、請求項１２、請求項１３
および請求項１６に記載の半導体レーザ素子によると、
クラッド層のキャリア濃度が低くその擬制抵抗が大にな
っても、上面の所定の中間位置に多層半導体部の両側を
包囲する上面開放溝を形成しているので、この領域の寄
生容量の発生を防止でき、全体のカットオフ周波数を増
大できるといった効果がある。
【００８３】本発明請求項３に記載の半導体レーザ素子
によると、上面開放溝より内側だけでなく、導電膜を介
して上面開放溝の外側にまで第２電極を引き回している
ので、これを外部結線用電極として用いることで、内側
第２電極の狭小化を可能にでき、電極幅の可及的な狭小
化を図ることができるといった効果がある。
【００８４】本発明請求項４に記載の半導体レーザ素子
によると、外部結線用電極として用いる外側第２電極の
形成領域を一定の範囲に限定しているので、誘電体絶縁
膜を挟む電流狭窄部上のコンタクト層および第２電極の
間に寄生容量を一定に抑制でき、カットオフ周波数を向
上し得るといった効果がある。
【００８５】本発明請求項５、請求項１２、請求項１４
および請求項１７に記載の半導体レーザ素子によると、
クラッド層のキャリア濃度が低くその擬制抵抗が大にな
っても、第２電極の両側に、第２電極および前記コンタ
クト層の形成領域を制限する上面側面開放の切欠を形成
しているので、発生する寄生容量を低減でき、カットオ
フ周波数を増大させることができる。ここで、寄生容量
低減のための電極幅を狭小化を、誘電体絶縁膜を用いな
くても行うことができ、製造工程省略による製造コスト
の低減を図り得るといった効果がある。
【００８６】本発明請求項６に記載の半導体レーザ素子
によると、切欠を半導体基板に達する程度に深く形成し
ているので、切欠によって電流狭窄部での寄生容量の発
生を一部分防止でき、全体としての容量レベルを抑制で
き、カットオフ周波数を増大できるといった効果があ
る。
【００８７】本発明請求項７、請求項１２、請求項１５
および請求項１８に記載の半導体レーザ素子によると、
クラッド層のキャリア濃度が低くその擬制抵抗が大にな
っても、コンタクト層の上層部の両端部分を高抵抗とす
るだけで、駆動電流を多層半導体部に集中させることが
でき、ここに発生する寄生容量を低減でき、カットオフ
周波数を増大させることができる。ここで、製造工程に
おいて誘電体絶縁膜を形成せずに済むので、製造作業を
簡略化し得る。また、高抵抗部をプロトン注入にて形成
するので、その厚みの設定を自由にでき、故にコンタク
ト層の両端部分の低抵抗部分を可及的に薄く形成でき
る。したがって、コンタクト層内で水平方向に流れる電
流を可及的に低減して、電流狭窄部と第２電極の中央部
との間の電気的導通を少なくすることができるといった
効果がある。
【００８８】本発明請求項８ないし請求項１０に記載の
半導体レーザ素子によると、接触子を局部的に形成する
ことで電極パッドの面積が小となり、しかも隣合う接触
子間の間隙によりボンディングワイヤと誘電体絶縁膜の
間に空隙を形成できるため、誘電体絶縁膜下のコンタク
ト層との間に発生する寄生容量を低減でき、カットオフ
周波数を向上できる。
【００８９】本発明請求項１０に記載の半導体レーザ素
子によると、複数の接触子を散点状として不連続に形成
しているので、複数の接触子ののべ面積を可及的に小に
でき、寄生容量を大幅に低減できる。
【００９０】本発明請求項１１に記載の半導体レーザ素
子によると、上側のクラッド層の成長形成時に下側の電
流狭窄層をも同時に一体形成でき、製造時間の短縮化を
図り得る。この場合、下側の電流狭窄層に高抵抗半導体
材料を用いるので、電極コンタクト孔を狭小化した際に
カットオフ周波数が飛躍的に増大できる。したがって、
低抵抗半導体材料を用いるより比較的広い電極幅でカッ
トオフ周波数を向上でき、後工程において電極への外部
結線作業を容易にできる。また、電極幅の形成寸法誤差
の許容範囲を拡大でき、精密さを要しない分製造コスト
を低減できるといった効果がある。
【００９１】本発明請求項１９に記載の半導体レーザ素
子の製造方法によると、電極コンタクト孔の幅を調整す
ることで第２電極とコンタクト層との間の寄生容量を小
にできる。したがって、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、その寄生容
量を制限でき、カットオフ周波数を増大させ得る。ここ
で、第２の従来例のように半導体基板の上面に合わせた
深さにエッチング処理する必要がないので、製造時間を
短縮でき製造コストの低減を図り得るといった効果があ
る。
【００９２】本発明請求項２０に記載の半導体レーザ素
子の製造方法によると、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、上面開放溝
を形成し、さらに電極コンタクト孔の幅を調整すること
で、第２電極とコンタクト層との間の寄生容量を小にで
きる。したがって、カットオフ周波数を増大させ得る。
ここで、上面開放溝は上面の所定の中間位置に形成する
だけでよいため、メサ周囲の全領域を半導体基板の上面
まで除去していた第２の従来例に比べて製造が容易とな
る。また、上面開放溝の深さは半導体基板に達する程度
であればよく、第２の従来例のように半導体基板の上面
に正確に合致させる必要がないため、高い精度が要求し
なくてもよくなるといった効果がある。
【００９３】本発明請求項２１に記載の半導体レーザ素
子の製造方法によると、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、コンタクト
層の両側の切欠の離間距離を小に設定することで第２電
極とコンタクト層との間の寄生容量を小にでき、カット
オフ周波数を増大させ得る。ここで、電極幅の形成を切
欠の形成にて行っているので、第２の従来例、請求項１
９および請求項２０に比べて誘電体絶縁膜の形成工程を
省略でき、故に製造時間を短縮できる。また、上面開放
溝の深さは半導体基板に達する程度であればよく、第２
の従来例のように半導体基板の上面に正確に合致させる
必要がないため、第２の従来例に比べて高い精度が要求
されずに済み、故に製造コストを低減できるといった効
果がある。
【００９４】本発明請求項２２に記載の半導体レーザ素
子の製造方法によると、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、コンタクト
層の上層部の両側の高抵抗部の離間距離を小に設定する
ことで第２電極とコンタクト層との間の寄生容量にで
き、カットオフ周波数を増大させ得る。ここで、コンタ
クト層の上層部の両側にプロトン注入するだけで両側を
高抵抗にでき、第２の従来例、請求項１９および請求項
２０に比べて誘電体絶縁膜の形成工程を省略して製造作
業を簡略化し得るといった効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体レーザ素子
を示す斜視図である。
【図２】本発明の第１の実施例に係る半導体レーザ素子
の製造工程を示す断面図である。
【図３】本発明の第１の実施例に係る半導体レーザ素子
およびその等価回路を示す図である。
【図４】等価回路によるシミュレーション結果を示す図
である。
【図５】本発明の第２の実施例に係る半導体レーザ素子
を示す断面図である。
【図６】本発明の第２の実施例に係る半導体レーザ素子
の製造工程を示す断面図である。
【図７】本発明の第２の実施例に係る半導体レーザ素子
の製造工程を示す断面図である。
【図８】本発明の第３の実施例に係る半導体レーザ素子
を示す断面図である。
【図９】本発明の第３の実施例に係る半導体レーザ素子
の製造工程を示す断面図である。
【図１０】本発明の第４の実施例に係る半導体レーザ素
子を示す断面図である。
【図１１】本発明の第５の実施例に係る半導体レーザ素
子を示す斜視図である。
【図１２】本発明の第５の実施例に係る半導体レーザ素
子を示す要部拡大斜視図である。
【図１３】本発明の第５の実施例に係る半導体レーザ素
子の電極パッドにボンディングワイヤを接続した状態を
示す要部拡大斜視図である。
【図１４】本発明の第６の実施例に係る半導体レーザ素
子を示す斜視図である。
【図１５】本発明の第６の実施例に係る半導体レーザ素
子を示す要部拡大斜視図である。
【図１６】本発明の第６の実施例に係る半導体レーザ素
子の電極パッドにボンディングワイヤを接続した状態を
示す要部拡大斜視図である。
【図１７】本発明の第１の変形例に係る半導体レーザ素
子を示す断面図である。
【図１８】本発明の第２の変形例に係る半導体レーザ素
子を示す断面図である。
【図１９】第１の従来例の半導体レーザ素子を示す断面
図である。
【図２０】第１の従来例の半導体レーザ素子の製造工程
を示す断面図である。
【図２１】第１の従来例の半導体レーザ素子の製造工程
を示す断面図である。
【図２２】第２の従来例の半導体レーザ素子を示す断面
図である。
【図２３】第１の従来例の半導体レーザ素子およびその
等価回路を示す図である。
【符号の説明】
３５ 半導体基板 ３６ 多層半導体部 ３７ 電流狭窄部 ３８ コンタクト層 ３９ 電極コンタクト孔 ４１ 誘電体絶縁膜 ４２ 第１電極 ４３ 第２電極 ５１ 下側のクラッド層 ５２ 活性層 ５３ 上側のクラッド層 ５４ キャップ層 ６３ 下側の電流狭窄層 ６４ 上側の電流狭窄層 ７１ 内側第２電極 ７２ 外側第２電極 ７３ 上面開放溝 ７４ 副誘電体絶縁膜 ７５ 導電膜 ７７ 切欠 ７８ 高抵抗部 ９３ 電極パッド ９４ スリット ９５ 接続子 ９８ ボンディングワイヤ １０１ 間隙 １０２ 接続子

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 該半導体基板の上面中央部に配され活性層およびその上
    下を挟む所定のキャリア濃度の一対のクラッド層を有す
    る多層半導体部と、 該多層半導体部が形成されていない前記半導体基板の全
    上面に形成された電流狭窄部と、 該電流狭窄部および前記多層半導体部の上面に平滑に形
    成されたコンタクト層と、 該コンタクト層の上面に被覆され中央部にレーザ光が出
    射される方向に沿って所定幅の電極コンタクト孔を有す
    る誘電体絶縁膜と、 前記半導体基板の下面に形成され第１の電位を与える第
    １電極と、 前記誘電体絶縁膜の上面の少なくとも一部および前記電
    極コンタクト孔内に形成され第２の電位を与える第２電
    極とを備える半導体レーザ素子。
  2. 【請求項２】 半導体基板と、 該半導体基板の上面中央部に配され活性層およびその上
    下を挟む所定のキャリア濃度の一対のクラッド層を有す
    る多層半導体部と、 前記半導体基板の上面で前記多層半導体部の両側に隣接
    された電流狭窄部と、 該電流狭窄部および前記多層半導体部の上面に形成され
    たコンタクト層と、 該コンタクト層の上面に形成され中央部にレーザ光が出
    射される方向に沿って所定幅の電極コンタクト孔を有す
    る誘電体絶縁膜と、 前記半導体基板の下面に形成され第１の電位を与える第
    １電極と、 前記誘電体絶縁膜の上面の少なくとも一部および前記電
    極コンタクト孔内に形成され第２の電位を与える第２電
    極とを備え、 上面の所定の中間位置に、前記多層半導体部と上記誘電
    体絶縁膜の電極コンタクト孔とを挟んだ両側に前記半導
    体基板に達する上面開放溝が形成される半導体レーザ素
    子。
  3. 【請求項３】 前記上面開放溝の溝内表面に形成され前
    記上面開放溝で分断された両側の前記誘電体絶縁膜に連
    続して形成された副誘電体絶縁膜と、 該副誘電体絶縁膜の表面に形成され前記上面開放溝で分
    断された両側の第２電極を連結する導電膜とを備えた、
    請求項２記載の半導体レーザ素子。
  4. 【請求項４】 前記上面開放溝の外側に配された第２電
    極は前記上面開放溝から一定寸法の領域に限定された、
    請求項２記載の半導体レーザ素子。
  5. 【請求項５】 半導体基板と、 該半導体基板の上面中央部に配され活性層およびその上
    下を挟む所定のキャリア濃度の一対のクラッド層を有す
    る多層半導体部と、 前記半導体基板の上面で前記多層半導体部の両側に隣接
    された電流狭窄部と、 該電流狭窄部および前記多層半導体部の上面に形成され
    たコンタクト層と、 前記半導体基板の下面に形成され第１の電位を与える第
    １電極と、 前記コンタクト層の全上面のみに直接形成され第２の電
    位を与える第２電極とを備え、 前記第２電極の両側に、少なくとも前記第２電極および
    前記コンタクト層の形成領域を制限する深さの上面側面
    開放の切欠が形成される半導体レーザ素子。
  6. 【請求項６】 前記切欠は、前記半導体基板に達する程
    度に深く形成された、請求項５記載の半導体レーザ素
    子。
  7. 【請求項７】 半導体基板と、 該半導体基板の上面中央部に配され活性層およびその上
    下を挟む所定のキャリア濃度の一対のクラッド層を有す
    る多層半導体部と、 前記半導体基板の上面で前記多層半導体部の両側に隣接
    された電流狭窄部と、 該電流狭窄部および前記多層半導体部の上面に形成され
    たコンタクト層と、 前記半導体基板の下面に形成され第１の電位を与える第
    １電極と、 前記コンタクト層の上面に形成され第２の電位を与える
    第２電極とを備え、 前記コンタクト層の上層部の両側は、プロトン注入され
    て高抵抗とされる半導体レーザ素子。
  8. 【請求項８】 半導体基板と、 該半導体基板の上面中央部に配され活性層およびその上
    下を挟む所定のキャリア濃度の一対のクラッド層を有す
    る多層半導体部と、 該多層半導体部に隣接された電流狭窄部と、 該電流狭窄部および前記多層半導体部の上面に形成され
    たコンタクト層と、 該コンタクト層の上面に被覆され中央部にレーザ光が出
    射される方向に沿って所定幅の電極コンタクト孔を有す
    る誘電体絶縁膜と、 前記半導体基板の下面に形成され第１の電位を与える第
    １電極と、 前記誘電体絶縁膜の上面の一部および前記電極コンタク
    ト孔内に形成され第２の電位を与える第２電極とを備
    え、 前記第２電極のうち前記誘電体絶縁膜の上面の一部に形
    成された領域はボンディングワイヤ接続用電極パッドと
    され、 該電極パッドはその形成領域内で前記ボンディングワイ
    ヤに接続する接触子が局部的に形成されてなる半導体レ
    ーザ素子。
  9. 【請求項９】 前記電極パッドは複数の導電性接触子が
    平行配置されて略櫛形に形成され、 隣合う前記複数の接触子の離間寸法は、複数の接触子の
    上面にわたって接続されるボンディングワイヤが垂れ落
    ちない程度に小とされる、請求項８記載の半導体レーザ
    素子。
  10. 【請求項１０】 前記電極パッドの接触子は散点状に複
    数設けられ、 隣合う前記複数の接触子の離間寸法は、複数の接触子の
    上面にわたって接続されるボンディングワイヤが垂れ落
    ちない程度に小とされる、請求項８記載の半導体レーザ
    素子。
  11. 【請求項１１】 前記多層半導体部の下側のクラッド層
    は第１導電型とされ、 前記多層半導体部の上側のクラッド層は第２導電型とさ
    れ、 前記電流狭窄部は、 第２導電型の下側の電流狭窄層と、 該下側の電流狭窄層の上面に形成された第１導電型の上
    側の電流狭窄層とを備え、 前記下側の電流狭窄層は前記多層半導体部の上側のクラ
    ッド層と同一材料を用いて一体形成され、 前記上側のクラッド層および前記下側の電流狭窄層は高
    抵抗半導体材料を含む、請求項１、請求項２、請求項
    ５、請求項７、または請求項８記載の半導体レーザ素
    子。
  12. 【請求項１２】 前記一対のクラッド層のキャリア濃度
    は１０18ｃｍ-3未満である、請求項１、請求項２、請求
    項５、請求項７、または請求項８記載の半導体レーザ素
    子。
  13. 【請求項１３】 前記電極コンタクト孔の幅は、前記第
    ２電極と前記コンタクト層との間の寄生容量を低減する
    よう５μｍ以上かつ２５μｍ以下に設定される請求項
    １、請求項２または請求項８記載の半導体レーザ素子。
  14. 【請求項１４】 両側が前記切欠に挟まれた前記コンタ
    クト層の形成領域の幅は、前記第２電極と前記コンタク
    ト層との間の寄生容量を低減するよう５μｍ以上かつ２
    ５μｍ以下に設定される請求項５記載の半導体レーザ素
    子。
  15. 【請求項１５】 両側が前記プロトン注入されて高抵抗
    とされた領域に挟まれる前記コンタクト層の上層部の幅
    は、前記第２電極と前記コンタクト層との間の寄生容量
    を低減するよう５μｍ以上かつ２５μｍ以下に設定され
    る請求項７記載の半導体レーザ素子。
  16. 【請求項１６】 前記電極コンタクト孔の幅は、前記第
    ２電極と前記コンタクト層との間の寄生容量を低減する
    よう５μｍ以上かつ５０μｍ以下に設定される請求項
    １、請求項２または請求項８記載の半導体レーザ素子。
  17. 【請求項１７】 両側が前記切欠に挟まれた前記コンタ
    クト層の形成領域の幅は、前記第２電極と前記コンタク
    ト層との間の寄生容量を低減するよう５μｍ以上かつ５
    ０μｍ以下に設定される請求項５記載の半導体レーザ素
    子。
  18. 【請求項１８】 両側が前記プロトン注入されて高抵抗
    とされた領域に挟まれる前記コンタクト層の上層部の幅
    は、前記第２電極と前記コンタクト層との間の寄生容量
    を低減するよう５μｍ以上かつ５０μｍ以下に設定され
    る請求項７記載の半導体レーザ素子。
  19. 【請求項１９】 第１導電型の半導体基板の全上面に所
    定のキャリア濃度の第１導電型の下側のクラッド層と、
    第２導電型の活性層と、所定のキャリア濃度の第２導電
    型の上側のクラッド層およびこれに連続する下側の電流
    狭窄層とを順次形成して、前記下側のクラッド層と前記
    活性層と前記上側のクラッド層とにより多層半導体部を
    形成する工程と、 前記多層半導体部を形成する工程で得られた構造の全両
    側を除去して前記下側の電流狭窄層の中層部を露出させ
    る工程と、 前記露出された第２導電型の下側の電流狭窄層の上面全
    部に第１導電型の上側の電流狭窄層を形成する工程と、 前記多層半導体部および前記上側の電流狭窄層の全上面
    にコンタクト層を平滑に形成する工程と、 前記コンタクト層の全上面に誘電体絶縁膜を被覆する工
    程と、 前記誘電体絶縁膜のうち前記多層半導体部の上方域に所
    定幅の電極コンタクト孔を形成する工程と、 前記半導体基板の下面に第１の電位を与える第１電極を
    形成する工程と、 前記誘電体絶縁膜の上面の少なくとも一部および前記電
    極コンタクト孔内に第２の電位を与える第２電極を形成
    する工程とを備える半導体レーザ素子の製造方法。
  20. 【請求項２０】 第１導電型の半導体基板の上面に所定
    のキャリア濃度の第１導電型の下側のクラッド層と、第
    ２導電型の活性層と、所定のキャリア濃度の第２導電型
    の上側のクラッド層およびこれに連続する下側の電流狭
    窄層とを順次形成して、前記下側のクラッド層と前記活
    性層と前記上側のクラッド層とにより多層半導体部を形
    成する工程と、 前記多層半導体部を形成する工程で得られた構造の両側
    を除去して前記下側の電流狭窄層の中層部を露出させる
    工程と、 前記露出された第２導電型の下側の電流狭窄層の上面に
    第１導電型の上側の電流狭窄層を形成する工程と、 前記多層半導体部および前記上側の電流狭窄層の上面に
    コンタクト層を形成する工程と、 上面中央部の両側の所定位置に前記半導体基板に達する
    上面開放溝を形成する工程と、 前記コンタクト層および上面開放溝の表面に誘電体絶縁
    膜およびこれに連続する副誘電体絶縁膜を夫々被覆する
    工程と、 前記誘電体絶縁膜のうち前記多層半導体部の上方域に所
    定幅の電極コンタクト孔を形成する工程と、 前記半導体基板の下面に第１の電位を与える第１電極を
    形成する工程と、 前記誘電体絶縁膜および副誘電体絶縁膜の表面および前
    記電極コンタクト孔内に第２の電位を与える第２電極を
    形成する工程とを備える半導体レーザ素子の製造方法。
  21. 【請求項２１】 第１導電型の半導体基板の上面に所定
    のキャリア濃度の第１導電型の下側のクラッド層と、第
    ２導電型の活性層と、所定のキャリア濃度の第２導電型
    の上側のクラッド層およびこれに連続する下側の電流狭
    窄層とを順次形成して、前記下側のクラッド層と前記活
    性層と前記上側のクラッド層とにより多層半導体部を形
    成する工程と、 前記多層半導体部を形成する工程で得られた構造の両側
    を除去して前記下側の電流狭窄層の中層部を露出させる
    工程と、 前記露出された第２導電型の下側の電流狭窄層の上面に
    第１導電型の上側の電流狭窄層を形成する工程と、 前記多層半導体部および前記上側の電流狭窄層の全上面
    にコンタクト層を形成する工程と、 前記半導体基板の下面に第１の電位を与える第１電極を
    形成する工程と、 前記コンタクト層の全上面に第２の電位を与える第２電
    極を直接形成する工程と、 前記第２電極の両側に、前記第２電極および前記コンタ
    クト層の形成領域を制限する上面側面開放の切欠を前記
    半導体基板に達する程度に深く形成する工程とを備える
    半導体レーザ素子の製造方法。
  22. 【請求項２２】 第１導電型の半導体基板の上面に所定
    のキャリア濃度の第１導電型の下側のクラッド層と、第
    ２導電型の活性層と、所定のキャリア濃度の第２導電型
    の上側のクラッド層およびこれに連続する下側の電流狭
    窄層とを順次形成して、前記下側のクラッド層と前記活
    性層と前記上側のクラッド層とにより多層半導体部を形
    成する工程と、 前記多層半導体部を形成する工程で得られた構造の両側
    を除去して前記下側の電流狭窄層の中層部を露出させる
    工程と、 前記露出された第２導電型の下側の電流狭窄層の上面に
    第１導電型の上側の電流狭窄層を形成する工程と、 前記多層半導体部および前記上側の電流狭窄層の上面に
    コンタクト層を平滑に形成する工程と、 前記コンタクト層の上層部の両側にプロトンを注入して
    高抵抗部を形成する工程と、 前記半導体基板の下面に第１の電位を与える第１電極を
    形成する工程と、 前記コンタクト層および高抵抗部の上面に第２の電位を
    与える第２電極を形成する工程とを備える半導体レーザ
    素子の製造方法。
JP32777693A 1993-09-07 1993-12-24 半導体レーザ素子およびその製造方法 Pending JPH07131117A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32777693A JPH07131117A (ja) 1993-09-07 1993-12-24 半導体レーザ素子およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22196593 1993-09-07
JP5-221965 1993-09-07
JP32777693A JPH07131117A (ja) 1993-09-07 1993-12-24 半導体レーザ素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPH07131117A true JPH07131117A (ja) 1995-05-19

Family

ID=26524600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32777693A Pending JPH07131117A (ja) 1993-09-07 1993-12-24 半導体レーザ素子およびその製造方法

Country Status (1)

Country Link
JP (1) JPH07131117A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116659A (ja) * 2003-10-06 2005-04-28 Sony Corp 半導体レーザ素子及びその製造方法
JP2006073644A (ja) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 半導体レーザ装置
JP2006173626A (ja) * 2004-12-15 2006-06-29 Truelight Corp 酸化物閉じ込め型の垂直共振器型面発光半導体レーザの製造方法
JP2009194307A (ja) * 2008-02-18 2009-08-27 Rohm Co Ltd ジャンクションアップ型の光半導体素子
JP2016129244A (ja) * 2011-11-30 2016-07-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体レーザダイオード

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116659A (ja) * 2003-10-06 2005-04-28 Sony Corp 半導体レーザ素子及びその製造方法
JP2006073644A (ja) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 半導体レーザ装置
JP2006173626A (ja) * 2004-12-15 2006-06-29 Truelight Corp 酸化物閉じ込め型の垂直共振器型面発光半導体レーザの製造方法
JP2009194307A (ja) * 2008-02-18 2009-08-27 Rohm Co Ltd ジャンクションアップ型の光半導体素子
JP2016129244A (ja) * 2011-11-30 2016-07-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体レーザダイオード
US9722394B2 (en) 2011-11-30 2017-08-01 Osram Opto Semiconductors Gmbh Semiconductor laser diode

Similar Documents

Publication Publication Date Title
JP5344915B2 (ja) 高パワー半導体光電子光学デバイス
JPS61160987A (ja) 集積型半導体光素子とその製造方法
JPH08250808A (ja) 半導体装置およびその製造方法
US4958202A (en) Semiconductor light-emitting device and method of manufacturing the same
JP2006059881A (ja) 半導体レーザ素子及びその製造方法
US7738526B2 (en) Surface emitting semiconductor laser
US5917847A (en) Independently addressable semiconductor laser arrays with buried selectively oxidized native oxide apertures
JPH07131117A (ja) 半導体レーザ素子およびその製造方法
US5441912A (en) Method of manufacturing a laser diode
US6337870B1 (en) Semiconductor laser having recombination layer stripes in current blocking structure
US6031857A (en) Semiconductor device having a current-constricting spaces and method of manufacturing the device
JPH03237784A (ja) 半導体素子およびその製造方法
JPH05102615A (ja) 半導体装置およびその製造方法
JPH09162484A (ja) プレーナ電極型半導体光素子及びその製造方法
US20220247155A1 (en) Semiconductor optical device and method for manufacturing the same
JPH1041583A (ja) 半導体発光装置
US20230352911A1 (en) Semiconductor optical device
US20020100911A1 (en) Semiconductor optical device having reduced parasitic capacitance
WO2024134788A1 (ja) 半導体光素子
JPH03127891A (ja) 半導体レーザ装置
JPS63211788A (ja) 半導体レ−ザおよびその製造方法
JPH0637388A (ja) 半導体レーザ素子
JPH04320083A (ja) 半導体レーザ素子およびその製造方法
JP2940185B2 (ja) 埋め込み型半導体レーザ
JPH02174286A (ja) 半導体レーザの製造方法