JPH04320083A - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法Info
- Publication number
- JPH04320083A JPH04320083A JP3115352A JP11535291A JPH04320083A JP H04320083 A JPH04320083 A JP H04320083A JP 3115352 A JP3115352 A JP 3115352A JP 11535291 A JP11535291 A JP 11535291A JP H04320083 A JPH04320083 A JP H04320083A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- cladding layer
- type
- type cladding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000000903 blocking effect Effects 0.000 claims abstract description 35
- 238000005253 cladding Methods 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 abstract description 3
- 125000005842 heteroatom Chemical group 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052681 coesite Inorganic materials 0.000 description 12
- 229910052906 cristobalite Inorganic materials 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 229910052682 stishovite Inorganic materials 0.000 description 12
- 229910052905 tridymite Inorganic materials 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 241000700560 Molluscum contagiosum virus Species 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、埋め込み型半導体レー
ザ素子とその製造方法に関する。
ザ素子とその製造方法に関する。
【０００２】
【従来技術】従来の埋め込み型半導体レーザ素子は、例
えば図４に示すような構造をしている。図中、１はｎ−
ＩｎＰ基板、２はｎ−ＩｎＰクラッド層、３はノンド−
プＩｎＧａＡｓＰ活性層、４はｐ−ＩｎＰクラッド層、
５はｐ＋ −ＩｎＧａＡｓコンタクト層、６はＦｅをド
ープした半絶縁（Ｓ．Ｉ）ＩｎＰブロッキング層、７は
ホールバリア層となるｎ−ＩｎＰ層である。この半導体
レーザ素子は、Ｓ．Ｉ−ＩｎＰブロッキング層６で電流
狭窄を行っており、高速変調などに優れた特性を有して
いる。この半導体レーザ素子は次のようにして製作され
る。即ち、１）先ず、ｎ−ＩｎＰ基板１上にＭＯＣＶＤ
法により、ｎ−ＩｎＰクラッド層２、ノンド−プＩｎＧ
ａＡｓＰ活性層３、ｐ−ＩｎＰクラッド層４を順次積層
する。２）次いで、ＳｉＯ２ をマスクにしてメサを形
成する。３）次いで、前記ＳｉＯ２ のマスクを利用し
てＭＯＣＶＤ法により選択成長を行い、Ｓ．Ｉ−ＩｎＰ
ブロッキング層６、ｎ−ＩｎＰ層７を積層し、ＳｉＯ２
マスクを除去して、更にＭＯＣＶＤ法により全面にｐ
−ＩｎＰクラッド層４、ｐ＋ −ＩｎＧａＡｓコンタク
ト層５を積層する。
えば図４に示すような構造をしている。図中、１はｎ−
ＩｎＰ基板、２はｎ−ＩｎＰクラッド層、３はノンド−
プＩｎＧａＡｓＰ活性層、４はｐ−ＩｎＰクラッド層、
５はｐ＋ −ＩｎＧａＡｓコンタクト層、６はＦｅをド
ープした半絶縁（Ｓ．Ｉ）ＩｎＰブロッキング層、７は
ホールバリア層となるｎ−ＩｎＰ層である。この半導体
レーザ素子は、Ｓ．Ｉ−ＩｎＰブロッキング層６で電流
狭窄を行っており、高速変調などに優れた特性を有して
いる。この半導体レーザ素子は次のようにして製作され
る。即ち、１）先ず、ｎ−ＩｎＰ基板１上にＭＯＣＶＤ
法により、ｎ−ＩｎＰクラッド層２、ノンド−プＩｎＧ
ａＡｓＰ活性層３、ｐ−ＩｎＰクラッド層４を順次積層
する。２）次いで、ＳｉＯ２ をマスクにしてメサを形
成する。３）次いで、前記ＳｉＯ２ のマスクを利用し
てＭＯＣＶＤ法により選択成長を行い、Ｓ．Ｉ−ＩｎＰ
ブロッキング層６、ｎ−ＩｎＰ層７を積層し、ＳｉＯ２
マスクを除去して、更にＭＯＣＶＤ法により全面にｐ
−ＩｎＰクラッド層４、ｐ＋ −ＩｎＧａＡｓコンタク
ト層５を積層する。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
半導体レーザ素子には次のような問題があった。即ち、
電流を狭窄するＳ．Ｉ−ＩｎＰブロッキング層６がメサ
の側面、即ちｐ−ＩｎＰクラッド層４に接してしまうた
め、ｐ−ＩｎＰクラッド層４のホールが拡散してＳ．Ｉ
−ＩｎＰブロッキング層６の電子を奪い、その電子の抜
けたところにｎ−ＩｎＰクラッド層２より電子が入って
くる。この現象によりＳ．Ｉ−ＩｎＰブロッキング層６
に電流のリークパスができるため、高電流注入域におけ
るリーク電流が増大し、高出力が得られない。
半導体レーザ素子には次のような問題があった。即ち、
電流を狭窄するＳ．Ｉ−ＩｎＰブロッキング層６がメサ
の側面、即ちｐ−ＩｎＰクラッド層４に接してしまうた
め、ｐ−ＩｎＰクラッド層４のホールが拡散してＳ．Ｉ
−ＩｎＰブロッキング層６の電子を奪い、その電子の抜
けたところにｎ−ＩｎＰクラッド層２より電子が入って
くる。この現象によりＳ．Ｉ−ＩｎＰブロッキング層６
に電流のリークパスができるため、高電流注入域におけ
るリーク電流が増大し、高出力が得られない。
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決した半導体レーザ素子とその製造方法を提供するもの
で、ｎ型基板上にｎ型クラッド層、活性層およびｐ型ク
ラッド層が順次積層されたダブルヘテロ構造を有するメ
サの両側を高抵抗の半導体ブロッキング層で埋め込んだ
埋め込み型半導体レーザ素子において、前記ｐ型クラッ
ド層とブロッキング層の間にｎ型層が介在し、ブロッキ
ング層は前記ｐ型クラッド層に接触していないことを第
１発明とし、ｐ型基板上にｐ型クラッド層、活性層およ
びｎ型クラッド層が順次積層されたダブルヘテロ構造を
有するメサの両側を高抵抗の半導体ブロッキング層で埋
め込んだ埋め込み型半導体レーザ素子において、前記ｐ
型クラッド層とブロッキング層の間にｎ型層が介在し、
半導体ブロッキング層は前記ｐ型クラッド層に接触して
いないことを第２発明とし、ｎ型基板上にｎ型クラッド
層、活性層およびｐ型クラッド層が順次積層されたメサ
を形成し、次いで、該メサのｐ型クラッド層の上面およ
び側面に誘電体膜を形成し、次いで、前記誘電体膜部分
を除いて半導体ブロッキング層を選択的に積層し、次い
で、メサ側面の誘電体膜を除去し、次いで、メサの側面
をｎ型層で埋め込むことを特徴とする第１発明の半導体
レーザ素子の製造方法を第３発明とし、ｐ型基板上にｐ
型クラッド層、活性層およびｎ型クラッド層が順次積層
されたメサを形成し、次いで、該メサのｎ型クラッド層
の上面および側面に誘電体膜を形成し、次いで、前記誘
電体膜部分を除いてｎ型層を選択的に積層し、メサ側面
の誘電体膜を除去し、次いで、メサの側面を半導体ブロ
ッキング層で埋め込むことを特徴とする第２発明の半導
体レーザ素子の製造方法を第４発明とするものである。
決した半導体レーザ素子とその製造方法を提供するもの
で、ｎ型基板上にｎ型クラッド層、活性層およびｐ型ク
ラッド層が順次積層されたダブルヘテロ構造を有するメ
サの両側を高抵抗の半導体ブロッキング層で埋め込んだ
埋め込み型半導体レーザ素子において、前記ｐ型クラッ
ド層とブロッキング層の間にｎ型層が介在し、ブロッキ
ング層は前記ｐ型クラッド層に接触していないことを第
１発明とし、ｐ型基板上にｐ型クラッド層、活性層およ
びｎ型クラッド層が順次積層されたダブルヘテロ構造を
有するメサの両側を高抵抗の半導体ブロッキング層で埋
め込んだ埋め込み型半導体レーザ素子において、前記ｐ
型クラッド層とブロッキング層の間にｎ型層が介在し、
半導体ブロッキング層は前記ｐ型クラッド層に接触して
いないことを第２発明とし、ｎ型基板上にｎ型クラッド
層、活性層およびｐ型クラッド層が順次積層されたメサ
を形成し、次いで、該メサのｐ型クラッド層の上面およ
び側面に誘電体膜を形成し、次いで、前記誘電体膜部分
を除いて半導体ブロッキング層を選択的に積層し、次い
で、メサ側面の誘電体膜を除去し、次いで、メサの側面
をｎ型層で埋め込むことを特徴とする第１発明の半導体
レーザ素子の製造方法を第３発明とし、ｐ型基板上にｐ
型クラッド層、活性層およびｎ型クラッド層が順次積層
されたメサを形成し、次いで、該メサのｎ型クラッド層
の上面および側面に誘電体膜を形成し、次いで、前記誘
電体膜部分を除いてｎ型層を選択的に積層し、メサ側面
の誘電体膜を除去し、次いで、メサの側面を半導体ブロ
ッキング層で埋め込むことを特徴とする第２発明の半導
体レーザ素子の製造方法を第４発明とするものである。
【０００５】
【作用】第１発明の半導体レーザ素子においては、半導
体ブロッキング層がメサ側面のｐ型クラッド層に接触し
ていないため、ｐ型クラッド層から半導体ブロッキング
層にホールが拡散することがなく、従って、注入電流の
リークが発生せず、低しきい値電流、高光出力を得るこ
とができる。また、第２発明においては、半導体ブロッ
キング層がｐ型基板上のｐ型クラッド層に接触していな
いため、第１発明と同様に注入電流のリークが発生せず
、低しきい値電流、高光出力を得ることができる。
体ブロッキング層がメサ側面のｐ型クラッド層に接触し
ていないため、ｐ型クラッド層から半導体ブロッキング
層にホールが拡散することがなく、従って、注入電流の
リークが発生せず、低しきい値電流、高光出力を得るこ
とができる。また、第２発明においては、半導体ブロッ
キング層がｐ型基板上のｐ型クラッド層に接触していな
いため、第１発明と同様に注入電流のリークが発生せず
、低しきい値電流、高光出力を得ることができる。
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。実施例１．図１は本発明にかかる半
導体レーザ素子の一実施例の断面図であり、図中の符号
は従来技術の説明に用いた図４と同一である。本実施例
の製作方法を図２（ａ）〜（ｃ）を用いて以下に説明す
る。即ち、 １）ＭＯＣＶＤ法により、ｎ−ＩｎＰ基板１上にｎ−Ｉ
ｎＰクラッド層２、ノンドープＩｎＧａＡｓＰ活性層３
、ｐ−ＩｎＰクラッド層４を順次積層する。 ２）次いで、ＳｉＯ２ をマスクにして、フォトリソグ
ラフィおよびケミカルエッチングにより、活性層３まで
エッチングを行い、メサを形成する。 ３）Ｐ−ＣＶＤによりＳｉＯ２ 膜８をメサ側面を含む
全面に形成し、その後、メサ上およびメサ側面以外のＳ
ｉＯ２ 膜をフォトリソグラフィおよびエッチングによ
り除去する（図２（ａ））。 ４）ＭＯＣＶＤ法により、ＦｅドープＳ．Ｉ−ＩｎＰブ
ロッキング層６をメサ上およびメサ側面以外に選択成長
させる（図２（ｂ））。 ５）メサ側面のみＳｉＯ２ を除去し、その後、ＭＯＣ
ＶＤ法によりｎ−ＩｎＰ層７を積層する（図２（ｃ））
。 ６）メサ上のＳｉＯ２ 膜を除去し、その後、ＭＯＣＶ
Ｄ法によりｐ−ＩｎＰ層４、ｐ＋ −ＩｎＧａＡｓコン
タクト層５を積層する。 以上のような製作工程により、埋め込み層であるＦｅド
ープＳ．Ｉ−ＩｎＰブロッキング層６がメサ側面のｐ−
ＩｎＰクラッド層４および他のｐ型半導体層に全く接触
しない構造の半導体レーザ素子を製作することができる
。なお、本実施例では、活性層はバルク構造であったが
、活性層を量子井戸構造にしてもよい。また、エッチン
グ工程はケミカルエッチングとは限らず、ドライエッチ
ングを用いてもよい。
を詳細に説明する。実施例１．図１は本発明にかかる半
導体レーザ素子の一実施例の断面図であり、図中の符号
は従来技術の説明に用いた図４と同一である。本実施例
の製作方法を図２（ａ）〜（ｃ）を用いて以下に説明す
る。即ち、 １）ＭＯＣＶＤ法により、ｎ−ＩｎＰ基板１上にｎ−Ｉ
ｎＰクラッド層２、ノンドープＩｎＧａＡｓＰ活性層３
、ｐ−ＩｎＰクラッド層４を順次積層する。 ２）次いで、ＳｉＯ２ をマスクにして、フォトリソグ
ラフィおよびケミカルエッチングにより、活性層３まで
エッチングを行い、メサを形成する。 ３）Ｐ−ＣＶＤによりＳｉＯ２ 膜８をメサ側面を含む
全面に形成し、その後、メサ上およびメサ側面以外のＳ
ｉＯ２ 膜をフォトリソグラフィおよびエッチングによ
り除去する（図２（ａ））。 ４）ＭＯＣＶＤ法により、ＦｅドープＳ．Ｉ−ＩｎＰブ
ロッキング層６をメサ上およびメサ側面以外に選択成長
させる（図２（ｂ））。 ５）メサ側面のみＳｉＯ２ を除去し、その後、ＭＯＣ
ＶＤ法によりｎ−ＩｎＰ層７を積層する（図２（ｃ））
。 ６）メサ上のＳｉＯ２ 膜を除去し、その後、ＭＯＣＶ
Ｄ法によりｐ−ＩｎＰ層４、ｐ＋ −ＩｎＧａＡｓコン
タクト層５を積層する。 以上のような製作工程により、埋め込み層であるＦｅド
ープＳ．Ｉ−ＩｎＰブロッキング層６がメサ側面のｐ−
ＩｎＰクラッド層４および他のｐ型半導体層に全く接触
しない構造の半導体レーザ素子を製作することができる
。なお、本実施例では、活性層はバルク構造であったが
、活性層を量子井戸構造にしてもよい。また、エッチン
グ工程はケミカルエッチングとは限らず、ドライエッチ
ングを用いてもよい。
【０００７】実施例２．図３は本発明にかかる半導体レ
ーザ素子の他の実施例の断面図であり、１１はｐ−Ｉｎ
Ｐ基板、１２はｐ−ＩｎＰクラッド層、１３はノンド−
プＩｎＧａＡｓＰ活性層、１４はｎ−ＩｎＰクラッド層
、１５はｎ−ＩｎＧａＡｓコンタクト層、１６はＦｅド
ープＳ．Ｉ−ＩｎＰブロッキング層、１７はホールバリ
アとなるｎ−ＩｎＰ層である。本実施例の製作方法を以
下に述べる。即ち、 １）ＭＯＣＶＤ法により、ｐ−ＩｎＰ基板１１上にｐ−
ＩｎＰクラッド層１２、ノンドープＩｎＧａＡｓＰ活性
層１３、ｎ−ＩｎＰクラッド層１４を順次積層する。 ２）次いで、ＳｉＯ２ をマスクにして、フォトリソグ
ラフィおよびケミカルエッチングにより、活性層１３ま
でエッチングを行い、メサを形成する。 ３）Ｐ−ＣＶＤによりＳｉＯ２ 膜をメサ側面を含む全
面に形成し、その後、メサ上およびメサ側面以外のＳｉ
Ｏ２ 膜をフォトリソグラフィおよびエッチングにより
除去する。 ４）ＭＯＣＶＤ法により、ｎ−ＩｎＰ１７をメサ上およ
びメサ側面以外に選択的に成長させる。 ５）メサ側面のみＳｉＯ２ を除去し、その後、ＭＯＣ
ＶＤ法によりＦｅドープＳ．Ｉ−ＩｎＰブロッキング層
１６を積層する。 ６）メサ上のＳｉＯ２ 膜を除去し、その後、ＭＯＣＶ
Ｄ法によりｎ−ＩｎＰクラッッド層１４、ｎ−ＩｎＧａ
Ａｓコンタクト層１５を積層する。
ーザ素子の他の実施例の断面図であり、１１はｐ−Ｉｎ
Ｐ基板、１２はｐ−ＩｎＰクラッド層、１３はノンド−
プＩｎＧａＡｓＰ活性層、１４はｎ−ＩｎＰクラッド層
、１５はｎ−ＩｎＧａＡｓコンタクト層、１６はＦｅド
ープＳ．Ｉ−ＩｎＰブロッキング層、１７はホールバリ
アとなるｎ−ＩｎＰ層である。本実施例の製作方法を以
下に述べる。即ち、 １）ＭＯＣＶＤ法により、ｐ−ＩｎＰ基板１１上にｐ−
ＩｎＰクラッド層１２、ノンドープＩｎＧａＡｓＰ活性
層１３、ｎ−ＩｎＰクラッド層１４を順次積層する。 ２）次いで、ＳｉＯ２ をマスクにして、フォトリソグ
ラフィおよびケミカルエッチングにより、活性層１３ま
でエッチングを行い、メサを形成する。 ３）Ｐ−ＣＶＤによりＳｉＯ２ 膜をメサ側面を含む全
面に形成し、その後、メサ上およびメサ側面以外のＳｉ
Ｏ２ 膜をフォトリソグラフィおよびエッチングにより
除去する。 ４）ＭＯＣＶＤ法により、ｎ−ＩｎＰ１７をメサ上およ
びメサ側面以外に選択的に成長させる。 ５）メサ側面のみＳｉＯ２ を除去し、その後、ＭＯＣ
ＶＤ法によりＦｅドープＳ．Ｉ−ＩｎＰブロッキング層
１６を積層する。 ６）メサ上のＳｉＯ２ 膜を除去し、その後、ＭＯＣＶ
Ｄ法によりｎ−ＩｎＰクラッッド層１４、ｎ−ＩｎＧａ
Ａｓコンタクト層１５を積層する。
【０００８】
【発明の効果】以上説明したように本発明によれば、ダ
ブルヘテロ構造を有するメサの両側を高抵抗の半導体ブ
ロッキング層で埋め込んだ埋め込み型半導体レーザ素子
において、半導体ブロッキング層はｐ型クラッド層に接
触していないため、低しきい値電流、高光出力の特性を
有する埋め込み型半導体レーザ素子が得られるという優
れた効果がある。
ブルヘテロ構造を有するメサの両側を高抵抗の半導体ブ
ロッキング層で埋め込んだ埋め込み型半導体レーザ素子
において、半導体ブロッキング層はｐ型クラッド層に接
触していないため、低しきい値電流、高光出力の特性を
有する埋め込み型半導体レーザ素子が得られるという優
れた効果がある。
【図１】本発明に係る半導体レーザ素子の一実施例の断
面図である。
面図である。
【図２】（ａ）〜（ｃ）は上記実施例の製造工程の説明
図である。
図である。
【図３】本発明に係る半導体レーザ素子の他の実施例の
断面図である。
断面図である。
【図４】従来の埋め込み型半導体レーザ素子の断面図で
ある。
ある。
１ ｎ−ＩｎＰ基板２、１４
ｎ−ＩｎＰクラッド層３、１３ ノンド−プＩ
ｎＧａＡｓＰ活性層４ ｐ−ＩｎＰ
クラッド層５ ｐ＋ −ＩｎＧａＡ
ｓコンタクト層６、１６ ブロッキング層 ７、１７ ｎ−ＩｎＰ層 ８ ＳｉＯ２
ｎ−ＩｎＰクラッド層３、１３ ノンド−プＩ
ｎＧａＡｓＰ活性層４ ｐ−ＩｎＰ
クラッド層５ ｐ＋ −ＩｎＧａＡ
ｓコンタクト層６、１６ ブロッキング層 ７、１７ ｎ−ＩｎＰ層 ８ ＳｉＯ２
Claims (4)
- 【請求項１】 ｎ型基板上にｎ型クラッド層、活性層
およびｐ型クラッド層が順次積層されたダブルヘテロ構
造を有するメサの両側を高抵抗の半導体ブロッキング層
で埋め込んだ埋め込み型半導体レーザ素子において、前
記ｐ型クラッド層と半導体ブロッキング層の間にｎ型層
が介在し、半導体ブロッキング層は前記ｐ型クラッド層
に接触していないことを特徴とする半導体レーザ素子。 - 【請求項２】 ｐ型基板上にｐ型クラッド層、活性層
およびｎ型クラッド層が順次積層されたダブルヘテロ構
造を有するメサの両側を高抵抗の半導体ブロッキング層
で埋め込んだ埋め込み型半導体レーザ素子において、前
記ｐ型クラッド層と半導体ブロッキング層の間にｎ型層
が介在し、半導体ブロッキング層は前記ｐ型クラッド層
に接触していないことを特徴とする半導体レーザ素子。 - 【請求項３】 ｎ型基板上にｎ型クラッド層、活性層
およびｐ型クラッド層が順次積層されたメサを形成し、
次いで、該メサのｐ型クラッド層の上面および側面に誘
電体膜を形成し、次いで、前記誘電体膜部分を除いて半
導体ブロッキング層を選択的に積層し、次いで、メサ側
面の誘電体膜を除去し、次いで、メサの側面をｎ型層で
埋め込むことを特徴とする請求項１記載の半導体レーザ
素子の製造方法。 - 【請求項４】 ｐ型基板上にｐ型クラッド層、活性層
およびｎ型クラッド層が順次積層されたメサを形成し、
次いで、該メサのｎ型クラッド層の上面および側面に誘
電体膜を形成し、次いで、前記誘電体膜部分を除いてｎ
型層を選択的に積層し、メサ側面の誘電体膜を除去し、
次いで、メサの側面を半導体ブロッキング層で埋め込む
ことを特徴とする請求項２記載の半導体レーザ素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3115352A JPH04320083A (ja) | 1991-04-18 | 1991-04-18 | 半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3115352A JPH04320083A (ja) | 1991-04-18 | 1991-04-18 | 半導体レーザ素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04320083A true JPH04320083A (ja) | 1992-11-10 |
Family
ID=14660403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3115352A Pending JPH04320083A (ja) | 1991-04-18 | 1991-04-18 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04320083A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232081A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 |
| US7720123B2 (en) | 2006-08-28 | 2010-05-18 | Mitsubishi Electric Corporation | Buried type semiconductor laser |
-
1991
- 1991-04-18 JP JP3115352A patent/JPH04320083A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232081A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 |
| US7720123B2 (en) | 2006-08-28 | 2010-05-18 | Mitsubishi Electric Corporation | Buried type semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106685A (ja) | 半導体レーザ | |
| JPH0786678A (ja) | 半導体レーザ装置 | |
| WO2021152686A1 (ja) | 光半導体装置とその製造方法 | |
| JP3421140B2 (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JPH04320083A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3346975B2 (ja) | 光半導体装置およびその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2685499B2 (ja) | 半導体レーザ素子 | |
| JPH03133189A (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JPS641072B2 (ja) | ||
| JPH0582891A (ja) | 半導体レーザ | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH05226775A (ja) | 半導体レーザ素子 | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JPH10209568A (ja) | 半導体光デバイスの製造方法 | |
| JP2550711B2 (ja) | 半導体レーザ | |
| JPH06326403A (ja) | 半導体レーザ素子の製造方法 | |
| JPH08148754A (ja) | 半導体レーザおよびその製造方法 | |
| JPH04257284A (ja) | 埋め込みヘテロ構造半導体レーザ | |
| KR20210052551A (ko) | 광 반도체 장치, 및 광 반도체 장치의 제조 방법 | |
| JPH08222809A (ja) | 半導体発光装置 | |
| JPH1168219A (ja) | 半導体レーザ装置 | |
| JPH0828553B2 (ja) | 半導体レーザ | |
| JPH03120775A (ja) | 埋め込み構造半導体レーザおよびその製造方法 |