JP3346975B2 - 光半導体装置およびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に係わ
り、特に電気信号により高速変調に対応できる半導体光
変調器および半導体レーザ装置として使用できる光半導
体装置およびその製造方法に関する。

【０００２】

【従来の技術】近年、幹線系光通信システムの大容量化
の研究開発が盛んに展開されている。半導体レーザが発
振器と変調器とを兼ねる直接変調方式では、その光源を
単一素子により構成できるため、システムの簡易化・低
コスト化を図ることが可能である。半導体レーザにおい
て、高速変調動作を得るためには、緩和振動周波数が高
いことが要求される。このためには、活性層を多重量子
井戸構造から形成する等のレーザ媒質自体の工夫の他
に、低閾値化・高出力化を図ることも極めて重要であ
り、リーク電流を低減することが必須となる。さらに、
注入電流により光強度を直接変調する半導体レーザで
は、素子寄生容量が小さいことも同時に要求される。

【０００３】一方、高速変調時の波長チャープが小さ
く、長距離にわたる光伝送が可能な外部変調器方式にお
いては、光源となる半導体レーザとのモノリシック集積
化が可能である電界吸収型半導体光変調器の開発が盛ん
である。この電界吸収型半導体光変調器では、外部から
電圧信号を引加することにより、その光吸収係数を制御
する。ここで、高い消光比を得るためには、光吸収層に
均一に電界が印加されることが要求される。さらに、大
容量の光伝送を実現するには、素子寄生容量が小さく高
速変調動作が可能であることが要求される。

【０００４】半導体レーザおよび光変調器に使用される
従来の半導体埋め込み構造の光半導体装置では、半導体
基板に平坦に埋め込んで形成した素子の光導波層ストラ
イプ近傍を狭メサ形状に加工することにより、その素子
寄生容量を低減している。図１８は、従来の半導体埋め
込み構造の光半導体装置の導波方向に垂直な断面図であ
る。図中１０１はｎ型ＩｎＰ基板、１０２は光導波層、
１０３はＦｅドープ半絶縁性ＩｎＰ埋め込み層、１０４
はｐ型ＩｎＰクラッド層、１０５はｐ型ＩｎＧａＡｓコ
ンタクト層、１０６はＳｉＯ₂ 膜、１０７はＡｕ／Ｚｎ
／Ａｕからなるｐ型オーミック電極、１０８はＴｉ／Ｐ
ｔ／Ａｕからなる配線、１０９はＴｉ／Ｐｔ／Ａｕから
なるボンディングパッド、１１０はＡｕＧｅ／Ｎｉ／Ａ
ｕからなるｎ型オーミック電極を示す。

【０００５】この半導体装置は、ｎ型ＩｎＰ基板１０１
に活性層１０２を含むメサストライプ１１１を形成し、
メサストライプ１１１の両側面をＦｅドープ半絶縁性Ｉ
ｎＰ層１０３により埋め込み、その上にｐ型ＩｎＰクラ
ッド層１０４、ｐ型ＩｎＧａＡｓコンタクト層１０５を
順次形成した後に、Ｂｒ系エッチャントを用いたウェッ
トエッチング法によりメサストライプ１１１の両側の領
域に分離溝１１３を形成することにより作製される。

【０００６】

【発明が解決しようとする課題】図１８に示す構成を有
する光半導体装置においては、素子寄生容量を低減する
ためには、メサストライプ１１１近傍を狭メサ形状に加
工する必要があり、分離溝１１３に挟まれたメサストラ
イプ１１２の幅を小さくする必要がある。しかしなが
ら、Ｂｒ系エッチャントを用いたウェットエッチング法
では、必然的にサイドエッチングが起こるので、メサス
トライプ１１２の幅を狭く制御して形成することが困難
である。さらに、狭メサ加工を施した後の構造は平坦性
が悪いので、その構造の上に電極形成をすることが難し
くなる。

【０００７】また、図１９に示すように、サイドエッチ
ングを伴わないドライエッチング法により分離溝１１３
を形成して素子の狭メサ加工を行なう場合には、メサス
トライプ１１２の幅の制御はし易いが、分離溝１１３の
側面が基板表面に対してほぼ垂直になる。このため、狭
メサ加工後の電極形成工程は極めて困難になる。電極形
成を行っても、特に分離溝１１３の側面において配線１
０８が切断し易く、メサストライプ１１２上に形成され
るｐ型オーミック電極１０７と、分離溝１１３の外側に
形成されるボンディングパッド１０９との間を接続する
段差配線が難しいという問題点がある。

【０００８】本発明は、かかる点に鑑みてなされたもの
であり、断線のない状態で電極形成をすることができ、
しかも高精度の狭メサ形状を有する高速変調に対応でき
る光半導体装置およびメサ幅の制御が容易であり、電極
形成を容易に行なうことができる光半導体装置の製造方
法を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、少なくとも光
導波層が形成されたメサストライプを有し、（１００）
結晶面を主面とする半導体基板と、前記メサストライプ
の両側面に形成された半導体埋め込み層と、メサストラ
イプ領域および前記半導体埋め込み層上に形成され、
（１１１）結晶面を側面とする断面略台形状であるスト
ライプ状のクラッド層とを具備することを特徴とする光
半導体装置を提供する。

【００１０】また、本発明は、少なくとも光導波層が形
成されたメサストライプを（１００）結晶面を主面とす
る半導体基板に形成する工程と、前記メサストライプの
両側面上に半導体埋め込み層を形成する工程と、前記半
導体埋め込み層上に、前記メサストライプの領域を含む
ストライプ状の開口部を有する成長阻止マスクを形成す
る工程と、前記成長阻止マスクを用いて選択成長させる
ことにより、前記メサストライプの領域および前記半導
体埋め込み層上に（１１１）結晶面を側面とする断面略
台形状であるクラッド層を形成する工程とを具備するこ
とを特徴とする光半導体装置の製造方法を提供する。

【００１１】

【発明の実施の形態】以下、本発明の実施形態について
説明する。本発明の光半導体装置においては、光導波層
側面は電流ブロック効果を有する半導体層により覆われ
ている。したがって、光半導体装置が光変調器として用
いられる場合には、外部から電圧を印加したときに、光
導波層中に含まれる光吸収層には積層方向（厚さ方向）
に均一に電界を印加することが可能であり、高い消光比
を得ることができる。また、光半導体装置が半導体レー
ザとして用いられる場合には、リーク電流を充分に低減
することが可能であり、低閾値動作・高出力動作を得る
ことができる。

【００１２】さらに、クラッド層は、（１１１）結晶面
を側面とする断面略台形状に形成されている。ここで、
クラッド層は選択成長法により形成することが可能であ
り、その位置およびサイズは、あらかじめ形成した選択
成長阻止マスクパターンにより任意に定めることができ
る。すなわち、クラッド層の幅は、選択成長阻止マスク
間隔により定めることができるため、その制御性に極め
て優れている。また、クラッド層の側面は（１１１）結
晶面で規定される比較的緩やかな傾斜面となることか
ら、電極形成工程も容易に行なうことができる。

【００１３】本発明において、光半導体装置が半導体レ
ーザとして用いられる場合には、光導波層中に活性層を
含み、ｐ型オーミック電極とｎ型オーミック電極との間
に順バイアスを印加することにより、半導体レーザとし
て用いることができる。一方、光半導体装置が光変調器
として用いられる場合には、光導波層中に光吸収層を含
み、ｐ型オーミック電極とｎ型オーミック電極との間に
逆バイアスを印加することにより、光変調器として用い
ることができる。

【００１４】以下、本発明の実施例を図面を参照して具
体的に説明する。 （実施例１）図１は、本発明の第１の実施例に係わる光
半導体装置の導波方向に垂直な断面図である。図中１は
（１００）結晶面を主面とするｎ型ＩｎＰ基板を示す。
ｎ型ＩｎＰ基板１の表面上には、光導波層２を形成した
後にメサ加工を施すことにより、メサストライプ１１が
形成されている。メサストライプ１１の側部には、Ｆｅ
ドープ半絶縁性ＩｎＰ埋め込み層３が形成されており、
このＦｅドープ半絶縁性ＩｎＰ埋め込み層３によりメサ
ストライプ１１が挟持された構造となっている。活性層
２およびＦｅドープ半絶縁性ＩｎＰ埋め込み層３上に
は、（１１１）結晶面を側面とする断面略台形状のｐ型
ＩｎＰクラッド層４が形成されている。ｐ型ＩｎＰクラ
ッド層４上には、ｐ型ＩｎＧａＡｓコンタクト層５が形
成されている。ｐ型ＩｎＧａＡｓコンタクト層５上であ
って活性層２の上方には、Ａｕ／Ｚｎ／Ａｕからなるｐ
型オーミック電極７が形成されている。また、ｐ型オー
ミック電極７以外の領域には、ＳｉＯ₂ 膜６が形成され
ている。さらに、ｐ型オーミック電極７を含む領域上に
は、Ｔｉ／Ｐｔ／Ａｕからなる配線８が形成されてお
り、配線８と接触するようにＴｉ／Ｐｔ／Ａｕからなる
ボンディングパッド９がＳｉＯ₂ 膜６上に形成されてい
る。また、ｎ型ＩｎＰ基板１の裏面上には、ＡｕＧｅ／
Ｎｉ／Ａｕからなるｎ型オーミック電極１０が形成され
ている。

【００１５】図１に示す光半導体装置の製造工程を図２
（Ａ）〜図２（Ｄ）を用いて説明する。まず、図２
（Ａ）に示すように、（１００）結晶面を主面とするｎ
型ＩｎＰ基板１上にＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多
重量子井戸構造からなる光導波層２を形成した後、幅４
μｍのＳｉＯ₂ 膜１４をストライプ状に形成し、このＳ
ｉＯ₂ 膜１４をマスクとしてＨＢｒ−ＨＣｌ系エッチャ
ントを用いてウェットエッチングを行ない、幅１．５μ
ｍ、高さ２μｍのメサストライプ１１を形成する。次い
で、図２（Ｂ）に示すように、有機金属気相成長法によ
りメサストライプ１１の両側部をＦｅドープ半絶縁性Ｉ
ｎＰ層３を形成して埋め込む。次いで、図２（Ｃ）に示
すように、ＳｉＯ₂ 膜１４を除去した後、メサストライ
プ１１を挟むように一対のストライプ状のＳｉＯ₂ 膜１
５を形成する。ここで、ＳｉＯ₂ 膜１５の幅は５μｍ、
間隔は６μｍである。次いで、図２（Ｄ）に示すよう
に、ＳｉＯ₂ 膜１５を選択成長阻止マスクとして、有機
金属気相成長法によりｐ型ＩｎＰクラッド層４およびｐ
型ＩｎＧａＡｓコンタクト層５を順次選択成長させる。
さらに、電極形成工程を経て、図１に示す狭メサ構造の
光半導体装置が形成される。

【００１６】図１に示す構造を有する光半導体装置にお
いては、光導波層２の両側面は、電流ブロック効果を有
するＦｅドープ半絶縁性ＩｎＰ層３により覆われてい
る。このため、光半導体装置が光変調器として用いられ
る場合において、ｐ型オーミック電極７とｎ型オーミッ
ク電極１０の間に逆バイアス電圧を印加したとき、光導
波層２中に含まれる光吸収層には、積層方向に均一に電
界を印加することが可能であり、高い消光比を得ること
ができる。また、光半導体装置が半導体レーザとして用
いられる場合においても、ｐ型オーミック電極７とｎ型
オーミック電極１０との間に順バイアス電圧を印加した
とき、リーク電流を充分に低減することが可能である。

【００１７】また、選択成長法により形成されたｐ型Ｉ
ｎＰクラッド層４およびｐ型ＩｎＧａＡｓコンタクト層
５は、分離溝１３によってストライプ状に分離されて形
成されている。ここで、分離溝１３の位置およびサイズ
は、あらかじめ形成したＳｉＯ₂ マスク１５によって定
まるため、ｐ型ＩｎＰクラッド層４およびｐ型ＩｎＧａ
Ａｓコンタクト層５を所望の位置に成長させることがで
き、メサストライプ１２の幅を狭く制御することが可能
である。また、選択成長法により形成されたｐ型ＩｎＰ
クラッド層４およびｐ型ＩｎＧａＡｓコンタクト層５の
側面は（１１１）結晶面からなり、界面準位の少ない高
品質な面を得ることができる。この結果、メサストライ
プ１２の側面でのリーク電流を低減することができる。
さらに、ｐ型ＩｎＰクラッド層４およびｐ型ＩｎＧａＡ
ｓコンタクト層５の側面が（１１１）結晶面で規定され
る比較的緩やかな傾斜面であることから、分離溝１３に
おいて配線８が切断されることもなく、メサストライプ
１２上に形成されるｐ型オーミック電極７と、分離溝１
３の外側に形成されるボンディングパッド９との間を接
続する段差配線も容易に形成することができる。

【００１８】また、電極形成工程においては、基板表面
にガラスマスクを接触させてｐ型オーミック電極７、配
線８およびボンディングパッド９のパターニングを行
う。ここで、ストライプ状の分離溝１３以外の領域は高
さがほぼ等しい平坦面となっているため、パターニング
工程において活性層２の上面に位置するメサストライプ
１２に過度の応力が加えられることがなく、素子に損傷
を与えることなく電極を形成することができる。さらに
は、ボンディングパッド９がメサストライプ１２とほぼ
同じ高さに位置するため、ボンディングパッド９にＡｕ
ワイヤをボンディングする際に、誤ってメサストライプ
１２に接触して素子を損傷させることもない。

【００１９】この実施例においては、メサストライプ１
１をＦｅドープ半絶縁性ＩｎＰ層３により挟持した構造
となっているが、Ｆｅドープ半絶縁性ＩｎＰ層の上面に
ｎ型ＩｎＰ層を積層した２層構造の半導体層によってメ
サストライプ１１を挟持する構造でもよい。 （実施例２）次に、本発明の第２の実施例を図３を参照
して説明する。図３は、本発明の第２の実施例に係わる
光半導体装置の導波方向に垂直な断面図である。図３に
おいて、図１と同一の部分については図１と同一の符号
を付してその説明を省略する。

【００２０】図３に示す光半導体装置においては、光導
波層２上にアンドープＩｎＰ層２０（キャップ層）が形
成されている。このアンドープＩｎＰ層２０は、ｐ型Ｉ
ｎＰクラッド層４を成長させる際にｐ型不純物であるＺ
ｎが活性層２中に拡散することを防止する。また、２層
構造のｎ型ＩｎＰ埋め込み層２１₁ ，２１₂ が埋め込ま
れており、光導波層２およびアンドープＩｎＰ層２０
が、この２層構造のｎ型ＩｎＰ埋め込み層２１₁ ，２１
₂ により挟持されている。なお、この場合、ｎ型ＩｎＰ
埋め込み層が２層構造でなく、厚さ方向において上側と
下側で不純物濃度差、例えば厚さ方向において不純物濃
度が順次変化する濃度勾配を有していても良い。

【００２１】この素子においては、ｐ型ＩｎＰクラッド
層４とｎ型ＩｎＰ層２１₁ とからなるｐｎ接合により、
光導波層２の両側での電流ブロック効果を得ようとして
いる。したがって、素子寄生容量の低減の目的のみなら
ず、リーク電流の低減のためにもメサストライプ１２の
幅を狭く形成する必要がある。本発明によれば、ｐ型Ｉ
ｎＰクラッド層４およびｐ型ＩｎＧａＡｓコンタクト層
５は選択成長法により形成することが可能であり、その
位置およびサイズは、あらかじめ形成した選択成長阻止
マスクによって定めることができる。したがって、メサ
ストライプ１２の幅を狭く制御して形成することが可能
である。さらに、ｎ型ＩｎＰ埋め込み層２１₁ の不純物
濃度は１×１０¹⁷／ｃｍ³ となっており、ｎ型ＩｎＰ埋
め込み層２１₂ およびｎ型ＩｎＰ基板１の不純物濃度
（１×１０¹⁸／ｃｍ³ ）よりも低く設定されている。こ
の結果、ｐ型ＩｎＰクラッド層４とｎ型ＩｎＰ層２１₁
とからなるｐｎ接合における空乏層幅を厚くすることが
でき、単位面積当りの寄生容量を低減できる構造となっ
ている。

【００２２】さらに、ｎ型ＩｎＰ埋め込み層２１₁ の不
純物濃度が低く設定されているために、ｐ型ＩｎＰクラ
ッド層４を成長させる際にｐ型不純物であるＺｎがｎ型
ＩｎＰ埋め込み層２１₁ 中に拡散し易い。したがって、
実際のｐｎ接合は、再成長界面よりも基板側にずれた位
置に形成されている。この結果、界面準位が多い再成長
界面とは異なる位置で電流ブロック効果を得ることがで
きるため、リーク電流が低減され、低閾値化・高出力化
を図ることが可能となる。

【００２３】この実施例では、不純物濃度の異なるｎ型
ＩｎＰ層２１₁ ，２１₂ によりメサストライプ１１の両
側面を覆った構造となっているが、ｎ型ＩｎＰ埋め込み
層の不純物濃度は積層方向に（厚さ方向において上方に
向かって）徐々に変化させてもよいし、あるいは変化さ
せなくてもよい。 （実施例３）次に、本発明の第３の実施例を図４を参照
して説明する。図４は、本発明の第３の実施例に係わる
光半導体装置の導波方向に垂直な断面図である。図４に
おいて、図１と同一の部分については図１と同一の符号
を付してその説明を省略する。

【００２４】図４に示す光半導体装置においては、ｎ型
ＩｎＰ基板１のメサストライプ１１以外の領域上にｐ型
ＩｎＰ埋め込み層２２およびｎ型ＩｎＰ埋め込み層２１
を順次形成してなる２層構造の埋め込み層が埋め込まれ
ており、光導波層２がｐ型ＩｎＰ埋め込み層２２および
ｎ型ＩｎＰ埋め込み層２１により挟持されている。ま
た、ＳｉＯ₂ 膜６上にポリイミド膜１６が形成されてお
り平坦化されている。この上に配線８およびボンディン
グパッド９が形成されている。

【００２５】この素子では、１本のストライプ状の開口
部のみを有する選択成長阻止マスクを用いることによ
り、メサストライプ１２の領域にのみｐ型ＩｎＰクラッ
ド層４およびｐ型ＩｎＧａＡｓコンタクト層５を選択成
長させている。メサストライプ１２の側面は、ポリイミ
ド膜１６により埋め込まれており、単位面積当りの電極
パッド容量を低減した構造となっている。ここで、ｐ型
ＩｎＰクラッド層４およびｐ型ＩｎＧａＡｓコンタクト
層５の側面は、（１１１）結晶面で規定される緩やかな
傾斜面となっているため、ポリイミド膜１６により素子
表面を平坦化する工程も容易に行うことができる。

【００２６】また、本発明によれば、ｐ型ＩｎＰクラッ
ド層４およびｐ型ＩｎＧａＡｓコンタクト層５は選択成
長法により任意の位置に形成することが可能である。し
たがって、メサストライプ１２の幅を狭く制御して形成
することが可能であり、ｐ型クラッド層４とｎ型ＩｎＰ
埋め込み層２１とからなるｐｎ接合２３における空乏層
容量を小さく抑えることかができる。さらに、ｎ型Ｉｎ
Ｐ埋め込み層２１の不純物濃度は１×１０¹⁷／ｃｍ³ と
低く設定されており、ｐｎ接合２３における空乏層幅を
厚くすることができるため、単位面積当りの寄生容量も
同時に低減できる構造となっている。

【００２７】また、光半導体装置が半導体レーザとして
用いられる場合において、ｐ型オーミック電極７とｎ型
オーミック電極１０の間に順バイアス電圧を印加したと
き、ｎ型ＩｎＰ埋め込み層２１とｐ型ＩｎＰ埋め込み層
２２からなるｐｎ接合２４において電流ブロック効果が
得られる。ｐｎ接合２４は再成長界面ではないので、リ
ーク電流を充分に低減することが可能であり、低閾値動
作・高出力動作を得ることができる。 （実施例４）次に、本発明の第４の実施例を図５を参照
して説明する。図５は、本発明の第４の実施例に係わる
光半導体装置の斜視図であり、光変調器３１とＤＦＢレ
ーザ３３をモノリシックに集積化した構造からなる。図
中３４は活性層を含む光導波層であり、３５は回折格子
である。また、素子の前端面はＳｉＮ_X 膜３６により無
反射コーティングされており、後端面はＳｉ／ＳｉＯ₂
多層膜３７により高反射コーティングされている。

【００２８】この素子では、図６に示すＳｉＯ₂ マスク
１５を選択成長阻止マスクとして用いて、ｐ型ＩｎＰク
ラッド層４およびｐ型ＩｎＧａＡｓコンタクト層５を選
択成長法により形成した。この結果、光変調器領域３１
および電極分離領域３２では、ｐ型ＩｎＰクラッド層４
およびｐ型ＩｎＧａＡｓコンタクト層５は（１１１）面
を側面とする断面略台形状であるストライプ状の溝１３
により分離されて形成されており、レーザ領域３３で
は、ｐ型ＩｎＰクラッド層４およびｐ型ＩｎＧａＡｓコ
ンタクト層５が平坦に成長されている。これにより、光
変調器領域３１における寄生容量が低減されており、高
速変調動作を得ることができる。さらに、電極分離領域
３２ではｐ型ＩｎＧａＡｓコンタクト層５がエッチング
除去されており、光変調器領域３１とレーザ領域３３の
間の電極分離抵抗は２０ｋΩ以上の高い値が得られてい
る。

【００２９】この実施例では、レーザ領域３３ではｐ型
ＩｎＰクラッド層４およびｐ型ＩｎＧａＡｓコンタクト
層５を平坦に成長した構造となっているが、レーザ領域
３３においても、クラッド層およびコンタクト層を選択
成長法によりストライプ状に形成した構造を用いてもよ
い。 （実施例５）高速変調動作が可能な光半導体装置を実現
するためには、単位面積当たりの寄生容量を低減し、か
つ光導波層ストライプ近傍を狭メサ形状に加工すること
が要求される。

【００３０】図１の構造において、Ｆｅドープ半絶縁性
ＩｎＰ埋め込み層３は、電子をトラップするが、正孔は
トラップしない。したがって、ｐ型ＩｎＰクラッド層４
から半絶縁性ＩｎＰ埋め込み層３に正孔が注入される
と、注入された正孔とトラップされていた電子とが再結
合し、これによりリーク電流が流れる。特に、半絶縁性
ＩｎＰ埋め込み層３のドーパントであるＦｅとｐ型Ｉｎ
Ｐクラッド層４のドーパントであるＺｎとは相互拡散し
易いため、ｐ型ＩｎＰクラッド層４から半絶縁性ＩｎＰ
埋め込み層３へ正孔が注入され易くなり、リーク電流が
増大することがある。さらに、ＩｎＰクラッド層４のド
ーパントであるＺｎが半絶縁性ＩｎＰ埋め込み層３中に
拡散すると、半絶縁性ＩｎＰ埋め込み層３が空乏化しに
くくなり、単位面積当たりの寄生容量を増大させてしま
うことがある。

【００３１】このリーク電流を低減するには、半絶縁性
ＩｎＰ埋め込み層３とＩｎＰクラッド層４との間にｎ型
半導体層、例えばｎ型ＩｎＰ電流阻止層を設けることが
有効である。このｎ型ＩｎＰ電流阻止層は正孔に対して
障壁となるため、ｐ型ＩｎＰクラッド層４から半絶縁性
ＩｎＰ埋め込み層３に正孔が注入されることを防止す
る。これと同時に、半絶縁性ＩｎＰ埋め込み層３のドー
パントであるＦｅとｐ型ＩｎＰクラッド層４のドーパン
トであるＺｎとが相互拡散することを防止する。この結
果、リーク電流を充分に低減することが可能であると同
時に、単位面積当たりの寄生容量を増大させることもな
い。しかしながら、通常ｎ型ＩｎＰ電流阻止層は狭メサ
形状に形成されず、したがって、Ｆｅドープ半絶縁性Ｉ
ｎＰ埋め込み層３に引加される電界は、ｎ型ＩｎＰ電流
阻止層を介してメサストライプの幅よりも横方向に広が
って分布する。この場合、ｐ型ＩｎＰクラッド層４が狭
メサ形状を呈しているにも関わらず、素子寄生容量が増
大するという問題がある。

【００３２】そこで、実施例５〜１０においては、単位
面積当たりの寄生容量を低減すると同時に、電界が広が
って分布することのない高精度の狭メサ構造を実現する
ことにより、素子寄生容量を低減し、電気信号により高
速変調動作が可能な光半導体装置を提供する。すなわ
ち、本実施例の骨子は、光導波層側面を半絶縁性半導体
層により埋め込み、クラッド層を側面が（１１１）結晶
面とする狭メサ形状に形成し、かつ半絶縁性半導体層と
クラッド層の間にストライプ状の電流阻止層を設けるこ
とにより、素子寄生容量が極めて小さい狭メサ構造光半
導体装置を提供することである。

【００３３】次に、本発明の第５の実施例を図７を参照
して説明する。図７は、本発明の第５の実施例に係わる
光半導体装置の導波方向に垂直な断面図である。図７に
おいて、図１と同一の部分については図１と同一の符号
を付してその説明を省略する。

【００３４】図７に示す光半導体装置においては、Ｆｅ
ドープ半絶縁性ＩｎＰ埋め込み層３とｐ型ＩｎＰクラッ
ド層４との間に、ｎ型ＩｎＰ電流阻止層４０が介在され
ている。このｎ型ＩｎＰ電流阻止層４０は、ＳｉＯ₂ 膜
６により分断されており、ストライプ状に形成されてい
る。

【００３５】図７に示す光半導体装置の製造工程を図８
（Ａ）〜図８（Ｅ）を用いて説明する。まず、図８
（Ａ）に示すように、（１００）結晶面を主面とするｎ
型ＩｎＰ基板１上にＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多
重量子井戸構造からなる光導波層２を形成した後、幅４
μｍのＳｉＯ₂ 膜１４をストライプ状に形成し、このＳ
ｉＯ₂ 膜１４をマスクとしてＢｒ系エッチャントを用い
てウェットエッチングを行ない、幅１μｍ、高さ２μｍ
のメサストライプ１１を形成する。次いで、図８（Ｂ）
に示すように、有機金属気相成長法によりメサストライ
プ１１の両側部を厚さ１．８μｍのＦｅドープ半絶縁性
ＩｎＰ層３および厚さ０．３μｍのｎ型ＩｎＰ電流阻止
層４０を形成して埋め込む。次いで、図８（Ｃ）に示す
ように、ＳｉＯ₂ 膜１４を除去した後、Ｆｅドープ半絶
縁性ＩｎＰ層３上のｎ型ＩｎＰ電流阻止層４０を部分的
にエッチングして除去することにより、光導波層２を挟
んで位置する一対のストライプ状にｎ型ＩｎＰ電流阻止
層４０を加工する。

【００３６】さらに、図８（Ｄ）に示すように、ｎ型Ｉ
ｎＰ電流阻止層４０を除去した領域に、一対のストライ
プ状のＳｉＯ₂ 膜１５を形成する。ここで、ＳｉＯ₂ 膜
１５の幅は５μｍ、間隔は６μｍである。次いで、図８
（Ｅ）に示すように、ＳｉＯ₂ 膜１５を選択成長阻止マ
スクとして、有機金属気相成長法によりｐ型ＩｎＰクラ
ッド層４およびｐ型ＩｎＧａＡｓコンタクト層５を順次
選択成長させる。さらに、電極形成工程を経て、図７に
示す狭メサ構造の光半導体装置が形成される。

【００３７】本実施例の方法によれば、ｎ型ＩｎＰ電流
阻止層４０をストライプ状に加工する工程と、ストライ
プ状のＳｉＯ₂ マスク１５を形成する工程は、ほぼ平坦
な基板表面上でのパターニングにより行なうことができ
るため、高精度のパターニングが可能である。さらに、
選択成長法により形成されたｐ型ＩｎＰクラッド層４お
よびｐ型ＩｎＧａＡｓコンタクト層５の位置およびサイ
ズは、あらかじめ形成したＳｉＯ₂ 成長阻止マスク１５
によって任意に定めることができる。したがって、メサ
ストライプ１２の幅を狭く制御して形成することが可能
であると同時に、メサストライプ１２の下に、ストライ
プ状のｎ型ＩｎＰ電流阻止層４０を精度良く形成するこ
とが可能である。

【００３８】また、光導波層２を含むメサストライプ１
１の両側面は、Ｆｅドープ半絶縁性ＩｎＰ層３により埋
め込まれているため、単位面積当たりの寄生容量を充分
に低減することが可能である。ここで、ｎ型ＩｎＰ電流
阻止層４０は、半絶縁性ＩｎＰ埋め込み層３のドーパン
トであるＦｅとｐ型ＩｎＰクラッド層４のドーパントで
あるＺｎとが相互拡散することを防ぐため、リーク電流
を低減できると同時に、単位面積当たりの寄生容量が増
大することもない。さらに、ｎ型ＩｎＰ電流阻止層４０
は、メサストライプ１２の下にストライプ状に形成され
ているため、半絶縁性ＩｎＰ埋め込み層３に印加される
電界がメサストライプ１２の幅よりも横方向に広がって
分布することもない。この結果、極めて小さい素子寄生
容量にすることが可能である。 （実施例６）次に、本発明の第６の実施例を図９（Ａ）
〜図９（Ｅ）を用いて説明する。図９（Ａ）〜図９
（Ｅ）は、本発明の第６の実施例に係わる光半導体装置
の各作製工程における導波方向に垂直な断面図である。
図９において、図７と同一の部分については図７と同一
の符号を付してその説明を省略する。

【００３９】まず、図９（Ａ）に示すように、（１０
０）結晶面を主面とするｎ型ＩｎＰ基板１上に光導波層
２を積層したメサストライプ１１を形成する。次いで、
図９（Ｂ）に示すように、有機金属気相成長法によりメ
サストライプ１１の両側部をＦｅドープ半絶縁性ＩｎＰ
層３およびｎ型ＩｎＰ電流阻止層４０で埋め込む。次い
で、図９（Ｃ）に示すように、ＳｉＯ₂ マスク１４を除
去した後に、ｎ型ＩｎＰ電流阻止層４０上にメサストラ
イプ１１を挟むように一対のストライプ状のＳｉＯ₂ 膜
１５を形成する。

【００４０】次いで、図９（Ｄ）に示すように、ＳｉＯ
₂ 膜１５を選択成長阻止マスクとして、有機金属気相成
長法によりｐ型ＩｎＰクラッド層４およびｐ型ＩｎＧａ
Ａｓコンタクト層５を順次選択成長させる。次いで、図
９（Ｅ）に示すように、ＳｉＯ₂ 成長阻止マスク１５下
のｎ型ＩｎＰ電流阻止層４０をエッチングにより除去す
る。さらに、電極形成工程を経て、図７と同様の構造を
有する狭メサ構造光半導体装置が形成される。

【００４１】本実施例において、ｎ型ＩｎＰ電流阻止層
４０をストライプ状に加工する工程は、図１０に示すよ
うに、自己整合的に行なうことができる。すなわち、図
１０（Ａ）に示すように、ｐ型ＩｎＰクラッド層４およ
びｐ型ＩｎＧａＡｓコンタクト層５を選択成長させた
後、ＳｉＯ₂ 成長阻止マスク１５上に開口部を有するレ
ジスト層１７を形成する。次いで、図１０（Ｂ）に示す
ように、サイドエッチングを利用してＳｉＯ₂ 成長阻止
マスク１５をエッチングにより除去する。これにより、
ＳｉＯ₂ 成長阻止マスク１５下のｎ型ＩｎＰ電流阻止層
４０が露出されるので、図１０（Ｃ）に示すように、こ
の露出されたｎ型ＩｎＰ電流阻止層４０をエッチングに
より除去することにより、メサストライプ１２の下にス
トライプ状のｎ型ＩｎＰ電流阻止層４０を精度良く形成
することが可能である。 （実施例７）次に、本発明の第７の実施例を図１１
（Ａ）〜図１１（Ｆ）を用いて説明する。図１１（Ａ）
〜図１１（Ｆ）は、本発明の第７の実施例に係わる光半
導体装置の各作製工程における導波方向に垂直な断面図
である。図１１において、図７と同一の部分については
図７と同一の符号を付してその説明を省略する。

【００４２】まず、図１１（Ａ）に示すように、（１０
０）結晶面を主面とするｎ型ＩｎＰ基板１上に光導波層
２を積層したメサストライプ１１を形成する。次いで、
図１１（Ｂ）に示すように、有機金属気相成長法により
メサストライプ１１の両側部をＦｅドープ半絶縁性Ｉｎ
Ｐ層３で埋め込む。次いで、図１１（Ｃ）に示すよう
に、ＳｉＯ₂ マスク１４を除去した後に、メサストライ
プ１１上にＳｉＯ₂ 膜１８を、Ｆｅドープ半絶縁性Ｉｎ
Ｐ層３上にメサストライプ１１を挟んで位置する一対の
ストライプ状のＳｉＯ₂ 膜１９を形成する。

【００４３】次いで、図１１（Ｄ）に示すように、Ｓｉ
Ｏ₂ 膜１８およびＳｉＯ₂ 膜１９を選択成長阻止マスク
として、有機金属気相成長法によりｎ型ＩｎＰ電流阻止
層４０を選択成長させる。その後、図１１（Ｅ）に示す
ように、メサストライプ１１上のＳｉＯ₂ 膜１８をエッ
チングにより除去する。次いで、図１１（Ｆ）に示すよ
うに、ＳｉＯ₂ 膜１９を選択成長阻止マスクとして、有
機金属気相成長法によりｐ型ＩｎＰクラッド層４および
ｐ型ＩｎＧａＡｓコンタクト層５を選択成長させる。さ
らに、電極形成工程を経て、図７と同様の構造を有する
狭メサ構造光半導体装置が形成される。

【００４４】本実施例では、ｎ型ＩｎＰ電流阻止層４０
を選択成長させる際と、ｐ型ＩｎＰクラッド層４および
ｐ型ＩｎＧａＡｓコンタクト層５を選択成長させる際
に、ＳｉＯ₂ 膜１９を共通の成長阻止マスクとして用い
ているため、メサストライプ１２と同じ幅を有するスト
ライプ状のｎ型ＩｎＰ電流阻止層４０を形成することが
可能である。 （実施例８）次に、本発明の第８の実施例を図１２を用
いて説明する。図１２は、本発明の第８の実施例に係わ
る光半導体装置の導波方向に垂直な断面図である。図１
２において、図７と同一の部分については、図７と同一
の符号を付してその説明を省略する。

【００４５】本実施例では、光導波層２を含むメサスト
ライプ１１の両側部をＦｅドープ半絶縁性ＩｎＰ層３お
よびｎ型ＩｎＧａＡｓＰ電流阻止層４１によって埋め込
み、ｐ型ＩｎＰクラッド層４およびｐ型ＩｎＧａＡｓコ
ンタクト層５を選択成長させた後に、ｎ型ＩｎＧａＡｓ
Ｐ電流阻止層４１をストライプ状にエッチングにより加
工している。この場合、図１２に示すように、サイドエ
ッチングを利用することにより、ｎ型ＩｎＧａＡｓ電流
阻止層４１の幅をメサストライプ１３の幅よりも狭くな
るようにストライプ加工することができる。また、ｎ型
ＩｎＧａＡｓＰ電流阻止層４１がエッチング除去された
領域には、ポリイミド膜１６が埋め込まれている。この
結果、半絶縁性ＩｎＰ埋め込み層３に印加される電界分
布は、ｎ型ＩｎＧａＡｓＰ電流阻止層４１の幅程度にし
か広がらないため、極めて小さい素子寄生容量にするこ
とができる。 （実施例９）次に、本発明の第９の実施例を図１３を用
いて説明する。図１３は、本発明の第９の実施例に係わ
る光半導体装置の導波方向に垂直な断面図である。図１
３において、図７と同一の部分については、図７と同一
の符号を付してその説明を省略する。

【００４６】本実施例では、メサストライプ１２の領域
にのみ、ｎ型ＩｎＰ電流阻止層４０、ｐ型ＩｎＰクラッ
ド層４、およびｐ型ＩｎＧａＡｓコンタクト層５を設け
ており、メサストライプ１２の側面はポリイミド膜１６
により埋め込まれている。この結果、ボンディングパッ
ド（電極パッド）９の下は、ポリイミド膜１６、ＳｉＯ
₂ 膜６、および半絶縁性ＩｎＰ埋め込み層３が積層され
た構成になっており、単位面積当たりの電極パッド容量
を低減した構造となっている。また、メサストライプ１
２の側面は（１１１）結晶面で規定される比較的緩やか
な傾斜面であるため、ポリイミド膜１６により素子表面
を平坦化する工程も容易に行なうことができる。 （実施例１０）次に、本発明の第１０の実施例を図１４
を用いて説明する。図１４は、本発明の第１０の実施例
に係わる光半導体装置の導波方向に垂直な断面図であ
る。図１４において、図７と同一の部分については、図
７と同一の符号を付してその説明を省略する。

【００４７】本実施例では、ボンディングパッド９の下
には、ｎ型ＩｎＰ電流阻止層４０を設けていない。ま
た、ｐ型ＩｎＰクラッド層４およびｐ型ＩｎＧａＡｓコ
ンタクト層５を選択成長させた後、ボンディングパッド
９下のｐ型ＩｎＧａＡｓコンタクト層５をエッチングに
より除去し、さらにプロトン打ち込みによりｐ型ＩｎＰ
クラッド層４を半絶縁化している。この結果、ボンディ
ングパッド９の下は、ＳｉＯ₂ 膜６、プロトン打ち込み
半絶縁性ＩｎＰ層４２、および半絶縁性ＩｎＰ埋め込み
層３が積層された構成になっており、単位面積当たりの
電極パッド容量を低減した構造となっている。 （実施例１１）光導波層上に半絶縁性ＩｎＰ層を有する
メサストライプを含む狭メサ形状の光半導体装置におい
て、素子寄生容量を低減するためには、メサストライプ
の幅を狭く形成する必要がある。しかしながら、この幅
を狭くすると、ｐ型ＩｎＧａＡｓコンタクト層上に形成
されるｐ型オーミック電極の面積が小さくなり、素子直
列抵抗が大きくなる。したがって、メサストライプ構造
の光半導体装置では、寄生容量および直列抵抗を同時に
低減することが困難である。

【００４８】また、メサストライプの形成工程において
は、光導波層の位置に合わせてマスクをパターニングす
るため、メサストライプの幅が狭くなるほど高いマスク
合わせ精度が要求されることになり、メサストライプの
幅を狭く制御することが難しく、製造コストの低コスト
化が困難である。

【００４９】さらに、メサストライプを加工した後の表
面は平坦性に欠けるので、その上に電極形成を行うこと
が困難になる。特に、メサストライプの側面に形成され
た配線は切断され易く、ｐ型オーミック電極とボンディ
ングパッドとの間を接続する段差配線も困難である。

【００５０】そこで、実施例１１，１２においては、寄
生容量および直列抵抗を同時に低減することが可能であ
り、電気信号により高速変調動作が可能である光半導体
装置、およびこのような光半導体装置を低コストで、し
かも電極形成を容易に行なうことができる光半導体装置
の製造方法を提供する。

【００５１】次に、本発明の第１１の実施例を図１５を
用いて説明する。図１５は、本発明の第１１の実施例に
係わる光半導体装置の導波方向に垂直な断面図である。
図１５において、図１と同一の部分については図１と同
一の符号を付してその説明を省略する。

【００５２】図１５に示す光半導体装置は、メサストラ
イプにおける光導波層２上にＩｎＰキャップ層５０が形
成されている。したがって、光導波層２およびＩｎＰキ
ャップ層５０の両側部にＦｅドープ半絶縁性ＩｎＰ層３
が埋め込まれている。

【００５３】また、ｐ型ＩｎＰクラッド層４には、庇部
４ａが設けられている。ｐ型ＩｎＰクラッド層４の庇部
４ａの下には、ＳｉＯ₂ 膜６が延出しており、メサスト
ライプ１２以外の領域のｐ型ＩｎＰクラッド層４の下に
は、ＩｎＧａＡｓＰスペーサ層５２が設けられている。

【００５４】次に、図１５に示す光半導体装置の製造工
程を図１６（Ａ）〜図１６（Ｅ）を用いて説明する。ま
ず、図１６（Ａ）に示すように、（１００）結晶面を主
面とするｎ型ＩｎＰ基板１上に光導波層２およびＩｎＰ
キャップ層５０を積層した後、幅４μｍのＳｉＯ₂ 膜５
１をストライプ状に形成する。このＳｉＯ₂ 膜５１をマ
スクとしてＩｎＰキャップ層５０、光導波層２、および
ｎ型ＩｎＰ基板１をエッチングして、幅１μｍ、高さ２
μｍのメサストライプ１１を形成する。

【００５５】次いで、図１６（Ｂ）に示すように、有機
金属気相成長法によりメサストライプ１１の両側部をＦ
ｅドープ半絶縁性ＩｎＰ層３で埋め込み、引き続きＳｉ
Ｏ₂膜５１の両側にＩｎＧａＡｓＰスペーサ層５２を選
択成長させる。次いで、図１６（Ｃ）に示すように、Ｓ
ｉＯ₂ マスク５１を除去した後、ＩｎＧａＡｓＰスペー
サ層５２上に幅１２μｍの開口部を有する一対のストラ
イプ状のＳｉＯ₂ 膜５３を形成する。

【００５６】次いで、図１６（Ｄ）に示すように、Ｓｉ
Ｏ₂ 膜５３を選択成長阻止マスクとして、有機金属気相
成長法によりｐ型ＩｎＰクラッド層４およびｐ型ＩｎＧ
ａＡｓコンタクト層５を選択成長させる。次いで、図１
６（Ｅ）に示すように、ＳｉＯ₂ 膜５３を除去し、Ｉｎ
ＧａＡｓＰスペーサ層５２をサイドエッチングする。さ
らに、電極形成工程を経て、図１５に示す構造を有する
光半導体装置が形成される。

【００５７】本実施例では、エッチングによりメサスト
ライプ１１を形成する際およびＩｎＧａＡｓＰスペーサ
層５２を選択成長させる際に、共通のマスクとしてＳｉ
Ｏ₂膜５１を用いている。したがって、ｐ型ＩｎＰクラ
ッド層４の底面の位置を自己整合的に決めることができ
る。さらに、ｐ型ＩｎＰクラッド層４の底面の幅は、Ｓ
ｉＯ₂ 膜５１の幅によって決まり、例えば４μｍと極め
て狭く形成されている。この結果、極めて小さい素子寄
生容量にすることができる。

【００５８】また、ｐ型ＩｎＰクラッド層４が庇部４ａ
を有する断面形状に形成されているので（断面略Τ字形
状を呈するので）、ｐ型ＩｎＰクラッド層４の底面の幅
が狭いにも拘らず、ｐ型ＩｎＰクラッド層４の上面の幅
を充分に広く形成することが可能である。したがって、
ｐ型ＩｎＧａＡｓコンタクト層５上に形成されるｐ型オ
ーミック電極７の幅は８μｍと広くなる。この結果、素
子寄生容量を低減すると同時に、充分に小さい素子直列
抵抗にすることができる。

【００５９】さらに、ｐ型ＩｎＰクラッド層４およびｐ
型ＩｎＧａＡｓコンタクト層５は、選択成長法によりあ
らかじめストライプ状に形成している。この場合、選択
成長法により形成されたｐ型ＩｎＰクラッド層４の側面
は、（１１１）結晶面により規定される比較的緩やかな
傾斜面となる。したがって、ｐ型ＩｎＰクラッド層４の
庇部４ａの下を誘電体膜により埋め込みさすれば、狭メ
サ１２の側面で配線が切断されることもなく、ｐ型オー
ミック電極７とボンディングパッド９との間を接続する
段差配線も容易に形成することができる。

【００６０】本実施例では、スピンオングラスを用いて
ｐ型ＩｎＰクラッド層４の庇部４ａ下をＳｉＯ₂ 膜６に
より埋め込んでいる。ＳｉＯ₂ 膜６は、膜厚を厚くし過
ぎるとクラックが入るという問題点があるが、ｐ型Ｉｎ
Ｐクラッド層４の庇部４ａ下の空隙の厚さは例えば０．
５μｍであり、ＳｉＯ₂ 膜６が割れることはない。ま
た、この空隙の厚さはＩｎＧａＡｓＰスペーサ層５２の
厚さによって決まり、その制御性にも優れている。さら
に、この場合、誘電体膜を厚くする必要がないので、ポ
リイミド膜等の高分子材料を用いる必要もなく、素子の
信頼性も高い。（実施例１２）次に、本発明の第１２の
実施例を図１７を用いて説明する。図１７は、本発明の
第１２の実施例に係わる光半導体装置の導波方向に垂直
な断面図である。図１７において、図１５と同一の部分
については、図１５と同一の符号を付してその説明を省
略する。

【００６１】本実施例では、１本のストライプ状の開口
部のみを有する選択成長阻止マスクを用いることによ
り、狭メサ１２の領域にのみｐ型ＩｎＰクラッド層４、
ｐ型ＩｎＧａＡｓコンタクト層５を選択成長させてい
る。狭メサ１２の側面は、ＳｉＯ₂ 膜６で覆われた後、
ポリイミド膜５４により埋め込まれており、ボンディン
グパッド９の単位面積当りの容量を低減した構造となっ
ている。この場合、ｐ型ＩｎＰクラッド層４およびｐ型
ＩｎＧａＡｓコンタクト層５の側面は（１１１）面で規
定される比較的緩やかな傾斜面となっているので、ポリ
イミド膜５４により素子表面を平坦化する工程も容易に
行なうことができる。また、この構造においても、断面
略Ｔ字形状であるストライプ状のｐ型ＩｎＰクラッド層
４により、素子寄生容量を低減すると同時に、充分に小
さい素子直列抵抗にすることができる。

【００６２】本実施例によれば、極めて高精度の狭メサ
構造を容易に形成することが可能であり、電気信号によ
り高速変調可能な光半導体装置を低コストで実現するこ
とができる。

【００６３】なお、本発明は上述した実施例に限定され
るものではない。本実施例においては、ＩｎＧａＡｓＰ
系の半導体装置について説明しているが、ＡｌＧａＩｎ
Ｐ系、ＩｎＧａＡｓＳｂ系、ＺｎＣｄＳＳｅ系等の他の
材料系について本発明を適用することができる。また、
本実施例では、クラッド層上にコンタクト層を積層した
構造について説明しているが、クラッド層と電極金属と
の間で充分に低い接触抵抗を得ることができる場合に
は、コンタクト層を積層しなくてもよい。さらに、本実
施例においては、単体の半導体変調器、単体の半導体レ
ーザ、および光変調器と半導体レーザの集積化光源につ
いて説明したが、他に光導波路、光増幅器等を集積化し
た素子構造においても、本発明は有効である。

【００６４】さらに、半導体埋め込み層の導電型も半絶
縁性半導体層に限るものではなく、他にｐ型半導体層、
ｎ型半導体層、あるいはこれらを積層した構造を用いて
もよい。また、光導波層（活性層）にはバルク材料を用
いても多重量子井戸構造を用いてもよい。さらに、半導
体埋め込み層はＩｎＰ層に限るものではなく、例えば、
ＩｎＧａＡｓＰ層や、ＩｎＰ層とＩｎＧａＡｓＰ層を積
層した半導体層を用いてもよい。また、半導体埋め込み
層の導電型や不純物濃度についても、様々な半導体層を
用いることができる。さらには、半導体基板は（１０
０）結晶面からのオフ基板を用いてもよく、導電型もｎ
型基板に限るものではない。その他、本発明の主旨を逸
脱しない範囲で、種々変形して実施することができる。

【００６５】

【発明の効果】以上詳述したように、本発明によれば、
（１１１）結晶面を側面とする断面略台形状であるスト
ライプ状のクラッド層を任意の位置に形成することがで
きるので、メサ幅の制御性に優れ、かつ電極形成工程も
容易に可能な狭メサ構造を得ることができる。この結
果、困難な作製工程を伴うことなく、電気信号により高
速変調可能な光半導体装置を実現することができる。

【００６６】また、光導波層の両側面を電流ブロック層
により埋め込んであるため、光半導体装置が光変調器と
して用いられる場合には、光導波層に均一に電界を印加
することが可能となり、高い消光比を得ることができ
る。また、光半導体装置が半導体レーザとして用いられ
る場合には、リーク電流を充分に低減することが可能で
あり、低閾値動作・高出力動作を得ることができる。

【図面の簡単な説明】

【図１】本発明の光半導体装置の第１の実施例の導波方
向に垂直な断面図。

【図２】（Ａ）〜（Ｄ）は図１に示す光半導体装置の製
造工程における導波方向に垂直な断面図。

【図３】本発明の光半導体装置の第２の実施例の導波方
向に垂直な断面図。

【図４】本発明の光半導体装置の第３の実施例の導波方
向に垂直な断面図。

【図５】本発明の第４の実施例に係る光半導体装置を示
す斜視図。

【図６】本発明の第４の実施例に係る光半導体装置の製
造方法に使用する選択成長阻止マスクの一例を示す斜視
図。

【図７】本発明の光半導体装置の第５の実施例の導波方
向に垂直な断面図。

【図８】（Ａ）〜（Ｅ）は図７に示す光半導体装置の製
造工程における導波方向に垂直な断面図。

【図９】（Ａ）〜（Ｅ）は本発明の第６の実施例に係る
光半導体装置の製造工程における導波方向に垂直な断面
図。

【図１０】（Ａ）〜（Ｃ）は本発明の第６の実施例に係
る光半導体装置の製造工程における導波方向に垂直な断
面図。

【図１１】（Ａ）〜（Ｆ）は本発明の第７の実施例に係
る光半導体装置の製造工程における導波方向に垂直な断
面図。

【図１２】本発明の光半導体装置の第８の実施例の導波
方向に垂直な断面図。

【図１３】本発明の光半導体装置の第９の実施例の導波
方向に垂直な断面図。

【図１４】本発明の光半導体装置の第１０の実施例の導
波方向に垂直な断面図。

【図１５】本発明の光半導体装置の第１１の実施例の導
波方向に垂直な断面図。

【図１６】（Ａ）〜（Ｅ）は図１５に示す光半導体装置
の製造工程における導波方向に垂直な断面図。

【図１７】本発明の光半導体装置の第１２の実施例の導
波方向に垂直な断面図。

【図１８】従来の半導体埋め込み構造の半導体装置の導
波方向に垂直な断面図。

【図１９】従来の半導体埋め込み構造の半導体装置の導
波方向に垂直な断面図。

【符号の説明】

１…ｎ型ＩｎＰ基板、２，３４…光導波層、３…Ｆｅド
ープ半絶縁性ＩｎＰ埋め込み層、４…ｐ型ＩｎＰクラッ
ド層、４ａ…庇部、５…ｐ型ＩｎＧａＡｓコンタクト
層、６，５３…ＳｉＯ₂ 膜、７…ｐ型オーミック電極、
８…配線、９…ボンディングパッド、１０…ｎ型オーミ
ック電極、１１，１２…メサストライプ、１３…分離
溝、１４，１５，５１…ＳｉＯ₂ マスク、１６，５４…
ポリイミド膜、２０…アンドープＩｎＰ層、２１，２１
₁ ，２１₂ …ｎ型ＩｎＰ埋め込み層、２２…ｐ型ＩｎＰ
埋め込み層、２３，２４，２５…ｐｎ接合、３１…光変
調器領域、３２…レーザ領域、３３…電極分離領域、３
５…回折格子、３６…無反射コーティング膜、３７…高
反射コーティング膜、４０…ｎ型ＩｎＰ電流阻止層、４
１…ｎ型ＩｎＧａＡｓＰ電流阻止層、４２…プロトン打
ち込み半絶縁性ＩｎＰ層、５０…ＩｎＰキャップ層、５
２…ＩｎＧａＡｓＰスペーサ層。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−160506（ＪＰ，Ａ) 特開 平６−232492（ＪＰ，Ａ) 特開 平１−146390（ＪＰ，Ａ) 特開 平１−321674（ＪＰ，Ａ) 特開 平２−192784（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01S 5/00 - 5/50 G02F 1/025

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも光導波層が形成されたメサスト
   ライプを有し、（１００）結晶面を主面とする半導体基
   板と、 前記メサストライプの両側面に形成された半絶縁性を有
   する半導体埋め込み層と、 メサストライプ領域および前記半導体埋め込み層上に形
   成され、（１１１）結晶面を側面とする断面略台形状で
   あるストライプ状のクラッド層と、 前記半導体埋め込み層と前記クラッド層との間に設けら
   れたストライプ状の電流阻止層と、 を具備することを特徴とする光半導体装置。
2. 【請求項２】少なくとも光導波層が形成されたメサスト
   ライプを有し、（１００）結晶面を主面とする半導体基
   板と、 前記メサストライプの両側面に形成された半導体埋め込
   み層と、 メサストライプ領域および前記半導体埋め込み層上に形
   成され、（１１１）結晶面を側面とし、断面略台形状を
   有し、少なくとも前記メサストライプと接触する面より
   も広いフランジ部を有するストライプ状のクラッド層
   と、前記半導体埋め込み層と前記ストライプ状のクラッド層
   との間に設けられた電流阻止層とを具備し、 前記電流阻止層が絶縁物である ことを特徴とする光半導
   体装置。
3. 【請求項３】前記半導体埋め込み層上に形成され、前記
   メサストライプ上に形成された前記ストライプ状のクラ
   ッド層と略同じ高さであり、前記ストライプ状のクラッ
   ド層と分離されたクラッド層をさらに具備してなること
   を特徴とする請求項１又は２に記載の光半導体装置。
4. 【請求項４】前記半導体埋め込み層には、Ｆｅがドープ
   されていることを特徴とする請求項１に記載の光半導体
   装置。
5. 【請求項５】少なくとも光導波層が形成されたメサスト
   ライプを（１００）結晶面を主面とする半導体基板に形
   成する工程と、 前記メサストライプの両側面上に半絶縁性の半導体埋め
   込み層、及び電流阻止層を形成する工程と、 前記電流阻止層上に、前記メサストライプの領域を含む
   ストライプ状の開口部を有する成長阻止マスクを形成す
   る工程と、 前記成長阻止マスクを用いて選択成長させることによ
   り、前記メサストライプの領域および前記電流阻止層上
   に（１１１）結晶面を側面とする断面略台形状であるク
   ラッド層を形成する工程と、 を具備することを特徴とする光半導体装置の製造方法。
6. 【請求項６】少なくとも光導波層が形成されたメサスト
   ライプを（１００）結晶面を主面とする半導体基板に形
   成する工程と、 前記メサストライプの両側面上に半導体埋め込み層を形
   成する工程と、前記メサストライプ両側面側の半導体埋め込み層上にス
   ペーサ層を形成する工程と、 前記スペーサ層上に、前記メサストライプの領域を含む
   ストライプ状の開口部を有する成長阻止マスクを形成す
   る工程と、 前記成長阻止マスクを用いて選択成長させることによ
   り、前記メサストライプの領域および前記スペーサ層上
   に（１１１）結晶面を側面とする断面略台形状であるク
   ラッド層を形成する工程と、前記半導体埋め込み層と前記クラッド層との間に形成さ
   れたスペーサ層を除去する工程と を具備することを特徴
   とする光半導体装置の製造方法。