JP3162424B2 - 導波型光検出器及びその作製方法 - Google Patents
導波型光検出器及びその作製方法Info
- Publication number
- JP3162424B2 JP3162424B2 JP15102291A JP15102291A JP3162424B2 JP 3162424 B2 JP3162424 B2 JP 3162424B2 JP 15102291 A JP15102291 A JP 15102291A JP 15102291 A JP15102291 A JP 15102291A JP 3162424 B2 JP3162424 B2 JP 3162424B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- waveguide
- cladding layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 230000003287 optical effect Effects 0.000 claims description 22
- 238000005253 cladding Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000010521 absorption reaction Methods 0.000 claims description 7
- 230000031700 light absorption Effects 0.000 claims description 7
- 238000009826 distribution Methods 0.000 claims description 3
- 230000005672 electromagnetic field Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 230000001902 propagating effect Effects 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 18
- 238000000034 method Methods 0.000 description 12
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910017401 Au—Ge Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4206—Optical features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/1121—Devices with Schottky gate
- H01L31/1123—Devices with Schottky gate the device being a photo MESFET
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光集積回路などに用い
る為の導波型光検出器及びその作製方法に関する。
る為の導波型光検出器及びその作製方法に関する。
【０００２】
【従来の技術】従来、導波路と受光器を組み合わせたデ
バイスとしては、例えば、米国特許第４，３６０，２４
６号明細書に開示されているデバイスがある。ここで
は、図６に示す如く、基板６１は半絶縁性ＧａＡｓで形
成され、第１クラッド層６２はノンドープ（φ−）Ａｌ
yＧａ1-yＡｓ（厚さ０．５μｍ〜１μｍ）で形成され、
導波路層６３はφ−ＡｌxＧａ1-xＡｓ（厚さ２μｍ〜５
μｍ）と厚く設けられ、更に光吸収層６４としてｎ−Ｇ
ａＡｓが厚さ０．１μｍ〜１μｍで積層されている。こ
こで、第１クラッド層６２の屈折率を光導波路層６３の
屈折率より小さくする為に、ｘとｙの関係はｘ＜ｙであ
る。
バイスとしては、例えば、米国特許第４，３６０，２４
６号明細書に開示されているデバイスがある。ここで
は、図６に示す如く、基板６１は半絶縁性ＧａＡｓで形
成され、第１クラッド層６２はノンドープ（φ−）Ａｌ
yＧａ1-yＡｓ（厚さ０．５μｍ〜１μｍ）で形成され、
導波路層６３はφ−ＡｌxＧａ1-xＡｓ（厚さ２μｍ〜５
μｍ）と厚く設けられ、更に光吸収層６４としてｎ−Ｇ
ａＡｓが厚さ０．１μｍ〜１μｍで積層されている。こ
こで、第１クラッド層６２の屈折率を光導波路層６３の
屈折率より小さくする為に、ｘとｙの関係はｘ＜ｙであ
る。
【０００３】光吸収層６４は、ＧａＡｓとＡｌＧａＡｓ
の選択エッチングを用いてｎ−ＧａＡｓ６４を島状に形
成し、φ−ＡｌxＧａ1-xＡｓ６３の表面を露出させて形
成される。更に、３次元導波路７０を形成する為に、空
気よりも屈折率の大きい誘電体６５（例えば、二酸化シ
リコン）をストライプ状に設けて導波路７０と導波路以
外の部分の等価屈折率を変え、導波路層６３における横
方向の光閉じ込めを行なっている。
の選択エッチングを用いてｎ−ＧａＡｓ６４を島状に形
成し、φ−ＡｌxＧａ1-xＡｓ６３の表面を露出させて形
成される。更に、３次元導波路７０を形成する為に、空
気よりも屈折率の大きい誘電体６５（例えば、二酸化シ
リコン）をストライプ状に設けて導波路７０と導波路以
外の部分の等価屈折率を変え、導波路層６３における横
方向の光閉じ込めを行なっている。
【０００４】動作としては、信号光７４は端面７２側に
おいて入力され、導波路層６３を伝搬していく。伝搬し
た光は上下のクラッド層であるφ−ＡｌyＧａ1-yＡｓ６
２と誘電体６５により閉じ込められ、Ａ−Ａ′点におい
て導波路層６３よりも屈折率の大きいｎ−ＧａＡｓ６４
に達し、導波路から光がｎ−ＧａＡｓ層６４に漏れ出
す。この漏れ光はｎ−ＧａＡｓ層６４で吸収され電子・
正孔を生成する。この従来例では、受光器の構造がＦＥ
Ｔ構造となっており、前記のキャリアのうち電子は吸収
層６４上部に設けた１組のオーミック電極６６、６７に
より取り出され、光の検出が行なわれ、正孔はショット
キー電極であるゲート電極６８より取り出される構造に
なっている。ゲート電極６８は光吸収層６４に空乏層を
形成し暗電流の制御とドレイン電流の制御とを行なう。
おいて入力され、導波路層６３を伝搬していく。伝搬し
た光は上下のクラッド層であるφ−ＡｌyＧａ1-yＡｓ６
２と誘電体６５により閉じ込められ、Ａ−Ａ′点におい
て導波路層６３よりも屈折率の大きいｎ−ＧａＡｓ６４
に達し、導波路から光がｎ−ＧａＡｓ層６４に漏れ出
す。この漏れ光はｎ−ＧａＡｓ層６４で吸収され電子・
正孔を生成する。この従来例では、受光器の構造がＦＥ
Ｔ構造となっており、前記のキャリアのうち電子は吸収
層６４上部に設けた１組のオーミック電極６６、６７に
より取り出され、光の検出が行なわれ、正孔はショット
キー電極であるゲート電極６８より取り出される構造に
なっている。ゲート電極６８は光吸収層６４に空乏層を
形成し暗電流の制御とドレイン電流の制御とを行なう。
【０００５】
【発明が解決しようとする課題】しかし、上記従来例で
は、入力信号光７４はＡｌxＧａ1-xＡｓを導波する波長
である為に、導波光のエネルギーＥs が次の範囲になけ
ればならない。 １．４２＜Ｅs ＜１．４２＋１．２４７×ｘ （ｅＶ） ここで、上記従来例に記載されたｘを代入して計算を
し、Ｅｓを波長に換算するとほぼ０．６４μｍ〜０．８
７μｍである。この波長範囲をもとに導波路のモード計
算を行なうと、この導波路はマルチモードとなる。導波
路がマルチモードである場合、伝搬する光は高次モード
になり速度が遅くなる。この為に、受光器から出力され
る電気信号と入力信号を比較すると出力信号の立ち下が
りが悪い波形となり、更にＳ／Ｎ比が高く取れないとい
う欠点があった。
は、入力信号光７４はＡｌxＧａ1-xＡｓを導波する波長
である為に、導波光のエネルギーＥs が次の範囲になけ
ればならない。 １．４２＜Ｅs ＜１．４２＋１．２４７×ｘ （ｅＶ） ここで、上記従来例に記載されたｘを代入して計算を
し、Ｅｓを波長に換算するとほぼ０．６４μｍ〜０．８
７μｍである。この波長範囲をもとに導波路のモード計
算を行なうと、この導波路はマルチモードとなる。導波
路がマルチモードである場合、伝搬する光は高次モード
になり速度が遅くなる。この為に、受光器から出力され
る電気信号と入力信号を比較すると出力信号の立ち下が
りが悪い波形となり、更にＳ／Ｎ比が高く取れないとい
う欠点があった。
【０００６】また、成膜時に厚膜混晶を成膜方向に均一
に製作することは困難であるし、３次元導波路７０とし
ての横方向の閉じ込めは誘電体６５と空気の屈折率の差
を用いるのみなので弱くなっていると言う欠点があっ
た。更に、導波路として混晶導波路を用いているので吸
収端がだらだらしており、入力信号の波長を吸収端より
相当短くしなければならないと言う欠点もあった。
に製作することは困難であるし、３次元導波路７０とし
ての横方向の閉じ込めは誘電体６５と空気の屈折率の差
を用いるのみなので弱くなっていると言う欠点があっ
た。更に、導波路として混晶導波路を用いているので吸
収端がだらだらしており、入力信号の波長を吸収端より
相当短くしなければならないと言う欠点もあった。
【０００７】また、受光部下でも導波光を広げずに３次
元的に伝搬させる為に、導波路中か若しくはそれよりも
若干広くしか吸収層を形成できず、デバイス作製時に微
細プロセスをしなければならないと言う欠点もあった。
元的に伝搬させる為に、導波路中か若しくはそれよりも
若干広くしか吸収層を形成できず、デバイス作製時に微
細プロセスをしなければならないと言う欠点もあった。
【０００８】従って、本発明の目的は、上記課題に鑑
み、光が効率よく受光検出器に吸収され検出器から出力
される電気信号の立ち上がり、立ち下がりを改善し、且
つＳ／Ｎ比も高くとれる様にした導波型光検出器及びそ
の作製方法を提供することにある。
み、光が効率よく受光検出器に吸収され検出器から出力
される電気信号の立ち上がり、立ち下がりを改善し、且
つＳ／Ｎ比も高くとれる様にした導波型光検出器及びそ
の作製方法を提供することにある。
【０００９】
【課題を解決する為の手段】本発明の導波型光検出器
は、ストライプ状の溝を有する半導体基板上に、第１の
クラッド層、光導波路、第２のクラッド層が順次積層さ
れ、前記第２のクラッド層上の一部に島状の光吸収層が
形成され、前記光吸収層上にＦＥＴ構造を構成するソー
ス電極、ゲート電極及びドレイン電極が形成されて成る
光検出器であって、ストライプ状の溝に沿って光導波路
を伝搬する光を光吸収層で吸収して検出することを特徴
とする。ストライプ状の溝付き基板上に、光導波路及び
光吸収層を別に形成し、このストライプ状の溝に沿って
光が閉じ込められるように構成された特徴によって、本
発明は、光が効率良く光検出器に吸収され、光検出器か
ら出力される電気信号の立ち上がり、立ち下がりを改善
し、且つＳ／Ｎ比が高くとれるという顕著な作用効果を
奏するものです。より具体的には、前記第２クラッド層
の膜厚は光吸収層の部分で導波光の電磁界分布の裾がか
かる程度の厚みであったりする。
は、ストライプ状の溝を有する半導体基板上に、第１の
クラッド層、光導波路、第２のクラッド層が順次積層さ
れ、前記第２のクラッド層上の一部に島状の光吸収層が
形成され、前記光吸収層上にＦＥＴ構造を構成するソー
ス電極、ゲート電極及びドレイン電極が形成されて成る
光検出器であって、ストライプ状の溝に沿って光導波路
を伝搬する光を光吸収層で吸収して検出することを特徴
とする。ストライプ状の溝付き基板上に、光導波路及び
光吸収層を別に形成し、このストライプ状の溝に沿って
光が閉じ込められるように構成された特徴によって、本
発明は、光が効率良く光検出器に吸収され、光検出器か
ら出力される電気信号の立ち上がり、立ち下がりを改善
し、且つＳ／Ｎ比が高くとれるという顕著な作用効果を
奏するものです。より具体的には、前記第２クラッド層
の膜厚は光吸収層の部分で導波光の電磁界分布の裾がか
かる程度の厚みであったりする。
【００１０】本発明の導波型光検出器の作製方法は、半
導体基板上にストライプ状の溝を設ける工程と、溝が形
成された半導体基板上に、第１のクラッド層、光導波
路、第２のクラッド層を順次積層する工程と、前記第２
のクラッド層上の一部に島状の光吸収層を形成する工程
と、前記光吸収層上にＦＥＴ構造を構成するソース電
極、ゲート電極及びドレイン電極を形成する工程とから
成ることを特徴とする。この方法により、ストライプ状
の溝付き基板上に、光導波路及び光吸収層を別に形成
し、このストライプ状の溝に沿って光が閉じ込められる
ような構成が作製できる。
導体基板上にストライプ状の溝を設ける工程と、溝が形
成された半導体基板上に、第１のクラッド層、光導波
路、第２のクラッド層を順次積層する工程と、前記第２
のクラッド層上の一部に島状の光吸収層を形成する工程
と、前記光吸収層上にＦＥＴ構造を構成するソース電
極、ゲート電極及びドレイン電極を形成する工程とから
成ることを特徴とする。この方法により、ストライプ状
の溝付き基板上に、光導波路及び光吸収層を別に形成
し、このストライプ状の溝に沿って光が閉じ込められる
ような構成が作製できる。
【００１１】より具体的には、前記第２クラッド層の膜
厚は、光吸収層の部分で導波光の電磁界分布の裾が光吸
収層にかかる程度の厚みであったり、前記光導波路が第
１の半導体材料と第２の半導体材料を含む材料系で構成
されている超格子構造であったり、前記光吸収層は、そ
のバンドギャップが入力光のエネルギーよりも小さく、
移動度が高い材料から成ったり、前記光吸収層には、吸
収キャリア検出の為にキャリアの取り出し電極が設けて
あったり、導波型光検出器の構成がＦＥＴ型光検出器で
あったりする。
厚は、光吸収層の部分で導波光の電磁界分布の裾が光吸
収層にかかる程度の厚みであったり、前記光導波路が第
１の半導体材料と第２の半導体材料を含む材料系で構成
されている超格子構造であったり、前記光吸収層は、そ
のバンドギャップが入力光のエネルギーよりも小さく、
移動度が高い材料から成ったり、前記光吸収層には、吸
収キャリア検出の為にキャリアの取り出し電極が設けて
あったり、導波型光検出器の構成がＦＥＴ型光検出器で
あったりする。
【００１２】本発明では、成長基板に溝を形成し、その
溝幅と深さを制御することとダブルヘテロ構造を併用す
ることで、成長直後にシングルモード化したインナース
トライプの３次元導波路が形成され、受光部下でも３次
元導波路が形成されていることから、光信号が効率良く
受光部に吸収され受光部から出力される電気信号の立ち
上がり、立ち下がりを改善し、且つＳ／Ｎ比も高くとれ
る様にしたものである。
溝幅と深さを制御することとダブルヘテロ構造を併用す
ることで、成長直後にシングルモード化したインナース
トライプの３次元導波路が形成され、受光部下でも３次
元導波路が形成されていることから、光信号が効率良く
受光部に吸収され受光部から出力される電気信号の立ち
上がり、立ち下がりを改善し、且つＳ／Ｎ比も高くとれ
る様にしたものである。
【００１３】
【実施例】第１実施例 以下、本発明の第１実施例を図１乃至図３で説明する。
ＧａＡｓの半絶縁性基板１上にネガレジスト（例えば、
ＲＤ２０００Ｎ：日立化成製）をスピンコートし、Ｄｅ
ｅｐ ＵＶ光源のアライナーを用いて幅２μｍ、ピッチ
５００μｍのストライプを形成する。図２（ａ）の如く
ストライプ形成後、ＧａＡｓ１を図２（ｂ）に示す様に
エッチングする。エッチング方法としては、ウエットエ
ッチングを用いた。エッチャントはＮＨ4ＯＨ：Ｈ
2Ｏ2：Ｈ2Ｏ＝３：１：１００で、ノンドープＧａＡｓ
に対するエッチングレートはおおよそ１００Å／ｍｉｎ
である。
ＧａＡｓの半絶縁性基板１上にネガレジスト（例えば、
ＲＤ２０００Ｎ：日立化成製）をスピンコートし、Ｄｅ
ｅｐ ＵＶ光源のアライナーを用いて幅２μｍ、ピッチ
５００μｍのストライプを形成する。図２（ａ）の如く
ストライプ形成後、ＧａＡｓ１を図２（ｂ）に示す様に
エッチングする。エッチング方法としては、ウエットエ
ッチングを用いた。エッチャントはＮＨ4ＯＨ：Ｈ
2Ｏ2：Ｈ2Ｏ＝３：１：１００で、ノンドープＧａＡｓ
に対するエッチングレートはおおよそ１００Å／ｍｉｎ
である。
【００１４】この様に、基板１に溝２を形成した後、Ｍ
Ｏ−ＣＶＤ装置を用いて膜成長を行なう。ＧａＡｓの半
絶縁性基板１上に、先ず、第１クラッド層としてφ−Ａ
ｌＧａＡｓ層３を厚さ１．０μｍ積層し、次に導波路層
４としてφ−ＡｌＧａＡｓ３０Åとφ−ＧａＡｓ６０Å
のＭＱＷ層を０．３９μｍ積層し、第２クラッド層とし
てφ−ＡｌＧａＡｓ層５を厚さ０．３μｍ積層する。更
に、その上に能動層６として、Ｓｉを１．０×１０17ｃ
ｍ-3ドーピングしたｎ−ＧａＡｓ層を０．２μｍ積層す
る。
Ｏ−ＣＶＤ装置を用いて膜成長を行なう。ＧａＡｓの半
絶縁性基板１上に、先ず、第１クラッド層としてφ−Ａ
ｌＧａＡｓ層３を厚さ１．０μｍ積層し、次に導波路層
４としてφ−ＡｌＧａＡｓ３０Åとφ−ＧａＡｓ６０Å
のＭＱＷ層を０．３９μｍ積層し、第２クラッド層とし
てφ−ＡｌＧａＡｓ層５を厚さ０．３μｍ積層する。更
に、その上に能動層６として、Ｓｉを１．０×１０17ｃ
ｍ-3ドーピングしたｎ−ＧａＡｓ層を０．２μｍ積層す
る。
【００１５】本実施例では受光器としてＦＥＴ型光検出
器を設けている。ＦＥＴの構成としては、オーミック電
極であるソース電極１１とドレイン電極１３にＡｕ−Ｇ
ｅ／Ｎｉ／Ａｕを用い、ゲート電極１２はＡｌを蒸着し
て形成している。デバイス寸法としては、ゲート長さ１
μｍ、ゲート幅１００μｍ、ソース・ゲート間隔１μ
ｍ、ゲート・ドレイン間隔２μｍである。第２クラッド
層５とゲート電極１２との間にはＳｉＯ2絶縁層７が設
けられている。図１では、括弧の部分のＳｉＯ2絶縁層
７が省いて描かれている。
器を設けている。ＦＥＴの構成としては、オーミック電
極であるソース電極１１とドレイン電極１３にＡｕ−Ｇ
ｅ／Ｎｉ／Ａｕを用い、ゲート電極１２はＡｌを蒸着し
て形成している。デバイス寸法としては、ゲート長さ１
μｍ、ゲート幅１００μｍ、ソース・ゲート間隔１μ
ｍ、ゲート・ドレイン間隔２μｍである。第２クラッド
層５とゲート電極１２との間にはＳｉＯ2絶縁層７が設
けられている。図１では、括弧の部分のＳｉＯ2絶縁層
７が省いて描かれている。
【００１６】本実施例の結晶成長方法としては、有機金
属ＣＶＤ法（ＭＯ−ＣＶＤ）の他に、分子線エピタキシ
ー法（ＭＢＥ）、液相エピタキシャル法（ＬＰＥ）等が
ある。
属ＣＶＤ法（ＭＯ−ＣＶＤ）の他に、分子線エピタキシ
ー法（ＭＢＥ）、液相エピタキシャル法（ＬＰＥ）等が
ある。
【００１７】この様にして作製されたウェハーのデバイ
スプロセスを次に説明する。 （１）第２クラッド層５上に能動層を積層後、フォトリ
ソグラフィにより能動層６のｎ−ＧａＡｓを選択的にエ
ッチングする。選択エッチング方法は、ウェットエッチ
ングの場合、エッチャントとして過酸化水素（２００ｃ
ｃ）とアンモニア水（１ｃｃ）でエッチングし、ドライ
エッチングの場合はＣＣｌ2Ｆ2を用いたＲＩＥ（反応性
イオンエッチング）によりＧａＡｓのみを選択的にエッ
チングする。 （２）レジストマスクを剥離し表面を保護する為にスパ
ッタ蒸着装置により酸化シリコン７を蒸着する。 （３）フォトリソグラフィにより能動層６以外の部分を
レジストで覆いバッファフッ酸（ＢＨＦ）により能動層
６部の表面の酸化シリコンをエッチングする。 （４）ソース・ドレイン電極パターニングを行なう。 （５）Ａｕ−Ｇｅ／Ｎｉ／Ａｕを連続蒸着する。 （６）Ａｚリムーバー（ｒｅｍｏｖｅｒ）でレジストを
剥離し電極部以外のＡｕ−Ｇｅ／Ｎｉ／Ａｕをリフトオ
フする。 （７）ソース・ドレイン電極のオーミックコンタクトを
取るためにアロイ化を行なう。 （８）各電極にワイヤーボンディングする為の引き出し
電極をパターニングする（不図示）。 （９）Ｃｒ／Ａｕを連続蒸着する。 （１０）リムーバーでレジストを剥離し引き出し電極部
以外のＣｒ／Ａｕをリフトオフする。 （１１）ゲート電極パターニングを行なう。 （１２）ゲート材料としてＡｌを抵抗加熱蒸着する。 （１３）リムーバーでレジストを剥離しゲート電極部以
外のＡｌをリフトオフする。 （１４）表面保護膜を蒸着する（不図示）。 （１５）フォトリソによりワイヤーボンディングパッド
の部分を除去する（不図示）。 （１６）半絶縁性基板１をメカニカルにラッピングしデ
バイス全体の厚みを１００μｍから１５０μｍとする。 （１７）基板１の裏面にＡｕ−Ｇｅ／Ａｕを連続蒸着す
る。 （１８）基板１と裏面電極（不図示）との密着性を良く
する為にアロイ化を行なう。 （１９）実装用基板に実装して外部とのコンタクトを取
る。
スプロセスを次に説明する。 （１）第２クラッド層５上に能動層を積層後、フォトリ
ソグラフィにより能動層６のｎ−ＧａＡｓを選択的にエ
ッチングする。選択エッチング方法は、ウェットエッチ
ングの場合、エッチャントとして過酸化水素（２００ｃ
ｃ）とアンモニア水（１ｃｃ）でエッチングし、ドライ
エッチングの場合はＣＣｌ2Ｆ2を用いたＲＩＥ（反応性
イオンエッチング）によりＧａＡｓのみを選択的にエッ
チングする。 （２）レジストマスクを剥離し表面を保護する為にスパ
ッタ蒸着装置により酸化シリコン７を蒸着する。 （３）フォトリソグラフィにより能動層６以外の部分を
レジストで覆いバッファフッ酸（ＢＨＦ）により能動層
６部の表面の酸化シリコンをエッチングする。 （４）ソース・ドレイン電極パターニングを行なう。 （５）Ａｕ−Ｇｅ／Ｎｉ／Ａｕを連続蒸着する。 （６）Ａｚリムーバー（ｒｅｍｏｖｅｒ）でレジストを
剥離し電極部以外のＡｕ−Ｇｅ／Ｎｉ／Ａｕをリフトオ
フする。 （７）ソース・ドレイン電極のオーミックコンタクトを
取るためにアロイ化を行なう。 （８）各電極にワイヤーボンディングする為の引き出し
電極をパターニングする（不図示）。 （９）Ｃｒ／Ａｕを連続蒸着する。 （１０）リムーバーでレジストを剥離し引き出し電極部
以外のＣｒ／Ａｕをリフトオフする。 （１１）ゲート電極パターニングを行なう。 （１２）ゲート材料としてＡｌを抵抗加熱蒸着する。 （１３）リムーバーでレジストを剥離しゲート電極部以
外のＡｌをリフトオフする。 （１４）表面保護膜を蒸着する（不図示）。 （１５）フォトリソによりワイヤーボンディングパッド
の部分を除去する（不図示）。 （１６）半絶縁性基板１をメカニカルにラッピングしデ
バイス全体の厚みを１００μｍから１５０μｍとする。 （１７）基板１の裏面にＡｕ−Ｇｅ／Ａｕを連続蒸着す
る。 （１８）基板１と裏面電極（不図示）との密着性を良く
する為にアロイ化を行なう。 （１９）実装用基板に実装して外部とのコンタクトを取
る。
【００１８】以上の様に作製したデバイスの動作につい
て説明する。図３の如く、ドレイン電極１３にソース電
極１１に対して正の電界Ｖdsを印加し、ゲート電極１２
にソース電極１１に対して負の電界Ｖgを印加する。ゲ
ート電極１２はショットキー電極であるので逆バイアス
を印加することにより空乏層２０が能動層６内に伸び
る。この空乏層幅はゲート電圧Ｖgにより変化し、それ
に従ってチャネル幅が変化する。この結果、ドレイン電
極１３とソース電極１１間に流れるドレイン電流Ｉdが
変化する。空乏層２０が第２クラッド層５まで達すると
チャネルは閉じられドレイン電流Ｉdは流れなくなる。
作製したＦＥＴのＶds−Ｉd特性からゲート電圧のピン
チオフ電圧を求めたところ大体−３Ｖであった。
て説明する。図３の如く、ドレイン電極１３にソース電
極１１に対して正の電界Ｖdsを印加し、ゲート電極１２
にソース電極１１に対して負の電界Ｖgを印加する。ゲ
ート電極１２はショットキー電極であるので逆バイアス
を印加することにより空乏層２０が能動層６内に伸び
る。この空乏層幅はゲート電圧Ｖgにより変化し、それ
に従ってチャネル幅が変化する。この結果、ドレイン電
極１３とソース電極１１間に流れるドレイン電流Ｉdが
変化する。空乏層２０が第２クラッド層５まで達すると
チャネルは閉じられドレイン電流Ｉdは流れなくなる。
作製したＦＥＴのＶds−Ｉd特性からゲート電圧のピン
チオフ電圧を求めたところ大体−３Ｖであった。
【００１９】更に、このデバイスを図４に示す光学系に
組み込み、信号光１１５としてλ＝８３０ｎｍ（バンド
ギャップＥg＝１．４９４ｅＶ）のレーザ光を該光学系
により導波路層４とカップリングさせ、信号光をデバイ
スに入力させた。
組み込み、信号光１１５としてλ＝８３０ｎｍ（バンド
ギャップＥg＝１．４９４ｅＶ）のレーザ光を該光学系
により導波路層４とカップリングさせ、信号光をデバイ
スに入力させた。
【００２０】本実施例の如くＦＥＴを受光器として動作
させる場合、応答を良くする為にはゲート電圧はピンチ
オフ電圧の値に設定する必要がある。本実施例ではＶg
＝−３Ｖ、またドレイン電圧Ｖdsは通常１から５Ｖ位印
加するが、本実施例ではＶds＝１．５Ｖ印加した。この
時の暗電流はほぼ１０ｎＡ程度であった。
させる場合、応答を良くする為にはゲート電圧はピンチ
オフ電圧の値に設定する必要がある。本実施例ではＶg
＝−３Ｖ、またドレイン電圧Ｖdsは通常１から５Ｖ位印
加するが、本実施例ではＶds＝１．５Ｖ印加した。この
時の暗電流はほぼ１０ｎＡ程度であった。
【００２１】図１の端面１１６に入力した信号光１１５
はＭＱＷ導波路４を伝搬し受光部であるＦＥＴのソース
・ドレイン間に到達する。ＦＥＴ受光部に到達した信号
光１１５は、ＦＥＴの能動層であるｎ−ＧａＡｓ層６の
バンドギャップが〜１．４ｅＶであることからｎ−Ｇａ
Ａｓ層６に吸収されて電子と正孔を生成する。吸収によ
って生成された電子はゲート・ドレイン電極間の電界に
よりドレイン電極１３に達する。また、ゲート・ソース
間の電子は空乏層２０内を拡散しながらドレインに向か
う。ただし、この電流は非常に微小で実際に外部に取り
出しフォトカレントとして観察することは困難である。
はＭＱＷ導波路４を伝搬し受光部であるＦＥＴのソース
・ドレイン間に到達する。ＦＥＴ受光部に到達した信号
光１１５は、ＦＥＴの能動層であるｎ−ＧａＡｓ層６の
バンドギャップが〜１．４ｅＶであることからｎ−Ｇａ
Ａｓ層６に吸収されて電子と正孔を生成する。吸収によ
って生成された電子はゲート・ドレイン電極間の電界に
よりドレイン電極１３に達する。また、ゲート・ソース
間の電子は空乏層２０内を拡散しながらドレインに向か
う。ただし、この電流は非常に微小で実際に外部に取り
出しフォトカレントとして観察することは困難である。
【００２２】また、正孔は、電子と同様にゲート・ドレ
イン電界によりゲート１２近傍の空乏層２０に拡散によ
り移動する。空乏層２０内に入った正孔はドリフトして
ゲート電極１２に到達する。この結果、ゲート電極１２
にかかっているポテンシャル障壁が下がり空乏層２０が
収縮する。この空乏層が収縮している間のみＦＥＴの能
動層６にチャネルが存在してソース電極１１からドレイ
ン電極１３に電子が移動してドレイン電流が流れる。
イン電界によりゲート１２近傍の空乏層２０に拡散によ
り移動する。空乏層２０内に入った正孔はドリフトして
ゲート電極１２に到達する。この結果、ゲート電極１２
にかかっているポテンシャル障壁が下がり空乏層２０が
収縮する。この空乏層が収縮している間のみＦＥＴの能
動層６にチャネルが存在してソース電極１１からドレイ
ン電極１３に電子が移動してドレイン電流が流れる。
【００２３】このドレイン電流は前述のフォトカレント
とは異なりドレイン電圧とゲート電圧により決まる量で
あるから、信号振幅と暗電流振幅との比を考慮しなけれ
ばならない。
とは異なりドレイン電圧とゲート電圧により決まる量で
あるから、信号振幅と暗電流振幅との比を考慮しなけれ
ばならない。
【００２４】ゲートに達した正孔はゲート電極１２から
外部回路に吸い出され外部回路の取り付けられているコ
ンデンサーを介して再結合して消滅する。それと同時
に、ゲートにかかっているポテンシャル障壁が信号入力
以前の状態に戻り空乏層２０が伸びて能動層６のチャネ
ルが閉じドレイン電流が流れなくなる。
外部回路に吸い出され外部回路の取り付けられているコ
ンデンサーを介して再結合して消滅する。それと同時
に、ゲートにかかっているポテンシャル障壁が信号入力
以前の状態に戻り空乏層２０が伸びて能動層６のチャネ
ルが閉じドレイン電流が流れなくなる。
【００２５】本実施例において導波路はシングルモード
化している為に受光部から出力される電気信号の立ち上
がりが改善され、更に導波路をＭＱＷ構造としているの
で、かなり吸収端に近い波長の光信号でも伝搬させるこ
とが可能となった。
化している為に受光部から出力される電気信号の立ち上
がりが改善され、更に導波路をＭＱＷ構造としているの
で、かなり吸収端に近い波長の光信号でも伝搬させるこ
とが可能となった。
【００２６】第２実施例 図５は第２実施例の断面図を示す。本実施例では半導体
基板１にＶ字溝２２の形成を行なう。（１００）ＧａＡ
ｓ基板の＜１１０＞方向にレジストを用いて幅２μｍの
ストライプを５００μｍピッチで形成し、５０Ｈ2Ｏ：
２Ｈ2Ｏ2：１ＮＨ4ＯＨのエッチング液によって深さ
１．２μｍ、幅４μｍのＶ字形溝２２を形成する。
基板１にＶ字溝２２の形成を行なう。（１００）ＧａＡ
ｓ基板の＜１１０＞方向にレジストを用いて幅２μｍの
ストライプを５００μｍピッチで形成し、５０Ｈ2Ｏ：
２Ｈ2Ｏ2：１ＮＨ4ＯＨのエッチング液によって深さ
１．２μｍ、幅４μｍのＶ字形溝２２を形成する。
【００２７】以下の成長プロセスとフォトリソプロセス
は第１実施例と同じである。本実施例の構造ではＶ溝２
２内の面方位の成長速度が（１００）面内より早い為、
図５に示す様にＶ溝以外の平坦部での成長膜厚は薄くな
る。この為、Ｖ溝２２以外の部分での光信号は基板に吸
収されてしまう。この結果、導波光をＶ溝導波路内に、
より効果的に閉じ込めることができる。
は第１実施例と同じである。本実施例の構造ではＶ溝２
２内の面方位の成長速度が（１００）面内より早い為、
図５に示す様にＶ溝以外の平坦部での成長膜厚は薄くな
る。この為、Ｖ溝２２以外の部分での光信号は基板に吸
収されてしまう。この結果、導波光をＶ溝導波路内に、
より効果的に閉じ込めることができる。
【００２８】ところで、本発明における材料はＧａＡｓ
／ＡｌＧａＡｓに限られるものではなく、他のＩＩＩ−
Ｖ族、ＩＩ−ＶＩ族化合物半導体を用いた場合や、Ｓｉ
等のＩＶ族半導体を用いても同様な効果が得られる。ま
た、本発明における光検出器はＦＥＴ型に限られるもの
ではなく、ＭＳＭ型等でも同様な構成で効果がある。更
に、本発明におけるインナーストライプ溝構造は凹溝、
Ｖ溝に限られるものではない。
／ＡｌＧａＡｓに限られるものではなく、他のＩＩＩ−
Ｖ族、ＩＩ−ＶＩ族化合物半導体を用いた場合や、Ｓｉ
等のＩＶ族半導体を用いても同様な効果が得られる。ま
た、本発明における光検出器はＦＥＴ型に限られるもの
ではなく、ＭＳＭ型等でも同様な構成で効果がある。更
に、本発明におけるインナーストライプ溝構造は凹溝、
Ｖ溝に限られるものではない。
【００２９】
【発明の効果】以上説明した如く、本発明によれば、Ｆ
ＥＴ型などの導波型光受光器は１回の成長で３次元導波
路構造が作製でき、ＦＥＴ受光部下の導波光の広がりを
抑えることが可能となる。
ＥＴ型などの導波型光受光器は１回の成長で３次元導波
路構造が作製でき、ＦＥＴ受光部下の導波光の広がりを
抑えることが可能となる。
【００３０】更に、成長表面が平坦に近い為、ＦＥＴを
作製するプロセス上でも有利となる。本発明の導波型Ｆ
ＥＴ受光器は、従来の導波型フォトトランジスターに比
べて飛躍的に大きな光電流を出力し、その出力が光信号
に対してリニアな為、アナログ伝送にも適用できるとい
う特徴を有しており、光通信や光情報処理用受光素子と
して大変有効であるばかりでなく、抵抗やコンデンサー
等の電気素子と組み合わせることが可能なことから、用
途によっては電気素子としても使用できるという特徴を
有する新しい集積機能素子となる。
作製するプロセス上でも有利となる。本発明の導波型Ｆ
ＥＴ受光器は、従来の導波型フォトトランジスターに比
べて飛躍的に大きな光電流を出力し、その出力が光信号
に対してリニアな為、アナログ伝送にも適用できるとい
う特徴を有しており、光通信や光情報処理用受光素子と
して大変有効であるばかりでなく、抵抗やコンデンサー
等の電気素子と組み合わせることが可能なことから、用
途によっては電気素子としても使用できるという特徴を
有する新しい集積機能素子となる。
【図１】本発明を実施した導波型光検出器の第１実施例
の斜視構成図である。
の斜視構成図である。
【図２】図１のストライプ溝作製プロセスの模式図であ
る。
る。
【図３】図１のＦＥＴ受光部での断面図を示し動作時の
回路を含む図である。
回路を含む図である。
【図４】入力光学系を示す図である。
【図５】本発明を実施した導波型光検出器の第２実施例
の断面図である。
の断面図である。
【図６】従来例を示す斜視構成図である。
１ 半絶縁性ＧａＡｓ基板 ２，２２ ストライプ溝 ３ φ−ＡｌＧａＡｓ第１クラッド層 ４ ＭＱＷ光導波路層 ５ φ−ＡｌＧａＡｓ第２クラッド層 ６ ｎ−ＧａＡｓ能動層 ７ ＳｉＯ2絶縁膜 １１ ソース電極 １２ ゲート電極 １３ ドレイン電極 ２０ 空乏層 １１５ 信号光 １１６ 入力端面
フロントページの続き (56)参考文献 特開 昭63−38269（ＪＰ，Ａ) 特開 平２−237176（ＪＰ，Ａ) 特表 平２−502953（ＪＰ，Ａ) 米国特許4360246（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/0248 - 31/0264 H01L 31/08 - 31/119
Claims (3)
- 【請求項１】ストライプ状の溝を有する半導体基板上
に、第１のクラッド層、光導波路、第２のクラッド層が
順次積層され、前記第２のクラッド層上の一部に島状の
光吸収層が形成され、前記光吸収層上にＦＥＴ構造を構
成するソース電極、ゲート電極及びドレイン電極が形成
されて成る光検出器であって、ストライプ状の溝に沿っ
て光導波路を伝搬する光を光吸収層で吸収して検出する
ことを特徴とする導波型光検出器。 - 【請求項２】前記第２クラッド層の膜厚は光吸収層の部
分で導波光の電磁界分布の裾がかかる程度の厚みである
請求項１に記載の光検出器。 - 【請求項３】半導体基板上にストライプ状の溝を設ける
工程と、溝が形成された半導体基板上に、第１のクラッ
ド層、光導波路、第２のクラッド層を順次積層する工程
と、前記第２のクラッド層上の一部に島状の光吸収層を
形成する工程と、前記光吸収層上にＦＥＴ構造を構成す
るソース電極、ゲート電極及びドレイン電極を形成する
工程とから成る導波型光検出器の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15102291A JP3162424B2 (ja) | 1991-05-27 | 1991-05-27 | 導波型光検出器及びその作製方法 |
| US07/887,806 US5285514A (en) | 1991-05-27 | 1992-05-26 | Waveguide type photodetector and a method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15102291A JP3162424B2 (ja) | 1991-05-27 | 1991-05-27 | 導波型光検出器及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04349673A JPH04349673A (ja) | 1992-12-04 |
| JP3162424B2 true JP3162424B2 (ja) | 2001-04-25 |
Family
ID=15509592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15102291A Expired - Fee Related JP3162424B2 (ja) | 1991-05-27 | 1991-05-27 | 導波型光検出器及びその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5285514A (ja) |
| JP (1) | JP3162424B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3628342B2 (ja) * | 1993-09-17 | 2005-03-09 | 富士通株式会社 | 誘電体光導波路デバイス |
| US6416714B1 (en) * | 1995-04-25 | 2002-07-09 | Discovery Partners International, Inc. | Remotely programmable matrices with memories |
| US20020092987A1 (en) * | 1998-09-05 | 2002-07-18 | Taehee Cho | Photo detect device using quantum dots and materialization method thereof |
| US6453105B1 (en) * | 2000-10-04 | 2002-09-17 | Agere Systems Guardian Corp | Optoelectronic device with power monitoring tap |
| GB2392007A (en) * | 2002-08-14 | 2004-02-18 | Bookham Technology Plc | Integrated optoelectronic photodetector Tap-off waveguide light sensor |
| US6808957B1 (en) | 2003-07-31 | 2004-10-26 | Chunghwa Telecom Co., Ltd. | Method for improving a high-speed edge-coupled photodetector |
| JP4650224B2 (ja) * | 2004-11-19 | 2011-03-16 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| JP4604981B2 (ja) * | 2005-11-24 | 2011-01-05 | ソニー株式会社 | 半導体装置と光検出方法 |
| JP4840062B2 (ja) * | 2006-10-06 | 2011-12-21 | ソニー株式会社 | 半導体装置および光検出方法 |
| JP2010020879A (ja) * | 2008-06-11 | 2010-01-28 | Sony Corp | 信号検出装置及び信号検出方法 |
| US8053782B2 (en) * | 2009-08-24 | 2011-11-08 | International Business Machines Corporation | Single and few-layer graphene based photodetecting devices |
| US8242432B2 (en) * | 2009-10-23 | 2012-08-14 | Kotura, Inc. | System having light sensor with enhanced sensitivity including a multiplication layer for generating additional electrons |
| CN102569513B (zh) | 2010-12-22 | 2016-02-17 | 李冰 | 一种波导光探测器及其制备方法 |
| CN102566090B (zh) | 2010-12-22 | 2014-12-10 | 李冰 | 一种光波导开关 |
| WO2012095027A1 (en) | 2011-01-14 | 2012-07-19 | Bing Li | Dispersion-corrected arrayed waveguide grating |
| US9377581B2 (en) | 2013-05-08 | 2016-06-28 | Mellanox Technologies Silicon Photonics Inc. | Enhancing the performance of light sensors that receive light signals from an integrated waveguide |
| WO2018195168A2 (en) | 2017-04-21 | 2018-10-25 | University Of Virginia Patent Foundation | Integrated photodiode with unique waveguide drift layer |
| JP7212254B2 (ja) * | 2019-01-16 | 2023-01-25 | 日本電信電話株式会社 | 光検出器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4553317A (en) * | 1981-11-09 | 1985-11-19 | Canon Kabushiki Kaisha | Method of obtaining an impact ionization coefficient rate by junction of different kinds of semiconductors |
| JPS61140189A (ja) * | 1984-12-12 | 1986-06-27 | Canon Inc | 半導体レ−ザ |
| JPH0614575B2 (ja) * | 1987-07-10 | 1994-02-23 | シャープ株式会社 | 半導体レーザ素子 |
| EP0302732B1 (en) * | 1987-08-04 | 1993-10-13 | Sharp Kabushiki Kaisha | A semiconductor laser device |
| JP2733263B2 (ja) * | 1988-10-04 | 1998-03-30 | キヤノン株式会社 | 集積型光ノードおよびそれを用いたバス型光情報システム |
| JPH0479283A (ja) * | 1990-07-20 | 1992-03-12 | Hikari Keisoku Gijutsu Kaihatsu Kk | 埋め込み型半導体レーザおよびその製造方法 |
-
1991
- 1991-05-27 JP JP15102291A patent/JP3162424B2/ja not_active Expired - Fee Related
-
1992
- 1992-05-26 US US07/887,806 patent/US5285514A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04349673A (ja) | 1992-12-04 |
| US5285514A (en) | 1994-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3162424B2 (ja) | 導波型光検出器及びその作製方法 | |
| JP2941805B2 (ja) | 固体光導波路、該光導波路を応用したレーザ、および該光導波路とレーザの製造方法 | |
| JPH1093197A (ja) | モノリシック集積された光半導体部品 | |
| JPS62174728A (ja) | 光スイツチ | |
| JP3233983B2 (ja) | キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム | |
| US20080029759A1 (en) | Optoelectronic transmitter integrated circuit and method of fabricating the same using selective growth process | |
| US5781577A (en) | Semiconductor laser | |
| JPS6163031A (ja) | 半導体装置製造法 | |
| JP3346975B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH04242127A (ja) | 導波型光検出器 | |
| JP2865699B2 (ja) | 受光装置 | |
| JP3001280B2 (ja) | 導波型光検出器 | |
| JP7276452B2 (ja) | 光変調器 | |
| JP2757319B2 (ja) | Ｆｅｔ構造光検出器 | |
| JP2781655B2 (ja) | 方向性結合器型半導体光スイッチ | |
| JPH10223921A (ja) | 半導体受光素子とその製造方法 | |
| JP2682379B2 (ja) | 半導体ゲート型光スイッチ又は半導体マトリクス光スイッチ及びその製造方法 | |
| JPH0961763A (ja) | 半導体光変調装置 | |
| JPH01217989A (ja) | 光双安定半導体レーザ | |
| JPH05226775A (ja) | 半導体レーザ素子 | |
| JPH0943557A (ja) | 偏波無依存光素子およびその作製方法 | |
| JPH023024A (ja) | 半導体光スイッチ | |
| JPH0350779A (ja) | 半導体レーザの製造方法 | |
| JPH0933868A (ja) | 光素子 | |
| JPH02228635A (ja) | 半導体光スイッチ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |