JP2002232081A - 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 - Google Patents
半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法Info
- Publication number
- JP2002232081A JP2002232081A JP2001020823A JP2001020823A JP2002232081A JP 2002232081 A JP2002232081 A JP 2002232081A JP 2001020823 A JP2001020823 A JP 2001020823A JP 2001020823 A JP2001020823 A JP 2001020823A JP 2002232081 A JP2002232081 A JP 2002232081A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- inp
- mesa portion
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 電流ブロック層中のＮ型ＩｎＰ層とメサ部と
の接触長を十分にとることにより、この部分からのリー
ク電流を抑制し、良好なレーザ発振特性を備えた半導体
レーザを提供する。 【解決手段】 下面にＮ型電極１０が形成されたＮ型Ｉ
ｎＰ基板１と、Ｎ型ＩｎＰ基板１上に形成された、Ｎ型
ＩｎＰからなるＮ型クラッド層２、活性層３およびＰ型
ＩｎＰからなるＰ型クラッド層４が積層されてなるメサ
部と、このメサ部の両側に位置するＮ型クラッド層２
と、前記メサ部の両側に形成された高抵抗ブロック層５
と、高抵抗ブロック層５上かつ前記メサ部両側に形成さ
れたＮ型ＩｎＰブロック層６とを有する電流ブロック層
と、前記メサ部および電流ブロック層上に形成されたさ
れたＰ型ＩｎＰ層７と、Ｐ型ＩｎＰ層７上にＰ型ＩｎＧ
ａＡｓコンタクト層８を介して形成されたＰ型電極９
と、を備え、前記メサ部とＮ型ＩｎＰブロック層６との
接触長が０．０５μｍ以上になるようにした。
の接触長を十分にとることにより、この部分からのリー
ク電流を抑制し、良好なレーザ発振特性を備えた半導体
レーザを提供する。 【解決手段】 下面にＮ型電極１０が形成されたＮ型Ｉ
ｎＰ基板１と、Ｎ型ＩｎＰ基板１上に形成された、Ｎ型
ＩｎＰからなるＮ型クラッド層２、活性層３およびＰ型
ＩｎＰからなるＰ型クラッド層４が積層されてなるメサ
部と、このメサ部の両側に位置するＮ型クラッド層２
と、前記メサ部の両側に形成された高抵抗ブロック層５
と、高抵抗ブロック層５上かつ前記メサ部両側に形成さ
れたＮ型ＩｎＰブロック層６とを有する電流ブロック層
と、前記メサ部および電流ブロック層上に形成されたさ
れたＰ型ＩｎＰ層７と、Ｐ型ＩｎＰ層７上にＰ型ＩｎＧ
ａＡｓコンタクト層８を介して形成されたＰ型電極９
と、を備え、前記メサ部とＮ型ＩｎＰブロック層６との
接触長が０．０５μｍ以上になるようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体レーザ、
光変調器および光変調器付半導体レーザ、並びにそれら
の製造方法に関する。
光変調器および光変調器付半導体レーザ、並びにそれら
の製造方法に関する。
【０００２】
【従来の技術】活性領域を高抵抗層で埋め込んだ半導体
レーザは、寄生容量を低減できることから、高速変調用
レーザとして用いられている。図１５は、この種の半導
体レーザの一例を示す断面図である。図中、１はＮ型Ｉ
ｎＰ基板、２はＮ型ＩｎＰからなるＮ型クラッド層（例
えば、厚さ１μｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-
3）、３はＩｎＧａＡｓＰ歪量子井戸活性層、４はＰ型
ＩｎＰからなるＰ型クラッド層（例えば、厚さ０．５μ
ｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-3）、５はＦｅが
ドープされて高抵抗化されたＩｎＰからなる高抵抗ブロ
ック層、６はＮ型ＩｎＰブロック層、７はＰ型ＩｎＰ
層、８はＰ型ＩｎＧａＡｓコンタクト層、９はＰ型電極
（Ｔｉ／Ｐｔ／Ａｕ）、１０はＮ型電極（Ａｕ／Ｇｅ／
Ｎｉ／Ａｕ）である。この半導体レーザでは、メサ部は
ウエットエッチングで形成されているので、なだらかな
末広がりの形状となっている。
レーザは、寄生容量を低減できることから、高速変調用
レーザとして用いられている。図１５は、この種の半導
体レーザの一例を示す断面図である。図中、１はＮ型Ｉ
ｎＰ基板、２はＮ型ＩｎＰからなるＮ型クラッド層（例
えば、厚さ１μｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-
3）、３はＩｎＧａＡｓＰ歪量子井戸活性層、４はＰ型
ＩｎＰからなるＰ型クラッド層（例えば、厚さ０．５μ
ｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-3）、５はＦｅが
ドープされて高抵抗化されたＩｎＰからなる高抵抗ブロ
ック層、６はＮ型ＩｎＰブロック層、７はＰ型ＩｎＰ
層、８はＰ型ＩｎＧａＡｓコンタクト層、９はＰ型電極
（Ｔｉ／Ｐｔ／Ａｕ）、１０はＮ型電極（Ａｕ／Ｇｅ／
Ｎｉ／Ａｕ）である。この半導体レーザでは、メサ部は
ウエットエッチングで形成されているので、なだらかな
末広がりの形状となっている。
【０００３】また、図１６は、従来の半導体レーザの他
の一例を示す断面図である。図において、１はＮ型Ｉｎ
Ｐ基板、２はＮ型ＩｎＰからなるＮ型クラッド層（例え
ば、厚さ１μｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-
3）、３はＩｎＧａＡｓＰ歪量子井戸活性層、４はＰ型
ＩｎＰからなるＰ型クラッド層（例えば、厚さ０．５μ
ｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-3）、５はＦｅが
ドープされて高抵抗化されたＩｎＰからなる高抵抗ブロ
ック層、６はＮ型ＩｎＰブロック層、７はＰ型ＩｎＰ
層、８はＰ型ＩｎＧａＡｓコンタクト層、９はＰ型電極
（Ｔｉ／Ｐｔ／Ａｕ）、１０はＮ型電極（Ａｕ／Ｇｅ／
Ｎｉ／Ａｕ）である。この半導体レーザでは、メサ部は
ドライエッチングで形成されているので、垂直な形状と
なっている。
の一例を示す断面図である。図において、１はＮ型Ｉｎ
Ｐ基板、２はＮ型ＩｎＰからなるＮ型クラッド層（例え
ば、厚さ１μｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-
3）、３はＩｎＧａＡｓＰ歪量子井戸活性層、４はＰ型
ＩｎＰからなるＰ型クラッド層（例えば、厚さ０．５μ
ｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-3）、５はＦｅが
ドープされて高抵抗化されたＩｎＰからなる高抵抗ブロ
ック層、６はＮ型ＩｎＰブロック層、７はＰ型ＩｎＰ
層、８はＰ型ＩｎＧａＡｓコンタクト層、９はＰ型電極
（Ｔｉ／Ｐｔ／Ａｕ）、１０はＮ型電極（Ａｕ／Ｇｅ／
Ｎｉ／Ａｕ）である。この半導体レーザでは、メサ部は
ドライエッチングで形成されているので、垂直な形状と
なっている。
【０００４】図１５、１６に示した従来の半導体レーザ
は、何れもメサ部の両端に積層されたＮ型ＩｎＰ基板１
またはＮ型クラッド層２、高抵抗ブロック層５、Ｎ型Ｉ
ｎＰブロック層６を電流ブロック層として、ＩｎＧａＡ
ｓＰ歪量子井戸活性層３に集中的に電流を注入できるよ
うになっている。しかし、Ｐ型クラッド層４とＮ型Ｉｎ
Ｐブロック層６との接点の幅が非常に狭くなっているこ
とから、かかる接点領域からのリーク電流が流れ易くな
り、往々にしてレーザ発振特性の悪化（例えば、しきい
値の増加、レーザ効率の悪化）するという問題が生じ
る。
は、何れもメサ部の両端に積層されたＮ型ＩｎＰ基板１
またはＮ型クラッド層２、高抵抗ブロック層５、Ｎ型Ｉ
ｎＰブロック層６を電流ブロック層として、ＩｎＧａＡ
ｓＰ歪量子井戸活性層３に集中的に電流を注入できるよ
うになっている。しかし、Ｐ型クラッド層４とＮ型Ｉｎ
Ｐブロック層６との接点の幅が非常に狭くなっているこ
とから、かかる接点領域からのリーク電流が流れ易くな
り、往々にしてレーザ発振特性の悪化（例えば、しきい
値の増加、レーザ効率の悪化）するという問題が生じ
る。
【０００５】また、図１５、１６に示した従来の半導体
レーザは、何れもＩｎＧａＡｓＰ歪量子井戸活性層３を
光吸収層として用いることにより、光変調器とすること
も可能である。しかしながら、この場合、ＩｎＧａＡｓ
Ｐ歪量子井戸活性層３とＮ型ＩｎＰブロック層６との距
離が近く、高抵抗ブロック層５が薄いため、寄生容量が
大きくなり、高速特性が悪化するという問題が生じる。
レーザは、何れもＩｎＧａＡｓＰ歪量子井戸活性層３を
光吸収層として用いることにより、光変調器とすること
も可能である。しかしながら、この場合、ＩｎＧａＡｓ
Ｐ歪量子井戸活性層３とＮ型ＩｎＰブロック層６との距
離が近く、高抵抗ブロック層５が薄いため、寄生容量が
大きくなり、高速特性が悪化するという問題が生じる。
【０００６】
【発明が解決しようとする課題】そこで、前述のような
従来技術の有する問題点に鑑み、この発明は、電流ブロ
ック層中のＮ型ＩｎＰ層とメサ部との接触長を十分にと
ることにより、この部分からリーク電流が流れるのを抑
え、良好なレーザ発振特性を備えた半導体レーザ、良好
な光変調器特性を備えた光変調器および良好なレーザ発
振特性と良好な光変調器特性を備えた光変調器付半導体
レーザを提供することを目的とする。また、この発明
は、このような優れた特性を有する半導体レーザ、光変
調器および光変調器付半導体レーザの製造方法を提供す
ることも目的としている。
従来技術の有する問題点に鑑み、この発明は、電流ブロ
ック層中のＮ型ＩｎＰ層とメサ部との接触長を十分にと
ることにより、この部分からリーク電流が流れるのを抑
え、良好なレーザ発振特性を備えた半導体レーザ、良好
な光変調器特性を備えた光変調器および良好なレーザ発
振特性と良好な光変調器特性を備えた光変調器付半導体
レーザを提供することを目的とする。また、この発明
は、このような優れた特性を有する半導体レーザ、光変
調器および光変調器付半導体レーザの製造方法を提供す
ることも目的としている。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、この発明は次のような特徴を備えている。
め、この発明は次のような特徴を備えている。
【０００８】すなわち、請求項１に記載の発明は、下面
にＮ型電極が形成されたＮ型半導体基板と、このＮ型半
導体基板上に形成された、Ｎ型ＩｎＰからなるＮ型クラ
ッド層、活性層およびＰ型ＩｎＰからなるＰ型クラッド
層が積層されてなるメサ部と、このメサ部の両側に位置
するＮ型クラッド層と、前記メサ部の両側に形成された
Ｆｅがドープされて高抵抗化されたＩｎＰからなる高抵
抗ブロック層と、この高抵抗ブロック層上かつ前記メサ
部両側に形成されたＮ型ＩｎＰブロック層とを有する電
流ブロック層と、前記メサ部および電流ブロック層上に
形成されたＰ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ
型ＩｎＧａＡｓコンタクト層を介して形成されたＰ型電
極と、を備えた半導体レーザであって、前記メサ部と前
記Ｎ型ＩｎＰブロック層との接触長が０．０５μｍ以上
になるようにしたものである。
にＮ型電極が形成されたＮ型半導体基板と、このＮ型半
導体基板上に形成された、Ｎ型ＩｎＰからなるＮ型クラ
ッド層、活性層およびＰ型ＩｎＰからなるＰ型クラッド
層が積層されてなるメサ部と、このメサ部の両側に位置
するＮ型クラッド層と、前記メサ部の両側に形成された
Ｆｅがドープされて高抵抗化されたＩｎＰからなる高抵
抗ブロック層と、この高抵抗ブロック層上かつ前記メサ
部両側に形成されたＮ型ＩｎＰブロック層とを有する電
流ブロック層と、前記メサ部および電流ブロック層上に
形成されたＰ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ
型ＩｎＧａＡｓコンタクト層を介して形成されたＰ型電
極と、を備えた半導体レーザであって、前記メサ部と前
記Ｎ型ＩｎＰブロック層との接触長が０．０５μｍ以上
になるようにしたものである。
【０００９】請求項２に記載の発明は、下面にＮ型電極
が形成されたＮ型半導体基板と、このＮ型半導体基板上
に形成された、Ｎ型ＩｎＰからなるＮ型クラッド層、活
性層およびＰ型ＩｎＰからなるＰ型クラッド層が積層さ
れてなるメサ部と、このメサ部の両側に位置するＮ型ク
ラッド層と、前記メサ部の両側に形成されたＦｅがドー
プされて高抵抗化されたＩｎＰからなる高抵抗ブロック
層と、この高抵抗ブロック層上かつ前記メサ部両側に形
成されたＮ型ＩｎＰブロック層とを有する電流ブロック
層と、前記メサ部および電流ブロック層上に形成された
Ｐ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａ
Ａｓコンタクト層を介して形成されたＰ型電極と、を備
えた光変調器であって、前記メサ部と前記Ｎ型ＩｎＰブ
ロック層との接触長が０．０５μｍ以上になるようにし
たものである。
が形成されたＮ型半導体基板と、このＮ型半導体基板上
に形成された、Ｎ型ＩｎＰからなるＮ型クラッド層、活
性層およびＰ型ＩｎＰからなるＰ型クラッド層が積層さ
れてなるメサ部と、このメサ部の両側に位置するＮ型ク
ラッド層と、前記メサ部の両側に形成されたＦｅがドー
プされて高抵抗化されたＩｎＰからなる高抵抗ブロック
層と、この高抵抗ブロック層上かつ前記メサ部両側に形
成されたＮ型ＩｎＰブロック層とを有する電流ブロック
層と、前記メサ部および電流ブロック層上に形成された
Ｐ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａ
Ａｓコンタクト層を介して形成されたＰ型電極と、を備
えた光変調器であって、前記メサ部と前記Ｎ型ＩｎＰブ
ロック層との接触長が０．０５μｍ以上になるようにし
たものである。
【００１０】請求項３に記載の発明は、下面にＮ型電極
が形成されたＮ型半導体基板と、このＮ型半導体基板上
に形成された、Ｎ型ＩｎＰからなるＮ型クラッド層、活
性層およびＰ型ＩｎＰからなるＰ型クラッド層が積層さ
れてなるメサ部と、このメサ部の両側に位置するＮ型ク
ラッド層と、前記メサ部の両側に形成されたＦｅがドー
プされて高抵抗化されたＩｎＰからなる高抵抗ブロック
層と、この高抵抗ブロック層上かつ前記メサ部両側に形
成されたＮ型ＩｎＰブロック層とを有する電流ブロック
層と、前記メサ部および電流ブロック層上に形成された
Ｐ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａ
Ａｓコンタクト層を介して形成されたＰ型電極と、を備
えた光変調器付半導体レーザであって、前記メサ部と前
記Ｎ型ＩｎＰブロック層との接触長が０．０５μｍ以上
になるようにしたものである。
が形成されたＮ型半導体基板と、このＮ型半導体基板上
に形成された、Ｎ型ＩｎＰからなるＮ型クラッド層、活
性層およびＰ型ＩｎＰからなるＰ型クラッド層が積層さ
れてなるメサ部と、このメサ部の両側に位置するＮ型ク
ラッド層と、前記メサ部の両側に形成されたＦｅがドー
プされて高抵抗化されたＩｎＰからなる高抵抗ブロック
層と、この高抵抗ブロック層上かつ前記メサ部両側に形
成されたＮ型ＩｎＰブロック層とを有する電流ブロック
層と、前記メサ部および電流ブロック層上に形成された
Ｐ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａ
Ａｓコンタクト層を介して形成されたＰ型電極と、を備
えた光変調器付半導体レーザであって、前記メサ部と前
記Ｎ型ＩｎＰブロック層との接触長が０．０５μｍ以上
になるようにしたものである。
【００１１】請求項４に記載の発明は、下面にＮ型電極
が形成されたＮ型半導体基板と、このＮ型半導体基板上
に形成された、Ｎ型ＩｎＰからなるＮ型クラッド層、活
性層およびＰ型ＩｎＰからなるＰ型クラッド層が積層さ
れてなるメサ部と、このメサ部の両側に位置するＮ型ク
ラッド層と、前記メサ部の両側に形成されたＦｅがドー
プされて高抵抗化されたＩｎＰからなる高抵抗ブロック
層と、この高抵抗ブロック層上かつ前記メサ部両側に形
成されたＮ型ＩｎＰブロック層とを有する電流ブロック
層と、前記メサ部および電流ブロック層上に形成された
Ｐ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａ
Ａｓコンタクト層を介して形成されたＰ型電極と、を備
えた半導体レーザの製造方法であって、前記高抵抗ブロ
ック層を、成長とハロゲン系ガスを用いた異方性エッチ
ングとを繰り返すことにより前記メサ部の両側に平坦に
埋め込み、前記メサ部と前記Ｎ型ＩｎＰブロック層との
接触長が０．０５μｍ以上になるようにした方法であ
る。
が形成されたＮ型半導体基板と、このＮ型半導体基板上
に形成された、Ｎ型ＩｎＰからなるＮ型クラッド層、活
性層およびＰ型ＩｎＰからなるＰ型クラッド層が積層さ
れてなるメサ部と、このメサ部の両側に位置するＮ型ク
ラッド層と、前記メサ部の両側に形成されたＦｅがドー
プされて高抵抗化されたＩｎＰからなる高抵抗ブロック
層と、この高抵抗ブロック層上かつ前記メサ部両側に形
成されたＮ型ＩｎＰブロック層とを有する電流ブロック
層と、前記メサ部および電流ブロック層上に形成された
Ｐ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａ
Ａｓコンタクト層を介して形成されたＰ型電極と、を備
えた半導体レーザの製造方法であって、前記高抵抗ブロ
ック層を、成長とハロゲン系ガスを用いた異方性エッチ
ングとを繰り返すことにより前記メサ部の両側に平坦に
埋め込み、前記メサ部と前記Ｎ型ＩｎＰブロック層との
接触長が０．０５μｍ以上になるようにした方法であ
る。
【００１２】請求項５に記載の発明は、下面にＮ型電極
が形成されたＮ型半導体基板と、このＮ型半導体基板上
に形成された、Ｎ型ＩｎＰからなるＮ型クラッド層、活
性層およびＰ型ＩｎＰからなるＰ型クラッド層が積層さ
れてなるメサ部と、このメサ部の両側に位置するＮ型ク
ラッド層と、前記メサ部の両側に形成されたＦｅがドー
プされて高抵抗化されたＩｎＰからなる高抵抗ブロック
層と、この高抵抗ブロック層上かつ前記メサ部両側に形
成されたＮ型ＩｎＰブロック層とを有する電流ブロック
層と、前記メサ部および電流ブロック層上に形成された
Ｐ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａ
Ａｓコンタクト層を介して形成されたＰ型電極と、を備
えた光変調器の製造方法であって、前記高抵抗ブロック
層を、成長とハロゲン系ガスを用いた異方性エッチング
とを繰り返すことにより前記メサ部の両側に平坦に埋め
込み、前記メサ部と前記Ｎ型ＩｎＰブロック層との接触
長が０．０５μｍ以上になるようにした方法である。
が形成されたＮ型半導体基板と、このＮ型半導体基板上
に形成された、Ｎ型ＩｎＰからなるＮ型クラッド層、活
性層およびＰ型ＩｎＰからなるＰ型クラッド層が積層さ
れてなるメサ部と、このメサ部の両側に位置するＮ型ク
ラッド層と、前記メサ部の両側に形成されたＦｅがドー
プされて高抵抗化されたＩｎＰからなる高抵抗ブロック
層と、この高抵抗ブロック層上かつ前記メサ部両側に形
成されたＮ型ＩｎＰブロック層とを有する電流ブロック
層と、前記メサ部および電流ブロック層上に形成された
Ｐ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａ
Ａｓコンタクト層を介して形成されたＰ型電極と、を備
えた光変調器の製造方法であって、前記高抵抗ブロック
層を、成長とハロゲン系ガスを用いた異方性エッチング
とを繰り返すことにより前記メサ部の両側に平坦に埋め
込み、前記メサ部と前記Ｎ型ＩｎＰブロック層との接触
長が０．０５μｍ以上になるようにした方法である。
【００１３】請求項６に記載の発明は、下面にＮ型電極
が形成されたＮ型半導体基板と、このＮ型半導体基板上
に形成された、Ｎ型ＩｎＰからなるＮ型クラッド層、活
性層およびＰ型ＩｎＰからなるＰ型クラッド層が積層さ
れてなるメサ部と、このメサ部の両側に位置するＮ型ク
ラッド層と、前記メサ部の両側に形成されたＦｅがドー
プされて高抵抗化されたＩｎＰからなる高抵抗ブロック
層と、この高抵抗ブロック層上かつ前記メサ部両側に形
成されたＮ型ＩｎＰブロック層とを有する電流ブロック
層と、前記メサ部および電流ブロック層上に形成された
Ｐ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａ
Ａｓコンタクト層を介して形成されたＰ型電極と、を備
えた光変調器付半導体レーザの製造方法であって、前記
高抵抗ブロック層を、成長とハロゲン系ガスを用いた異
方性エッチングとを繰り返すことにより前記メサ部の両
側に平坦に埋め込み、前記メサ部と前記Ｎ型ＩｎＰブロ
ック層との接触長が０．０５μｍ以上になるようにした
方法である。
が形成されたＮ型半導体基板と、このＮ型半導体基板上
に形成された、Ｎ型ＩｎＰからなるＮ型クラッド層、活
性層およびＰ型ＩｎＰからなるＰ型クラッド層が積層さ
れてなるメサ部と、このメサ部の両側に位置するＮ型ク
ラッド層と、前記メサ部の両側に形成されたＦｅがドー
プされて高抵抗化されたＩｎＰからなる高抵抗ブロック
層と、この高抵抗ブロック層上かつ前記メサ部両側に形
成されたＮ型ＩｎＰブロック層とを有する電流ブロック
層と、前記メサ部および電流ブロック層上に形成された
Ｐ型ＩｎＰ層と、このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａ
Ａｓコンタクト層を介して形成されたＰ型電極と、を備
えた光変調器付半導体レーザの製造方法であって、前記
高抵抗ブロック層を、成長とハロゲン系ガスを用いた異
方性エッチングとを繰り返すことにより前記メサ部の両
側に平坦に埋め込み、前記メサ部と前記Ｎ型ＩｎＰブロ
ック層との接触長が０．０５μｍ以上になるようにした
方法である。
【００１４】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。
実施の形態を説明する。
【００１５】実施の形態１．図１はこの発明にかかる半
導体レーザの構成を示す断面図である。図中、１はＮ型
ＩｎＰ基板、２はＮ型ＩｎＰからなるＮ型クラッド層
（例えば、厚さ１μｍ、キャリア濃度Ｐ＝１×１０18ｃ
ｍ-3）、３はＩｎＧａＡｓＰ歪量子井戸活性層、４はＰ
型ＩｎＰからなるＰ型クラッド層（例えば、厚さ０．５
μｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-3）、５はＦｅ
がドープされて高抵抗化されたＩｎＰからなる高抵抗ブ
ロック層、６はＮ型ＩｎＰブロック層、７はＰ型ＩｎＰ
層、８はＰ型ＩｎＧａＡｓコンタクト層、９はＰ型電極
（Ｔｉ／Ｐｔ／Ａｕ）、１０はＮ型電極（Ａｕ／Ｇｅ／
Ｎｉ／Ａｕ）である。
導体レーザの構成を示す断面図である。図中、１はＮ型
ＩｎＰ基板、２はＮ型ＩｎＰからなるＮ型クラッド層
（例えば、厚さ１μｍ、キャリア濃度Ｐ＝１×１０18ｃ
ｍ-3）、３はＩｎＧａＡｓＰ歪量子井戸活性層、４はＰ
型ＩｎＰからなるＰ型クラッド層（例えば、厚さ０．５
μｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-3）、５はＦｅ
がドープされて高抵抗化されたＩｎＰからなる高抵抗ブ
ロック層、６はＮ型ＩｎＰブロック層、７はＰ型ＩｎＰ
層、８はＰ型ＩｎＧａＡｓコンタクト層、９はＰ型電極
（Ｔｉ／Ｐｔ／Ａｕ）、１０はＮ型電極（Ａｕ／Ｇｅ／
Ｎｉ／Ａｕ）である。
【００１６】この半導体レーザでは、下面にＮ型電極１
０が形成されたＮ型ＩｎＰ基板１上に、Ｎ型クラッド層
２とＰ型クラッド層４との間にＩｎＧａＡｓＰ歪量子井
戸活性層３が積層されてメサ部をなしている。このメサ
部の両側には、埋め込み成長させた高抵抗ブロック層５
を備えている。さらに、前記メサ部の両側の高抵抗ブロ
ック層５上にはＮ型ＩｎＰブロック層６が形成され、Ｎ
型クラッド層２、高抵抗ブロック層５およびＮ型ＩｎＰ
ブロック層６で電流ブロック層を構成している。特に、
Ｎ型ＩｎＰブロック層６は、Ｐ型クラッド層４との接触
長Ｌが０．０５μｍ以上となるように形成されている。
加えて、前記メサ部の上面とＮ型ＩｎＰブロック層６を
覆うようにＰ型ＩｎＰ層７が形成されている。また、Ｐ
型ＩｎＰ層７の上面には、Ｐ型ＩｎＧａＡｓコンタクト
層８を介してＰ型電極９が形成されている。
０が形成されたＮ型ＩｎＰ基板１上に、Ｎ型クラッド層
２とＰ型クラッド層４との間にＩｎＧａＡｓＰ歪量子井
戸活性層３が積層されてメサ部をなしている。このメサ
部の両側には、埋め込み成長させた高抵抗ブロック層５
を備えている。さらに、前記メサ部の両側の高抵抗ブロ
ック層５上にはＮ型ＩｎＰブロック層６が形成され、Ｎ
型クラッド層２、高抵抗ブロック層５およびＮ型ＩｎＰ
ブロック層６で電流ブロック層を構成している。特に、
Ｎ型ＩｎＰブロック層６は、Ｐ型クラッド層４との接触
長Ｌが０．０５μｍ以上となるように形成されている。
加えて、前記メサ部の上面とＮ型ＩｎＰブロック層６を
覆うようにＰ型ＩｎＰ層７が形成されている。また、Ｐ
型ＩｎＰ層７の上面には、Ｐ型ＩｎＧａＡｓコンタクト
層８を介してＰ型電極９が形成されている。
【００１７】この半導体レーザでは、Ｐ型クラッド層４
とＮ型ＩｎＰブロック層６との接触長Ｌが０．０５μｍ
以上となるように構成されているため、Ｐ型クラッド層
４とＮ型ＩｎＰブロック層６との接触面積が従来のもの
よりもかなり広くなっている。したがって、メサ部に電
流を集中させることができ、メサ部からのリーク電流を
抑制できる。この結果、しきい値の低下やレーザ効率の
向上がみられ、良好なレーザ発振特性が得られる。ま
た、この半導体レーザでは、Ｎ型ＩｎＰブロック層６を
ＩｎＧａＡｓＰ歪量子井戸活性層３から離れた位置に形
成している。したがって、高抵抗ブロック層５を厚く形
成できるため、寄生容量が小さくなり、高速特性を向上
させることができる。
とＮ型ＩｎＰブロック層６との接触長Ｌが０．０５μｍ
以上となるように構成されているため、Ｐ型クラッド層
４とＮ型ＩｎＰブロック層６との接触面積が従来のもの
よりもかなり広くなっている。したがって、メサ部に電
流を集中させることができ、メサ部からのリーク電流を
抑制できる。この結果、しきい値の低下やレーザ効率の
向上がみられ、良好なレーザ発振特性が得られる。ま
た、この半導体レーザでは、Ｎ型ＩｎＰブロック層６を
ＩｎＧａＡｓＰ歪量子井戸活性層３から離れた位置に形
成している。したがって、高抵抗ブロック層５を厚く形
成できるため、寄生容量が小さくなり、高速特性を向上
させることができる。
【００１８】次に、この発明にかかる半導体レーザの製
造方法について説明する。図２ないし図１３はこの半導
体レーザの製造工程を説明するための図である。
造方法について説明する。図２ないし図１３はこの半導
体レーザの製造工程を説明するための図である。
【００１９】まず、図２に示すように、上面が（００
１）面であるＮ型ＩｎＰ基板１上に、ＭＯＣＶＤ法でＮ
型ＩｎＰからなるＮ型クラッド層２、ＩｎＧａＡｓＰ歪
量子井戸活性層３、Ｐ型ＩｎＰからなるＰ型クラッド層
４を成長させる（第１の工程）。次に、図３に示すよう
に、Ｐ型クラッド層４上にＳｉＯ2 絶縁膜１１を形成
し、パターニングする（第２の工程）。次に、図４に示
すように、メタン系ドライエッチング等により、ＳｉＯ
2 絶縁膜１１の両側の半導体層をＮ型クラッド層２の途
中まで除去することで垂直なメサ部を形成する（第３の
工程）。次に、図５に示すように、ＭＯＣＶＤ法で塩化
水素（ＨＣｌ）ガスを流しながら、Ｆｅがドープされて
高抵抗化されたＩｎＰからなる高抵抗ブロック層５ａを
薄く（例えば、０．１μｍ程度の厚さになるように）成
長させる（第４の工程）。ここで、この発明では、Ｎ型
ＩｎＰ基板１の上面を（００１）面に形成しているの
で、Ｎ型クラッド層２、高抵抗ブロック層５ａ等各層の
上面が（００１）面になるように形成される。塩化水素
ガスを流しながら高抵抗ブロック層５ａを成長させる
と、その上面である（００１）面と比べ、メサ部側面と
接する（１１０）面の成長速度が遅くなり、メサ部側面
を覆う高抵抗ブロック層５ａの層厚を薄くすることがで
きる。
１）面であるＮ型ＩｎＰ基板１上に、ＭＯＣＶＤ法でＮ
型ＩｎＰからなるＮ型クラッド層２、ＩｎＧａＡｓＰ歪
量子井戸活性層３、Ｐ型ＩｎＰからなるＰ型クラッド層
４を成長させる（第１の工程）。次に、図３に示すよう
に、Ｐ型クラッド層４上にＳｉＯ2 絶縁膜１１を形成
し、パターニングする（第２の工程）。次に、図４に示
すように、メタン系ドライエッチング等により、ＳｉＯ
2 絶縁膜１１の両側の半導体層をＮ型クラッド層２の途
中まで除去することで垂直なメサ部を形成する（第３の
工程）。次に、図５に示すように、ＭＯＣＶＤ法で塩化
水素（ＨＣｌ）ガスを流しながら、Ｆｅがドープされて
高抵抗化されたＩｎＰからなる高抵抗ブロック層５ａを
薄く（例えば、０．１μｍ程度の厚さになるように）成
長させる（第４の工程）。ここで、この発明では、Ｎ型
ＩｎＰ基板１の上面を（００１）面に形成しているの
で、Ｎ型クラッド層２、高抵抗ブロック層５ａ等各層の
上面が（００１）面になるように形成される。塩化水素
ガスを流しながら高抵抗ブロック層５ａを成長させる
と、その上面である（００１）面と比べ、メサ部側面と
接する（１１０）面の成長速度が遅くなり、メサ部側面
を覆う高抵抗ブロック層５ａの層厚を薄くすることがで
きる。
【００２０】次に、高抵抗ブロック層５ａの成長を中断
させ、ＭＯＣＶＤ炉内でホスヒン（ＰＨ3 ）と塩化水素
ガスを流す。塩化水素ガスにはＩｎＰ層をエッチングす
る性質があり、特に、（００１）面のエッチングレート
は、（１１０）面のエッチングレートに比べて非常に遅
くなる（図１４参照）。したがって、高抵抗ブロック層
５ａのＮ型クラッド層２の厚さ方向へのエッチングは殆
どなされないうちに、高抵抗ブロック層５ａのメサ部側
面方向へのエッチングが終了してしまう。この性質を用
いることにより、メサ部側面を覆うＩｎＰ層のみを選択
的にエッチングでき、図６に示す構造を完成することが
できる（第５の工程）。なお、ここでは、塩化水素ガス
を用いたが、他のハロゲン系ガスを用いても同様の効果
が得られる。また、異方性エッチングが可能な他の面方
向でも同様の効果が得られる。しかしながら、万一、ド
ライエッチングではなくウエットエッチングにより本発
明の方法を行った場合、各層は等方向にエッチングされ
るので、図６に示した構造を得ることはできない。
させ、ＭＯＣＶＤ炉内でホスヒン（ＰＨ3 ）と塩化水素
ガスを流す。塩化水素ガスにはＩｎＰ層をエッチングす
る性質があり、特に、（００１）面のエッチングレート
は、（１１０）面のエッチングレートに比べて非常に遅
くなる（図１４参照）。したがって、高抵抗ブロック層
５ａのＮ型クラッド層２の厚さ方向へのエッチングは殆
どなされないうちに、高抵抗ブロック層５ａのメサ部側
面方向へのエッチングが終了してしまう。この性質を用
いることにより、メサ部側面を覆うＩｎＰ層のみを選択
的にエッチングでき、図６に示す構造を完成することが
できる（第５の工程）。なお、ここでは、塩化水素ガス
を用いたが、他のハロゲン系ガスを用いても同様の効果
が得られる。また、異方性エッチングが可能な他の面方
向でも同様の効果が得られる。しかしながら、万一、ド
ライエッチングではなくウエットエッチングにより本発
明の方法を行った場合、各層は等方向にエッチングされ
るので、図６に示した構造を得ることはできない。
【００２１】次に、図７に示すように、ＭＯＣＶＤ法で
塩化水素ガスを流しながらＦｅがドープされて高抵抗化
されたＩｎＰからなる高抵抗ブロック層５ｂを薄く（例
えば、０．１μｍ程度の厚さで）成長させる（第６の工
程）。そして、高抵抗ブロック層５ｂの成長を中断さ
せ、ＭＯＣＶＤ炉内でホスヒンと塩化水素ガスを流し、
メサ部側面を覆う高抵抗ブロック層５ｂのみを選択的に
エッチングして、図８に示す構造を完成する（第７の工
程）。その後、第６と第７の工程を繰り返し、メサ部側
面を覆う高抵抗ブロック層のみをエッチングし、高抵抗
ブロック層５をメサ部両側に平坦に埋め込み成長させ、
図９に示す構造を完成する（第８の工程）。
塩化水素ガスを流しながらＦｅがドープされて高抵抗化
されたＩｎＰからなる高抵抗ブロック層５ｂを薄く（例
えば、０．１μｍ程度の厚さで）成長させる（第６の工
程）。そして、高抵抗ブロック層５ｂの成長を中断さ
せ、ＭＯＣＶＤ炉内でホスヒンと塩化水素ガスを流し、
メサ部側面を覆う高抵抗ブロック層５ｂのみを選択的に
エッチングして、図８に示す構造を完成する（第７の工
程）。その後、第６と第７の工程を繰り返し、メサ部側
面を覆う高抵抗ブロック層のみをエッチングし、高抵抗
ブロック層５をメサ部両側に平坦に埋め込み成長させ、
図９に示す構造を完成する（第８の工程）。
【００２２】次に、図１０に示すように、ＭＯＣＶＤ炉
内において高抵抗ブロック層５上にＮ型ＩｎＰブロック
層６を成長させる（第９の工程）。ここでは、前工程で
高抵抗ブロック層５が平坦に形成されているため、特別
な工夫を施すことなく、前記メサ部とＮ型ＩｎＰブロッ
ク層６との接触長Ｌを０．０５μｍ以上にすることがで
きる。その後、図１１に示すように、ＳｉＯ2 絶縁膜１
１を除去する（第１０の工程）。次いで、図１２に示す
ように、ＭＯＣＶＤ法を用いてＰ型ＩｎＰ層７およびＰ
型ＩｎＧａＡｓコンタクト層８を成長させる（第１１の
工程）。そして最後に、図１３に示すように、Ｐ型電極
（Ｔｉ／Ｐｔ／Ａｕ）９およびＮ型電極（Ａｕ／Ｇｅ／
Ｎｉ／Ａｕ）１０を形成する（第１２の工程）。
内において高抵抗ブロック層５上にＮ型ＩｎＰブロック
層６を成長させる（第９の工程）。ここでは、前工程で
高抵抗ブロック層５が平坦に形成されているため、特別
な工夫を施すことなく、前記メサ部とＮ型ＩｎＰブロッ
ク層６との接触長Ｌを０．０５μｍ以上にすることがで
きる。その後、図１１に示すように、ＳｉＯ2 絶縁膜１
１を除去する（第１０の工程）。次いで、図１２に示す
ように、ＭＯＣＶＤ法を用いてＰ型ＩｎＰ層７およびＰ
型ＩｎＧａＡｓコンタクト層８を成長させる（第１１の
工程）。そして最後に、図１３に示すように、Ｐ型電極
（Ｔｉ／Ｐｔ／Ａｕ）９およびＮ型電極（Ａｕ／Ｇｅ／
Ｎｉ／Ａｕ）１０を形成する（第１２の工程）。
【００２３】以上のような工程を経ることにより、この
発明による半導体レーザを完成させることができる。
発明による半導体レーザを完成させることができる。
【００２４】実施の形態２．これまで半導体レーザにつ
いて説明したが、この発明では図１に示したものと同様
の層構成で光変調器とすることもできる。すなわち、半
導体レーザでは活性層として用いたＩｎＧａＡｓＰ歪量
子井戸層５を光吸収層として動作させることで、かかる
光吸収層の光吸収率がＰ型電極９およびＮ型電極１０に
印加される電圧に対応して変化し、光変調器として機能
する。このように構成された光変調器は、前述した半導
体レーザと同様の理由により、リーク電流が流れるのを
抑制できるので、良好な光変調器特性が得られる。
いて説明したが、この発明では図１に示したものと同様
の層構成で光変調器とすることもできる。すなわち、半
導体レーザでは活性層として用いたＩｎＧａＡｓＰ歪量
子井戸層５を光吸収層として動作させることで、かかる
光吸収層の光吸収率がＰ型電極９およびＮ型電極１０に
印加される電圧に対応して変化し、光変調器として機能
する。このように構成された光変調器は、前述した半導
体レーザと同様の理由により、リーク電流が流れるのを
抑制できるので、良好な光変調器特性が得られる。
【００２５】なお、この光変調器も、実施の形態１にお
いて説明した半導体レーザの製造方法と同様の方法によ
り製造することができる。
いて説明した半導体レーザの製造方法と同様の方法によ
り製造することができる。
【００２６】実施の形態３．実施の形態２で説明したよ
うに、この発明にかかる半導体レーザは光変調器として
も機能する。したがって、実施の形態１に示した半導体
レーザと実施の形態２に示した光変調器を同一の半導体
基板上に一体的に形成することにより、半導体レーザと
しての機能と光変調器としての機能を合わせもつ光変調
器付半導体レーザを構成することも可能である。例え
ば、Ｐ型電極を半導体レーザ部と光変調器部とで分離さ
せ、各制御電圧を独立して印加するように構成すれば、
半導体レーザから出力されるレーザ光を光変調器により
変調して出力できる。この光変調器付半導体レーザも、
前述の半導体レーザと同様の理由により、リーク電流が
流れるのを抑制できるので、良好なレーザ発振特性およ
び光変調器特性が得られる。
うに、この発明にかかる半導体レーザは光変調器として
も機能する。したがって、実施の形態１に示した半導体
レーザと実施の形態２に示した光変調器を同一の半導体
基板上に一体的に形成することにより、半導体レーザと
しての機能と光変調器としての機能を合わせもつ光変調
器付半導体レーザを構成することも可能である。例え
ば、Ｐ型電極を半導体レーザ部と光変調器部とで分離さ
せ、各制御電圧を独立して印加するように構成すれば、
半導体レーザから出力されるレーザ光を光変調器により
変調して出力できる。この光変調器付半導体レーザも、
前述の半導体レーザと同様の理由により、リーク電流が
流れるのを抑制できるので、良好なレーザ発振特性およ
び光変調器特性が得られる。
【００２７】なお、この光変調器付半導体レーザも、実
施の形態１において説明した半導体レーザの製造方法と
同様の方法により製造することができる。
施の形態１において説明した半導体レーザの製造方法と
同様の方法により製造することができる。
【００２８】
【発明の効果】この発明は、以上説明したような構成を
備えているので、以下に示すような効果を奏する。
備えているので、以下に示すような効果を奏する。
【００２９】すなわち、請求項１に記載の発明によれ
ば、電流ブロック層中のＮ型ＩｎＰ層とメサ部との接触
長を十分にとることにより、この部分からのリーク電流
を抑制できるので、良好なレーザ発振特性を備えた半導
体レーザが得られる。また、この半導体レーザでは、Ｎ
型ＩｎＰブロック層をＩｎＧａＡｓＰ歪量子井戸活性層
から離れた位置に形成し、高抵抗ブロック層を厚く形成
しているため、寄生容量が小さくなり、高速特性を向上
させることができる。
ば、電流ブロック層中のＮ型ＩｎＰ層とメサ部との接触
長を十分にとることにより、この部分からのリーク電流
を抑制できるので、良好なレーザ発振特性を備えた半導
体レーザが得られる。また、この半導体レーザでは、Ｎ
型ＩｎＰブロック層をＩｎＧａＡｓＰ歪量子井戸活性層
から離れた位置に形成し、高抵抗ブロック層を厚く形成
しているため、寄生容量が小さくなり、高速特性を向上
させることができる。
【００３０】請求項２に記載の発明によれば、電流ブロ
ック層中のＮ型ＩｎＰ層とメサ部との接触長を十分にと
ることにより、この部分からのリーク電流を抑制できる
ので、良好な光変調器特性を備えた光変調器が得られ
る。また、この光変調器では、Ｎ型ＩｎＰブロック層を
ＩｎＧａＡｓＰ歪量子井戸活性層から離れた位置に形成
し、高抵抗ブロック層を厚く形成しているため、寄生容
量が小さくなり、高速特性を向上させることができる。
ック層中のＮ型ＩｎＰ層とメサ部との接触長を十分にと
ることにより、この部分からのリーク電流を抑制できる
ので、良好な光変調器特性を備えた光変調器が得られ
る。また、この光変調器では、Ｎ型ＩｎＰブロック層を
ＩｎＧａＡｓＰ歪量子井戸活性層から離れた位置に形成
し、高抵抗ブロック層を厚く形成しているため、寄生容
量が小さくなり、高速特性を向上させることができる。
【００３１】請求項３に記載の発明によれば、電流ブロ
ック層中のＮ型ＩｎＰ層とメサ部との接触長を十分にと
ることにより、この部分からのリーク電流を抑制できる
ので、良好なレーザ発振特性および光変調器特性を備え
た光変調器付半導体レーザが得られる。また、この光変
調器付半導体レーザでは、Ｎ型ＩｎＰブロック層をＩｎ
ＧａＡｓＰ歪量子井戸活性層から離れた位置に形成し、
高抵抗ブロック層を厚く形成しているため、寄生容量が
小さくなり、高速特性を向上させることができる。
ック層中のＮ型ＩｎＰ層とメサ部との接触長を十分にと
ることにより、この部分からのリーク電流を抑制できる
ので、良好なレーザ発振特性および光変調器特性を備え
た光変調器付半導体レーザが得られる。また、この光変
調器付半導体レーザでは、Ｎ型ＩｎＰブロック層をＩｎ
ＧａＡｓＰ歪量子井戸活性層から離れた位置に形成し、
高抵抗ブロック層を厚く形成しているため、寄生容量が
小さくなり、高速特性を向上させることができる。
【００３２】請求項４に記載の発明によれば、良好なレ
ーザ発振特性および高速特性を備えた半導体レーザの製
造方法が得られる。
ーザ発振特性および高速特性を備えた半導体レーザの製
造方法が得られる。
【００３３】請求項５に記載の発明によれば、良好な光
変調器特性および高速特性を備えた光変調器の製造方法
が得られる。
変調器特性および高速特性を備えた光変調器の製造方法
が得られる。
【００３４】請求項６に記載の発明によれば、良好な光
変調器特性、レーザ発振特性および高速特性を備えた光
変調器付半導体レーザの製造方法が得られる。
変調器特性、レーザ発振特性および高速特性を備えた光
変調器付半導体レーザの製造方法が得られる。
【図１】 この発明にかかる半導体レーザの構成を示す
断面図である。
断面図である。
【図２】 この発明にかかる半導体レーザの製造工程を
説明するための図である。
説明するための図である。
【図３】 この発明にかかる半導体レーザの製造工程を
説明するための図である。
説明するための図である。
【図４】 この発明にかかる半導体レーザの製造工程を
説明するための図である。
説明するための図である。
【図５】 この発明にかかる半導体レーザの製造工程を
説明するための図である。
説明するための図である。
【図６】 この発明にかかる半導体レーザの製造工程を
説明するための図である。
説明するための図である。
【図７】 この発明にかかる半導体レーザの製造工程を
説明するための図である。
説明するための図である。
【図８】 この発明にかかる半導体レーザの製造工程を
説明するための図である。
説明するための図である。
【図９】 この発明にかかる半導体レーザの製造工程を
説明するための図である。
説明するための図である。
【図１０】 この発明にかかる半導体レーザの製造工程
を説明するための図である。
を説明するための図である。
【図１１】 この発明にかかる半導体レーザの製造工程
を説明するための図である。
を説明するための図である。
【図１２】 この発明にかかる半導体レーザの製造工程
を説明するための図である。
を説明するための図である。
【図１３】 この発明にかかる半導体レーザの製造工程
を説明するための図である。
を説明するための図である。
【図１４】 ＩｎＰ層のエッチングレートの面方位依存
性を示すグラフである。
性を示すグラフである。
【図１５】 従来の半導体レーザの構成を示す断面図で
ある。
ある。
【図１６】 従来の半導体レーザの構成を示す断面図で
ある。
ある。
１ Ｎ型ＩｎＰ基板、 ２ Ｎ型クラッド層、 ３
ＩｎＧａＡｓＰ歪量子井戸活性層、 ４ Ｐ型クラ
ッド層、 ５ 高抵抗ブロック層、 ６Ｎ型ＩｎＰ
ブロック層、 ７ Ｐ型ＩｎＰ層、 ８ Ｐ型Ｉｎ
ＧａＡｓコンタクト層、 ９ Ｐ型電極、 １０
Ｎ型電極、 １１ ＳｉＯ2 絶縁膜。
ＩｎＧａＡｓＰ歪量子井戸活性層、 ４ Ｐ型クラ
ッド層、 ５ 高抵抗ブロック層、 ６Ｎ型ＩｎＰ
ブロック層、 ７ Ｐ型ＩｎＰ層、 ８ Ｐ型Ｉｎ
ＧａＡｓコンタクト層、 ９ Ｐ型電極、 １０
Ｎ型電極、 １１ ＳｉＯ2 絶縁膜。
Claims (6)
- 【請求項１】 下面にＮ型電極が形成されたＮ型半導体
基板と、 このＮ型半導体基板上に形成された、Ｎ型ＩｎＰからな
るＮ型クラッド層、活性層およびＰ型ＩｎＰからなるＰ
型クラッド層が積層されてなるメサ部と、 このメサ部の両側に位置するＮ型クラッド層と、前記メ
サ部の両側に形成されたＦｅがドープされて高抵抗化さ
れたＩｎＰからなる高抵抗ブロック層と、この高抵抗ブ
ロック層上かつ前記メサ部両側に形成されたＮ型ＩｎＰ
ブロック層とを有する電流ブロック層と、 前記メサ部および電流ブロック層上に形成されたＰ型Ｉ
ｎＰ層と、 このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａＡｓコンタクト層
を介して形成されたＰ型電極と、を備えた半導体レーザ
であって、 前記メサ部と前記Ｎ型ＩｎＰブロック層との接触長が
０．０５μｍ以上になるようにしたことを特徴とする半
導体レーザ。 - 【請求項２】 下面にＮ型電極が形成されたＮ型半導体
基板と、 このＮ型半導体基板上に形成された、Ｎ型ＩｎＰからな
るＮ型クラッド層、活性層およびＰ型ＩｎＰからなるＰ
型クラッド層が積層されてなるメサ部と、 このメサ部の両側に位置するＮ型クラッド層と、前記メ
サ部の両側に形成されたＦｅがドープされて高抵抗化さ
れたＩｎＰからなる高抵抗ブロック層と、この高抵抗ブ
ロック層上かつ前記メサ部両側に形成されたＮ型ＩｎＰ
ブロック層とを有する電流ブロック層と、 前記メサ部および電流ブロック層上に形成されたＰ型Ｉ
ｎＰ層と、 このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａＡｓコンタクト層
を介して形成されたＰ型電極と、を備えた光変調器であ
って、 前記メサ部と前記Ｎ型ＩｎＰブロック層との接触長が
０．０５μｍ以上になるようにしたことを特徴とする光
変調器。 - 【請求項３】 下面にＮ型電極が形成されたＮ型半導体
基板と、 このＮ型半導体基板上に形成された、Ｎ型ＩｎＰからな
るＮ型クラッド層、活性層およびＰ型ＩｎＰからなるＰ
型クラッド層が積層されてなるメサ部と、 このメサ部の両側に位置するＮ型クラッド層と、前記メ
サ部の両側に形成されたＦｅがドープされて高抵抗化さ
れたＩｎＰからなる高抵抗ブロック層と、この高抵抗ブ
ロック層上かつ前記メサ部両側に形成されたＮ型ＩｎＰ
ブロック層とを有する電流ブロック層と、 前記メサ部および電流ブロック層上に形成されたＰ型Ｉ
ｎＰ層と、 このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａＡｓコンタクト層
を介して形成されたＰ型電極と、を備えた光変調器付半
導体レーザであって、 前記メサ部と前記Ｎ型ＩｎＰブロック層との接触長が
０．０５μｍ以上になるようにしたことを特徴とする光
変調器付半導体レーザ。 - 【請求項４】 下面にＮ型電極が形成されたＮ型半導体
基板と、 このＮ型半導体基板上に形成された、Ｎ型ＩｎＰからな
るＮ型クラッド層、活性層およびＰ型ＩｎＰからなるＰ
型クラッド層が積層されてなるメサ部と、 このメサ部の両側に位置するＮ型クラッド層と、前記メ
サ部の両側に形成されたＦｅがドープされて高抵抗化さ
れたＩｎＰからなる高抵抗ブロック層と、この高抵抗ブ
ロック層上かつ前記メサ部両側に形成されたＮ型ＩｎＰ
ブロック層とを有する電流ブロック層と、 前記メサ部および電流ブロック層上に形成されたＰ型Ｉ
ｎＰ層と、 このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａＡｓコンタクト層
を介して形成されたＰ型電極と、を備えた半導体レーザ
の製造方法であって、 前記高抵抗ブロック層を、成長とハロゲン系ガスを用い
た異方性エッチングとを繰り返すことにより前記メサ部
の両側に平坦に埋め込み、前記メサ部と前記Ｎ型ＩｎＰ
ブロック層との接触長が０．０５μｍ以上になるように
したことを特徴とする半導体レーザの製造方法。 - 【請求項５】 下面にＮ型電極が形成されたＮ型半導体
基板と、 このＮ型半導体基板上に形成された、Ｎ型ＩｎＰからな
るＮ型クラッド層、活性層およびＰ型ＩｎＰからなるＰ
型クラッド層が積層されてなるメサ部と、 このメサ部の両側に位置するＮ型クラッド層と、前記メ
サ部の両側に形成されたＦｅがドープされて高抵抗化さ
れたＩｎＰからなる高抵抗ブロック層と、この高抵抗ブ
ロック層上かつ前記メサ部両側に形成されたＮ型ＩｎＰ
ブロック層とを有する電流ブロック層と、 前記メサ部および電流ブロック層上に形成されたＰ型Ｉ
ｎＰ層と、 このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａＡｓコンタクト層
を介して形成されたＰ型電極と、を備えた光変調器の製
造方法であって、 前記高抵抗ブロック層を、成長とハロゲン系ガスを用い
た異方性エッチングとを繰り返すことにより前記メサ部
の両側に平坦に埋め込み、前記メサ部と前記Ｎ型ＩｎＰ
ブロック層との接触長が０．０５μｍ以上になるように
したことを特徴とする光変調器の製造方法。 - 【請求項６】 下面にＮ型電極が形成されたＮ型半導体
基板と、 このＮ型半導体基板上に形成された、Ｎ型ＩｎＰからな
るＮ型クラッド層、活性層およびＰ型ＩｎＰからなるＰ
型クラッド層が積層されてなるメサ部と、 このメサ部の両側に位置するＮ型クラッド層と、前記メ
サ部の両側に形成されたＦｅがドープされて高抵抗化さ
れたＩｎＰからなる高抵抗ブロック層と、この高抵抗ブ
ロック層上かつ前記メサ部両側に形成されたＮ型ＩｎＰ
ブロック層とを有する電流ブロック層と、 前記メサ部および電流ブロック層上に形成されたＰ型Ｉ
ｎＰ層と、 このＰ型ＩｎＰ層上に、Ｐ型ＩｎＧａＡｓコンタクト層
を介して形成されたＰ型電極と、を備えた光変調器付半
導体レーザの製造方法であって、 前記高抵抗ブロック層を、成長とハロゲン系ガスを用い
た異方性エッチングとを繰り返すことにより前記メサ部
の両側に平坦に埋め込み、前記メサ部と前記Ｎ型ＩｎＰ
ブロック層との接触長が０．０５μｍ以上になるように
したことを特徴とする光変調器付半導体レーザの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001020823A JP4786802B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体レーザの製造方法、光変調器の製造方法、および光変調器付半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001020823A JP4786802B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体レーザの製造方法、光変調器の製造方法、および光変調器付半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002232081A true JP2002232081A (ja) | 2002-08-16 |
| JP4786802B2 JP4786802B2 (ja) | 2011-10-05 |
Family
ID=18886475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001020823A Expired - Fee Related JP4786802B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体レーザの製造方法、光変調器の製造方法、および光変調器付半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4786802B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020090078A1 (ja) * | 2018-11-01 | 2021-09-02 | 三菱電機株式会社 | 光半導体装置、および光半導体装置の製造方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207372A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | バイポ−ラ型半導体装置の製造方法 |
| JPS6372166A (ja) * | 1986-09-13 | 1988-04-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03192789A (ja) * | 1989-12-21 | 1991-08-22 | Nec Corp | 半導体レーザ |
| JPH04320083A (ja) * | 1991-04-18 | 1992-11-10 | Furukawa Electric Co Ltd:The | 半導体レーザ素子およびその製造方法 |
| JPH0555684A (ja) * | 1991-08-22 | 1993-03-05 | Hitachi Ltd | 半導体光素子 |
| JPH05190970A (ja) * | 1992-01-09 | 1993-07-30 | Toshiba Corp | 半導体レーザの製造方法 |
| JPH0653614A (ja) * | 1992-07-30 | 1994-02-25 | Fujitsu Ltd | 半導体発光素子およびその製造方法 |
| JPH0897509A (ja) * | 1994-07-26 | 1996-04-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH10107367A (ja) * | 1996-09-27 | 1998-04-24 | Fujitsu Ltd | 半導体レーザ及びその製造方法 |
| JPH10206808A (ja) * | 1997-01-23 | 1998-08-07 | Oki Electric Ind Co Ltd | 半導体光変調器及びそれが集積された半導体レーザ装置 |
| JPH10335751A (ja) * | 1997-06-03 | 1998-12-18 | Mitsubishi Electric Corp | 半導体レーザ装置およびその製造方法 |
| JP2000208873A (ja) * | 1999-01-18 | 2000-07-28 | Mitsubishi Electric Corp | 半導体レ―ザダイオ―ドとその製造方法及び光変調器並びに光変調器付半導体レ―ザダイオ―ド |
-
2001
- 2001-01-29 JP JP2001020823A patent/JP4786802B2/ja not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207372A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | バイポ−ラ型半導体装置の製造方法 |
| JPS6372166A (ja) * | 1986-09-13 | 1988-04-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03192789A (ja) * | 1989-12-21 | 1991-08-22 | Nec Corp | 半導体レーザ |
| JPH04320083A (ja) * | 1991-04-18 | 1992-11-10 | Furukawa Electric Co Ltd:The | 半導体レーザ素子およびその製造方法 |
| JPH0555684A (ja) * | 1991-08-22 | 1993-03-05 | Hitachi Ltd | 半導体光素子 |
| JPH05190970A (ja) * | 1992-01-09 | 1993-07-30 | Toshiba Corp | 半導体レーザの製造方法 |
| JPH0653614A (ja) * | 1992-07-30 | 1994-02-25 | Fujitsu Ltd | 半導体発光素子およびその製造方法 |
| JPH0897509A (ja) * | 1994-07-26 | 1996-04-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH10107367A (ja) * | 1996-09-27 | 1998-04-24 | Fujitsu Ltd | 半導体レーザ及びその製造方法 |
| JPH10206808A (ja) * | 1997-01-23 | 1998-08-07 | Oki Electric Ind Co Ltd | 半導体光変調器及びそれが集積された半導体レーザ装置 |
| JPH10335751A (ja) * | 1997-06-03 | 1998-12-18 | Mitsubishi Electric Corp | 半導体レーザ装置およびその製造方法 |
| JP2000208873A (ja) * | 1999-01-18 | 2000-07-28 | Mitsubishi Electric Corp | 半導体レ―ザダイオ―ドとその製造方法及び光変調器並びに光変調器付半導体レ―ザダイオ―ド |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020090078A1 (ja) * | 2018-11-01 | 2021-09-02 | 三菱電機株式会社 | 光半導体装置、および光半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4786802B2 (ja) | 2011-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6768760B2 (en) | Ridge-waveguide semiconductor laser device | |
| JPH07135369A (ja) | 半導体レーザおよびその製造方法 | |
| US5801071A (en) | Method for producing semiconductor laser diode | |
| JP4077570B2 (ja) | 半導体レーザダイオードとその製造方法及び光変調器並びに光変調器付半導体レーザダイオード | |
| JP2002232081A (ja) | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| WO2020026330A1 (ja) | 半導体レーザ装置の製造方法、および半導体レーザ装置 | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| US20220247155A1 (en) | Semiconductor optical device and method for manufacturing the same | |
| JP3652454B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS61176181A (ja) | 半導体発光装置 | |
| JPH0936484A (ja) | 半導体レーザ及びその製造方法 | |
| JPH10209568A (ja) | 半導体光デバイスの製造方法 | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JPH04320083A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH05226775A (ja) | 半導体レーザ素子 | |
| JP2003086899A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2001053385A (ja) | 半導体レーザ素子 | |
| JPH088482A (ja) | 半導体レーザおよびその製造方法 | |
| JPH08222809A (ja) | 半導体発光装置 | |
| JPH03263890A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH1168219A (ja) | 半導体レーザ装置 | |
| JP2003243774A (ja) | 半導体レーザ素子及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110714 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |