JPH05190970A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH05190970A JPH05190970A JP211292A JP211292A JPH05190970A JP H05190970 A JPH05190970 A JP H05190970A JP 211292 A JP211292 A JP 211292A JP 211292 A JP211292 A JP 211292A JP H05190970 A JPH05190970 A JP H05190970A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- type
- contact layer
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 コンタクト抵抗の低減により素子抵抗を低減
させることができ、素子特性及び信頼性の向上をはかり
得る半導体レーザの製造方法を提供すること。 【構成】 ダブルヘテロ構造を有する半導体レーザの製
造方法において、ＩｎＰ基板３０上にｐ型不純物の拡散
を抑制するためのｎ型ＩｎＰ拡散抑制層３１を形成した
のち、拡散抑制層３１上に該層３１よりもキャリア濃度
の低いｐ型のＩｎＧａＡｓ基板側コンタクト層３２を形
成し、次いで基板側コンタクト層３２上にｐ型ＩｎＰク
ラッド層３３，ＭＱＷの活性層３４，ＩｎＧａＡｓＯ光
ガイド層３５及びｎ型ＩｎＰクラッド層３６からなるダ
ブルヘテロ構造部を形成し、次いでダブルヘテロ構造部
上にｎ型ＩｎＧａＡｓコンタクト層３７を形成し、次い
で基板３０及び拡散抑制層３１を除去した後、基板側コ
ンタクト層３２の裏面にｐ側電極を形成し、さらにコン
タクト層３７上にｎ側電極を形成することを特徴とす
る。
させることができ、素子特性及び信頼性の向上をはかり
得る半導体レーザの製造方法を提供すること。 【構成】 ダブルヘテロ構造を有する半導体レーザの製
造方法において、ＩｎＰ基板３０上にｐ型不純物の拡散
を抑制するためのｎ型ＩｎＰ拡散抑制層３１を形成した
のち、拡散抑制層３１上に該層３１よりもキャリア濃度
の低いｐ型のＩｎＧａＡｓ基板側コンタクト層３２を形
成し、次いで基板側コンタクト層３２上にｐ型ＩｎＰク
ラッド層３３，ＭＱＷの活性層３４，ＩｎＧａＡｓＯ光
ガイド層３５及びｎ型ＩｎＰクラッド層３６からなるダ
ブルヘテロ構造部を形成し、次いでダブルヘテロ構造部
上にｎ型ＩｎＧａＡｓコンタクト層３７を形成し、次い
で基板３０及び拡散抑制層３１を除去した後、基板側コ
ンタクト層３２の裏面にｐ側電極を形成し、さらにコン
タクト層３７上にｎ側電極を形成することを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体を用いた
半導体レーザに係わり、特に電極コンタクト部の改良を
はかった半導体レーザの製造方法に関する。
半導体レーザに係わり、特に電極コンタクト部の改良を
はかった半導体レーザの製造方法に関する。
【０００２】
【従来の技術】近年、情報処理や光通信の光源として、
各種化合物半導体材料を用いた半導体レーザが開発され
ており、その高性能化が望まれている。特に、低電圧動
作特性や高信頼性に対する要求は強く、その研究開発が
盛んに行われている。素子特性間にばらつきがなく、低
電圧で動作する半導体レーザを実現するには、素子全体
の抵抗を下げて発熱を防止すると共に、素子抵抗を安定
化することが必須要素となる。
各種化合物半導体材料を用いた半導体レーザが開発され
ており、その高性能化が望まれている。特に、低電圧動
作特性や高信頼性に対する要求は強く、その研究開発が
盛んに行われている。素子特性間にばらつきがなく、低
電圧で動作する半導体レーザを実現するには、素子全体
の抵抗を下げて発熱を防止すると共に、素子抵抗を安定
化することが必須要素となる。
【０００３】素子全体の抵抗は、ｐｎ接合に伴う抵抗、
半導体のｐ，ｎ各領域のオーミックコンタクト抵抗、さ
らに電極金属と半導体との間の接触抵抗で決まってい
る。このうち、ｐｎ接合に伴う抵抗及び半導体のｐ，ｎ
各領域のオーミック抵抗は比較的小さいものであり、ま
た所定のデバイス構造を決めると一義的に決まってしま
いう。ところが、電極金属と半導体との間の接触抵抗
は、電極に接触する半導体の材料と不純物濃度により大
きく変わるものであり、従ってこれらを最適に制御する
ことで接触抵抗を低減させることができる。
半導体のｐ，ｎ各領域のオーミックコンタクト抵抗、さ
らに電極金属と半導体との間の接触抵抗で決まってい
る。このうち、ｐｎ接合に伴う抵抗及び半導体のｐ，ｎ
各領域のオーミック抵抗は比較的小さいものであり、ま
た所定のデバイス構造を決めると一義的に決まってしま
いう。ところが、電極金属と半導体との間の接触抵抗
は、電極に接触する半導体の材料と不純物濃度により大
きく変わるものであり、従ってこれらを最適に制御する
ことで接触抵抗を低減させることができる。
【０００４】図６は、従来の半導体レーザの概略構造を
示す断面図である。ｎ型ＩｎＰ基板６０上に、ｎ型Ｉｎ
Ｐクラッド層６３，ＩｎＧａＡｓＰ活性層６４，ＩｎＧ
ａＡｓＰ光ガイド層６５，ｐ型ＩｎＰクラッド層６６及
びｐ型ＩｎＧａＡｓコンタクト層６７が成長形成されて
いる。このウェハの表面側から各層６７〜６４及び６３
の一部を選択エッチングしてストライプ状のメサが形成
され、このメサの側部には高抵抗電流阻止層６８が埋込
み形成されている。そして、コンタクト層６７上にAu-Z
n/Auのｐ側電極７１が形成され、基板６０の裏面には A
u-Ge/Ni/Auのｎ側電極７２が形成されている。
示す断面図である。ｎ型ＩｎＰ基板６０上に、ｎ型Ｉｎ
Ｐクラッド層６３，ＩｎＧａＡｓＰ活性層６４，ＩｎＧ
ａＡｓＰ光ガイド層６５，ｐ型ＩｎＰクラッド層６６及
びｐ型ＩｎＧａＡｓコンタクト層６７が成長形成されて
いる。このウェハの表面側から各層６７〜６４及び６３
の一部を選択エッチングしてストライプ状のメサが形成
され、このメサの側部には高抵抗電流阻止層６８が埋込
み形成されている。そして、コンタクト層６７上にAu-Z
n/Auのｐ側電極７１が形成され、基板６０の裏面には A
u-Ge/Ni/Auのｎ側電極７２が形成されている。
【０００５】この種の構造の半導体レーザでは、ｐ型コ
ンタクト層６７の材料を自由に選ぶことができ、コンタ
クト抵抗を安定に低減することができる。一方、ｎ側電
極７２については、ｎ型ＩｎＰ基板６０をコンタクト層
として用いる。ｎ型半導体層の熱抵抗を下げるために、
またレーザチップへき開の工程が容易であるように、Ｉ
ｎＰ基板６０は研磨又はエッチングにより１００μｍ程
度まで薄くしてある。しかし、いずれの技法において
も、薄くしたＩｎＰの表面に劣化した層が生じ易く、こ
のためｎ側のコンタクト抵抗が不安定になり易かった。
ｐ型ＩｎＰ基板上にレーザを形成した場合にも基板側の
電極はＩｎＰ上に形成しなければならず、接触抵抗値を
下げることは難しかった。
ンタクト層６７の材料を自由に選ぶことができ、コンタ
クト抵抗を安定に低減することができる。一方、ｎ側電
極７２については、ｎ型ＩｎＰ基板６０をコンタクト層
として用いる。ｎ型半導体層の熱抵抗を下げるために、
またレーザチップへき開の工程が容易であるように、Ｉ
ｎＰ基板６０は研磨又はエッチングにより１００μｍ程
度まで薄くしてある。しかし、いずれの技法において
も、薄くしたＩｎＰの表面に劣化した層が生じ易く、こ
のためｎ側のコンタクト抵抗が不安定になり易かった。
ｐ型ＩｎＰ基板上にレーザを形成した場合にも基板側の
電極はＩｎＰ上に形成しなければならず、接触抵抗値を
下げることは難しかった。
【０００６】
【発明が解決しようとする課題】このように従来、半導
体レーザにおいては基板側電極でのコンタクト抵抗が大
きく不安定であり、これが素子抵抗を不安定にする要因
になっていた。そして、このような素子抵抗のばらつき
は、低電圧素子作成の際には発振電圧のばらつきとなっ
て現われ、素子特性を低下させる要因になっていた。
体レーザにおいては基板側電極でのコンタクト抵抗が大
きく不安定であり、これが素子抵抗を不安定にする要因
になっていた。そして、このような素子抵抗のばらつき
は、低電圧素子作成の際には発振電圧のばらつきとなっ
て現われ、素子特性を低下させる要因になっていた。
【０００７】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、コンタクト抵抗の低減
により素子抵抗を低減させることができ、素子特性及び
信頼性の向上をはかり得る半導体レーザの製造方法を提
供することにある。
ので、その目的とするところは、コンタクト抵抗の低減
により素子抵抗を低減させることができ、素子特性及び
信頼性の向上をはかり得る半導体レーザの製造方法を提
供することにある。
【０００８】
【課題を解決するための手段】本発明の骨子は、基板側
のコンタクト抵抗の低減をはかるために、基板側にもコ
ンタクト層を設けることにある。
のコンタクト抵抗の低減をはかるために、基板側にもコ
ンタクト層を設けることにある。
【０００９】即ち本発明は、ダブルヘテロ接合を有する
半導体レーザの製造方法において、半導体基板上に第１
導電型のコンタクト層を形成したのち、このコンタクト
層上に第１導電型のクラッド層，活性層及び第２導電型
のクラッド層からなるダブルヘテロ構造部を形成し、次
いでこのダブルヘテロ構造部上に第２導電型のコンタク
ト層を形成し、次いで基板を除去した後、第１導電型の
コンタクト層の裏面に第１の電極を形成し、さらに第２
導電型のコンタクト層上に第２の電極を形成することを
特徴とする。
半導体レーザの製造方法において、半導体基板上に第１
導電型のコンタクト層を形成したのち、このコンタクト
層上に第１導電型のクラッド層，活性層及び第２導電型
のクラッド層からなるダブルヘテロ構造部を形成し、次
いでこのダブルヘテロ構造部上に第２導電型のコンタク
ト層を形成し、次いで基板を除去した後、第１導電型の
コンタクト層の裏面に第１の電極を形成し、さらに第２
導電型のコンタクト層上に第２の電極を形成することを
特徴とする。
【００１０】また本発明は、ダブルヘテロ接合の半導体
レーザの製造方法において、化合物半導体基板上にｐ型
不純物の拡散を抑制するためのｎ型の拡散抑制層を形成
したのち、この拡散抑制層上にキャリア濃度が該拡散抑
制層と比べ低い或いは略同一のｐ型の基板側コンタクト
層を形成し、次いでこの基板側コンタクト層上にｐ型の
クラッド層，活性層及びｎ型のクラッド層からなるダブ
ルヘテロ構造部を形成し、次いでこのダブルヘテロ構造
部上にｎ型のコンタクト層を形成し、次いで基板及び拡
散抑制層を除去したのち、基板側コンタクト層の裏面に
ｐ側電極を形成し、さらにｎ型のコンタクト層上にｎ側
電極を形成することを特徴とする。ここでは、基板側コ
ンタクト層のキャリア濃度が拡散抑制層のキャリア濃度
から３０％多いような略同一となっていてもよい。
レーザの製造方法において、化合物半導体基板上にｐ型
不純物の拡散を抑制するためのｎ型の拡散抑制層を形成
したのち、この拡散抑制層上にキャリア濃度が該拡散抑
制層と比べ低い或いは略同一のｐ型の基板側コンタクト
層を形成し、次いでこの基板側コンタクト層上にｐ型の
クラッド層，活性層及びｎ型のクラッド層からなるダブ
ルヘテロ構造部を形成し、次いでこのダブルヘテロ構造
部上にｎ型のコンタクト層を形成し、次いで基板及び拡
散抑制層を除去したのち、基板側コンタクト層の裏面に
ｐ側電極を形成し、さらにｎ型のコンタクト層上にｎ側
電極を形成することを特徴とする。ここでは、基板側コ
ンタクト層のキャリア濃度が拡散抑制層のキャリア濃度
から３０％多いような略同一となっていてもよい。
【００１１】
【作用】本発明によれば、半導体基板上に基板側コンタ
クト層を形成し、その上に所定のレーザ構造を形成し、
最終的に基板をエッチング除去した後にこの基板側コン
タクト層に電極を形成しているので、基板側電極と接す
る層の材料及び不純物濃度を最適に設定することができ
る。従って、基板側のコンタクト抵抗を低減することが
でき、素子特性及び信頼性の向上をはかることが可能と
なる。また、基板は最終的に全て除去するので、全体の
厚さを薄く且つ正確にコントロールすることができ、放
熱特性を改善することもできる。さらに、基板を研磨し
て薄くするものとは異なり、素子への研磨ダメージを除
去でき、素子特性の不良発生要因を少なくすることがで
きる。
クト層を形成し、その上に所定のレーザ構造を形成し、
最終的に基板をエッチング除去した後にこの基板側コン
タクト層に電極を形成しているので、基板側電極と接す
る層の材料及び不純物濃度を最適に設定することができ
る。従って、基板側のコンタクト抵抗を低減することが
でき、素子特性及び信頼性の向上をはかることが可能と
なる。また、基板は最終的に全て除去するので、全体の
厚さを薄く且つ正確にコントロールすることができ、放
熱特性を改善することもできる。さらに、基板を研磨し
て薄くするものとは異なり、素子への研磨ダメージを除
去でき、素子特性の不良発生要因を少なくすることがで
きる。
【００１２】ここで、ＩｎＰ基板上に基板側コンタクト
層としてＩｎＧａＡｓ層を用いた場合、ＩｎＰ基板の除
去に塩酸を用いることができ、ＩｎＰとＩｎＧａＡｓの
間でエッチング選択比が２０００：１以上取れる。この
ため、ＩｎＧａＡｓ基板側コンタクト層を１μｍ程度成
長すると、厚さ３５０μｍ程度のＩｎＰ基板のみを容易
に除去することができる。つまり、低バンドバャップで
あり容易に低コンタクト抵抗を実現することが可能であ
るＩｎＧａＡｓを、極めて良好なエッチングストップ層
として用いることができるのである。
層としてＩｎＧａＡｓ層を用いた場合、ＩｎＰ基板の除
去に塩酸を用いることができ、ＩｎＰとＩｎＧａＡｓの
間でエッチング選択比が２０００：１以上取れる。この
ため、ＩｎＧａＡｓ基板側コンタクト層を１μｍ程度成
長すると、厚さ３５０μｍ程度のＩｎＰ基板のみを容易
に除去することができる。つまり、低バンドバャップで
あり容易に低コンタクト抵抗を実現することが可能であ
るＩｎＧａＡｓを、極めて良好なエッチングストップ層
として用いることができるのである。
【００１３】他の材料系ではこのような良好なエッチン
グストップ層を得ることは難しい。例えば、ＡｌＧａＡ
ｓ／ＧａＡｓ系ではこのような大きなエッチングレート
の差は得られず、厚い基板をエッチングする際には制御
性の良い選択エッチングは難しかった。ＩｎＧａＰ／Ｇ
ａＡｓ系或いはＩｎＧａＰ／ＧａＡｓＰ系では、硫酸と
過酸化水素混合溶液エッチャントを用いると、ＧａＡｓ
或いはＧａＡｓＰ基板を除去することができる。しかし
この場合には、硫酸と過酸化水素混合溶液エッチャント
は経時変化が大きく、基板を完全に除去するためには、
エッチャントの再投入等複雑な操作が必要であった。こ
れらに対して、ＩｎＧａＡｓ／ＩｎＰ系では比較的安定
な塩酸系のエッチャントで、極めて大きなエッチングレ
ートの選択比が得られるので、良好にＩｎＰ基板の除去
が可能となるのである。
グストップ層を得ることは難しい。例えば、ＡｌＧａＡ
ｓ／ＧａＡｓ系ではこのような大きなエッチングレート
の差は得られず、厚い基板をエッチングする際には制御
性の良い選択エッチングは難しかった。ＩｎＧａＰ／Ｇ
ａＡｓ系或いはＩｎＧａＰ／ＧａＡｓＰ系では、硫酸と
過酸化水素混合溶液エッチャントを用いると、ＧａＡｓ
或いはＧａＡｓＰ基板を除去することができる。しかし
この場合には、硫酸と過酸化水素混合溶液エッチャント
は経時変化が大きく、基板を完全に除去するためには、
エッチャントの再投入等複雑な操作が必要であった。こ
れらに対して、ＩｎＧａＡｓ／ＩｎＰ系では比較的安定
な塩酸系のエッチャントで、極めて大きなエッチングレ
ートの選択比が得られるので、良好にＩｎＰ基板の除去
が可能となるのである。
【００１４】また、ｎ型の拡散抑制層上にｐ型の基板側
コンタクト層を形成し、その上に所定のレーザ構造を形
成した場合、基板側コンタクト層から基板側への不純物
の拡散が抑制される。これは、基板側コンタクト層と基
板との間に反対導電型の不純物が基板側コンタクト層と
略同一或いは高濃度にあるので、基板側コンタクト層の
不純物が基板側へ拡散を起こすと、反対導電型層中でｐ
型不純物とｎ型不純物が引き合い、不純物の拡散が抑制
されるからである。これにより、基板側コンタクト層の
不純物濃度を高く維持することができ、基板側のコンタ
クト抵抗を十分に低減することが可能となる。
コンタクト層を形成し、その上に所定のレーザ構造を形
成した場合、基板側コンタクト層から基板側への不純物
の拡散が抑制される。これは、基板側コンタクト層と基
板との間に反対導電型の不純物が基板側コンタクト層と
略同一或いは高濃度にあるので、基板側コンタクト層の
不純物が基板側へ拡散を起こすと、反対導電型層中でｐ
型不純物とｎ型不純物が引き合い、不純物の拡散が抑制
されるからである。これにより、基板側コンタクト層の
不純物濃度を高く維持することができ、基板側のコンタ
クト抵抗を十分に低減することが可能となる。
【００１５】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１６】図１は、本発明の第１の実施例に係わる半
導体レーザの概略構成を示す断面図である。図中１２は
厚さ１μｍのｎ型ＩｎＧａＡｓ基板側コンタクト層であ
り、この基板側コンタクト層１２上に、厚さ６０μｍの
ｎ型ＩｎＰクラッド層１３，厚さ０．１μｍのＩｎＧａ
ＡｓＰ活性層１４，厚さ０．１μｍのＩｎＧａＡｓＰ光
ガイド層１５及び厚さ０．５μｍのｐ型ＩｎＰクラッド
層１６が形成されている。ｎ型ＩｎＰクラッド層１３の
上部より上層が幅１．５μｍのメサ構造になっており、
その両側が高抵抗ＩｎＰ層１７及びｎ型ＩｎＰ電流阻止
層１８で埋め込まれている。さらにその上部には、厚さ
１．５μｍのｐ型ＩｎＰ層１９及び厚さ１μｍのｐ型Ｉ
ｎＧａＡｓコンタクト層２０が形成されている。そし
て、コンタクト層２０上にはAu-Zn/Auのｐ側金属電極２
１が蒸着され、基板側コンタクト層１２上には Au-Ge/N
i/Auのｎ側金属電極２２が蒸着されている。
導体レーザの概略構成を示す断面図である。図中１２は
厚さ１μｍのｎ型ＩｎＧａＡｓ基板側コンタクト層であ
り、この基板側コンタクト層１２上に、厚さ６０μｍの
ｎ型ＩｎＰクラッド層１３，厚さ０．１μｍのＩｎＧａ
ＡｓＰ活性層１４，厚さ０．１μｍのＩｎＧａＡｓＰ光
ガイド層１５及び厚さ０．５μｍのｐ型ＩｎＰクラッド
層１６が形成されている。ｎ型ＩｎＰクラッド層１３の
上部より上層が幅１．５μｍのメサ構造になっており、
その両側が高抵抗ＩｎＰ層１７及びｎ型ＩｎＰ電流阻止
層１８で埋め込まれている。さらにその上部には、厚さ
１．５μｍのｐ型ＩｎＰ層１９及び厚さ１μｍのｐ型Ｉ
ｎＧａＡｓコンタクト層２０が形成されている。そし
て、コンタクト層２０上にはAu-Zn/Auのｐ側金属電極２
１が蒸着され、基板側コンタクト層１２上には Au-Ge/N
i/Auのｎ側金属電極２２が蒸着されている。
【００１７】ここで、ＩｎＧａＡｓ基板側コンタクト層
１２のキャリア濃度は、５×１０18ｃｍ-3〜１×１０19
ｃｍ-3の間とした。本実施例レーザの発振時の抵抗は９
５％以上が５Ω以下であり、従来のＩｎＰ基板をコンタ
クト層として用いた時の素子抵抗６Ω以下の歩留まり６
０％に比して、素子抵抗の低減及び安定化が可能であっ
た。次に、本実施例レーザの製造方法を図２を参照して
説明する。
１２のキャリア濃度は、５×１０18ｃｍ-3〜１×１０19
ｃｍ-3の間とした。本実施例レーザの発振時の抵抗は９
５％以上が５Ω以下であり、従来のＩｎＰ基板をコンタ
クト層として用いた時の素子抵抗６Ω以下の歩留まり６
０％に比して、素子抵抗の低減及び安定化が可能であっ
た。次に、本実施例レーザの製造方法を図２を参照して
説明する。
【００１８】まず、図２（ａ）に示すように、厚さ３５
０μｍのＩｎＰ基板１０上に、有機金属気相成長法（Ｍ
ＯＣＶＤ法）を用いて、Ｓｉ添加の厚さ１μｍのｎ型Ｉ
ｎＰバッファ層１１，厚さ１μｍのｎ型ＩｎＧａＡｓ基
板側コンタクト層１２，厚さ６０μｍのｎ型ＩｎＰクラ
ッド層１３，厚さ０．１μｍのＩｎＧａＡｓＰ活性層１
４，厚さ０．１μｍのＩｎＧａＡｓＰ光ガイド層１５及
び厚さ０．５μｍのｐ型ＩｎＰクラッド層１６を順次成
長形成した。次いで、ＳｉＯ2 マスク（図示せず）を用
い、塩酸と燐酸の混合エッチャント、硫酸と過酸化水素
水の混合エッチャント、塩酸と燐酸の混合エッチャント
を用い、表面から深さ約３．５μｍまでエッチングして
メサ構造を形成し、このメサ構造をＦｅドープの高抵抗
ＩｎＰ層１７及びｎ型ＩｎＰ電流阻止層１８で埋め込ん
だ。
０μｍのＩｎＰ基板１０上に、有機金属気相成長法（Ｍ
ＯＣＶＤ法）を用いて、Ｓｉ添加の厚さ１μｍのｎ型Ｉ
ｎＰバッファ層１１，厚さ１μｍのｎ型ＩｎＧａＡｓ基
板側コンタクト層１２，厚さ６０μｍのｎ型ＩｎＰクラ
ッド層１３，厚さ０．１μｍのＩｎＧａＡｓＰ活性層１
４，厚さ０．１μｍのＩｎＧａＡｓＰ光ガイド層１５及
び厚さ０．５μｍのｐ型ＩｎＰクラッド層１６を順次成
長形成した。次いで、ＳｉＯ2 マスク（図示せず）を用
い、塩酸と燐酸の混合エッチャント、硫酸と過酸化水素
水の混合エッチャント、塩酸と燐酸の混合エッチャント
を用い、表面から深さ約３．５μｍまでエッチングして
メサ構造を形成し、このメサ構造をＦｅドープの高抵抗
ＩｎＰ層１７及びｎ型ＩｎＰ電流阻止層１８で埋め込ん
だ。
【００１９】次いで、ＳｉＯ2 のマスクを弗化アンモニ
ウム溶液で除去した後、図２（ｂ）に示すように、ｐ型
ＩｎＰ層１９及び厚さ１μｍのｐ型ＩｎＧａＡｓコンタ
クト層２０をＭＯＣＶＤ法で成長形成した。その後、半
導体のレーザ構造を積層したウェハを３５％塩酸溶液に
漬けた。通常、塩酸によるＩｎＰのエッチングレート
は、室温で数十秒間に１μｍ以上である。本実施例にお
いては、塩酸の気化及びエッチングに伴う塩酸の分解に
より、厚さ３５０μｍのｎ型ＩｎＰ基板１０及び厚さ１
μｍのＩｎＰバッファ層１１を除去し、ＩｎＧａＡｓ基
板側コンタクト層１２の表面を完全に露出するために
は、１５〜３０時間のエッチングをすることが適当であ
った。このとき、前述したように、ＩｎＰ基板の除去に
塩酸を用いた場合、ＩｎＰとＩｎＧａＡｓの間で、エッ
チング選択比が２０００：１以上取れる。このため、Ｉ
ｎＧａＡｓ基板側コンタクト層１２を１μｍ程度成長す
ると、厚さ３５０μｍのＩｎＰ基板１０のみを容易に除
去することができる。つまり、ＩｎＧａＡｓ基板側コン
タクト層１２及びＩｎＧａＡｓコンタクト層２０が完全
なエッチングストップ層として機能した。
ウム溶液で除去した後、図２（ｂ）に示すように、ｐ型
ＩｎＰ層１９及び厚さ１μｍのｐ型ＩｎＧａＡｓコンタ
クト層２０をＭＯＣＶＤ法で成長形成した。その後、半
導体のレーザ構造を積層したウェハを３５％塩酸溶液に
漬けた。通常、塩酸によるＩｎＰのエッチングレート
は、室温で数十秒間に１μｍ以上である。本実施例にお
いては、塩酸の気化及びエッチングに伴う塩酸の分解に
より、厚さ３５０μｍのｎ型ＩｎＰ基板１０及び厚さ１
μｍのＩｎＰバッファ層１１を除去し、ＩｎＧａＡｓ基
板側コンタクト層１２の表面を完全に露出するために
は、１５〜３０時間のエッチングをすることが適当であ
った。このとき、前述したように、ＩｎＰ基板の除去に
塩酸を用いた場合、ＩｎＰとＩｎＧａＡｓの間で、エッ
チング選択比が２０００：１以上取れる。このため、Ｉ
ｎＧａＡｓ基板側コンタクト層１２を１μｍ程度成長す
ると、厚さ３５０μｍのＩｎＰ基板１０のみを容易に除
去することができる。つまり、ＩｎＧａＡｓ基板側コン
タクト層１２及びＩｎＧａＡｓコンタクト層２０が完全
なエッチングストップ層として機能した。
【００２０】このようにして基板１０及びバッファ層１
１を除去したウェハを、図２（ｃ）に示す。この後、ｐ
側電極２１及びｎ側電極２２を蒸着形成することによ
り、前記図１に示した半導体レーザが得られる。
１を除去したウェハを、図２（ｃ）に示す。この後、ｐ
側電極２１及びｎ側電極２２を蒸着形成することによ
り、前記図１に示した半導体レーザが得られる。
【００２１】ここで、本実施例ではＩｎＰクラッド層１
３を作成する際に、膜厚制御性の良いＭＯＣＶＤ法を用
いた。このため、ＩｎＰクラッド層１３の膜厚ばらつき
を、設定値に対して±５％以下と極めて制御性良く膜厚
をコントロールすることができた。ＩｎＰクラッド層１
３の厚さを６０μｍとしたとき、厚さのばらつきは±３
％μｍ以下であった。この値は、研磨によって形成した
際のウェハの厚さのばらつき±１０％に対して１／３以
下であった。このため、素子特性が極めて均一にでき
た。特に、半導体層の厚さが極めて均一であるために、
へき開に必要な圧力のばらつきを小さくすることがで
き、これによりへき開時の歩留まりが向上とすると共
に、へき開機による自動へき開が容易に行えるようにな
った。
３を作成する際に、膜厚制御性の良いＭＯＣＶＤ法を用
いた。このため、ＩｎＰクラッド層１３の膜厚ばらつき
を、設定値に対して±５％以下と極めて制御性良く膜厚
をコントロールすることができた。ＩｎＰクラッド層１
３の厚さを６０μｍとしたとき、厚さのばらつきは±３
％μｍ以下であった。この値は、研磨によって形成した
際のウェハの厚さのばらつき±１０％に対して１／３以
下であった。このため、素子特性が極めて均一にでき
た。特に、半導体層の厚さが極めて均一であるために、
へき開に必要な圧力のばらつきを小さくすることがで
き、これによりへき開時の歩留まりが向上とすると共
に、へき開機による自動へき開が容易に行えるようにな
った。
【００２２】なお、本実施例のレーザにおいては、Ｉｎ
Ｐクラッド層１３の厚さは、５０〜１５０μｍとした。
ＩｎＰクラッド層１３の厚さがこの範囲を外れると歩留
まりが低下した。
Ｐクラッド層１３の厚さは、５０〜１５０μｍとした。
ＩｎＰクラッド層１３の厚さがこの範囲を外れると歩留
まりが低下した。
【００２３】このように本実施例によれば、ｎ型ＩｎＧ
ａＡｓ基板側コンタクト層１２上にダブルヘテロのレー
ザ構造を実現し、最終的に基板１０及びバッファ層１１
を除去した後、基板側コンタクト層１２にｎ側電極２２
を形成することにより、ｎ側のコンタクト抵抗を十分に
小さく、且つ安定した値に設定することができる。この
ため、全体としての素子抵抗を低減することができ、素
子特性の向上及び信頼性の向上をはかることができる。
また、ウェハの厚さのばらつきが少なくなることによる
へき開の容易化、ウェハの厚みが薄くなることによる放
熱特性の改善等の効果も得られる。図３は、本発明の第
２の実施例に係わる半導体レーザの概略構成及び製造工
程を示す断面図である。
ａＡｓ基板側コンタクト層１２上にダブルヘテロのレー
ザ構造を実現し、最終的に基板１０及びバッファ層１１
を除去した後、基板側コンタクト層１２にｎ側電極２２
を形成することにより、ｎ側のコンタクト抵抗を十分に
小さく、且つ安定した値に設定することができる。この
ため、全体としての素子抵抗を低減することができ、素
子特性の向上及び信頼性の向上をはかることができる。
また、ウェハの厚さのばらつきが少なくなることによる
へき開の容易化、ウェハの厚みが薄くなることによる放
熱特性の改善等の効果も得られる。図３は、本発明の第
２の実施例に係わる半導体レーザの概略構成及び製造工
程を示す断面図である。
【００２４】本実施例のレーザは、図３（ａ）に示すよ
うに、ｐ型ＩｎＧａＡｓ基板側コンタクト層３２の上
に、ｐ型ＩｎＰクラッド層３３，ＩｎＧａＡｓ／ＩｎＧ
ａＡｓＰ多重量子井戸活性層３４，ＩｎＧａＡｓＰ光ガ
イド層３５及びｎ型ＩｎＰクラッド層３６からなるダブ
ルヘテロ構造部が形成され、その上にｎ型ＩｎＧａＡｓ
コンタクト層３７が形成されている。そして、各層３４
〜３７をエッチングしてメサ構造が形成され、このメサ
の側部がｎ型ＩｎＰ層３８及びｐ型ＩｎＰ層３９の逆接
合による電流阻止層により埋め込まれている。
うに、ｐ型ＩｎＧａＡｓ基板側コンタクト層３２の上
に、ｐ型ＩｎＰクラッド層３３，ＩｎＧａＡｓ／ＩｎＧ
ａＡｓＰ多重量子井戸活性層３４，ＩｎＧａＡｓＰ光ガ
イド層３５及びｎ型ＩｎＰクラッド層３６からなるダブ
ルヘテロ構造部が形成され、その上にｎ型ＩｎＧａＡｓ
コンタクト層３７が形成されている。そして、各層３４
〜３７をエッチングしてメサ構造が形成され、このメサ
の側部がｎ型ＩｎＰ層３８及びｐ型ＩｎＰ層３９の逆接
合による電流阻止層により埋め込まれている。
【００２５】この実施例では、まず図３（ｂ）に示すよ
うに、ＩｎＰ基板３０上に高濃度Siドープのｎ型ＩｎＰ
拡散抑制層３１を成長形成し、この上にｐ型ＩｎＧａＡ
ｓ基板側コンタクト層３２及びダブルヘテロ構造部を成
長形成する。このため、結晶成長中に、ｐ型ＩｎＧａＡ
ｓ基板側コンタクト層３２から拡散抑制層３１側へのｐ
型不純物の拡散が抑制され、ＩｎＧａＡｓ基板側コンタ
クト層３２中のｐ型不純物濃度を高く保つことができ
る。
うに、ＩｎＰ基板３０上に高濃度Siドープのｎ型ＩｎＰ
拡散抑制層３１を成長形成し、この上にｐ型ＩｎＧａＡ
ｓ基板側コンタクト層３２及びダブルヘテロ構造部を成
長形成する。このため、結晶成長中に、ｐ型ＩｎＧａＡ
ｓ基板側コンタクト層３２から拡散抑制層３１側へのｐ
型不純物の拡散が抑制され、ＩｎＧａＡｓ基板側コンタ
クト層３２中のｐ型不純物濃度を高く保つことができ
る。
【００２６】ＩｎＰ基板３０及びｎ型ＩｎＰ拡散抑制層
３１をエッチング除去する際には、図３（ｃ）に示すよ
うに、ｎ型ＩｎＧａＡｓコンタクト層３７及びｐ型Ｉｎ
Ｐ層３９上にＳｉＯ2 のマスク２５を形成した状態で行
った。そして、ＩｎＰ基板３０及びＩｎＰ拡散抑制層３
１を除去した後に、弗化アンモニウムによりＳｉＯ2マ
スク２５を除去し、さらにｎ側金属電極の蒸着を行っ
た。さらに、基板側コンタクト層３２の裏面にはｐ側金
属電極の蒸着を行った。
３１をエッチング除去する際には、図３（ｃ）に示すよ
うに、ｎ型ＩｎＧａＡｓコンタクト層３７及びｐ型Ｉｎ
Ｐ層３９上にＳｉＯ2 のマスク２５を形成した状態で行
った。そして、ＩｎＰ基板３０及びＩｎＰ拡散抑制層３
１を除去した後に、弗化アンモニウムによりＳｉＯ2マ
スク２５を除去し、さらにｎ側金属電極の蒸着を行っ
た。さらに、基板側コンタクト層３２の裏面にはｐ側金
属電極の蒸着を行った。
【００２７】本実施例レーザにおいては、高濃度Ｓｉド
ープＩｎＰ拡散抑制層３１を基板側電極コンタクト層３
２と反対導電型の拡散抑制層として用いているために、
ｐ型ＩｎＧａＡｓ基板側コンタクト層３２中の不純物濃
度を高く保つことができるので、素子抵抗の一段の低下
を実現することができた。このため、しきい値抵抗，し
きい値電圧，しきい値電流が小さく安定であり、また放
熱特性も安定化かつ良好であり、集積化の容易な半導体
レーザを実現することができた。図４は、本発明の第３
の実施例に係わるヘテロバイポーラトランジスタの概略
構成を示す断面図である。
ープＩｎＰ拡散抑制層３１を基板側電極コンタクト層３
２と反対導電型の拡散抑制層として用いているために、
ｐ型ＩｎＧａＡｓ基板側コンタクト層３２中の不純物濃
度を高く保つことができるので、素子抵抗の一段の低下
を実現することができた。このため、しきい値抵抗，し
きい値電圧，しきい値電流が小さく安定であり、また放
熱特性も安定化かつ良好であり、集積化の容易な半導体
レーザを実現することができた。図４は、本発明の第３
の実施例に係わるヘテロバイポーラトランジスタの概略
構成を示す断面図である。
【００２８】半絶縁性ＩｎＰ基板４０上にｎ型ＩｎＰ拡
散抑制層４１，ｐ型ＩｎＧａＡｓ基板側（エミッタ側）
電極コンタクト層４２，ｐ型ＩｎＰエミッタ層４３，ｎ
型ＩｎＧａＡｓベース層４４，ｐ型ＩｎＰコレクタ層４
５及びｐ型ＩｎＧａＡｓコレクタ側電極コンタクト層４
６が形成されている。基板４０及び拡散抑制層４１に開
口を開けて、基板側電極コンタクト層４２に接するよう
にエミッタ電極４７が形成され、ベース層４４にはベー
ス電極４８が形成され、コレクタ側電極層４６にはコレ
クタ電極４９が形成されている。
散抑制層４１，ｐ型ＩｎＧａＡｓ基板側（エミッタ側）
電極コンタクト層４２，ｐ型ＩｎＰエミッタ層４３，ｎ
型ＩｎＧａＡｓベース層４４，ｐ型ＩｎＰコレクタ層４
５及びｐ型ＩｎＧａＡｓコレクタ側電極コンタクト層４
６が形成されている。基板４０及び拡散抑制層４１に開
口を開けて、基板側電極コンタクト層４２に接するよう
にエミッタ電極４７が形成され、ベース層４４にはベー
ス電極４８が形成され、コレクタ側電極層４６にはコレ
クタ電極４９が形成されている。
【００２９】ここで、ｎ型不純物としてはＳｉを用い、
ｐ型不純物としてはＢｅを用いた。ｎ型ＩｎＰ拡散抑制
層４１のキャリア濃度は３×１０19ｃｍ-3とし、またｐ
型ＩｎＧａＡｓ基板側電極コンタクト層４２中のキャリ
ア濃度はそれより低い１×１０19ｃｍ-3とした。この結
果、ｎ型ＩｎＰ拡散抑制層４１を含まない従来構造にお
いて、エミッタ抵抗が２５％程度のばらつきを含んでい
たのに対し、本実施例のヘテロバイポーラトランジスタ
においては、エミッタ抵抗のばらつきを５％以下と極め
て小さく抑えることができた。これは、基板側コンタク
ト層４２中のｐ型不純物の拡散を抑え、不純物濃度のば
らつきを抑えることができたためである。
ｐ型不純物としてはＢｅを用いた。ｎ型ＩｎＰ拡散抑制
層４１のキャリア濃度は３×１０19ｃｍ-3とし、またｐ
型ＩｎＧａＡｓ基板側電極コンタクト層４２中のキャリ
ア濃度はそれより低い１×１０19ｃｍ-3とした。この結
果、ｎ型ＩｎＰ拡散抑制層４１を含まない従来構造にお
いて、エミッタ抵抗が２５％程度のばらつきを含んでい
たのに対し、本実施例のヘテロバイポーラトランジスタ
においては、エミッタ抵抗のばらつきを５％以下と極め
て小さく抑えることができた。これは、基板側コンタク
ト層４２中のｐ型不純物の拡散を抑え、不純物濃度のば
らつきを抑えることができたためである。
【００３０】また、本実施例のヘテロバイポーラトラン
ジスタにおいては、電極の一部を素子裏面から取ってい
るので、表面からの完全なプレーナプロセス構造のもの
と比べて素子面積を減らすことが容易となり、高集積化
が可能となった。図５は、本発明の第４の実施例に係わ
る半導体レーザの概略構成を示す断面図である。
ジスタにおいては、電極の一部を素子裏面から取ってい
るので、表面からの完全なプレーナプロセス構造のもの
と比べて素子面積を減らすことが容易となり、高集積化
が可能となった。図５は、本発明の第４の実施例に係わ
る半導体レーザの概略構成を示す断面図である。
【００３１】半絶縁性基板５０の上にｎ型の拡散抑制層
５１，ｐ型ＩｎＧａＡｓ基板側コンタクト層５２，ｐ型
ＩｎＰクラッド層５３，ＩｎＧａＡｓ／ＩｎＧａＡｓＰ
のＭＱＷ活性層５４，ｎ型ＩｎＰクラッド層５５及びｎ
型ＩｎＧａＡｓコンタクト層５６が積層されている。そ
して、各層５３〜５５の一部をエッチング除去して露出
させたｐ型ＩｎＧａＡｓ基板側コンタクト層５２上には
ｐ側金属電極５７が蒸着され、ｎ型ＩｎＧａＡｓコンタ
クト層５６上にはｎ側金属電極５８が蒸着されている。
５１，ｐ型ＩｎＧａＡｓ基板側コンタクト層５２，ｐ型
ＩｎＰクラッド層５３，ＩｎＧａＡｓ／ＩｎＧａＡｓＰ
のＭＱＷ活性層５４，ｎ型ＩｎＰクラッド層５５及びｎ
型ＩｎＧａＡｓコンタクト層５６が積層されている。そ
して、各層５３〜５５の一部をエッチング除去して露出
させたｐ型ＩｎＧａＡｓ基板側コンタクト層５２上には
ｐ側金属電極５７が蒸着され、ｎ型ＩｎＧａＡｓコンタ
クト層５６上にはｎ側金属電極５８が蒸着されている。
【００３２】本実施例のレーザにおいては、しきい値電
圧が２Ｖ以下と極めて低く、しかも安定であった。ここ
で、ｎ型の拡散抑制層５１を取り除いて同種の構造のレ
ーザを作ったところ、しきい値電圧が１／５〜３Ｖと極
めて大きくばらついた。これは、ｐ型ＩｎＧａＡｓ基板
側コンタクト層５２中に添加した亜鉛が半絶縁性基板５
０中の鉄元素と引合うために拡散係数が極めて大きくな
り、濃度が下がると共に、濃度のばらつきが極めて大き
くなるためである。
圧が２Ｖ以下と極めて低く、しかも安定であった。ここ
で、ｎ型の拡散抑制層５１を取り除いて同種の構造のレ
ーザを作ったところ、しきい値電圧が１／５〜３Ｖと極
めて大きくばらついた。これは、ｐ型ＩｎＧａＡｓ基板
側コンタクト層５２中に添加した亜鉛が半絶縁性基板５
０中の鉄元素と引合うために拡散係数が極めて大きくな
り、濃度が下がると共に、濃度のばらつきが極めて大き
くなるためである。
【００３３】なお、本発明は上述した各実施例に限定さ
れるものではない。実施例では、基板側コンタクト層，
表面側のコンタクト層共にＩｎＧａＡｓを用いたが、表
面側コンタクト層としてＩｎＧａＡｓＰを用いてもよ
い。また、基板側コンタクト層も、塩酸系エッチャント
でエッチングした場合にＩｎＰとの間に十分なエッチン
グレートの差が取れればＩｎＧａＡｓＰであってもよ
い。また、実施例においては、ＩｎＧａＡｓ基板側コン
タクト層と基板側のＩｎＰクラッドが直接接触していた
が、ＩｎＧａＡｓ基板側コンタクト層と基板側ＩｎＰク
ラッドとの間にバンドギャップがＩｎＧａＡｓからＩｎ
Ｐまで変わる組成変化層を挟めば、基板側コンタクト層
とＩｎＰクラッド層との界面でのキャリアのトラップを
防ぐことができ、素子の高速動作に有利になる。
れるものではない。実施例では、基板側コンタクト層，
表面側のコンタクト層共にＩｎＧａＡｓを用いたが、表
面側コンタクト層としてＩｎＧａＡｓＰを用いてもよ
い。また、基板側コンタクト層も、塩酸系エッチャント
でエッチングした場合にＩｎＰとの間に十分なエッチン
グレートの差が取れればＩｎＧａＡｓＰであってもよ
い。また、実施例においては、ＩｎＧａＡｓ基板側コン
タクト層と基板側のＩｎＰクラッドが直接接触していた
が、ＩｎＧａＡｓ基板側コンタクト層と基板側ＩｎＰク
ラッドとの間にバンドギャップがＩｎＧａＡｓからＩｎ
Ｐまで変わる組成変化層を挟めば、基板側コンタクト層
とＩｎＰクラッド層との界面でのキャリアのトラップを
防ぐことができ、素子の高速動作に有利になる。
【００３４】また実施例では、半導体素子として半導体
レーザやヘテロバイポーラトランジスタをあげたが、こ
れ以外の電界効果型トランジスタ，共鳴トンネル型トラ
ンジスタ，発光ダイオード，フォトダイオード等にも応
用可能である。さらに、実施例では特に電流狭窄型の半
導体レーザについて述べたが、半導体レーザはどのよう
な構造であってもよい。また、金属電極としてはｐ型に
Au-Zn/Au電極、ｎ型にAu-Ge/Ni/Au電極を用いたが、本
発明では基板側コンタクト層と金属との接触抵抗を下げ
ることが容易であり、種々の金属が電極として使用可能
となる。特に、Ti/Pt/Auのようなアロイングの不要な金
属の使用も容易となり、この場合は電極形成プロセスの
低温化により工程順序の自由度が増すという利点が得ら
れる。
レーザやヘテロバイポーラトランジスタをあげたが、こ
れ以外の電界効果型トランジスタ，共鳴トンネル型トラ
ンジスタ，発光ダイオード，フォトダイオード等にも応
用可能である。さらに、実施例では特に電流狭窄型の半
導体レーザについて述べたが、半導体レーザはどのよう
な構造であってもよい。また、金属電極としてはｐ型に
Au-Zn/Au電極、ｎ型にAu-Ge/Ni/Au電極を用いたが、本
発明では基板側コンタクト層と金属との接触抵抗を下げ
ることが容易であり、種々の金属が電極として使用可能
となる。特に、Ti/Pt/Auのようなアロイングの不要な金
属の使用も容易となり、この場合は電極形成プロセスの
低温化により工程順序の自由度が増すという利点が得ら
れる。
【００３５】また実施例では、ＩｎＧａＡｓ（Ｐ）／Ｉ
ｎＰ系のデバイスを例にとって説明したが，ＧａＡｌＡ
ｓ／ＧａＡｓ系，ＩｎＧａＡｌＰ／ＧａＡｓ系，ＧａＡ
ｓＰ系，ＧａＡｌＮ系，ＺｎＳｅＳ系，ＣｄＨｇＴｅ
系，ＡｌＧａＳｂ系，ＩｎＡｌＡｓ／ＩｎＰ系，ＢＰ系
等、種々の材料系に対しても応用可能である。その他、
本発明の要旨を逸脱しない範囲で、種々変形して実施す
ることができる。
ｎＰ系のデバイスを例にとって説明したが，ＧａＡｌＡ
ｓ／ＧａＡｓ系，ＩｎＧａＡｌＰ／ＧａＡｓ系，ＧａＡ
ｓＰ系，ＧａＡｌＮ系，ＺｎＳｅＳ系，ＣｄＨｇＴｅ
系，ＡｌＧａＳｂ系，ＩｎＡｌＡｓ／ＩｎＰ系，ＢＰ系
等、種々の材料系に対しても応用可能である。その他、
本発明の要旨を逸脱しない範囲で、種々変形して実施す
ることができる。
【００３６】
【発明の効果】以上詳述したように本発明によれば、基
板側コンタクト層上に所定のレーザ構造を形成し、最終
的に基板を除去した後に基板側コンタクト層に電極を形
成することにより、基板側のコンタクト抵抗を低減する
ことができ、これにより素子特性及び信頼性の向上をは
かることが可能となる。特に、ｐ型の基板側コンタクト
層と基板との間に高濃度のｎ型拡散抑制層を形成してお
けば、基板側コンタクト層のｐ型不純物の濃度を高く維
持することができ、コンタクト抵抗のより一層の低減を
はかることが可能となる。
板側コンタクト層上に所定のレーザ構造を形成し、最終
的に基板を除去した後に基板側コンタクト層に電極を形
成することにより、基板側のコンタクト抵抗を低減する
ことができ、これにより素子特性及び信頼性の向上をは
かることが可能となる。特に、ｐ型の基板側コンタクト
層と基板との間に高濃度のｎ型拡散抑制層を形成してお
けば、基板側コンタクト層のｐ型不純物の濃度を高く維
持することができ、コンタクト抵抗のより一層の低減を
はかることが可能となる。
【図１】第１の実施例に係わる半導体レーザの概略構成
を示す断面図、
を示す断面図、
【図２】第１の実施例における半導体レーザの製造工程
を示す断面図、
を示す断面図、
【図３】第２の実施例に係わる半導体レーザの概略構成
及び製造工程を示す断面図、
及び製造工程を示す断面図、
【図４】第３の実施例に係わるバイポーラトランジスタ
の概略構成を示す断面図、
の概略構成を示す断面図、
【図５】第４の実施例に係わる半導体レーザの概略構成
を示す断面図、
を示す断面図、
【図６】従来の半導体レーザの概略構成を示す断面図。
１０，３０…ＩｎＰ基板、 １１…ｎ型ＩｎＰバッファ層、 １２…ｎ型ＩｎＧａＡｓ基板側コンタクト層、 １３，３６…ｎ型ＩｎＰクラッド層、 １４…ＩｎＧａＡｓＰ活性層、 １５，３５…ＩｎＧａＡｓＰ光ガイド層、 １６，３３…ｐ型ＩｎＰクラッド層、 １７…高抵抗ＩｎＰ層、 １８…ｎ型ＩｎＰ電流阻止層、 １９…ｐ型ＩｎＰ層、 ２０…ｐ型ＩｎＧａＡｓコンタクト層、 ２１…ｐ側電極、 ２２…ｎ側電極、 ３１…ｎ型ＩｎＰ拡散抑制層、 ３２…ｐ型ＩｎＧａＡｓ基板側コンタクト層、 ３４…多重量子井戸活性層、 ３７…ｎ型ＩｎＧａＡｓコンタクト層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪口 眞弓 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内
Claims (2)
- 【請求項１】半導体基板上に第１導電型のコンタクト層
を形成する工程と、前記コンタクト層上に第１導電型の
クラッド層，活性層及び第２導電型のクラッド層からな
るダブルヘテロ構造部を形成する工程と、前記ダブルヘ
テロ構造部上に第２導電型のコンタクト層を形成する工
程と、前記基板を除去した後、前記第１導電型のコンタ
クト層の裏面に第１の電極を形成する工程と、前記第２
導電型のコンタクト層上に第２の電極を形成する工程と
を含むことを特徴とする半導体レーザの製造方法。 - 【請求項２】化合物半導体基板上にｐ型不純物の拡散を
抑制するためのｎ型の拡散抑制層を形成する工程と、前
記拡散抑制層上にキャリア濃度が該拡散抑制層と比べて
低い或いは略同一のｐ型の基板側コンタクト層を形成す
る工程と、前記基板側コンタクト層上にｐ型のクラッド
層，活性層及びｎ型のクラッド層からなるダブルヘテロ
構造部を形成する工程と、前記ダブルヘテロ構造部上に
ｎ型のコンタクト層を形成する工程と、前記基板及び拡
散抑制層を除去した後、前記基板側コンタクト層の裏面
にｐ側電極を形成する工程と、前記ｎ型のコンタクト層
上にｎ側電極を形成する工程とを含むことを特徴とする
半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP211292A JPH05190970A (ja) | 1992-01-09 | 1992-01-09 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP211292A JPH05190970A (ja) | 1992-01-09 | 1992-01-09 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190970A true JPH05190970A (ja) | 1993-07-30 |
Family
ID=11520272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP211292A Pending JPH05190970A (ja) | 1992-01-09 | 1992-01-09 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190970A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232081A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 |
| JP2002344087A (ja) * | 2001-05-11 | 2002-11-29 | Nippon Telegr & Teleph Corp <Ntt> | 半絶縁性ＩｎＰ基板及び半導体光素子並びに半導体薄膜形成法 |
| WO2019124497A1 (ja) * | 2017-12-22 | 2019-06-27 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
-
1992
- 1992-01-09 JP JP211292A patent/JPH05190970A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232081A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 |
| JP2002344087A (ja) * | 2001-05-11 | 2002-11-29 | Nippon Telegr & Teleph Corp <Ntt> | 半絶縁性ＩｎＰ基板及び半導体光素子並びに半導体薄膜形成法 |
| WO2019124497A1 (ja) * | 2017-12-22 | 2019-06-27 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
| JP2019114650A (ja) * | 2017-12-22 | 2019-07-11 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
| KR20200070381A (ko) * | 2017-12-22 | 2020-06-17 | 도와 일렉트로닉스 가부시키가이샤 | 반도체 발광소자 및 그 제조방법 |
| US11508875B2 (en) | 2017-12-22 | 2022-11-22 | Dowa Electronics Materials Co., Ltd. | Semiconductor light-emitting device and method of manufacturing the same |
| JP2023014201A (ja) * | 2017-12-22 | 2023-01-26 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
| US11996496B2 (en) | 2017-12-22 | 2024-05-28 | Dowa Electronics Materials Co., Ltd. | Semiconductor light-emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792958A (en) | Semiconductor laser with mesa stripe waveguide structure | |
| EP0259026B1 (en) | Double-heterostructure semiconductor laser with mesa stripe waveguide | |
| JP3449535B2 (ja) | 半導体素子の製造方法 | |
| JP3095545B2 (ja) | 面発光型半導体発光装置およびその製造方法 | |
| JP2555282B2 (ja) | 半導体レ−ザ装置及びその製造方法 | |
| US5793788A (en) | Semiconductor light emitting element with p-type non-alloy electrode including a platinum layer and method for fabricating the same | |
| JP2659937B2 (ja) | 半導体発光装置 | |
| US6345064B1 (en) | Semiconductor laser having an improved current blocking layers and method of forming the same | |
| US6775309B2 (en) | Semiconductor laser structure and method of manufacturing same | |
| JPH05190970A (ja) | 半導体レーザの製造方法 | |
| US5828087A (en) | AlInAs semiconductor device contaning Si and P | |
| JPH0697592A (ja) | 半導体レーザ及びその製造方法 | |
| JP3801410B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH05283813A (ja) | 半導体装置の製造方法 | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JPH07115251A (ja) | 半導体レーザ | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| EP0614257A2 (en) | Gain-guided type laser diode | |
| JPS6237557B2 (ja) | ||
| JPS6132587A (ja) | 半導体レ−ザおよびその製造方法 | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JPH0734493B2 (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2855887B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH1174616A (ja) | 半導体発光装置とその製造方法 |