JPH0653614A - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法Info
- Publication number
- JPH0653614A JPH0653614A JP20397792A JP20397792A JPH0653614A JP H0653614 A JPH0653614 A JP H0653614A JP 20397792 A JP20397792 A JP 20397792A JP 20397792 A JP20397792 A JP 20397792A JP H0653614 A JPH0653614 A JP H0653614A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- type semiconductor
- ridge
- high resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】 （修正有）
【目的】 ダブルヘテロ埋め込み構造を有する高出力半
導体発光素子に関し、より少ない結晶成長工程によって
製造できる低コスト化可能な高出力半導体発光素子とそ
の製造方法を提供することを目的とする。 【構成】 リッジ加工した第１導電型半導体基板１と、
該リッジ側面を埋める高抵抗層６と、該高抵抗層に上に
堆積され、前記第１導電型半導体基板のリッジ上面に開
口部を形成して隆起する第１導電型半導体電流阻止層
と、前記基板のリッジ上面に堆積され、側面を該電流阻
止層で囲まれた第１導電型半導体光ガイド層２と、該光
ガイド層２上に堆積され、側面を前記電流阻止層で囲ま
れた活性層３と、該活性層および前記電流阻止層を埋め
るように堆積した第２導電型半導体クラッド層４と、該
クラッド層上に堆積した第２導電型半導体コンタクト層
５とを含む。
導体発光素子に関し、より少ない結晶成長工程によって
製造できる低コスト化可能な高出力半導体発光素子とそ
の製造方法を提供することを目的とする。 【構成】 リッジ加工した第１導電型半導体基板１と、
該リッジ側面を埋める高抵抗層６と、該高抵抗層に上に
堆積され、前記第１導電型半導体基板のリッジ上面に開
口部を形成して隆起する第１導電型半導体電流阻止層
と、前記基板のリッジ上面に堆積され、側面を該電流阻
止層で囲まれた第１導電型半導体光ガイド層２と、該光
ガイド層２上に堆積され、側面を前記電流阻止層で囲ま
れた活性層３と、該活性層および前記電流阻止層を埋め
るように堆積した第２導電型半導体クラッド層４と、該
クラッド層上に堆積した第２導電型半導体コンタクト層
５とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体発光素子に関
し、特にダブルヘテロ埋め込み構造を有する高出力半導
体発光素子に関する。
し、特にダブルヘテロ埋め込み構造を有する高出力半導
体発光素子に関する。
【０００２】近年、半導体発光素子の開発が高度化し、
短波長化と共に高出力化も求められている。特に、光通
信分野では、石英ファイバの屈折率分散がゼロとなる
１．３μｍや伝送損失が最低となる１．５５μｍの波長
を用いた無中継長距離光伝送用レーザダイオード（Ｌ
Ｄ）、空間伝播を利用した近距離光通信用発光ダイオー
ド（ＬＥＤ）、空間伝播利用人工衛星間および人工衛星
／地上局通信用ＬＤ等に高出力発光素子が要求されてい
る。
短波長化と共に高出力化も求められている。特に、光通
信分野では、石英ファイバの屈折率分散がゼロとなる
１．３μｍや伝送損失が最低となる１．５５μｍの波長
を用いた無中継長距離光伝送用レーザダイオード（Ｌ
Ｄ）、空間伝播を利用した近距離光通信用発光ダイオー
ド（ＬＥＤ）、空間伝播利用人工衛星間および人工衛星
／地上局通信用ＬＤ等に高出力発光素子が要求されてい
る。
【０００３】また、光ディスクメモリの書込み、消去用
ＬＤ（短波長ＬＤ）や加工・計測・医療用のＹＡＧレー
ザ励起用０．９μｍ帯ＬＤについても高出力化が要求さ
れている。
ＬＤ（短波長ＬＤ）や加工・計測・医療用のＹＡＧレー
ザ励起用０．９μｍ帯ＬＤについても高出力化が要求さ
れている。
【０００４】一方、特に民生機器用光源として半導体発
光素子が用いられる場合、あるいは加入者系、構内網等
の近距離光通信用光源に用いられる場合には、低コスト
の製品開発が要求されている。
光素子が用いられる場合、あるいは加入者系、構内網等
の近距離光通信用光源に用いられる場合には、低コスト
の製品開発が要求されている。
【０００５】
【従来の技術】近年、開発されている高性能発光素子
は、低い通電電流でかつ高い光電変換効率の下に発光す
るように屈折率導波路型構造を有するものが多い。すな
わち、電流および光の閉じ込め機能を有するダブルヘテ
ロ構造と、電流をストライプ状活性領域に狭窄する埋め
込み構造を併用している。
は、低い通電電流でかつ高い光電変換効率の下に発光す
るように屈折率導波路型構造を有するものが多い。すな
わち、電流および光の閉じ込め機能を有するダブルヘテ
ロ構造と、電流をストライプ状活性領域に狭窄する埋め
込み構造を併用している。
【０００６】特に、高出力発光素子の場合、通電電流値
が必然的に大きくなる。そこで、ストライプ状活性領域
の側面を形成する電流狭窄層が温度上昇しても、電流阻
止機能を失わなくするため、この領域を高抵抗化（半絶
縁性化）する方法が用いられることが多い。
が必然的に大きくなる。そこで、ストライプ状活性領域
の側面を形成する電流狭窄層が温度上昇しても、電流阻
止機能を失わなくするため、この領域を高抵抗化（半絶
縁性化）する方法が用いられることが多い。
【０００７】図３および図４は、高抵抗電流狭窄層を有
する代表的なダブルヘテロ構造ＬＤの素子構造を示す。
図３の高抵抗電流狭窄層型ＬＤは、第１導電型半導体基
板１１上に、第１導電型半導体光ガイド層１２、活性層
１３、第２導電型半導体クラッド層１４、第２導電型半
導体コンタクト層１５を、この順序で所定厚さにまず積
層する。その後、所定の幅を持つストライプ形状にメサ
エッチングし、第１導電型半導体基板１１にまで達する
リッジを形成する。
する代表的なダブルヘテロ構造ＬＤの素子構造を示す。
図３の高抵抗電流狭窄層型ＬＤは、第１導電型半導体基
板１１上に、第１導電型半導体光ガイド層１２、活性層
１３、第２導電型半導体クラッド層１４、第２導電型半
導体コンタクト層１５を、この順序で所定厚さにまず積
層する。その後、所定の幅を持つストライプ形状にメサ
エッチングし、第１導電型半導体基板１１にまで達する
リッジを形成する。
【０００８】次に、リッジ側面を高抵抗化領域１６で埋
め込む。通常、電流はリッジ部分に狭窄されて流れ、活
性層１３に電子、正孔が注入されて再結合輻射を生じ
る。この場合、第１導電型半導体基板１１が第１のクラ
ッド層として作用する。第１導電型半導体光ガイド層１
２は、活性層１３とほぼ同じ組成の半導体からなるが、
ドープされているため、活性層より屈折率は小さい。
め込む。通常、電流はリッジ部分に狭窄されて流れ、活
性層１３に電子、正孔が注入されて再結合輻射を生じ
る。この場合、第１導電型半導体基板１１が第１のクラ
ッド層として作用する。第１導電型半導体光ガイド層１
２は、活性層１３とほぼ同じ組成の半導体からなるが、
ドープされているため、活性層より屈折率は小さい。
【０００９】しかし、第１のクラッド層（基板１１）お
よび第２のクラッド層１４より光ガイド層１２の屈折率
は大きく、光波は活性層１３から光ガイド層１２にしみ
出して伝播する。すなわち、キャリアの再結合領域と光
伝播領域が分離されて、大きな光出力を得ることができ
る（ＳＣＨ、Separate Confinement Heterostuctur
e）。
よび第２のクラッド層１４より光ガイド層１２の屈折率
は大きく、光波は活性層１３から光ガイド層１２にしみ
出して伝播する。すなわち、キャリアの再結合領域と光
伝播領域が分離されて、大きな光出力を得ることができ
る（ＳＣＨ、Separate Confinement Heterostuctur
e）。
【００１０】図４の高抵抗電流狭窄層型ＬＤは、高抵抗
化領域１６上にさらに第１導電型半導体電流阻止層１７
を有している。このＬＤ構造を得るには、第１導電型半
導体基板１１上に、第１導電型半導体光ガイド層１２、
活性層１３、第２導電型半導体クラッド層（の一部）を
この順で積層後、酸化物マスクを用いてメサエッチング
をする。
化領域１６上にさらに第１導電型半導体電流阻止層１７
を有している。このＬＤ構造を得るには、第１導電型半
導体基板１１上に、第１導電型半導体光ガイド層１２、
活性層１３、第２導電型半導体クラッド層（の一部）を
この順で積層後、酸化物マスクを用いてメサエッチング
をする。
【００１１】その後、酸化物マスクを残したまま、この
メサ構造側部を埋めるようにして高抵抗化領域１６、第
１導電型半導体電流阻止層１７を堆積する。酸化物マス
クを除去した後、その上にさらに第２導電型半導体クラ
ッド層１４（の残り）および第２導電型半導体コンタク
ト層１５を堆積する。
メサ構造側部を埋めるようにして高抵抗化領域１６、第
１導電型半導体電流阻止層１７を堆積する。酸化物マス
クを除去した後、その上にさらに第２導電型半導体クラ
ッド層１４（の残り）および第２導電型半導体コンタク
ト層１５を堆積する。
【００１２】
【発明が解決しようとする課題】図３に示したＬＤの場
合、構造は比較的簡単であり、２回の結晶成長工程によ
って形成することができる。しかし、電流狭窄領域に注
入されるキャリア密度が高くなると、オバーフロー現象
が生じて図示したような経路により、キャリアの一部が
高抵抗化領域１６に注入される。
合、構造は比較的簡単であり、２回の結晶成長工程によ
って形成することができる。しかし、電流狭窄領域に注
入されるキャリア密度が高くなると、オバーフロー現象
が生じて図示したような経路により、キャリアの一部が
高抵抗化領域１６に注入される。
【００１３】すなわち、高抵抗化領域１６には、深いア
クセプタ（またはドナー）準位Ｄが形成されているが、
クラッド層のｎ型領域から注入された電子がこのアクセ
プタ準位（またはｐ型領域から注入された正孔がドナー
準位）Ｄにトラップされる。そして、反対導電型を有す
るクラッド層から注入された反対導電型キャリアとＤ準
位で再結合する。
クセプタ（またはドナー）準位Ｄが形成されているが、
クラッド層のｎ型領域から注入された電子がこのアクセ
プタ準位（またはｐ型領域から注入された正孔がドナー
準位）Ｄにトラップされる。そして、反対導電型を有す
るクラッド層から注入された反対導電型キャリアとＤ準
位で再結合する。
【００１４】この結果、高抵抗化領域１６にキャリアの
「ダブルインジェクション」による洩れ電流が流れるこ
とになり、発光効率を下げる原因となる。一方、図４に
示したＬＤの場合は、高抵抗化領域１６が第１導電型の
領域１１、１７のみによって囲まれているので、これら
の領域から注入されたキャリアは高抵抗化領域１６の深
い準位にトラップされるのみで再結合しない。
「ダブルインジェクション」による洩れ電流が流れるこ
とになり、発光効率を下げる原因となる。一方、図４に
示したＬＤの場合は、高抵抗化領域１６が第１導電型の
領域１１、１７のみによって囲まれているので、これら
の領域から注入されたキャリアは高抵抗化領域１６の深
い準位にトラップされるのみで再結合しない。
【００１５】したがって、キャリアの「ダブルインジェ
クション」に起因する洩れ電流の問題は回避され、また
コンタクト層１５の面積を広くとることができるので、
大電流通電、すなわち、大出力化には好適である。
クション」に起因する洩れ電流の問題は回避され、また
コンタクト層１５の面積を広くとることができるので、
大電流通電、すなわち、大出力化には好適である。
【００１６】しかし、図３のＬＤに比べて複雑な構造を
有し、少なくとも３回の結晶成長工程を要するので、コ
ストアップになる。本発明の目的は、より少ない結晶成
長工程によって製造できる低コスト化可能な高出力半導
体発光素子とその製造方法を提供することである。
有し、少なくとも３回の結晶成長工程を要するので、コ
ストアップになる。本発明の目的は、より少ない結晶成
長工程によって製造できる低コスト化可能な高出力半導
体発光素子とその製造方法を提供することである。
【００１７】
【課題を解決するための手段】本発明の半導体発光素子
は、リッジ加工した第１導電型半導体基板と、該リッジ
側面を埋める高抵抗層と、該高抵抗層上に堆積され、前
記第１導電型半導体基板のリッジ上面に開口部を形成し
て隆起する第１導電型半導体電流阻止層と、前記基板の
リッジ上面に堆積され、側面を該電流阻止層で囲まれた
第１導電型半導体光ガイド層と、該光ガイド層上に堆積
され、側面を前記電流阻止層で囲まれた活性層と、該活
性層および前記電流阻止層を埋めるように堆積した第２
導電型半導体クラッド層と、該クラッド層上に堆積した
第２導電型半導体コンタクト層とを含む。
は、リッジ加工した第１導電型半導体基板と、該リッジ
側面を埋める高抵抗層と、該高抵抗層上に堆積され、前
記第１導電型半導体基板のリッジ上面に開口部を形成し
て隆起する第１導電型半導体電流阻止層と、前記基板の
リッジ上面に堆積され、側面を該電流阻止層で囲まれた
第１導電型半導体光ガイド層と、該光ガイド層上に堆積
され、側面を前記電流阻止層で囲まれた活性層と、該活
性層および前記電流阻止層を埋めるように堆積した第２
導電型半導体クラッド層と、該クラッド層上に堆積した
第２導電型半導体コンタクト層とを含む。
【００１８】
【作用】本発明は、第１導電型半導体基板のリッジ上面
を被覆した絶縁膜の側面で生じる異常成長を積極的に利
用する。
を被覆した絶縁膜の側面で生じる異常成長を積極的に利
用する。
【００１９】図４の構造と同様に、活性層および光ガイ
ド層は、第１導電型電流阻止層で狭窄され、かつ第２導
電型半導体コンタクト層の面積が広いため、高電流密度
で発光素子を駆動することができる。
ド層は、第１導電型電流阻止層で狭窄され、かつ第２導
電型半導体コンタクト層の面積が広いため、高電流密度
で発光素子を駆動することができる。
【００２０】この時、高抵抗化領域は、第１導電型半導
体領域のみによって囲まれるので、オーバフローによる
ダブルインジェクションで洩れ電流が発生することが防
止される。
体領域のみによって囲まれるので、オーバフローによる
ダブルインジェクションで洩れ電流が発生することが防
止される。
【００２１】このような半導体発光素子構造は、リッジ
を備えた半導体基板を用いることにより２回の結晶成長
工程で得ることができる。以下、本発明を実施例に基づ
いてより詳しく述べる。
を備えた半導体基板を用いることにより２回の結晶成長
工程で得ることができる。以下、本発明を実施例に基づ
いてより詳しく述べる。
【００２２】
【実施例】図１は、本発明の実施例による半導体発光素
子を示す。ｎ型ＩｎＰ等で構成された第１導電型半導体
基板１はリッジ構造を有する。このリッジ側面は、Ｆｅ
ドープのＩｎＰ等で構成された高抵抗化領域６で埋め戻
され、その上にさらにｎ型ＩｎＰ等で形成された第１導
電型半導体電流阻止層７が形成されている。この第１導
電型半導体電流阻止層７は、半導体基板１のリッジより
もさらに上方に隆起した形状を有する。
子を示す。ｎ型ＩｎＰ等で構成された第１導電型半導体
基板１はリッジ構造を有する。このリッジ側面は、Ｆｅ
ドープのＩｎＰ等で構成された高抵抗化領域６で埋め戻
され、その上にさらにｎ型ＩｎＰ等で形成された第１導
電型半導体電流阻止層７が形成されている。この第１導
電型半導体電流阻止層７は、半導体基板１のリッジより
もさらに上方に隆起した形状を有する。
【００２３】第１導電型半導体電流阻止層７の隆起した
部分はリッジ上面を露出する開口部を取り囲んでいる。
このリッジ上面上に、ｎ型ＩｎＧａＡｓＰ等で形成され
た第１導電型半導体光ガイド層２およびアンドープＩｎ
ＧａＡｓＰ等で形成された活性層３が積層されている。
部分はリッジ上面を露出する開口部を取り囲んでいる。
このリッジ上面上に、ｎ型ＩｎＧａＡｓＰ等で形成され
た第１導電型半導体光ガイド層２およびアンドープＩｎ
ＧａＡｓＰ等で形成された活性層３が積層されている。
【００２４】なお、光ガイド層２、活性層３は半導体電
流阻止層７上にも形成されている。光ガイド層２の組成
は、活性層３よりも広いバンドギャップと低い屈折率を
有するように選ばれている。活性層３は、たとえば波長
１．５５μｍの光を発生するように選ばれている。
流阻止層７上にも形成されている。光ガイド層２の組成
は、活性層３よりも広いバンドギャップと低い屈折率を
有するように選ばれている。活性層３は、たとえば波長
１．５５μｍの光を発生するように選ばれている。
【００２５】半導体電流阻止層７は、活性層３、光ガイ
ド層２よりも広いバンドギャップと低い屈折率を有す
る。したがって、リッジ上の活性層３、光ガイド層２を
取り囲む半導体電流阻止層７は、図面横方向に関して光
をリッジ上に閉じ込める機能を果たす。
ド層２よりも広いバンドギャップと低い屈折率を有す
る。したがって、リッジ上の活性層３、光ガイド層２を
取り囲む半導体電流阻止層７は、図面横方向に関して光
をリッジ上に閉じ込める機能を果たす。
【００２６】活性層３の上には、ｐ型ＩｎＰ等で形成さ
れた第２導電型半導体クラッド層４およびｐ+ 型ＩｎＧ
ａＡｓＰ等で形成された第２導電型半導体コンタクト層
５が形成されている。
れた第２導電型半導体クラッド層４およびｐ+ 型ＩｎＧ
ａＡｓＰ等で形成された第２導電型半導体コンタクト層
５が形成されている。
【００２７】このような構成によれば、リッジを通る部
分においては、図面上方よりｐ+ −ｐ−ｉ−ｎ−ｎ構造
となってｐｉｎダイオード構造が形成されている。これ
に対して、リッジ側部においては、上方よりｐ+ −ｐ−
ｉ−ｎ−ｎ−ｓｉ−ｎとなり、半絶縁性領域ｓｉ６が電
流の通過を阻止している。なお、この半絶縁性領域ｓｉ
６は、ｎ型領域のみによって囲まれているため、ダブル
インジェクションは生じない。
分においては、図面上方よりｐ+ −ｐ−ｉ−ｎ−ｎ構造
となってｐｉｎダイオード構造が形成されている。これ
に対して、リッジ側部においては、上方よりｐ+ −ｐ−
ｉ−ｎ−ｎ−ｓｉ−ｎとなり、半絶縁性領域ｓｉ６が電
流の通過を阻止している。なお、この半絶縁性領域ｓｉ
６は、ｎ型領域のみによって囲まれているため、ダブル
インジェクションは生じない。
【００２８】図２は、図１に示した半導体発光素子の製
造工程の主要部を示す図である。第１導電型半導体基板
１として、Ｓｎドープ、キャリア濃度１〜２×１０18ｃ
ｍ-3のｎ型（１００）ＩｎＰウエハを用い、この上に厚
さ約０．３μｍのＳｉＯ 2 膜を堆積する。
造工程の主要部を示す図である。第１導電型半導体基板
１として、Ｓｎドープ、キャリア濃度１〜２×１０18ｃ
ｍ-3のｎ型（１００）ＩｎＰウエハを用い、この上に厚
さ約０．３μｍのＳｉＯ 2 膜を堆積する。
【００２９】ＳｉＯ2 膜上にホトレジスト膜（図示せ
ず）を塗布し、露光、現像して幅１〜２μｍのストライ
プ状マスクを得る。このホトレジストマスクをエッチン
グマスクとし、ＨＦ系水溶液でＳｉＯ2 膜をエッチング
すれば、幅１〜２μｍのストライプ状ＳｉＯ2 マスク８
ができあがる。
ず）を塗布し、露光、現像して幅１〜２μｍのストライ
プ状マスクを得る。このホトレジストマスクをエッチン
グマスクとし、ＨＦ系水溶液でＳｉＯ2 膜をエッチング
すれば、幅１〜２μｍのストライプ状ＳｉＯ2 マスク８
ができあがる。
【００３０】次に、ＳｉＯ2 マスク８をエッチングマス
クとして半導体基板１をメサエッチングしてリッジを形
成する。この工程は、ＨＣｌ系またはＢｒ系エッチ液を
用いたウェットエッチング、あるいはＣ2 Ｈ6 とＨ2 ガ
スを用いた反応性イオンエッチング（ＲＩＥ）により行
なえる。メサエッチングにより高さ１〜２μｍのリッジ
を形成する。このようにして、図２（Ａ）に示すような
構造を得る。
クとして半導体基板１をメサエッチングしてリッジを形
成する。この工程は、ＨＣｌ系またはＢｒ系エッチ液を
用いたウェットエッチング、あるいはＣ2 Ｈ6 とＨ2 ガ
スを用いた反応性イオンエッチング（ＲＩＥ）により行
なえる。メサエッチングにより高さ１〜２μｍのリッジ
を形成する。このようにして、図２（Ａ）に示すような
構造を得る。
【００３１】次に、図２（Ｂ）に示すように、ＳｉＯ2
マスクを残したまま、ＭＯＶＰＥ法またはＬＰＥ法を用
いて、前記リッジ形状基板１上に選択エピタキシャル成
長を行なう。
マスクを残したまま、ＭＯＶＰＥ法またはＬＰＥ法を用
いて、前記リッジ形状基板１上に選択エピタキシャル成
長を行なう。
【００３２】まず、厚さ１〜２μｍのＦｅドープＩｎＰ
からなる高抵抗化領域（半絶縁性領域）６を成長し、続
いてその上にＳｅまたはＳｉドープ、厚さ０．５μｍ、
キャリア濃度１×１０18ｃｍ-3程度のｎ型ＩｎＰからな
る第１導電型半導体電流阻止層７を連続的に成長させ
る。ＳｉＯ2 マスク８の上面には、ＩｎＰは成長しな
い。このようにして、リッジ側面が埋め込まれる。
からなる高抵抗化領域（半絶縁性領域）６を成長し、続
いてその上にＳｅまたはＳｉドープ、厚さ０．５μｍ、
キャリア濃度１×１０18ｃｍ-3程度のｎ型ＩｎＰからな
る第１導電型半導体電流阻止層７を連続的に成長させ
る。ＳｉＯ2 マスク８の上面には、ＩｎＰは成長しな
い。このようにして、リッジ側面が埋め込まれる。
【００３３】この時、ＳｉＯ2 マスク８の側面に、ｎ型
ＩｎＰの異常成長が生じる条件を選んで第１導電型半導
体電流阻止層７の成長を行なう。ＳｉＯ2 マスク８上に
は、結晶成長が生じないので、その側部はソース材料が
過剰供給され、容易に異常成長が生じる。ただし、異常
成長によってリッジ上面が覆われないよう（開口部を残
すように）成長を制御する。成長後、ストライプ状Ｓｉ
Ｏ2 マスク８をＨＦ系水溶液中でのエッチングで除去す
る。
ＩｎＰの異常成長が生じる条件を選んで第１導電型半導
体電流阻止層７の成長を行なう。ＳｉＯ2 マスク８上に
は、結晶成長が生じないので、その側部はソース材料が
過剰供給され、容易に異常成長が生じる。ただし、異常
成長によってリッジ上面が覆われないよう（開口部を残
すように）成長を制御する。成長後、ストライプ状Ｓｉ
Ｏ2 マスク８をＨＦ系水溶液中でのエッチングで除去す
る。
【００３４】次に、図２（Ｃ）に示すように、再び、Ｌ
ＰＥ法またはＭＯＶＰＥ法を用いて、ｎ型ＩｎＰ層７の
開口部に露呈したｎ型ＩｎＰ半導体基板１のリッジ上面
に、まずＳｅドープ、厚さ０．１５μｍ、キャリア濃度
１〜２×１０18ｃｍ-3のｎ型ＩｎＧａＡｓＰからなる第
１導電型半導体光ガイド層２を、次いで厚さ０．１５μ
ｍ、アンドープのＩｎ0.65Ｇａ0.35Ａｓ0.79Ｐ0.21から
なる１．５５μｍ発光の活性層３を連続的に成長させ
る。
ＰＥ法またはＭＯＶＰＥ法を用いて、ｎ型ＩｎＰ層７の
開口部に露呈したｎ型ＩｎＰ半導体基板１のリッジ上面
に、まずＳｅドープ、厚さ０．１５μｍ、キャリア濃度
１〜２×１０18ｃｍ-3のｎ型ＩｎＧａＡｓＰからなる第
１導電型半導体光ガイド層２を、次いで厚さ０．１５μ
ｍ、アンドープのＩｎ0.65Ｇａ0.35Ａｓ0.79Ｐ0.21から
なる１．５５μｍ発光の活性層３を連続的に成長させ
る。
【００３５】リッジ上の光ガイド層２、活性層３は、異
常成長で隆起したｎ型ＩｎＰ層７に囲まれた形状とな
る。なお、ｎ型光ガイド層２、活性層３は、リッジ上面
に限らず、ｎ型ＩｎＰ層７上にも堆積する。
常成長で隆起したｎ型ＩｎＰ層７に囲まれた形状とな
る。なお、ｎ型光ガイド層２、活性層３は、リッジ上面
に限らず、ｎ型ＩｎＰ層７上にも堆積する。
【００３６】次いで、活性層３上に、ＺｎまたはＣｄド
ープ、厚さ１〜１．２μｍ、キャリア濃度５×１０17ｃ
ｍ-3のｐ型ＩｎＰからなる第２導電型半導体クラッド層
４を、その上にＺｎドープ、厚さ０．４μｍ、キャリア
濃度１×１０19ｃｍ-3程度のｐ+ 型ＩｎＧａＡｓＰから
なる第２導電型半導体コンタクト層５を連続成長させ
る。このようにして、図２（Ｃ）に示す構造を得る。
ープ、厚さ１〜１．２μｍ、キャリア濃度５×１０17ｃ
ｍ-3のｐ型ＩｎＰからなる第２導電型半導体クラッド層
４を、その上にＺｎドープ、厚さ０．４μｍ、キャリア
濃度１×１０19ｃｍ-3程度のｐ+ 型ＩｎＧａＡｓＰから
なる第２導電型半導体コンタクト層５を連続成長させ
る。このようにして、図２（Ｃ）に示す構造を得る。
【００３７】図示していないが、以上の工程終了後にｐ
層側電極としてＴｉ／Ｐｔを、ｎ層側電極としてＡｕＧ
ｅ／Ａｕを蒸着、熱処理する電極工程を加えれば、発光
素子が完成する。
層側電極としてＴｉ／Ｐｔを、ｎ層側電極としてＡｕＧ
ｅ／Ａｕを蒸着、熱処理する電極工程を加えれば、発光
素子が完成する。
【００３８】以上述べた実施例は、ＩｎＧａＡｓＰ／Ｉ
ｎＰ系高出力発光素子のものであったが、これ以外に
も、たとえば典型的な例としてＡｌＧａＡｓ／ＧａＡｓ
系素子にも本発明を適用することができる。この場合、
高抵抗化領域６としては、酸素ドープＡｌＧａＡｓを用
いることができる。
ｎＰ系高出力発光素子のものであったが、これ以外に
も、たとえば典型的な例としてＡｌＧａＡｓ／ＧａＡｓ
系素子にも本発明を適用することができる。この場合、
高抵抗化領域６としては、酸素ドープＡｌＧａＡｓを用
いることができる。
【００３９】なお、従来から比較的出力の低い発光素子
の電流狭窄手段として、ｐｎｐｎ構造の埋め込み成長を
用いる場合が多いが、それと比較して上述の実施例で用
いた高抵抗化領域（半絶縁性領域）６は、寄生容量が小
さく、高速動作に適している。
の電流狭窄手段として、ｐｎｐｎ構造の埋め込み成長を
用いる場合が多いが、それと比較して上述の実施例で用
いた高抵抗化領域（半絶縁性領域）６は、寄生容量が小
さく、高速動作に適している。
【００４０】以上述べた半導体発光素子の製造方法は、
２回の結晶成長工程で済むという特徴を持っている。以
上実施例に沿って本発明を説明したが、本発明はこれら
に制限されるものではない。たとえば、選択成長用マス
クはＳｉＯ2 以外の絶縁物で形成することもできる。他
の構成要素の材料も上述のものに限らない。その他、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
２回の結晶成長工程で済むという特徴を持っている。以
上実施例に沿って本発明を説明したが、本発明はこれら
に制限されるものではない。たとえば、選択成長用マス
クはＳｉＯ2 以外の絶縁物で形成することもできる。他
の構成要素の材料も上述のものに限らない。その他、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４１】
【発明の効果】以上実施例を用いて説明したように、本
発明によれば、高出力の半導体発光素子を２回の結晶成
長工程で製造することができ、低コスト化に資すること
ができる。
発明によれば、高出力の半導体発光素子を２回の結晶成
長工程で製造することができ、低コスト化に資すること
ができる。
【図１】本発明の実施例による半導体発光素子の構造概
略を示す断面図である。
略を示す断面図である。
【図２】実施例による半導体発光素子の製造工程主要部
を示す断面図である。
を示す断面図である。
【図３】従来の高抵抗電流狭窄層型ＬＤの構造の一例を
示す断面図である。
示す断面図である。
【図４】従来の高抵抗電流狭窄層型ＬＤの別の構造例を
示す断面図である。
示す断面図である。
１、１１ 第１導電型半導体基板 ２、１２ 第１導電型半導体光ガイド層 ３、１３ 活性層 ４、１４ 第２導電型半導体クラッド層 ５、１５ 第２導電型半導体コンタクト層 ６、１６ 高抵抗化領域（半絶縁性領域） ７ 第１導電型半導体電流阻止層 ８ ＳｉＯ2 マスク
Claims (2)
- 【請求項１】 リッジ加工した第１導電型半導体基板
（１）と、 該リッジ側面を埋める高抵抗層（６）と、 該高抵抗層（６）上に堆積され、前記第１導電型半導体
基板（１）のリッジ上面に開口部を形成して隆起する第
１導電型半導体電流阻止層（７）と、 前記基板（１）のリッジ上面に堆積され、側面を該電流
阻止層（７）で囲まれた第１導電型半導体光ガイド層
（２）と、 該光ガイド層（２）上に堆積され、側面を前記電流阻止
層（７）で囲まれた活性層（３）と、 該活性層（３）および前記電流阻止層（７）を埋めるよ
うに堆積した第２導電型半導体クラッド層（４）と、 該クラッド層（４）上に堆積した第２導電型半導体コン
タクト層（５）とを含む半導体発光素子。 - 【請求項２】 第１導電型半導体基板（１）上の所定位
置に絶縁膜マスク（８）を形成する工程と、 前記絶縁膜マスク（８）両側の前記半導体基板（１）を
エッチングして前記絶縁膜マスク（８）で上面を被覆さ
れた所定幅のリッジを形成する工程と、 該リッジ側面を埋める高抵抗層（６）を成長する工程
と、 前記高抵抗層（６）上に前記リッジ上面に開口部を形成
して隆起するの第１導電型半導体電流阻止層（７）を異
常成長する工程と、 前記絶縁膜マスク（８）をエッチして除去する工程と、 前記リッジ上面に第１導電型半導体光ガイド層（２）、
活性層（３）、第２導電型半導体クラッド層（４）、第
２導電型半導体コンタクト層（５）を連続成長する工程
とを含む半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20397792A JPH0653614A (ja) | 1992-07-30 | 1992-07-30 | 半導体発光素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20397792A JPH0653614A (ja) | 1992-07-30 | 1992-07-30 | 半導体発光素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653614A true JPH0653614A (ja) | 1994-02-25 |
Family
ID=16482761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20397792A Withdrawn JPH0653614A (ja) | 1992-07-30 | 1992-07-30 | 半導体発光素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653614A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232081A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 |
-
1992
- 1992-07-30 JP JP20397792A patent/JPH0653614A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232081A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783844A (en) | Optical semiconductor device | |
| US4635268A (en) | Semiconductor laser device having a double heterojunction structure | |
| KR100648392B1 (ko) | 인듐인-계 구조들에서 아연 확산을 차단하기 위한 장벽으로서 인듐인-계 층에서의 알루미늄 스파이크들을 포함하는 전자 디바이스 및 광전자 디바이스 | |
| US5636237A (en) | Semiconductor laser device which makes it possible to realize high-speed modulation | |
| US20080049804A1 (en) | Semiconductor laser diode with a mesa stripe buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same | |
| EP0527615A1 (en) | Method of making tunable semiconductor laser | |
| EP0488510B1 (en) | Visible light surface emitting laser device | |
| US5309465A (en) | Ridge waveguide semiconductor laser with thin active region | |
| US4456999A (en) | Terrace-shaped substrate semiconductor laser | |
| JPH1022579A (ja) | 光導波路構造とこの光導波路構造を用いた半導体レーザ、変調器及び集積型半導体レーザ装置 | |
| US4870650A (en) | Semiconductor laser having a boundary-region absorption layer | |
| JPH11284280A (ja) | 半導体レーザ装置及びその製造方法ならびにｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| US5518954A (en) | Method for fabricating a semiconductor laser | |
| EP0284684B1 (en) | Inverted channel substrate planar semiconductor laser | |
| US4517674A (en) | Zinc-diffused narrow stripe AlGaAs/GaAs double heterostructure laser | |
| JP2001185809A (ja) | 半導体光デバイス装置及びその製造方法 | |
| JPH0653614A (ja) | 半導体発光素子およびその製造方法 | |
| US20030062517A1 (en) | Semiconductor device with current confinement structure | |
| EP0614257B1 (en) | Gain-guided type laser diode | |
| US4521887A (en) | W-shaped diffused stripe GaAs/AlGaAs laser | |
| EP0867949B1 (en) | Semiconductor light-emitting device | |
| US6751246B2 (en) | Buried ribbon semiconductor laser and a method of fabrication | |
| KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| US6023483A (en) | Semiconductor light-emitting device | |
| JP2956255B2 (ja) | リッジ導波型半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |