JPH10107367A - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法Info
- Publication number
- JPH10107367A JPH10107367A JP25624096A JP25624096A JPH10107367A JP H10107367 A JPH10107367 A JP H10107367A JP 25624096 A JP25624096 A JP 25624096A JP 25624096 A JP25624096 A JP 25624096A JP H10107367 A JPH10107367 A JP H10107367A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- inp
- current
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
H レーザ)に関し、活性層を含むメサ部直上部のp型ク
ラッド層のZn濃度の低下を抑制して電流狭窄構造部を
流れるリーク電流を低減する。 【解決手段】(100)面を有する半導体基板1と、半
導体基板1上に形成された活性層を含む活性層メサ領域
101と、活性層メサ領域101を挟む電流狭窄領域1
02a、102bと、両方の領域を被覆するクラッド層
9とを有する半導体レーザにおいて、電流狭窄領域10
2a、102bの最上層のn型電流阻止層8a,8bの
側壁は(111)B面を有し、側壁の間のクラッド層9
はZn濃度5×1017cm-3以上を含有するInP層か
らなる。
Description
その製造方法に関し、より詳しくは、電流狭窄層を有す
る平坦化埋込みレーザ及びその製造方法に関する。平坦
化埋込みレーザは、その効率のよい電流狭窄構造から、
低閾値,高効率のレーザ発振を達成でき、また寄生容量
が小さいことから高速変調動作を期待できる。光通信用
レーザとして重要である。
用いられた半絶縁性電流狭窄層を有する平坦化埋込みレ
ーザ(Semi Insulated Planar Buried Heterostructure
Laser:SIPBHレーザ)の構造を図11(a),(b)に
示す。p側電極72より注入された電流は、広いp-InGa
AsP コンタクト層70, p-InP クラッド層69を透過し
た後、n-InP 電流阻止層68a,68b、Fe-InP電流狭
窄層67a,67bからなる電流狭窄領域202a,2
02bによって狭窄され、電流狭窄領域202a,20
2bの間の活性層63を含む活性層メサ領域201を流
れる。ここで電流狭窄領域202a,202b上部に、
広いクラッド層69及びコンタクト層70を有し、電流
の通流面積が広いことから、直列抵抗を低減できる。こ
のことは、レーザ駆動電力を低減するのに重要である。
(MOVPE法)で3回連続成長することにより作成さ
れる。まず、(100)面方位を有するn-InP 基板61
を用意する。(100)面を用いるのは、へき開により
垂直な出射端面を容易に得ることができること、再成長
したエピ層の結晶性が良好なこと等の利点があるためで
ある。
バッファ層62、InGaAsP 活性層63、p-InP クラッド
層64及びp-InGaAsP キャップ層65を形成する。次
に、p-InGaAsP キャップ層65の中央部に形成したSiO2
膜91をマスクとして、下の多層65〜62をメサエッ
チングし、活性層63を含む活性層メサ領域201aを
形成する。
エッチングに用いたSiO2膜91を選択成長のマスクとし
て用い、2回目成長で、活性層メサ領域201aの両側
にFe-InP電流狭窄層67a,67b及びn-InP 電流阻止
層68a,68bを形成する。このとき、n-InP 電流阻
止層68a,68bの活性層メサ領域201aに面した
側の側壁では、(111)B面が成長停止面となり、
(111)B面が出ている、傾斜した側壁となる。
に、SiO2膜91のマスク及びp-InGaAsP キャップ層65
を除去した後、図10(c)に示すように、3回目成長
で、p-InP クラッド層69を形成し、さらに、図11に
示すように、p-InGaAsP コンタクト層70を形成する。
このとき、成長速度1.5μm/h以上で良好な表面ホ
モロジを得るために、p-InP クラッド層69の成長を通
常成長温度620℃以上で行う。また、p-InP クラッド
層69を成長すると、2回目成長で生じた(111)B
面上への成長となるために、n-InP 電流阻止層68a,
68bに挟まれた活性層メサ領域201の直上部では
(111)B面成長となる。一方、活性層メサ領域20
1から十分に離れたn-InP 電流阻止層68a,68bの
直上部では(100)面成長となる。
絶縁膜71のコンタクトホールを通してp側電極72を
形成し、さらにn-InP 基板61の裏面にn側電極73を
形成すると、半導体レーザが完成する。上記半導体レー
ザでは、注入電流を活性層に集中して流す電流狭窄構造
の特徴を有効に生かすため、リーク電流を極力抑制する
必要がある。例えば、通常使用される駆動電流30mA
以下の場合に、リーク電流を15%以下に抑制すること
が望ましい。
導体レーザでは、活性層の両脇の電流狭窄領域202
a,202bを流れるリーク電流が増加するという問題
がある。例えば、駆動電流30mAで25%以上のリー
ク電流が生じる場合がある。その原因調査によると、3
回目成長のp-InP クラッド層69は、n-InP 電流阻止層
68a,68bに挟まれるA部では、n-InP 電流阻止層
68a,68bの直上部(B部)に比べてpドーパント
濃度が低濃度になっていることが分かった。例えば、固
溶限界となる濃度2×1018cm-3でZnをp-InP クラ
ッド層69にドーピングしても、A部ではZn濃度が凡
そ2×1017cm-3となっている。
部(A部)が低濃度になると、その部分ではn-InP 電流
阻止層68a,68bによって特に電流通流面積が小さ
いため、直列抵抗が増大し、活性層メサ領域201に加
わる電圧が増加する。その結果、p側電極72から注入
した電流は、活性層メサ領域201を流れるよりも電流
狭窄領域202a,202bの方を流れ易くなり、活性
層の両脇を流れるリーク電流となる。
サイズ変換器を集積したレーザの場合、次のような問題
が生じる。即ち、この構造は活性層を含む利得領域と導
波路領域が共振器方向に隣接して設けられ、p側電極は
利得領域の上部にのみ形成される。活性層メサ領域直上
部が低濃度になると、活性層メサ領域に加わる電圧が増
加するため、注入電流は導波路領域に広がり、発光再結
合に寄与しなくなる。
創作されたものであり、活性層を含む活性層メサ領域直
上部のp型クラッド層のZn濃度の低下を抑制して電流
狭窄領域及び導波路領域を流れるリーク電流を低減する
ことができる半導体レーザ及びその製造方法を提供する
ものである。
である、(100)面を有する半導体基板と、該半導体
基板上に形成された活性層を含む電流供給領域と、該電
流供給領域を挟む電流狭窄領域と、前記両方の領域を被
覆するクラッド層とを有する半導体レーザにおいて、前
記電流狭窄領域の最上層の電流阻止層の側壁は(11
1)B面を有し、該側壁の間のクラッド層はZn濃度5
×1017cm-3以上を含有するInP層からなることを
特徴とする半導体レーザによって解決され、第2の発明
である、前記活性層から横方向に延びるスポットサイズ
変換器を有することを特徴とする第1の発明に記載の半
導体レーザによって解決され、第3の発明である、(1
00)面を有する半導体基板と、該半導体基板上の活性
層を含む電流供給領域と、最上層の電流阻止層の側壁が
(111)B面となっている、前記電流供給領域を挟む
電流狭窄領域と、前記両方の領域を被覆するクラッド層
とを有する半導体レーザの製造方法において、前記クラ
ッド層は、600℃以下の成長温度でZnをドープしな
がらInP層を成長させることにより形成することを特
徴とする半導体レーザの製造方法によって解決され、第
4の発明である、前記活性層から横方向に延びるスポッ
トサイズ変換器が形成されていることを特徴とする第3
の発明に記載の半導体レーザの製造方法によって解決さ
れる。
層メサ領域201の直上部(A部)が低濃度になる原因
は以下のように説明することができる。即ち、InP結
晶成長において、(111)B面と(100)面とで、
Znの取り込まれ量が異なること、特に成長温度が62
0℃以上では、(111)B面でのZnの取り込まれ率
が(100)面に比べて非常に低いことが挙げられる。
例えば、成長温度620℃では、(100)面でZnの
固溶限界である2×1018cm-3でドーピングしたとし
ても、(111)B面では凡そ2×1017cm-3とな
る。
基板を用いて電流狭窄領域を有する半導体レーザを作成
することを前提条件として、活性層を含む活性層メサ領
域の直上部(A部)のZn濃度を上げる方法を調査し
た。調査によれば、(100)面でのZnの取り込まれ
量に対する(111)B面でのZnの取り込まれ量の比
率が成長温度に依存し、かつその比率は低温になるほど
高くなることを見いだした。その結果を図3に示す。従
って、活性層メサ領域の直上部(A部)のZnの濃度を
上げるためには、成長温度を低くすればよい。
作電流30mA以下で、リーク電流比率15%以下とな
るようなA部でのZn濃度条件をシミュレーションによ
り求めると、図2に示すように、Zn濃度5×1017c
m-3以上が必要であることが分かった。ところで、(1
00)面を有するInPでは、Znの固溶限界は2×1
018cm-3である。従って、(111)B面でのZn濃
度5×1017cm-3以上とするためには、Zn取り込ま
れ量の面方位依存性が0.25以上、即ち、図3によ
り、成長温度600℃以下とする必要がある。これによ
り、図2に示すように、A部でのZn濃度が5×1017
cm-3の場合にリーク電流比率を15%程度に、1×1
018cm-3の場合に8%程度に、2×1018cm-3の場
合に5%程度にそれぞれ低減することができる。
イズ変換器を集積したレーザに本発明を適用した場合に
特に有効である。この構造では、活性層を含む利得領域
と導波路領域とが共振器方向に隣接して設けられ、p側
電極は利得領域の上部にのみ形成される。これにより、
注入電流は大部分活性層に集中して流れ、発光再結合が
生じる。活性層を含む活性層メサ領域の直上部のp型ク
ラッド層の抵抗が低く抑制されることにより、p側電極
から活性層メサ領域に注入される電流が導波路部及び電
流狭窄領域に広がるのを抑制することができるため、閾
値電流の低減、効率の向上を図ることができる。
いて図面を参照しながら説明する。 (1)本願発明者による調査及びシミュレーション 図2は、本願発明者がシミュレーションにより求めた、
注入した全電流(IT)に対するリーク電流比率(IL
/IT )の変化の様子を示す特性図である。縦軸は線形
目盛りで表されたリーク電流比率(IL /IT )を示
し、横軸は線形目盛りで表された全注入電流(IT )
(mA)を示す。
ザをモデルとしている。活性層を含む活性層メサ領域の
直上部でのZn濃度をパラメータとし、Zn濃度として
1,2,5×1017,1,2×1018cm-3の5条件を
採っている。また、電流狭窄領域の直上部でのZn濃度
を2×1018cm-3としている。低閾値及び高効率とす
るために、動作電流30mA以下で、リーク電流比率1
5%以下となるようなA部でのZn濃度条件は、図2よ
り、Zn濃度5×1017cm-3以上であることが分か
る。
Zn濃度が5×1017cm-3の場合にリーク電流比率を
15%程度に、1×1018cm-3の場合に8%程度に、
2×1018cm-3の場合に5%程度にそれぞれ低減する
ことができる。図3は、本発明の実施の形態に係る半導
体レーザの製造方法における、成長温度に対するp型I
nP層へのZn取り込まれ量の面方位依存比率RZnにつ
いて示す特性図である。
果を示す。横軸は線形目盛りで表した成長温度(℃)を
示し、縦軸は線形目盛りで表した、(100)面の成長
層へのZnの取り込まれ量に対する(111)B面の成
長層へのZnの取り込まれ量の面方位依存比率RZnを示
す。結果によれば、図3に示すように、今まで用いられ
てきた成長温度620℃では、(111)B面の成長層
へのZnの取り込まれ量は(100)面の成長層へのZ
nの取り込まれ量の10%程度と低い。この場合、In
P層の格子点に入り得るZnの濃度限界、即ちInP層
へのZnの固溶限界は凡そ2×1018cm-3であるた
め、(111)B面の成長層のZn濃度は2×1017c
m-3程度と極めて低くなる。
の取り込まれ面方位依存比率は25%程度となり、成長
温度が低下するにしたがって増加する。即ち、成長温度
590℃では50%となり、成長温度580℃では75
〜80%となり、成長温度570℃では1.2倍程度と
なり、成長温度560℃では1.7倍程度になる。実験
によれば、図1の構造においては、閾値電流が増大せ
ず、効率が大きく低下しないような、活性層メサ領域直
上部における(111)B成長面のInP層中のZn濃
度は5×1017cm-3以上、好ましくは1×1018cm
-3以上がよい。従って、(100)面を有するInP層
へのZnの固溶限界を凡そ2×1018cm-3とすると、
成長温度600℃以下、好ましくは成長温度590℃以
下が適切である。
の結晶性が悪化する心配があるが、成長速度を低下させ
ることにより、それを改善することが可能である。例え
ば、成長温度620℃で成長速度2μm/hであったも
のを、ガス流量を低くすることにより成長温度590℃
で成長速度1μm/h程度とする。 (2)本発明の第1の実施の形態 図7(a)は本発明の第1の実施の形態に係る、電流狭
窄構造を有するSIPBHテーパレーザを示す斜視図で
ある。図1は図7(a)のI−I線断面図であり、図7
(b)は図7(a)のII-II 線断面図である。
流の大部分が流れる活性層部分を含む活性層メサ領域1
01と、活性層メサ領域101の両側に形成された電流
狭窄領域102a,102bとを有する。電流狭窄領域
102a,102bへのキャリアのリークが抑制される
ため、注入された電流は活性層メサ領域101に集中し
て流れる。
面、又は(100)面から±10°以内、好ましくは±
5°以内で傾けた結晶面を有するn-InP 基板1上に、S
i濃度5×1017cm-3,層厚約0.2μmのn-InP バ
ッファ層2と、アンドープ,層厚約0.3μmの1.3
μm組成のInGaAsP 活性層3と、Zn濃度7×1017c
m-3,層厚約0.7μmのp-InP クラッド層4とが積層
されている。
は、n-InP 基板1上に、Fe濃度5×1016cm-3,層
厚約2μmのFe-InP電流狭窄層7a,7bと、Si濃度
3×1018cm-3,層厚約0.3μmのn-InP 電流阻止
層8a,8bとが積層されている。Fe-InP電流狭窄層7
a,7bではFe原子がディープレベルを形成しており、
そこの抵抗を大きくしている。また、n-InP 電流阻止層
8a,8bは、その上のクラッド層9からFe-InP電流狭
窄層7a,7bに正孔が注入されないようにするために
設けられている。
窄領域102a,102bの上部全体に、Zn濃度2×
1018cm-3,層厚約1.5μmのp-InP クラッド層9
と、Zn濃度7×1018cm-3,層厚約0.5μmのp-
InGaAsP コンタクト層10とが積層されている。ここ
で、p-InP クラッド層9のZn濃度は、活性層メサ領域
101の直上部(A部)で1×1018cm-3となってお
り、電流狭窄領域102a,102bの直上部(B部)
で2×1018cm-3となっている。
SIPBHテーパレーザは、活性層3に共振器方向で隣
接するテーパ導波路(スポットサイズ変換器)6を設け
た構造を有する。テーパ導波路6は、活性層3組成より
短波の、即ちバンド端の広い組成を有し、レーザ光を吸
収しないで出射端面に導く。導波路は出射端面に向けて
層厚が薄くなり、光閉じ込め率が減少する。従って、出
射端面に向けて光スポットサイズが大きくなり、光ファ
イバとの結合が良好となる。p側電極12は活性層3上
方にのみ被着される。これにより、注入電流は活性層3
にのみ集中して流れ、発光再結合が生じる。活性層3よ
り出たレーザ光はテーパ導波路6で吸収されることなく
出射端面に導かれ、そこから出射される。このとき、p-
InP クラッド層9のZn濃度が高く、抵抗が低いと、p
側電極12より活性層メサ領域101に注入された電流
は、テーパ導波路6領域に広がらずに大部分が活性層3
に流れる。これにより、閾値電流の低減及び効率の向上
を図ることができる。
方法について図面を参照しながら説明する。図4(a)
〜(c),図5(a)〜(c)は図7(a)のI−I線
断面図である。図6(a),(b)は作成途中の半導体
レーザを示す斜視図である。図7(a)は完成した半導
体レーザを示す斜視図であり、図7(b)は図7(a)
のII-II 線断面図である。
気相成長法(MOCVD法)を用いる。まず、図4
(a)に示すように、(100)面、又は(100)面
から±10°以内、好ましくは±5°以内で傾けた面方
位を有するSiドープのn-InP 基板1a上に間隔をおい
て一対の選択成長マスク51aを形成したものを用意
し、その上に、Si濃度5×1017cm-3,層厚約0.
2μmのn-InP 層2aと、アンドープ,層厚約0.3μ
mで、1.3μm組成のInGaAsP 層3aと、Zn濃度7
×1017cm-3,層厚約0.7μmのp-InP 層4aと、
Znドープ,1.1μm組成のp-InGaAsP キャップ層5
aとを成長する。
はマスク51aに挟まれた領域では一定膜厚となり、そ
の他の領域ではマスク51aが形成された側から徐々に
膜厚が薄くなる。そして、InGaAsP 層3aと隣接するIn
GaAsP 層6aがテーパ導波路となる。さらに、p-InGaAs
P キャップ層5a上の中央部にパターニングにより幅約
1.5μmの帯状のSiO2 膜からなマスク51bを形
成する。このとき、p-InGaAsP キャップ層5aはマスク
51bを除去する際のエッチャントから下部層を保護す
るために形成される。従って、キャップ層5aはこの機
能有するものであれば、材料を自由に選べる。
1bに従って、p-InGaAsP キャップ層5a、p-InP 層4
a、InGaAsP 層3a、及びn-InP 層2aをエッチングす
る。このとき、多少オーバエッチングを行い、n-InP 基
板1aの表層を少しエッチングする。これにより、p-In
GaAsP キャップ層5、p-InP クラッド層4、InGaAsP活
性層3、及びn-InP バッファ層2からなるメサ部101
aが形成される。
×1016cm-3でFeをドープしながら、InPを成長
し、層厚約2μmのFe-InP電流狭窄層7a,7bを形成
する。このとき、InPはマスク51b上には成長せ
ず、マスク51bの両側部のn-InP 基板1上にのみ成長
する。この場合、成長したInP層7a,7bの面方位
はn-InP 基板1の面方位に従って(100)面、又は
(100)面から±10°以内、好ましくは±5°以内
で傾いた面方位を有する。続いて、濃度3×1018cm
-3でSiをドープしながら、InPを成長し、層厚約
0.3μmのn-InP 電流阻止層8a,8bを形成する。
このとき、マスク51b側では、マスク51b上を原料
ガスが濃度拡散により横方向に流れていくため、成長速
度が増加する。そして、(111)B面が成長停止面と
なり、マスク51b側のn-InP 電流阻止層8a,8bの
側壁は(111)B面を有し、傾斜する。一方、マスク
51bと離れたn-InP 電流阻止層8a,8bの平坦部で
は下層の結晶方位に従って(100)面方位を有する。
これにより、図6(b)に示すように、マスク51bの
両側に電流狭窄領域102a,102bが形成される。
幅Wの領域が活性層3及び活性層3に隣接するテーパ導
波路6となる。
1bとキャップ層5を除去し、p-InP クラッド層4を表
出する。これにより、p-InP クラッド層4、InGaAsP 活
性層3、及びn-InP バッファ層2からなる活性層メサ領
域101が形成される。続いて、図5(b)に示すよう
に、(100)面を有するInP層でのZn濃度が2×
1018cm-3となるようにZnをドープしながら、In
P層9a〜9dを成長し、層厚約1.5μmのp-InP ク
ラッド層9を形成する。このとき、(100)面と(1
11)B面とでZn濃度に大きな差が生じないように、
成長温度を600℃以下、好ましくは590℃以下とす
る。これにより、p-InP クラッド層9のZn濃度は、活
性層メサ領域101の直上部(A部)で1×1018cm
-3となり、電流狭窄領域102a,102bの直上部
(B部)で2×1018cm-3となる。
に示すように、p-InP クラッド層9の成長温度と同じ成
長温度で、濃度7×1018cm-3でZnをドープしなが
ら、InGaAsP を成長し、層厚約0.5μmのp-InGaAsP
コンタクト層10を形成する。その後、n-InP 基板1の
裏面にn側電極13を形成する。続いて、p-InGaAsPコ
ンタクト層10表面に絶縁膜11を形成し、続いてコン
タクトホールを形成した後、コンタクトホールを通して
p-InGaAsP コンタクト層10と接触するp側電極12を
形成する。
て、(100)面と(111)B面とでp-InP クラッド
層9へのZnの取り込まれ面方位依存比率に大きな差が
生じないように、成長温度を600℃以下、好ましくは
590℃以下としている。これにより、(111)B面
を有するp-InP クラッド層9におけるZnの取り込まれ
面方位依存比率が向上するため、主電流が通過する活性
層メサ領域101の直上部(A部)でp-InP クラッド層
9のZn濃度の低下を抑制することができる。
2bと比べて活性層メサ領域101の抵抗が低下するた
め、p側電極12とn側電極13間に流れる電流は主電
流として活性層メサ領域101の方により集中して流れ
るようになり、電流狭窄領域102a,102bの方に
迂回するリーク電流が減少する。従って、閾値電流の低
減及び効率の向上を図ることができる。
の構造について示す断面図である。図1の半導体レーザ
と異なるところは、図8に示すように、Feをドープし
たInP 電流狭窄層7a,7bの代わりに、Znをドープ
したp-InP 電流狭窄層21a,21bを用いたことであ
る。この場合、電流狭窄領域103a,103bはpn
pnのサイリスタ素子構造を有し、電流狭窄メカニズム
は図1の場合と異なる。即ち、電子の流れと正孔の流れ
はそれぞれのpn接合の電位障壁により抑制される。
図4(c)の工程で、濃度5×10 16cm-3でZnをド
ープしながら、InPを成長し、層厚約1μmのZn-InP
電流狭窄層21a,21bを形成する。これ以外の作成
工程及び作成条件は、第1の実施の形態で説明した工程
及び条件と同一である。以上のように、第2の実施の形
態でも、p-InP クラッド層9を形成する際、(100)
面と(111)B面とでZn濃度に大きな差が生じない
ように、成長温度を600℃以下、好ましくは590℃
以下とする。これにより、p-InP クラッド層9のZn濃
度は、活性層メサ領域101の直上部で1×1018cm
-3となり、電流狭窄領域103a,103bの直上部で
2×1018cm-3となる。
3bと比べて活性層メサ領域101の抵抗が低下するた
め、p側電極12とn側電極13間に流れる電流は活性
層メサ領域101の方により集中して流れるようにな
り、電流狭窄領域103a,103bの方に迂回するリ
ーク電流が減少する。従って、閾値電流の低減及び効率
の向上を図ることができる。
の構成は、電流狭窄構造を有するSIPBHテーパレー
ザのみならず、電流狭窄構造を有する他の構造の半導体
レーザにも適用可能である。 (4)本発明の第3の実施の形態 図9は、本発明の第3の実施の形態に係る半導体レーザ
の構造について示す断面図である。
7(b)参照)と異なるところは、図9に示すように、
テーパ導波路6を形成せず、すべて活性層22としてい
ることである。コンタクト層23及びp側電極24は活
性層22上方共振方向全長にわたって形成されている。
n-InP バッファ層2と活性層22とp-InP クラッド層4
とが活性層メサ領域104を構成する。なお、電流狭窄
層は第1又は第2の実施の形態と同じ構造のものいずれ
でも用いることができる。
図6(a)の工程で、マスク51aを形成せずに、n-In
P 基板全面にn-InP バッファ層2を成長し、層厚約0.
3μm一定膜厚のInGaAsP 活性層22を形成する。これ
以外の作成工程及び作成条件は、第1の実施の形態で説
明した工程と及び条件と同一である。以上のように、第
3の実施の形態でも、p-InP クラッド層9を形成する
際、(100)面と(111)B面とでZn濃度に大き
な差が生じないように、成長温度を600℃以下、好ま
しくは590℃以下とする。これにより、p-InP クラッ
ド層9のZn濃度は、活性層メサ領域104の直上部で
1×1018cm-3となり、電流狭窄領域の直上部で2×
1018cm-3となる。
メサ領域104の抵抗が低下するため、p側電極24と
n側電極13間に流れる電流は活性層メサ領域104の
方により集中して流れるようになり、電流狭窄領域の方
に迂回するリーク電流が減少する。従って、閾値電流の
低減及び効率の向上を図ることができる。
ザにおいては、電流狭窄領域に挟まれた活性層を含む活
性層メサ領域の直上部でのクラッド層のZn濃度を5×
1017cm-3としているので、動作電流30mA以下
で、リーク電流比率15%以下に低減することができ
る。これにより、閾値電流の低減、効率の向上を図るこ
とができる。
法においては、活性層メサ領域と電流狭窄領域を被覆す
るクラッド層を、600℃以下の成長温度でZnをドー
プしながらInP層を成長することにより形成してい
る。従って、InP層のZn取り込まれ量の面方位依存
比率は0.25以上となる。(100)面を有するIn
P混晶のZnの固溶限界2×1018cm-3を考慮する
と、電流狭窄領域の(111)B面の側壁に挟まれた活
性層メサ領域の直上部でのクラッド層のZn濃度は5×
1017cm-3以上となるため、動作電流30mA以下
で、リーク電流比率を15%以下に低減することがで
き、閾値電流の低減、効率の向上を図ることができる。
イズ変換器を持つレーザに本発明を適用した場合に特に
有効である。活性層を含む活性層メサ領域の直上部のp-
InPクラッド層の抵抗が低く抑制されることにより、p
側電極から活性層部分に注入される電流が導波路部及び
電流狭窄領域に広がるのを抑制することができるため、
閾値電流の低減、効率の向上を図ることができる。
体レーザについて示す断面図である。
体レーザのリーク電流のZn濃度依存性について示す特
性図である。
ザの作成方法における、成長温度に対するInP混晶へ
のZnの取り込まれ量の面方位依存比率について示す特
性図である。
形態に係る半導体レーザの作成方法について示す断面図
(その1)である。
形態に係る半導体レーザの作成方法について示す断面図
(その2)である。
形態に係る半導体レーザの作成方法について示す斜視図
(その1)である。
る半導体レーザの作成方法について示す斜視図(その
2)であり、図7(b)は図7(a)のII-II 線断面図
である。
体レーザについて示す断面図である。
体レーザについて示す断面図である。
体レーザの作成方法について示す断面図(その1)であ
る。
体レーザの作成方法について示す断面図(その2)であ
る。
域。
Claims (4)
- 【請求項1】 (100)面を有する半導体基板と、該
半導体基板上に形成された活性層を含む活性層メサ領域
と、該活性層メサ領域を挟む電流狭窄領域と、前記両方
の領域を被覆するクラッド層とを有する半導体レーザに
おいて、 前記電流狭窄領域の最上層のn型電流阻止層の側壁は
(111)B面を有し、該側壁の間のクラッド層はZn
濃度5×1017cm-3以上を含有するInP層からなる
ことを特徴とする半導体レーザ。 - 【請求項2】 前記活性層から横方向に延びるスポット
サイズ変換器を有することを特徴とする請求項1に記載
の半導体レーザ。 - 【請求項3】 (100)面を有する半導体基板と、該
半導体基板上の活性層を含む活性層メサ領域と、最上層
のn型電流阻止層の側壁が(111)B面となってい
る、前記活性層メサ領域を挟む電流狭窄領域と、前記両
方の領域を被覆するクラッド層とを有する半導体レーザ
の製造方法において、 前記クラッド層は、600℃以下の成長温度でZnをド
ープしながらInP層を成長させることにより形成する
ことを特徴とする半導体レーザの製造方法。 - 【請求項4】 前記活性層から横方向に延びるスポット
サイズ変換器が形成されていることを特徴とする請求項
3に記載の半導体レーザの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25624096A JP3652454B2 (ja) | 1996-09-27 | 1996-09-27 | 半導体レーザ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25624096A JP3652454B2 (ja) | 1996-09-27 | 1996-09-27 | 半導体レーザ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10107367A true JPH10107367A (ja) | 1998-04-24 |
JP3652454B2 JP3652454B2 (ja) | 2005-05-25 |
Family
ID=17289892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25624096A Expired - Lifetime JP3652454B2 (ja) | 1996-09-27 | 1996-09-27 | 半導体レーザ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3652454B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002232081A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 |
JP2002344067A (ja) * | 2001-05-21 | 2002-11-29 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
-
1996
- 1996-09-27 JP JP25624096A patent/JP3652454B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002232081A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 |
JP2002344067A (ja) * | 2001-05-21 | 2002-11-29 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3652454B2 (ja) | 2005-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3654435B2 (ja) | 半導体光素子及びその製造方法 | |
EP1022827A2 (en) | Semiconductor laser device and fabrication method | |
US5604764A (en) | Semiconductor laser | |
JPH0722691A (ja) | 半導体レーザとその製造方法 | |
JP3791589B2 (ja) | 端面非注入型半導体レーザおよびその製造方法 | |
KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
JPH07162086A (ja) | 半導体レーザの製造方法 | |
US4815083A (en) | Buried heterostructure semiconductor laser with high-resistivity semiconductor layer for current confinement | |
JPH07106685A (ja) | 半導体レーザ | |
US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
EP0769831A1 (en) | Semiconductor laser and method of fabricating semiconductor laser | |
JP3339486B2 (ja) | 半導体レーザとその製造方法及び半導体レーザを用いた光モジュール及び光通信システム | |
EP0264225B1 (en) | A semiconductor laser device and a method for the production of the same | |
US6560266B2 (en) | Distributed feedback semiconductor laser | |
US5805628A (en) | Semiconductor laser | |
JP3658048B2 (ja) | 半導体レーザ素子 | |
KR100417096B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
JP3652454B2 (ja) | 半導体レーザ及びその製造方法 | |
JP2001251010A (ja) | 半導体レーザおよびその製造方法 | |
US6589806B2 (en) | Method of fabricating semiconductor laser for preventing turn-on of pnpn thyrister | |
JPH07193321A (ja) | 半導体レーザの製造方法 | |
JPH09148669A (ja) | 埋め込み構造半導体レーザ | |
JP2973215B2 (ja) | 半導体レーザ装置 | |
JP2806695B2 (ja) | 半導体レーザ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |