JP2000208873A - 半導体レ―ザダイオ―ドとその製造方法及び光変調器並びに光変調器付半導体レ―ザダイオ―ド - Google Patents
半導体レ―ザダイオ―ドとその製造方法及び光変調器並びに光変調器付半導体レ―ザダイオ―ドInfo
- Publication number
- JP2000208873A JP2000208873A JP11009098A JP909899A JP2000208873A JP 2000208873 A JP2000208873 A JP 2000208873A JP 11009098 A JP11009098 A JP 11009098A JP 909899 A JP909899 A JP 909899A JP 2000208873 A JP2000208873 A JP 2000208873A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- mesa portion
- block layer
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 高出力化が図れしかもリーク電流を小さくす
ることができる半導体レーザダイオードを提供する。 【解決手段】 Ｎ型半導体基板上に、Ｎ型クラッド層、
Ｐ型クラッド層及び該Ｎ型及びＰ型クラッド層の間に位
置する活性層を含む複数の半導体層が積層されてなるメ
サ部を備え、該メサ部はメサ部の両側がＮ型クラッド層
の途中までエッチングされることにより形成され、メサ
部の両側にＮ型クラッド層上に形成されたＰ型ＩｎＰか
らなるＰ型ブロック層と該Ｐ型ブロック層上に形成され
たＮ型ＩｎＰからなるＮ型ブロック層と該Ｎ型クラッド
層上に形成された高抵抗ブロック層とを含んでなる電流
ブロック層を形成し、メサ部と高抵抗ブロック層との間
にはＰ型ブロック層を形成しないようにした。
ることができる半導体レーザダイオードを提供する。 【解決手段】 Ｎ型半導体基板上に、Ｎ型クラッド層、
Ｐ型クラッド層及び該Ｎ型及びＰ型クラッド層の間に位
置する活性層を含む複数の半導体層が積層されてなるメ
サ部を備え、該メサ部はメサ部の両側がＮ型クラッド層
の途中までエッチングされることにより形成され、メサ
部の両側にＮ型クラッド層上に形成されたＰ型ＩｎＰか
らなるＰ型ブロック層と該Ｐ型ブロック層上に形成され
たＮ型ＩｎＰからなるＮ型ブロック層と該Ｎ型クラッド
層上に形成された高抵抗ブロック層とを含んでなる電流
ブロック層を形成し、メサ部と高抵抗ブロック層との間
にはＰ型ブロック層を形成しないようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、電流ブロック層を
有する半導体レーザダイオードとその製造方法及び光変
調器並びに光変調器付半導体レーザダイオードに関す
る。
有する半導体レーザダイオードとその製造方法及び光変
調器並びに光変調器付半導体レーザダイオードに関す
る。
【０００２】
【従来の技術】活性領域を高抵抗層で埋め込んだ半導体
レーザダイオードは、寄生容量を低減できることから、
高速変調用のレーザダイオードとして用いられる。図８
は従来の埋め込み構造の半導体レーザダイオードの一例
（第１の従来例）を示す断面図である。図８において、
１はＮ型ＩｎＰ基板、２はＮ型ＩｎＰからなるＮ型クラ
ッド層（例えば、厚さ１μｍ、キャリア濃度Ｎ＝１×１
０18ｃｍ-3)、３はＩｎＧａＡｓＰ歪量子井戸活性層、
４はＰ型ＩｎＰからなるＰ型クラッド層（例えば、厚さ
０．５μｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-3)、５
はＦｅドープＩｎＰからなる高抵抗ブロック層、６はＮ
型ＩｎＰブロック層、７はＰ型ＩｎＰ層、８はＰ型Ｉｎ
ＧａＡｓコンタクト層、９はＰ型電極（Ｔｉ／Ｐｔ／Ａ
ｕ）、１０はＮ型電極（Ａｕ／Ｇｅ／Ｎｉ／Ａｕ）であ
る。
レーザダイオードは、寄生容量を低減できることから、
高速変調用のレーザダイオードとして用いられる。図８
は従来の埋め込み構造の半導体レーザダイオードの一例
（第１の従来例）を示す断面図である。図８において、
１はＮ型ＩｎＰ基板、２はＮ型ＩｎＰからなるＮ型クラ
ッド層（例えば、厚さ１μｍ、キャリア濃度Ｎ＝１×１
０18ｃｍ-3)、３はＩｎＧａＡｓＰ歪量子井戸活性層、
４はＰ型ＩｎＰからなるＰ型クラッド層（例えば、厚さ
０．５μｍ、キャリア濃度Ｐ＝１×１０18ｃｍ-3)、５
はＦｅドープＩｎＰからなる高抵抗ブロック層、６はＮ
型ＩｎＰブロック層、７はＰ型ＩｎＰ層、８はＰ型Ｉｎ
ＧａＡｓコンタクト層、９はＰ型電極（Ｔｉ／Ｐｔ／Ａ
ｕ）、１０はＮ型電極（Ａｕ／Ｇｅ／Ｎｉ／Ａｕ）であ
る。
【０００３】以上のように構成された図８の半導体レー
ザダイオードでは、メサ部の両側に積層されたＮ型クラ
ッド層２、高抵抗ブロック層５、Ｎ型ＩｎＰブロック層
６を電流ブロック層として用い、活性層３に集中して電
流が注入されるようにしている。この図８の半導体レー
ザダイオードは、高抵抗ブロック層５によって、素子の
寄生容量を小さくすることができるので、高速変調が可
能であるが、耐圧を高くすることができないことから、
高出力化には一定の限界があった。
ザダイオードでは、メサ部の両側に積層されたＮ型クラ
ッド層２、高抵抗ブロック層５、Ｎ型ＩｎＰブロック層
６を電流ブロック層として用い、活性層３に集中して電
流が注入されるようにしている。この図８の半導体レー
ザダイオードは、高抵抗ブロック層５によって、素子の
寄生容量を小さくすることができるので、高速変調が可
能であるが、耐圧を高くすることができないことから、
高出力化には一定の限界があった。
【０００４】また、図１０は第２の従来例の半導体レー
ザダイオードの構成を示す模式的な断面図である。この
第２の従来例の半導体レーザダイオードは、Ｆｅドープ
ＩｎＰからなる高抵抗ブロック層５とメサ部との間、高
抵抗ブロック層５とＮ型クラッド層との間に、それぞれ
メサ部の側面からメサ部の両側に連続したＰ型ＩｎＰブ
ロック層１１０とＮ型ＩｎＰブロック層１２０とを形成
している。このように第２の従来例の半導体レーザダイ
オードでは、Ｐ型ＩｎＰブロック層１１０とＮ型ＩｎＰ
ブロック層１２０とを形成することにより、電流ブロッ
ク層内にＰＮ接合が構成されるため、第１の従来例に比
較して耐圧を高くできるという特徴がある。また、図８
又は図１０と同様の構成により、活性層を光吸収層とし
て用いることにより光変調器を構成することができる。
ザダイオードの構成を示す模式的な断面図である。この
第２の従来例の半導体レーザダイオードは、Ｆｅドープ
ＩｎＰからなる高抵抗ブロック層５とメサ部との間、高
抵抗ブロック層５とＮ型クラッド層との間に、それぞれ
メサ部の側面からメサ部の両側に連続したＰ型ＩｎＰブ
ロック層１１０とＮ型ＩｎＰブロック層１２０とを形成
している。このように第２の従来例の半導体レーザダイ
オードでは、Ｐ型ＩｎＰブロック層１１０とＮ型ＩｎＰ
ブロック層１２０とを形成することにより、電流ブロッ
ク層内にＰＮ接合が構成されるため、第１の従来例に比
較して耐圧を高くできるという特徴がある。また、図８
又は図１０と同様の構成により、活性層を光吸収層とし
て用いることにより光変調器を構成することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、図８に
示す第１の従来例の半導体レーザダイオードは、上述し
たように素子の耐圧が低くなり、ターンオンが発生しや
すくなるという問題点があった。すなわち、第１の従来
例の半導体レーザダイオードは、図９に示すように、電
流を増加させていくとターンオンが発生し、それ以上電
流を増やしても光出力が大きくならず、高出力化できな
いという問題点があった。また、図１０に示す第２の従
来例の半導体レーザダイオードは、素子の耐圧を高くで
き高出力化が可能であるが、リーク電流が大きくなり、
レーザ特性は悪くなるという問題点があった。また、図
８又は図１０と同様な構成で、光変調器を構成した場合
においても、それらの光変調器はそれぞれ上述と同様の
問題点を有していた。
示す第１の従来例の半導体レーザダイオードは、上述し
たように素子の耐圧が低くなり、ターンオンが発生しや
すくなるという問題点があった。すなわち、第１の従来
例の半導体レーザダイオードは、図９に示すように、電
流を増加させていくとターンオンが発生し、それ以上電
流を増やしても光出力が大きくならず、高出力化できな
いという問題点があった。また、図１０に示す第２の従
来例の半導体レーザダイオードは、素子の耐圧を高くで
き高出力化が可能であるが、リーク電流が大きくなり、
レーザ特性は悪くなるという問題点があった。また、図
８又は図１０と同様な構成で、光変調器を構成した場合
においても、それらの光変調器はそれぞれ上述と同様の
問題点を有していた。
【０００６】そこで、本発明は、高出力化が図れしかも
リーク電流を小さくすることができる半導体レーザダイ
オードとその製造方法を提供することを第１の目的とす
る。
リーク電流を小さくすることができる半導体レーザダイ
オードとその製造方法を提供することを第１の目的とす
る。
【０００７】また、本発明は、高速変調が可能でかつ高
出力化が図れしかもリーク電流を小さくすることができ
る光変調器を提供することを第２の目的とする。
出力化が図れしかもリーク電流を小さくすることができ
る光変調器を提供することを第２の目的とする。
【０００８】さらに、本発明は、高速変調が可能でかつ
高出力化が図れしかもリーク電流を小さくすることがで
きる光変調器付半導体レーザダイオードを提供すること
を第３の目的とする。
高出力化が図れしかもリーク電流を小さくすることがで
きる光変調器付半導体レーザダイオードを提供すること
を第３の目的とする。
【０００９】
【課題を解決するための手段】本発明に係る半導体レー
ザダイオードは、上記第１の目的を達成するために、Ｎ
型半導体基板上に、Ｎ型クラッド層、Ｐ型クラッド層及
び該Ｎ型及びＰ型クラッド層の間に位置する活性層を含
む複数の半導体層が積層されてなるメサ部と、高抵抗化
されたＩｎＰからなり上記メサ部の両側に位置する高抵
抗ブロック層とを備え、上記メサ部は該メサ部の両側が
上記Ｎ型クラッド層の途中までエッチングされることに
より形成された半導体レーザダイオードであって、上記
メサ部の両側に上記Ｎ型クラッド層上に形成されたＰ型
ＩｎＰからなるＰ型ブロック層と該Ｐ型ブロック層上に
形成されたＮ型ＩｎＰからなるＮ型ブロック層と該Ｎ型
クラッド層上に形成された上記高抵抗ブロック層とを含
んでなる電流ブロック層を形成しかつ、上記メサ部と上
記高抵抗ブロック層との間には上記Ｐ型ブロック層を形
成しないようにしたことを特徴とする。このようにする
と、上記メサ部の両側の電流ブロック層に、上記高抵抗
ブロック層に加え、上記Ｐ型ブロック層と上記Ｎ型ブロ
ック層とによって構成されるＰＮ接合界面が形成される
ので、耐圧特性を向上させることができる。また、上記
メサ部と上記高抵抗ブロック層との間にはＰ型ブロック
層が形成されていないので、リーク電流を小さくでき
る。
ザダイオードは、上記第１の目的を達成するために、Ｎ
型半導体基板上に、Ｎ型クラッド層、Ｐ型クラッド層及
び該Ｎ型及びＰ型クラッド層の間に位置する活性層を含
む複数の半導体層が積層されてなるメサ部と、高抵抗化
されたＩｎＰからなり上記メサ部の両側に位置する高抵
抗ブロック層とを備え、上記メサ部は該メサ部の両側が
上記Ｎ型クラッド層の途中までエッチングされることに
より形成された半導体レーザダイオードであって、上記
メサ部の両側に上記Ｎ型クラッド層上に形成されたＰ型
ＩｎＰからなるＰ型ブロック層と該Ｐ型ブロック層上に
形成されたＮ型ＩｎＰからなるＮ型ブロック層と該Ｎ型
クラッド層上に形成された上記高抵抗ブロック層とを含
んでなる電流ブロック層を形成しかつ、上記メサ部と上
記高抵抗ブロック層との間には上記Ｐ型ブロック層を形
成しないようにしたことを特徴とする。このようにする
と、上記メサ部の両側の電流ブロック層に、上記高抵抗
ブロック層に加え、上記Ｐ型ブロック層と上記Ｎ型ブロ
ック層とによって構成されるＰＮ接合界面が形成される
ので、耐圧特性を向上させることができる。また、上記
メサ部と上記高抵抗ブロック層との間にはＰ型ブロック
層が形成されていないので、リーク電流を小さくでき
る。
【００１０】また、本発明に係る半導体レーザダイオー
ドでは、上記Ｎ型クラッド層をＮ型ＩｎＰで形成し、上
記Ｐ型クラッド層をＰ型ＩｎＰで形成することが好まし
い。
ドでは、上記Ｎ型クラッド層をＮ型ＩｎＰで形成し、上
記Ｐ型クラッド層をＰ型ＩｎＰで形成することが好まし
い。
【００１１】また、本発明に係る半導体レーザダイオー
ドでは、上記Ｎ型ブロック層は、上記メサ部の側面にお
いて上記Ｎ型クラッド層と接するように形成されていて
もよい。
ドでは、上記Ｎ型ブロック層は、上記メサ部の側面にお
いて上記Ｎ型クラッド層と接するように形成されていて
もよい。
【００１２】また、本発明に係る半導体レーザダイオー
ドでは、上記Ｎ型ブロック層は、上記メサ部の側面を覆
うように形成されていることが好ましい。このようにす
ると、上記Ｐ型クラッド層と上記高抵抗層との間におけ
る不純物の相互拡散を防止できる。
ドでは、上記Ｎ型ブロック層は、上記メサ部の側面を覆
うように形成されていることが好ましい。このようにす
ると、上記Ｐ型クラッド層と上記高抵抗層との間におけ
る不純物の相互拡散を防止できる。
【００１３】また、本発明に係る半導体レーザダイオー
ドの製造方法は、Ｎ型半導体基板上に、Ｎ型クラッド
層、Ｐ型クラッド層及び該Ｎ型及びＰ型クラッド層の間
に位置する活性層を含む複数の半導体層が積層されてな
るメサ部と、高抵抗化されたＩｎＰからなり上記メサ部
の両側に位置する高抵抗ブロック層とを備えた半導体レ
ーザダイオードの製造方法であって、上記複数の半導体
層を積層して、長手方向が共振方向に一致するように所
定の幅に形成されたマスクを用いて該マスクの両側を上
記Ｎ型クラッド層の途中までエッチングされることによ
り上記メサ部を形成する第１工程と、上記メサ部の側面
と上記メサ部の両側に位置する上記Ｎ型クラッド層上面
とにＰ型ＩｎＰ層を成長させる第２工程と、上記Ｐ型Ｉ
ｎＰ層上にＮ型ＩｎＰ層を成長させる第３工程と、上記
メサ部の側面に形成されたＰ型ＩｎＰ層をハロゲン系の
ガスを用いてエッチングすることにより除去する第４工
程とを含むことを特徴とする。
ドの製造方法は、Ｎ型半導体基板上に、Ｎ型クラッド
層、Ｐ型クラッド層及び該Ｎ型及びＰ型クラッド層の間
に位置する活性層を含む複数の半導体層が積層されてな
るメサ部と、高抵抗化されたＩｎＰからなり上記メサ部
の両側に位置する高抵抗ブロック層とを備えた半導体レ
ーザダイオードの製造方法であって、上記複数の半導体
層を積層して、長手方向が共振方向に一致するように所
定の幅に形成されたマスクを用いて該マスクの両側を上
記Ｎ型クラッド層の途中までエッチングされることによ
り上記メサ部を形成する第１工程と、上記メサ部の側面
と上記メサ部の両側に位置する上記Ｎ型クラッド層上面
とにＰ型ＩｎＰ層を成長させる第２工程と、上記Ｐ型Ｉ
ｎＰ層上にＮ型ＩｎＰ層を成長させる第３工程と、上記
メサ部の側面に形成されたＰ型ＩｎＰ層をハロゲン系の
ガスを用いてエッチングすることにより除去する第４工
程とを含むことを特徴とする。
【００１４】また、本発明に係る半導体レーザダイオー
ドの製造方法においては、上記第４工程は上記第３工程
の後に行うようにし、上記第４工程において、上記メサ
部の側面に形成された上記Ｐ型ＩｎＰ層及び上記Ｎ型Ｉ
ｎＰ層とを除去するようにしてもよい。
ドの製造方法においては、上記第４工程は上記第３工程
の後に行うようにし、上記第４工程において、上記メサ
部の側面に形成された上記Ｐ型ＩｎＰ層及び上記Ｎ型Ｉ
ｎＰ層とを除去するようにしてもよい。
【００１５】さらに、本発明に係る半導体レーザダイオ
ードの製造方法においては、上記第４工程を上記第２工
程の後であって上記第３工程の前に行うようにしてもよ
い。
ードの製造方法においては、上記第４工程を上記第２工
程の後であって上記第３工程の前に行うようにしてもよ
い。
【００１６】またさらに、本発明に係る半導体レーザダ
イオードの製造方法は、上記第３工程の後にさらに、上
記メサ部の側面に形成されたＮ型ＩｎＰ層をハロゲン系
のガスを用いてエッチングすることにより除去する第５
工程とを含むようにしてもよい。
イオードの製造方法は、上記第３工程の後にさらに、上
記メサ部の側面に形成されたＮ型ＩｎＰ層をハロゲン系
のガスを用いてエッチングすることにより除去する第５
工程とを含むようにしてもよい。
【００１７】また、本発明に係る光変調器は、Ｎ型半導
体基板上に、Ｎ型クラッド層、Ｐ型クラッド層及び該Ｎ
型及びＰ型クラッド層の間に位置する活性層を含む複数
の半導体層が積層されてなるメサ部と、高抵抗化された
ＩｎＰからなり上記メサ部の両側に位置する高抵抗ブロ
ック層とを備え、上記メサ部は該メサ部の両側が上記Ｎ
型クラッド層の途中までエッチングされることにより形
成された光変調器であって、上記メサ部の両側に上記Ｎ
型クラッド層上に形成されたＰ型ＩｎＰからなるＰ型ブ
ロック層と該Ｐ型ブロック層上に形成されたＮ型ＩｎＰ
からなるＮ型ブロック層と該Ｎ型クラッド層上に形成さ
れた上記高抵抗ブロック層とを含んでなる電流ブロック
層を形成しかつ、上記メサ部と上記高抵抗ブロック層と
の間には上記Ｐ型ブロック層を形成しないようにしたこ
とを特徴とする。このようにすると、上記メサ部の両側
の電流ブロック層に、上記高抵抗ブロック層に加え、上
記Ｐ型ブロック層と上記Ｎ型ブロック層とによって構成
されるＰＮ接合界面が形成されるので、耐圧特性を向上
させることができる。また、上記メサ部と上記高抵抗ブ
ロック層との間にはＰ型ブロック層が形成されていない
ので、リーク電流を小さくできる。
体基板上に、Ｎ型クラッド層、Ｐ型クラッド層及び該Ｎ
型及びＰ型クラッド層の間に位置する活性層を含む複数
の半導体層が積層されてなるメサ部と、高抵抗化された
ＩｎＰからなり上記メサ部の両側に位置する高抵抗ブロ
ック層とを備え、上記メサ部は該メサ部の両側が上記Ｎ
型クラッド層の途中までエッチングされることにより形
成された光変調器であって、上記メサ部の両側に上記Ｎ
型クラッド層上に形成されたＰ型ＩｎＰからなるＰ型ブ
ロック層と該Ｐ型ブロック層上に形成されたＮ型ＩｎＰ
からなるＮ型ブロック層と該Ｎ型クラッド層上に形成さ
れた上記高抵抗ブロック層とを含んでなる電流ブロック
層を形成しかつ、上記メサ部と上記高抵抗ブロック層と
の間には上記Ｐ型ブロック層を形成しないようにしたこ
とを特徴とする。このようにすると、上記メサ部の両側
の電流ブロック層に、上記高抵抗ブロック層に加え、上
記Ｐ型ブロック層と上記Ｎ型ブロック層とによって構成
されるＰＮ接合界面が形成されるので、耐圧特性を向上
させることができる。また、上記メサ部と上記高抵抗ブ
ロック層との間にはＰ型ブロック層が形成されていない
ので、リーク電流を小さくできる。
【００１８】また、本発明に係る光変調器では、上記Ｎ
型クラッド層をＮ型ＩｎＰで構成し、上記Ｐ型クラッド
層をＰ型ＩｎＰで構成することが好ましい。
型クラッド層をＮ型ＩｎＰで構成し、上記Ｐ型クラッド
層をＰ型ＩｎＰで構成することが好ましい。
【００１９】さらに、本発明に係る光変調器では、上記
Ｎ型ブロック層は、上記メサ部の側面において上記Ｎ型
クラッド層と接するように形成されていてもよい。
Ｎ型ブロック層は、上記メサ部の側面において上記Ｎ型
クラッド層と接するように形成されていてもよい。
【００２０】またさらに、本発明に係る光変調器では、
上記Ｎ型ブロック層は、上記メサ部の側面を覆うように
形成されていることが好ましい。
上記Ｎ型ブロック層は、上記メサ部の側面を覆うように
形成されていることが好ましい。
【００２１】また、本発明に係る光変調器付半導体レー
ザダイオードは、Ｎ型半導体基板上に、Ｎ型クラッド
層、Ｐ型クラッド層及び該Ｎ型及びＰ型クラッド層の間
に位置する活性層を含む複数の半導体層が積層されてな
るメサ部と、高抵抗化されたＩｎＰからなり上記メサ部
の両側に位置する高抵抗ブロック層とを備え、上記メサ
部は該メサ部の両側が上記Ｎ型クラッド層の途中までエ
ッチングされることにより形成され、該メサ部の一部に
おける活性層を光吸収層とした光変調器付半導体レーザ
ダイオードであって、上記メサ部の両側に上記Ｎ型クラ
ッド層上に形成されたＰ型ＩｎＰからなるＰ型ブロック
層と該Ｐ型ブロック層上に形成されたＮ型ＩｎＰからな
るＮ型ブロック層と該Ｎ型クラッド層上に形成された上
記高抵抗ブロック層とを含んでなる電流ブロック層を形
成しかつ、上記メサ部と上記高抵抗ブロック層との間に
は上記Ｐ型ブロック層を形成しないようにしたことを特
徴とする。このようにすると、上記メサ部の両側の電流
ブロック層に、上記高抵抗ブロック層に加え、上記Ｐ型
ブロック層と上記Ｎ型ブロック層とによって構成される
ＰＮ接合界面が形成されるので、耐圧特性を向上させる
ことができる。また、上記メサ部と上記高抵抗ブロック
層との間にはＰ型ブロック層が形成されていないので、
リーク電流を小さくできる。
ザダイオードは、Ｎ型半導体基板上に、Ｎ型クラッド
層、Ｐ型クラッド層及び該Ｎ型及びＰ型クラッド層の間
に位置する活性層を含む複数の半導体層が積層されてな
るメサ部と、高抵抗化されたＩｎＰからなり上記メサ部
の両側に位置する高抵抗ブロック層とを備え、上記メサ
部は該メサ部の両側が上記Ｎ型クラッド層の途中までエ
ッチングされることにより形成され、該メサ部の一部に
おける活性層を光吸収層とした光変調器付半導体レーザ
ダイオードであって、上記メサ部の両側に上記Ｎ型クラ
ッド層上に形成されたＰ型ＩｎＰからなるＰ型ブロック
層と該Ｐ型ブロック層上に形成されたＮ型ＩｎＰからな
るＮ型ブロック層と該Ｎ型クラッド層上に形成された上
記高抵抗ブロック層とを含んでなる電流ブロック層を形
成しかつ、上記メサ部と上記高抵抗ブロック層との間に
は上記Ｐ型ブロック層を形成しないようにしたことを特
徴とする。このようにすると、上記メサ部の両側の電流
ブロック層に、上記高抵抗ブロック層に加え、上記Ｐ型
ブロック層と上記Ｎ型ブロック層とによって構成される
ＰＮ接合界面が形成されるので、耐圧特性を向上させる
ことができる。また、上記メサ部と上記高抵抗ブロック
層との間にはＰ型ブロック層が形成されていないので、
リーク電流を小さくできる。
【００２２】また、本発明に係る光変調器付半導体レー
ザダイオードは、上記Ｎ型クラッド層がＮ型ＩｎＰから
なり、上記Ｐ型クラッド層がＰ型ＩｎＰからなることが
好ましい。
ザダイオードは、上記Ｎ型クラッド層がＮ型ＩｎＰから
なり、上記Ｐ型クラッド層がＰ型ＩｎＰからなることが
好ましい。
【００２３】さらに、本発明に係る光変調器付半導体レ
ーザダイオードでは、上記Ｎ型ブロック層は、上記メサ
部の側面において上記Ｎ型クラッド層と接するように形
成されていてもよい。
ーザダイオードでは、上記Ｎ型ブロック層は、上記メサ
部の側面において上記Ｎ型クラッド層と接するように形
成されていてもよい。
【００２４】またさらに、本発明に係る光変調器付半導
体レーザダイオードでは、上記Ｎ型ブロック層は、上記
メサ部の側面を覆うように形成されていることが好まし
い。
体レーザダイオードでは、上記Ｎ型ブロック層は、上記
メサ部の側面を覆うように形成されていることが好まし
い。
【００２５】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態の半導体レーザダイオードについて説明す
る。 実施の形態１．図１は本発明に係る実施の形態１の半導
体レーザダイオードの構成を模式的に示す断面図であ
る。本実施の形態１の半導体レーザダイオードは、図１
に示すように、下面にＮ型電極１０(Ａｕ／Ｇｅ／Ａｕ)
が形成されたＮ型ＩｎＰ基板１上に、Ｎ型クラッド層２
とＰ型クラッド層４との間にＩｎＧａＡｓＰからなる歪
量子井戸構造の活性層３が積層されてなるメサ部と、Ｆ
ｅがドープされて高抵抗化されたＩｎＰからなりメサ部
の両側に埋め込み成長された高抵抗ブロック層５とを備
えている。ここで、本実施の形態１では、Ｎ型クラッド
層２は、例えば、厚さ１μのＮ型ＩｎＰからなり、キャ
リア濃度Ｎは、例えば、１×１０18ｃｍ-3に設定され
る。また、Ｐ型クラッド層４は、厚さ０．５μｍのＰ型
ＩｎＰからなり、キャリア濃度Ｐは例えば、１×１０18
ｃｍ-3に設定される。
る実施の形態の半導体レーザダイオードについて説明す
る。 実施の形態１．図１は本発明に係る実施の形態１の半導
体レーザダイオードの構成を模式的に示す断面図であ
る。本実施の形態１の半導体レーザダイオードは、図１
に示すように、下面にＮ型電極１０(Ａｕ／Ｇｅ／Ａｕ)
が形成されたＮ型ＩｎＰ基板１上に、Ｎ型クラッド層２
とＰ型クラッド層４との間にＩｎＧａＡｓＰからなる歪
量子井戸構造の活性層３が積層されてなるメサ部と、Ｆ
ｅがドープされて高抵抗化されたＩｎＰからなりメサ部
の両側に埋め込み成長された高抵抗ブロック層５とを備
えている。ここで、本実施の形態１では、Ｎ型クラッド
層２は、例えば、厚さ１μのＮ型ＩｎＰからなり、キャ
リア濃度Ｎは、例えば、１×１０18ｃｍ-3に設定され
る。また、Ｐ型クラッド層４は、厚さ０．５μｍのＰ型
ＩｎＰからなり、キャリア濃度Ｐは例えば、１×１０18
ｃｍ-3に設定される。
【００２６】そして、本実施の形態１において、メサ部
は、メサ部の両側がＮ型クラッド層２の途中までエッチ
ングされることにより構成され、メサ部の両側のＮ型Ｉ
ｎＰクラッド層２に接してＰ型ＩｎＰからなるＰ型Ｉｎ
Ｐブロック層１１が形成され、該Ｐ型ＩｎＰブロック層
１１上にＮ型ＩｎＰからなるＮ型ＩｎＰブロック層１２
が形成されていることを特徴としている。すなわち、本
実施の形態１の半導体レーザダイオードでは、電流ブロ
ック層としてＰ型ＩｎＰ層、Ｎ型ＩｎＰ層、Ｆｅドープ
ＩｎＰ層、Ｎ型ＩｎＰ層の積層構造にし、かつＰ型Ｉｎ
Ｐ層、Ｎ型ＩｎＰ層がメサ部の側面には形成しないよう
に構成している。
は、メサ部の両側がＮ型クラッド層２の途中までエッチ
ングされることにより構成され、メサ部の両側のＮ型Ｉ
ｎＰクラッド層２に接してＰ型ＩｎＰからなるＰ型Ｉｎ
Ｐブロック層１１が形成され、該Ｐ型ＩｎＰブロック層
１１上にＮ型ＩｎＰからなるＮ型ＩｎＰブロック層１２
が形成されていることを特徴としている。すなわち、本
実施の形態１の半導体レーザダイオードでは、電流ブロ
ック層としてＰ型ＩｎＰ層、Ｎ型ＩｎＰ層、Ｆｅドープ
ＩｎＰ層、Ｎ型ＩｎＰ層の積層構造にし、かつＰ型Ｉｎ
Ｐ層、Ｎ型ＩｎＰ層がメサ部の側面には形成しないよう
に構成している。
【００２７】尚、本実施の形態１の半導体レーザダイオ
ードにおいて、メサ部の両側のＦｅドープのＩｎＰから
なる高抵抗ブロック層５上には、Ｎ型ＩｎＰブロック層
６が形成され、該Ｎ型ＩｎＰブロック層６とメサ部の上
面とを覆うように、Ｐ型ＩｎＰ層７が形成される。さら
にＰ型ＩｎＰ層７上にはＰ型ＩｎＧａＡｓコンタクト層
８を介してＰ型電極(Ｔｉ／Ｐｔ／Ａｕ)９が形成されて
いる。
ードにおいて、メサ部の両側のＦｅドープのＩｎＰから
なる高抵抗ブロック層５上には、Ｎ型ＩｎＰブロック層
６が形成され、該Ｎ型ＩｎＰブロック層６とメサ部の上
面とを覆うように、Ｐ型ＩｎＰ層７が形成される。さら
にＰ型ＩｎＰ層７上にはＰ型ＩｎＧａＡｓコンタクト層
８を介してＰ型電極(Ｔｉ／Ｐｔ／Ａｕ)９が形成されて
いる。
【００２８】以上のように構成された実施の形態１の半
導体レーザダイオードにおいては、メサ部の両側のＰ型
電極９とＮ型電極１０の間には、高抵抗ブロック層５
と、Ｎ型ＩｎＰブロック層１２とＰ型ＩｎＰブロック層
１１とによって構成されかつ逆バイアスとなる方向に電
圧が印加されるＰＮ接合面が存在するので、耐圧を高く
することができ、ターンオンの発生を抑制することがで
きる。また、メサ部の両側面に接して高抵抗ブロック層
５が形成されているので、メサ部に電流を集中させるこ
とができ（メサ部以外に電流の流れる電流路がない）、
リーク電流を少なくできる。これによって、レーザ発振
特性を良好にできる。
導体レーザダイオードにおいては、メサ部の両側のＰ型
電極９とＮ型電極１０の間には、高抵抗ブロック層５
と、Ｎ型ＩｎＰブロック層１２とＰ型ＩｎＰブロック層
１１とによって構成されかつ逆バイアスとなる方向に電
圧が印加されるＰＮ接合面が存在するので、耐圧を高く
することができ、ターンオンの発生を抑制することがで
きる。また、メサ部の両側面に接して高抵抗ブロック層
５が形成されているので、メサ部に電流を集中させるこ
とができ（メサ部以外に電流の流れる電流路がない）、
リーク電流を少なくできる。これによって、レーザ発振
特性を良好にできる。
【００２９】以下、実施の形態１の半導体レーザダイオ
ードの製造方法について説明する。本製造方法では、上
面が（００１）面となるように作製されたＮ型ＩｎＰ基
板１上に、図２（ａ）に示すように、ＭＯＣＶＤ法でＮ
型ＩｎＰからなるＮ型クラッド層２、ＩｎＧａＡｓＰ歪
量子井戸活性層３、Ｐ型ＩｎＰからなるＰ型クラッド層
４を成長させる。次いで、Ｐ型クラッド層４上にＳｉＯ
2絶縁膜１３を形成し、その長手方向が共振方向に一致
するようにパターニングする。次に、図２（ｂ）に示す
ようにメタン系ドライエッチング等を用いて、ＳｉＯ 2
絶縁膜１３の両側の半導体層をＮ型クラッド層２の途中
まで除去することにより、メサ部を形成する。
ードの製造方法について説明する。本製造方法では、上
面が（００１）面となるように作製されたＮ型ＩｎＰ基
板１上に、図２（ａ）に示すように、ＭＯＣＶＤ法でＮ
型ＩｎＰからなるＮ型クラッド層２、ＩｎＧａＡｓＰ歪
量子井戸活性層３、Ｐ型ＩｎＰからなるＰ型クラッド層
４を成長させる。次いで、Ｐ型クラッド層４上にＳｉＯ
2絶縁膜１３を形成し、その長手方向が共振方向に一致
するようにパターニングする。次に、図２（ｂ）に示す
ようにメタン系ドライエッチング等を用いて、ＳｉＯ 2
絶縁膜１３の両側の半導体層をＮ型クラッド層２の途中
まで除去することにより、メサ部を形成する。
【００３０】そして、図２（ｃ）に示すように、ＭＯＣ
ＶＤ法でＰ型ＩｎＰブロック層１１ａ、Ｎ型ＩｎＰブロ
ック層１２ａを成長させる。この際、Ｐ型ＩｎＰブロッ
ク層１１ａ、Ｎ型ＩｎＰブロック層１２ａは、ＳｉＯ2
絶縁膜１３が形成されたメサ部の上面を除いて、メサ部
の両側面及びメサ部の両側に位置するＮ型クラッド層２
上面に連続して形成される。ここで、本製造方法では、
上面が（００１）面となるように作製されたＮ型ＩｎＰ
基板１を用いているので、Ｎ型ＩｎＰ基板１の上面に形
成されたＮ型クラッド層２上に成長されたメサ部の両側
に位置するＰ型ＩｎＰブロック層１１ａ及びＮ型ＩｎＰ
ブロック層１２ａはそれぞれ、各上面が（００１）面と
なるように成長される。また、メサ部側面に成長される
Ｐ型ＩｎＰブロック層１１ａ及びＮ型ＩｎＰブロック層
１２ａはそれぞれ、メサ部側面と平行な表面が（１／１
０）面となるように成長される。ここで、（１／１０）
面の表記における（／）は、後ろに位置する数字の上に
付すべきバー（−）を示している。以下、本明細書にお
いて同様とする。
ＶＤ法でＰ型ＩｎＰブロック層１１ａ、Ｎ型ＩｎＰブロ
ック層１２ａを成長させる。この際、Ｐ型ＩｎＰブロッ
ク層１１ａ、Ｎ型ＩｎＰブロック層１２ａは、ＳｉＯ2
絶縁膜１３が形成されたメサ部の上面を除いて、メサ部
の両側面及びメサ部の両側に位置するＮ型クラッド層２
上面に連続して形成される。ここで、本製造方法では、
上面が（００１）面となるように作製されたＮ型ＩｎＰ
基板１を用いているので、Ｎ型ＩｎＰ基板１の上面に形
成されたＮ型クラッド層２上に成長されたメサ部の両側
に位置するＰ型ＩｎＰブロック層１１ａ及びＮ型ＩｎＰ
ブロック層１２ａはそれぞれ、各上面が（００１）面と
なるように成長される。また、メサ部側面に成長される
Ｐ型ＩｎＰブロック層１１ａ及びＮ型ＩｎＰブロック層
１２ａはそれぞれ、メサ部側面と平行な表面が（１／１
０）面となるように成長される。ここで、（１／１０）
面の表記における（／）は、後ろに位置する数字の上に
付すべきバー（−）を示している。以下、本明細書にお
いて同様とする。
【００３１】このようにＰ型ＩｎＰブロック層１１ａ及
びＮ型ＩｎＰブロック層１２ａを成長させた後、ＭＯＣ
ＶＤ炉内でホスヒン（ＰＨ3）と塩化水素（ＨＣｌ）ガ
スを流す。この塩化水素（ＨＣｌ）ガスには、ＩｎＰ層
をエッチングする性質があり、特に、＜００１＞方向、
すなわち表面が（００１）面であるメサ部の両側に位置
するＮ型クラッド層２の厚さ方向のエッチングレート
は、表面が（１／１０）面であるメサ部側面に形成され
たＩｎＰ層の厚さ方向におけるエッチングレートに比べ
非常に遅い(図６の実験データ参照)。従って、表面が
（１／１０）面であるメサ側面に形成されたＩｎＰ層の
みが選択的にエッチングされ、図２（ｄ）に示すよう
に、メサ部の両側に、Ｐ型ＩｎＰブロック層１１とＮ型
ＩｎＰブロック層１２とが積層された構造が作製でき
る。
びＮ型ＩｎＰブロック層１２ａを成長させた後、ＭＯＣ
ＶＤ炉内でホスヒン（ＰＨ3）と塩化水素（ＨＣｌ）ガ
スを流す。この塩化水素（ＨＣｌ）ガスには、ＩｎＰ層
をエッチングする性質があり、特に、＜００１＞方向、
すなわち表面が（００１）面であるメサ部の両側に位置
するＮ型クラッド層２の厚さ方向のエッチングレート
は、表面が（１／１０）面であるメサ部側面に形成され
たＩｎＰ層の厚さ方向におけるエッチングレートに比べ
非常に遅い(図６の実験データ参照)。従って、表面が
（１／１０）面であるメサ側面に形成されたＩｎＰ層の
みが選択的にエッチングされ、図２（ｄ）に示すよう
に、メサ部の両側に、Ｐ型ＩｎＰブロック層１１とＮ型
ＩｎＰブロック層１２とが積層された構造が作製でき
る。
【００３２】尚、本製造方法では、塩化水素（ＨＣｌ）
ガスを用いたが、本発明は塩化水素ＨＣｌガスに限ら
ず、他のハロゲン系ガスでも同様な効果が得られる。ま
た、Ｐ型ＩｎＰブロック層１１ａ、Ｎ型ＩｎＰブロック
層１２ａのメサ部側面及びメサ部の両側に位置するＰ型
ＩｎＰブロック層１１ａ及びＮ型ＩｎＰブロック層１２
ａの上面の各面方位は、上述の面方位に限られるもので
はなく、異方性エッチングが可能な他の面方位でも同様
の効果が得られる。すなわち、本発明の製造方法は、Ｎ
型ＩｎＰ基板１の上面の面方位により限定されるもので
はない。しかし、ウェットエッチングの場合、等方的に
エッチングされるので、（１／１０）メサ側面のＩｎＰ
層がエッチングされるのみならず、（００１）底面のＩ
ｎＰ層もエッチングされるので、（００１）底面のみに
ＩｎＰ層を残すことができない。従って、本発明の構造
を作製することは困難である。
ガスを用いたが、本発明は塩化水素ＨＣｌガスに限ら
ず、他のハロゲン系ガスでも同様な効果が得られる。ま
た、Ｐ型ＩｎＰブロック層１１ａ、Ｎ型ＩｎＰブロック
層１２ａのメサ部側面及びメサ部の両側に位置するＰ型
ＩｎＰブロック層１１ａ及びＮ型ＩｎＰブロック層１２
ａの上面の各面方位は、上述の面方位に限られるもので
はなく、異方性エッチングが可能な他の面方位でも同様
の効果が得られる。すなわち、本発明の製造方法は、Ｎ
型ＩｎＰ基板１の上面の面方位により限定されるもので
はない。しかし、ウェットエッチングの場合、等方的に
エッチングされるので、（１／１０）メサ側面のＩｎＰ
層がエッチングされるのみならず、（００１）底面のＩ
ｎＰ層もエッチングされるので、（００１）底面のみに
ＩｎＰ層を残すことができない。従って、本発明の構造
を作製することは困難である。
【００３３】次に、図２（ｅ）に示すように、そのまま
ＭＯＣＶＤ炉内でＦｅドープＩｎＰからなる高抵抗ブロ
ック層５、Ｎ型ＩｎＰブロック層６を成長させる。そし
て、ＳｉＯ2絶縁膜１３を除去した後、Ｐ型ＩｎＰ層
７、Ｐ型ＩｎＧａＡｓコンタクト層８、Ｐ型電極（Ｔｉ
／Ｐｔ／Ａｕ）９、Ｎ型電極（Ａｕ／Ｇｅ／Ｎｉ／Ａ
ｕ)１０を形成する。以上のような工程により、図１に
示す実施の形態１の半導体レーザダイオードを製造する
ことができる。本製造方法では、Ｐ型ＩｎＰブロック層
１１ａ、Ｎ型ＩｎＰブロック層１２ａを成長させた後、
同じＭＯＣＶＤ炉内でホスヒン（ＰＨ3）と塩化水素
（ＨＣｌ）ガスを流して、メサ側面に形成されたＩｎＰ
層のみを選択的にエッチングしている。このようにする
ことで、容易にメサ部の側面のＩｎＰ層のみを除去して
メサ部の両側に、Ｐ型ＩｎＰブロック層１１とＮ型Ｉｎ
Ｐブロック層１２とを積層した構造を作製できる。
ＭＯＣＶＤ炉内でＦｅドープＩｎＰからなる高抵抗ブロ
ック層５、Ｎ型ＩｎＰブロック層６を成長させる。そし
て、ＳｉＯ2絶縁膜１３を除去した後、Ｐ型ＩｎＰ層
７、Ｐ型ＩｎＧａＡｓコンタクト層８、Ｐ型電極（Ｔｉ
／Ｐｔ／Ａｕ）９、Ｎ型電極（Ａｕ／Ｇｅ／Ｎｉ／Ａ
ｕ)１０を形成する。以上のような工程により、図１に
示す実施の形態１の半導体レーザダイオードを製造する
ことができる。本製造方法では、Ｐ型ＩｎＰブロック層
１１ａ、Ｎ型ＩｎＰブロック層１２ａを成長させた後、
同じＭＯＣＶＤ炉内でホスヒン（ＰＨ3）と塩化水素
（ＨＣｌ）ガスを流して、メサ側面に形成されたＩｎＰ
層のみを選択的にエッチングしている。このようにする
ことで、容易にメサ部の側面のＩｎＰ層のみを除去して
メサ部の両側に、Ｐ型ＩｎＰブロック層１１とＮ型Ｉｎ
Ｐブロック層１２とを積層した構造を作製できる。
【００３４】実施の形態２．次に、本発明に係る実施の
形態２の半導体レーザダイオードについて説明する。こ
こではまず、図５を参照して本実施の形態２の半導体レ
ーザダイオードの製造方法について説明する。尚、図５
において図２と同様のものには同様の符号を付して示し
ている。本製造方法では、実施の形態１の製造方法と同
様にしてメサ部を形成する（図５（ａ））。
形態２の半導体レーザダイオードについて説明する。こ
こではまず、図５を参照して本実施の形態２の半導体レ
ーザダイオードの製造方法について説明する。尚、図５
において図２と同様のものには同様の符号を付して示し
ている。本製造方法では、実施の形態１の製造方法と同
様にしてメサ部を形成する（図５（ａ））。
【００３５】次に、図５（ｂ）に示すように、ＭＯＣＶ
Ｄ法でＰ型ＩｎＰブロック層２１ａを成長させる。Ｐ型
ＩｎＰブロック層２１ａを成長させた後、ＭＯＣＶＤ炉
内で、ＩｎＰに対して＜１／１０＞方向のエッチングレ
ートの極めて大きいホスヒンＰＨ3と塩化水素ＨＣｌガ
スを流して、表面が（１／１０）面であるメサ部側面に
形成されたＰ型ＩｎＰブロック層２１ａのみを選択的に
エッチングする。尚、＜１／１０＞方向の表記における
（／）は、後ろに位置する数字の上に付すべきバー
（−）を示している。以上のようにして、図５（ｃ）に
示すように、メサ部の両側のＮ型クラッド層２上にＰ型
ＩｎＰブロック層２１が形成される。次に、図５（ｄ）
に示すように、そのままＭＯＣＶＤ炉内でＮ型ＩｎＰブ
ロック層２２ａを成長させる。
Ｄ法でＰ型ＩｎＰブロック層２１ａを成長させる。Ｐ型
ＩｎＰブロック層２１ａを成長させた後、ＭＯＣＶＤ炉
内で、ＩｎＰに対して＜１／１０＞方向のエッチングレ
ートの極めて大きいホスヒンＰＨ3と塩化水素ＨＣｌガ
スを流して、表面が（１／１０）面であるメサ部側面に
形成されたＰ型ＩｎＰブロック層２１ａのみを選択的に
エッチングする。尚、＜１／１０＞方向の表記における
（／）は、後ろに位置する数字の上に付すべきバー
（−）を示している。以上のようにして、図５（ｃ）に
示すように、メサ部の両側のＮ型クラッド層２上にＰ型
ＩｎＰブロック層２１が形成される。次に、図５（ｄ）
に示すように、そのままＭＯＣＶＤ炉内でＮ型ＩｎＰブ
ロック層２２ａを成長させる。
【００３６】そして、Ｎ型ＩｎＰブロック層２２ａを成
長させた後、ＭＯＣＶＤ炉内でホスヒンＰＨ3と塩化水
素ＨＣｌガスを流して、表面が（１／１０）面であるメ
サ部側面に形成されたＮ型ＩｎＰブロック層２２ａのみ
を選択的にエッチングする。以上のようにして、図５
（ｅ）に示すように、メサ部の両側のＰ型ＩｎＰブロッ
ク層２１上にＮ型ＩｎＰブロック層２２が形成される。
次に、そのままＭＯＣＶＤ炉内でＦｅドープＩｎＰから
なる高抵抗ブロック層５、Ｎ型ＩｎＰブロック層６を成
長させて、図５（ｆ）に示す構造を作製する。そして、
ＳｉＯ2絶縁膜１３を除去した後、Ｐ型ＩｎＰ層７、Ｐ
型ＩｎＧａＡｓコンタクト層８、Ｐ型電極（Ｔｉ／Ｐｔ
／Ａｕ）９、Ｎ型電極（Ａｕ／Ｇｅ／Ｎｉ／Ａｕ)１０
を形成する。
長させた後、ＭＯＣＶＤ炉内でホスヒンＰＨ3と塩化水
素ＨＣｌガスを流して、表面が（１／１０）面であるメ
サ部側面に形成されたＮ型ＩｎＰブロック層２２ａのみ
を選択的にエッチングする。以上のようにして、図５
（ｅ）に示すように、メサ部の両側のＰ型ＩｎＰブロッ
ク層２１上にＮ型ＩｎＰブロック層２２が形成される。
次に、そのままＭＯＣＶＤ炉内でＦｅドープＩｎＰから
なる高抵抗ブロック層５、Ｎ型ＩｎＰブロック層６を成
長させて、図５（ｆ）に示す構造を作製する。そして、
ＳｉＯ2絶縁膜１３を除去した後、Ｐ型ＩｎＰ層７、Ｐ
型ＩｎＧａＡｓコンタクト層８、Ｐ型電極（Ｔｉ／Ｐｔ
／Ａｕ）９、Ｎ型電極（Ａｕ／Ｇｅ／Ｎｉ／Ａｕ)１０
を形成する。
【００３７】以上のような製造工程により、本発明に係
る実施の形態２の半導体レーザダイオードは製造され
る。以上のように構成された実施の形態２の半導体レー
ザダイオードは、実施の形態１とは異なり、Ｎ型ＩｎＰ
ブロック層２２が、メサ部の側面においてＮ型クラッド
層２と接するように形成される。以上のように構成され
た実施の形態２の半導体レーザダイオードは、実施の形
態１と同様、耐圧を高くしかつリーク電流を低減するこ
とができる。また、実施の形態２の半導体レーザダイオ
ードは、Ｐ型ＩｎＰ層２１とＦｅドープＩｎＰ層５がい
ずれの位置においても接触していないので、Ｐ型ＩｎＰ
層１１とＦｅドープＩｎＰ層５が一部で接触し、その部
分でＺｎとＦｅの相互拡散が若干ある図１の構造に比較
して、ＺｎとＦｅとの相互拡散を全くなくすことがで
き、よりリーク電流を少なくできる。
る実施の形態２の半導体レーザダイオードは製造され
る。以上のように構成された実施の形態２の半導体レー
ザダイオードは、実施の形態１とは異なり、Ｎ型ＩｎＰ
ブロック層２２が、メサ部の側面においてＮ型クラッド
層２と接するように形成される。以上のように構成され
た実施の形態２の半導体レーザダイオードは、実施の形
態１と同様、耐圧を高くしかつリーク電流を低減するこ
とができる。また、実施の形態２の半導体レーザダイオ
ードは、Ｐ型ＩｎＰ層２１とＦｅドープＩｎＰ層５がい
ずれの位置においても接触していないので、Ｐ型ＩｎＰ
層１１とＦｅドープＩｎＰ層５が一部で接触し、その部
分でＺｎとＦｅの相互拡散が若干ある図１の構造に比較
して、ＺｎとＦｅとの相互拡散を全くなくすことがで
き、よりリーク電流を少なくできる。
【００３８】実施の形態３．図６は本発明に係る実施の
形態３の半導体レーザダイオードの構成を示す模式的な
断面図である。この実施の形態３の半導体レーザダイオ
ードは、実施の形態２の半導体レーザダイオードにおい
て、Ｎ型ＩｎＰブロック層２２に代えてＮ型ＩｎＰブロ
ック層３２を用いて構成した以外は、実施の形態２の半
導体レーザダイオードと同様に構成される。すなわち、
実施の形態３の半導体レーザダイオードにおいて、Ｎ型
ＩｎＰブロック層３２は、Ｐ型ＩｎＰブロック層２１上
及びメサ部の側面に連続して形成されている。
形態３の半導体レーザダイオードの構成を示す模式的な
断面図である。この実施の形態３の半導体レーザダイオ
ードは、実施の形態２の半導体レーザダイオードにおい
て、Ｎ型ＩｎＰブロック層２２に代えてＮ型ＩｎＰブロ
ック層３２を用いて構成した以外は、実施の形態２の半
導体レーザダイオードと同様に構成される。すなわち、
実施の形態３の半導体レーザダイオードにおいて、Ｎ型
ＩｎＰブロック層３２は、Ｐ型ＩｎＰブロック層２１上
及びメサ部の側面に連続して形成されている。
【００３９】このように、Ｎ型ＩｎＰブロック層３２
を、メサ部の側面にも形成することによりＦｅドープＩ
ｎＰからなる高抵抗ブロック層５とメサ部のＰ型クラッ
ド層とが直接接触することがないので、以下に説明する
理由によりリーク電流を実施の形態１及び実施の形態２
に比較してさらに低減することができる。すなわち、Ｉ
ｎＰからなるＰ型クラッド層４のドーパントであるＺｎ
とＦｅドープＩｎＰ高抵抗層５のＦｅは激しく相互拡散
する。そのため、Ｐ型ＩｎＰクラッド層４とＦｅドープ
ＩｎＰからなる高抵抗ブロック層５が接触していれば、
Ｐ型ＩｎＰクラッド層４のＺｎとＦｅドープＩｎＰから
なる高抵抗ブロック層５のＦｅは相互拡散し、この相互
拡散により、リーク電流が増加する。しかしながら、本
実施の形態３では、Ｎ型ＩｎＰブロック層３２がメサ側
面に形成されているので、Ｐ型クラッド層４とＦｅドー
プＩｎＰ高抵抗層５が直接接触せず、従って、Ｐ型クラ
ッド層４のＺｎとＦｅドープＩｎＰからなる高抵抗ブロ
ック層５のＦｅは相互拡散しない。これによって、より
リーク電流を低減することができる。
を、メサ部の側面にも形成することによりＦｅドープＩ
ｎＰからなる高抵抗ブロック層５とメサ部のＰ型クラッ
ド層とが直接接触することがないので、以下に説明する
理由によりリーク電流を実施の形態１及び実施の形態２
に比較してさらに低減することができる。すなわち、Ｉ
ｎＰからなるＰ型クラッド層４のドーパントであるＺｎ
とＦｅドープＩｎＰ高抵抗層５のＦｅは激しく相互拡散
する。そのため、Ｐ型ＩｎＰクラッド層４とＦｅドープ
ＩｎＰからなる高抵抗ブロック層５が接触していれば、
Ｐ型ＩｎＰクラッド層４のＺｎとＦｅドープＩｎＰから
なる高抵抗ブロック層５のＦｅは相互拡散し、この相互
拡散により、リーク電流が増加する。しかしながら、本
実施の形態３では、Ｎ型ＩｎＰブロック層３２がメサ側
面に形成されているので、Ｐ型クラッド層４とＦｅドー
プＩｎＰ高抵抗層５が直接接触せず、従って、Ｐ型クラ
ッド層４のＺｎとＦｅドープＩｎＰからなる高抵抗ブロ
ック層５のＦｅは相互拡散しない。これによって、より
リーク電流を低減することができる。
【００４０】次に、図７を参照して実施の形態３の半導
体レーザダイオードの製造方法について説明する。本製
造方法において、Ｐ型ＩｎＰブロック層２１を形成する
ところまでは、実施の形態２の半導体レーザダイオード
の製造方法と同様である。すなわち、図７（ａ）（ｂ）
（ｃ）はそれぞれ、図５（ａ）（ｂ）（ｃ）と同じであ
る。そして、図７（ｄ）に示すように、ＭＯＣＶＤ炉内
でＮ型ＩｎＰブロック層３２をメサ部の側面とＰ型Ｉｎ
Ｐブロック層２１上とに成長させる。
体レーザダイオードの製造方法について説明する。本製
造方法において、Ｐ型ＩｎＰブロック層２１を形成する
ところまでは、実施の形態２の半導体レーザダイオード
の製造方法と同様である。すなわち、図７（ａ）（ｂ）
（ｃ）はそれぞれ、図５（ａ）（ｂ）（ｃ）と同じであ
る。そして、図７（ｄ）に示すように、ＭＯＣＶＤ炉内
でＮ型ＩｎＰブロック層３２をメサ部の側面とＰ型Ｉｎ
Ｐブロック層２１上とに成長させる。
【００４１】次に、Ｎ型ＩｎＰブロック層３２をエッチ
ングすることなく、ＭＯＣＶＤ炉内でＦｅドープＩｎＰ
からなる高抵抗ブロック層５、Ｎ型ＩｎＰブロック層６
を成長させる（図７（ｅ））。そして、ＳｉＯ2絶縁膜
１３を除去後、Ｐ型ＩｎＰ層７、Ｐ型ＩｎＧａＡｓコン
タクト層８、Ｐ型電極（Ｔｉ／Ｐｔ／Ａｕ）９、Ｎ型電
極（Ａｕ／Ｇｅ／Ｎｉ／Ａｕ)１０を形成する。以上の
ような製造工程により、実施の形態３の半導体レーザダ
イオードを製造することができる。
ングすることなく、ＭＯＣＶＤ炉内でＦｅドープＩｎＰ
からなる高抵抗ブロック層５、Ｎ型ＩｎＰブロック層６
を成長させる（図７（ｅ））。そして、ＳｉＯ2絶縁膜
１３を除去後、Ｐ型ＩｎＰ層７、Ｐ型ＩｎＧａＡｓコン
タクト層８、Ｐ型電極（Ｔｉ／Ｐｔ／Ａｕ）９、Ｎ型電
極（Ａｕ／Ｇｅ／Ｎｉ／Ａｕ)１０を形成する。以上の
ような製造工程により、実施の形態３の半導体レーザダ
イオードを製造することができる。
【００４２】以下、本発明に係る変形例について説明す
る。 変形例１（光変調器）．以上の各実施の形態では、半導
体レーザダイオードについて説明したが、本発明はこれ
に限らず、上述の各実施の形態と同様の層構成を有する
光変調器に適用することができる。この光変調器におい
て、各実施の形態において活性層として用いたＩｎＧａ
ＡｓＰ歪量子井戸層が光吸収層として動作し、かつその
光吸収層の光吸収率がＰ側及びＮ側電極に印加される電
圧に対応して変化して光変調器として機能する。尚、本
光変調器において、光吸収層であるＩｎＧａＡｓＰ歪量
子井戸層の障壁層と井戸層の各組成を及び厚さは、吸収
すべき光の波長等に応じて適宜設定される。以上のよう
に構成された光変調器は、上述の各実施の形態と同様の
理由により、高耐圧にできかつリーク電流を低くできる
ので、優れた光変調器特性が得られる。
る。 変形例１（光変調器）．以上の各実施の形態では、半導
体レーザダイオードについて説明したが、本発明はこれ
に限らず、上述の各実施の形態と同様の層構成を有する
光変調器に適用することができる。この光変調器におい
て、各実施の形態において活性層として用いたＩｎＧａ
ＡｓＰ歪量子井戸層が光吸収層として動作し、かつその
光吸収層の光吸収率がＰ側及びＮ側電極に印加される電
圧に対応して変化して光変調器として機能する。尚、本
光変調器において、光吸収層であるＩｎＧａＡｓＰ歪量
子井戸層の障壁層と井戸層の各組成を及び厚さは、吸収
すべき光の波長等に応じて適宜設定される。以上のよう
に構成された光変調器は、上述の各実施の形態と同様の
理由により、高耐圧にできかつリーク電流を低くできる
ので、優れた光変調器特性が得られる。
【００４３】変形例２（光変調器付半導体レーザダイオ
ード）．変形例１で説明したように、本発明に係る半導
体層構造は、半導体レーザダイオードだけではなく、光
変調器にも適用することができる。従って、各実施の形
態の半導体レーザダイオードと変形例１で説明した光変
調器は、同様の半導体層構造を有することから、同一半
導体基板上に一体で形成することができる。尚、本変形
例２の光変調器付半導体レーザダイオードにおいて、例
えば、Ｐ側電極を半導体レーザダイオード部分と光変調
器部分とで分離することにより、各制御電圧を独立して
印加することができる。このように構成することによ
り、半導体レーザダイオードにより出力されるレーザ光
を光変調器により変調して出力することができる。この
変調器付半導体レーザダイオードは、上述の各実施の形
態と同様の理由により、高耐圧にできかつリーク電流を
低くできるので、優れたレーザ特性と光変調器特性が得
られる。
ード）．変形例１で説明したように、本発明に係る半導
体層構造は、半導体レーザダイオードだけではなく、光
変調器にも適用することができる。従って、各実施の形
態の半導体レーザダイオードと変形例１で説明した光変
調器は、同様の半導体層構造を有することから、同一半
導体基板上に一体で形成することができる。尚、本変形
例２の光変調器付半導体レーザダイオードにおいて、例
えば、Ｐ側電極を半導体レーザダイオード部分と光変調
器部分とで分離することにより、各制御電圧を独立して
印加することができる。このように構成することによ
り、半導体レーザダイオードにより出力されるレーザ光
を光変調器により変調して出力することができる。この
変調器付半導体レーザダイオードは、上述の各実施の形
態と同様の理由により、高耐圧にできかつリーク電流を
低くできるので、優れたレーザ特性と光変調器特性が得
られる。
【００４４】その他の変形例．以上の各実施の形態及び
各変形例では、Ｎ型クラッド層及びＰ型クラッド層とし
てそれぞれＮ型ＩｎＰ及びＰ型ＩｎＰを用いたが、本発
明はこれに限らず、ＡｌＩｎＡｓ等の他の半導体層をＮ
型及びＰ型クラッド層として用いてもよい。以上のよう
に構成しても上記各実施の形態及び各変形例と同様の作
用効果を有する。
各変形例では、Ｎ型クラッド層及びＰ型クラッド層とし
てそれぞれＮ型ＩｎＰ及びＰ型ＩｎＰを用いたが、本発
明はこれに限らず、ＡｌＩｎＡｓ等の他の半導体層をＮ
型及びＰ型クラッド層として用いてもよい。以上のよう
に構成しても上記各実施の形態及び各変形例と同様の作
用効果を有する。
【００４５】また、以上の各実施の形態及び各変形例で
は、活性層（光吸収層）としてＩｎＧａＡｓＰ歪量子井
戸層を用いたが、本発明はこれに限らず、ＡｌＧａＩｎ
Ａｓ等の他の歪量子井戸層を用いてもよい。以上のよう
に構成しても上記各実施の形態及び各変形例と同様の作
用効果を有する。また、本発明において、活性層（光吸
収層）は量子井戸構造に限られるものではなく、比較的
厚い１層からなる活性層を用いてもよい。以上のように
構成しても上記各実施の形態及び各変形例と同様の作用
効果を有する。
は、活性層（光吸収層）としてＩｎＧａＡｓＰ歪量子井
戸層を用いたが、本発明はこれに限らず、ＡｌＧａＩｎ
Ａｓ等の他の歪量子井戸層を用いてもよい。以上のよう
に構成しても上記各実施の形態及び各変形例と同様の作
用効果を有する。また、本発明において、活性層（光吸
収層）は量子井戸構造に限られるものではなく、比較的
厚い１層からなる活性層を用いてもよい。以上のように
構成しても上記各実施の形態及び各変形例と同様の作用
効果を有する。
【００４６】
【発明の効果】以上詳細に説明したように、本発明に係
る半導体レーザダイオードは、Ｎ型半導体基板上に、上
記メサ部を備え、上記メサ部の両側に上記Ｎ型クラッド
層上に形成されたＰ型ＩｎＰからなるＰ型ブロック層と
該Ｐ型ブロック層上に形成されたＮ型ＩｎＰからなるＮ
型ブロック層と該Ｎ型クラッド層上に形成された上記高
抵抗ブロック層とを含んでなる電流ブロック層を形成し
かつ、上記メサ部と上記高抵抗ブロック層との間には上
記Ｐ型ブロック層を形成しないようにした。これによっ
て、上記メサ部の両側の電流ブロック層に、上記高抵抗
ブロック層に加え、上記Ｐ型ブロック層と上記Ｎ型ブロ
ック層とによって構成されるＰＮ接合界面が形成される
ので、耐圧特性を向上させることができ、また、上記メ
サ部と上記高抵抗ブロック層との間にはＰ型ブロック層
が形成されていないので、リーク電流を小さくできる。
従って、本発明によれば、高出力化が図れしかもリーク
電流を小さくすることができる半導体レーザダイオード
を提供することができる。
る半導体レーザダイオードは、Ｎ型半導体基板上に、上
記メサ部を備え、上記メサ部の両側に上記Ｎ型クラッド
層上に形成されたＰ型ＩｎＰからなるＰ型ブロック層と
該Ｐ型ブロック層上に形成されたＮ型ＩｎＰからなるＮ
型ブロック層と該Ｎ型クラッド層上に形成された上記高
抵抗ブロック層とを含んでなる電流ブロック層を形成し
かつ、上記メサ部と上記高抵抗ブロック層との間には上
記Ｐ型ブロック層を形成しないようにした。これによっ
て、上記メサ部の両側の電流ブロック層に、上記高抵抗
ブロック層に加え、上記Ｐ型ブロック層と上記Ｎ型ブロ
ック層とによって構成されるＰＮ接合界面が形成される
ので、耐圧特性を向上させることができ、また、上記メ
サ部と上記高抵抗ブロック層との間にはＰ型ブロック層
が形成されていないので、リーク電流を小さくできる。
従って、本発明によれば、高出力化が図れしかもリーク
電流を小さくすることができる半導体レーザダイオード
を提供することができる。
【００４７】また、本発明に係る半導体レーザダイオー
ドでは、上記Ｎ型クラッド層をＮ型ＩｎＰで形成し、上
記Ｐ型クラッド層をＰ型ＩｎＰで形成することにより、
光ファイバーにおいて低損失伝送が可能な波長で容易に
発振させることができ、高出力化が図れしかもリーク電
流を小さくすることができる光通信用の半導体レーザダ
イオードを提供することができる。
ドでは、上記Ｎ型クラッド層をＮ型ＩｎＰで形成し、上
記Ｐ型クラッド層をＰ型ＩｎＰで形成することにより、
光ファイバーにおいて低損失伝送が可能な波長で容易に
発振させることができ、高出力化が図れしかもリーク電
流を小さくすることができる光通信用の半導体レーザダ
イオードを提供することができる。
【００４８】また、本発明に係る半導体レーザダイオー
ドでは、上記Ｎ型ブロック層は、上記メサ部の側面にお
いて上記Ｎ型クラッド層と接するように形成しても、高
出力化が図れしかもリーク電流を小さくすることができ
る半導体レーザダイオードを提供することができる。
ドでは、上記Ｎ型ブロック層は、上記メサ部の側面にお
いて上記Ｎ型クラッド層と接するように形成しても、高
出力化が図れしかもリーク電流を小さくすることができ
る半導体レーザダイオードを提供することができる。
【００４９】また、本発明に係る半導体レーザダイオー
ドでは、上記Ｎ型ブロック層は、上記メサ部の側面を覆
うように形成することにより、上記Ｐ型クラッド層と上
記高抵抗層との間における不純物の相互拡散を防止で
き、さらにリーク電流を小さくできる。
ドでは、上記Ｎ型ブロック層は、上記メサ部の側面を覆
うように形成することにより、上記Ｐ型クラッド層と上
記高抵抗層との間における不純物の相互拡散を防止で
き、さらにリーク電流を小さくできる。
【００５０】また、本発明に係る半導体レーザダイオー
ドの製造方法は、上記半導体レーザダイオードの製造方
法であって、上記複数の半導体層を積層して上記メサ部
を形成する第１工程と、上記Ｐ型ＩｎＰ層を成長させる
第２工程と、上記Ｐ型ＩｎＰ層上にＮ型ＩｎＰ層を成長
させる第３工程と、上記メサ部の側面に形成されたＰ型
ＩｎＰ層をハロゲン系のガスを用いてエッチングするこ
とにより除去する第４工程とを含む。この製造方法によ
れば、上記メサ部の両側の電流ブロック層に、上記高抵
抗ブロック層に加え、上記Ｐ型ブロック層と上記Ｎ型ブ
ロック層とによってＰＮ接合界面を構成でき、上記メサ
部と上記高抵抗ブロック層との間にＰ型ブロック層を形
成しないようにできる。従って、本製造方法によって製
造された半導体レーザダイオードは、耐圧特性を向上さ
せることができ、リーク電流を小さくできるので、高出
力化が可能な半導体レーザダイオード製造することがで
きる。
ドの製造方法は、上記半導体レーザダイオードの製造方
法であって、上記複数の半導体層を積層して上記メサ部
を形成する第１工程と、上記Ｐ型ＩｎＰ層を成長させる
第２工程と、上記Ｐ型ＩｎＰ層上にＮ型ＩｎＰ層を成長
させる第３工程と、上記メサ部の側面に形成されたＰ型
ＩｎＰ層をハロゲン系のガスを用いてエッチングするこ
とにより除去する第４工程とを含む。この製造方法によ
れば、上記メサ部の両側の電流ブロック層に、上記高抵
抗ブロック層に加え、上記Ｐ型ブロック層と上記Ｎ型ブ
ロック層とによってＰＮ接合界面を構成でき、上記メサ
部と上記高抵抗ブロック層との間にＰ型ブロック層を形
成しないようにできる。従って、本製造方法によって製
造された半導体レーザダイオードは、耐圧特性を向上さ
せることができ、リーク電流を小さくできるので、高出
力化が可能な半導体レーザダイオード製造することがで
きる。
【００５１】また、本発明に係る半導体レーザダイオー
ドの製造方法においては、上記第４工程は上記第３工程
の後に行うようにし、上記第４工程において、上記メサ
部の側面に形成された上記Ｐ型ＩｎＰ層及び上記Ｎ型Ｉ
ｎＰ層とを除去するようにすることにより、エッチング
工程の回数を減らすことができ、工程を簡単にできる。
ドの製造方法においては、上記第４工程は上記第３工程
の後に行うようにし、上記第４工程において、上記メサ
部の側面に形成された上記Ｐ型ＩｎＰ層及び上記Ｎ型Ｉ
ｎＰ層とを除去するようにすることにより、エッチング
工程の回数を減らすことができ、工程を簡単にできる。
【００５２】さらに、本発明に係る半導体レーザダイオ
ードの製造方法においては、上記第４工程を上記第２工
程の後であって上記第３工程の前に行うようにすること
により、上記Ｎ型ＩｎＰ層をメサ部に沿って形成するこ
とができ、これによって、さらにリーク電流を少なくで
きる半導体レーザダイオードを製造することができる。
ードの製造方法においては、上記第４工程を上記第２工
程の後であって上記第３工程の前に行うようにすること
により、上記Ｎ型ＩｎＰ層をメサ部に沿って形成するこ
とができ、これによって、さらにリーク電流を少なくで
きる半導体レーザダイオードを製造することができる。
【００５３】またさらに、本発明に係る半導体レーザダ
イオードの製造方法では、上記第３工程の後にさらに、
上記メサ部の側面に形成されたＮ型ＩｎＰ層をハロゲン
系のガスを用いてエッチングすることにより除去する第
５工程とを含むようにしても、耐圧特性を向上させるこ
とができ、リーク電流を小さくできるので、高出力化が
可能な半導体レーザダイオード製造することができる。
イオードの製造方法では、上記第３工程の後にさらに、
上記メサ部の側面に形成されたＮ型ＩｎＰ層をハロゲン
系のガスを用いてエッチングすることにより除去する第
５工程とを含むようにしても、耐圧特性を向上させるこ
とができ、リーク電流を小さくできるので、高出力化が
可能な半導体レーザダイオード製造することができる。
【００５４】また、本発明に係る光変調器は、上記メサ
部と、上記メサ部の両側に上記Ｎ型クラッド層上に形成
されたＰ型ＩｎＰからなるＰ型ブロック層と該Ｐ型ブロ
ック層上に形成されたＮ型ＩｎＰからなるＮ型ブロック
層と該Ｎ型クラッド層上に形成された上記高抵抗ブロッ
ク層とを含んでなる電流ブロック層とを含み、上記メサ
部と上記高抵抗ブロック層との間には上記Ｐ型ブロック
層を形成しないようにした。これによって、上記メサ部
の両側の電流ブロック層に、上記高抵抗ブロック層に加
え、上記Ｐ型ブロック層と上記Ｎ型ブロック層とによっ
て構成されるＰＮ接合界面が形成されるので、耐圧特性
を向上させることができ、上記メサ部と上記高抵抗ブロ
ック層との間にはＰ型ブロック層が形成されていないの
で、リーク電流を小さくできる。従って、本発明によれ
ば、高速変調が可能でかつ高出力化が図れしかもリーク
電流を小さくすることができる光変調器を提供すること
ができる。
部と、上記メサ部の両側に上記Ｎ型クラッド層上に形成
されたＰ型ＩｎＰからなるＰ型ブロック層と該Ｐ型ブロ
ック層上に形成されたＮ型ＩｎＰからなるＮ型ブロック
層と該Ｎ型クラッド層上に形成された上記高抵抗ブロッ
ク層とを含んでなる電流ブロック層とを含み、上記メサ
部と上記高抵抗ブロック層との間には上記Ｐ型ブロック
層を形成しないようにした。これによって、上記メサ部
の両側の電流ブロック層に、上記高抵抗ブロック層に加
え、上記Ｐ型ブロック層と上記Ｎ型ブロック層とによっ
て構成されるＰＮ接合界面が形成されるので、耐圧特性
を向上させることができ、上記メサ部と上記高抵抗ブロ
ック層との間にはＰ型ブロック層が形成されていないの
で、リーク電流を小さくできる。従って、本発明によれ
ば、高速変調が可能でかつ高出力化が図れしかもリーク
電流を小さくすることができる光変調器を提供すること
ができる。
【００５５】また、本発明に係る光変調器では、上記Ｎ
型クラッド層をＮ型ＩｎＰで構成し、上記Ｐ型クラッド
層をＰ型ＩｎＰで構成することにより、光通信に適した
光変調器を提供できる。
型クラッド層をＮ型ＩｎＰで構成し、上記Ｐ型クラッド
層をＰ型ＩｎＰで構成することにより、光通信に適した
光変調器を提供できる。
【００５６】さらに、本発明に係る光変調器では、上記
Ｎ型ブロック層は、上記メサ部の側面において上記Ｎ型
クラッド層と接するように形成されていても、高出力化
が図れしかもリーク電流を小さくすることができる光変
調器を提供できる。
Ｎ型ブロック層は、上記メサ部の側面において上記Ｎ型
クラッド層と接するように形成されていても、高出力化
が図れしかもリーク電流を小さくすることができる光変
調器を提供できる。
【００５７】またさらに、本発明に係る光変調器では、
上記Ｎ型ブロック層は、上記メサ部の側面を覆うように
形成することにより、上記Ｐ型クラッド層と上記ＩｎＰ
高抵抗層との間における不純物の相互拡散を防止できる
ので、さらにリーク電流の小さい光変調器を提供でき
る。
上記Ｎ型ブロック層は、上記メサ部の側面を覆うように
形成することにより、上記Ｐ型クラッド層と上記ＩｎＰ
高抵抗層との間における不純物の相互拡散を防止できる
ので、さらにリーク電流の小さい光変調器を提供でき
る。
【００５８】また、本発明に係る光変調器付半導体レー
ザダイオードは、上記メサ部を備え、上記メサ部の両側
に、Ｐ型ＩｎＰからなるＰ型ブロック層と該Ｐ型ブロッ
ク層上に形成されたＮ型ＩｎＰからなるＮ型ブロック層
と該Ｎ型クラッド層上に形成された上記高抵抗ブロック
層とを含んでなる電流ブロック層を形成しかつ、上記メ
サ部と上記高抵抗ブロック層との間には上記Ｐ型ブロッ
ク層を形成しないようにした。これによって、上記メサ
部の両側の電流ブロック層に、上記高抵抗ブロック層に
加え、上記Ｐ型ブロック層と上記Ｎ型ブロック層とによ
って構成されるＰＮ接合界面が形成されるので、耐圧特
性を向上させることができる。また、上記メサ部と上記
高抵抗ブロック層との間にはＰ型ブロック層が形成され
ていないので、リーク電流を小さくできる。従って、本
発明によれば、高速変調が可能でかつ高出力化が図れし
かもリーク電流を小さくすることができる光変調器付半
導体レーザダイオードを提供することができる。
ザダイオードは、上記メサ部を備え、上記メサ部の両側
に、Ｐ型ＩｎＰからなるＰ型ブロック層と該Ｐ型ブロッ
ク層上に形成されたＮ型ＩｎＰからなるＮ型ブロック層
と該Ｎ型クラッド層上に形成された上記高抵抗ブロック
層とを含んでなる電流ブロック層を形成しかつ、上記メ
サ部と上記高抵抗ブロック層との間には上記Ｐ型ブロッ
ク層を形成しないようにした。これによって、上記メサ
部の両側の電流ブロック層に、上記高抵抗ブロック層に
加え、上記Ｐ型ブロック層と上記Ｎ型ブロック層とによ
って構成されるＰＮ接合界面が形成されるので、耐圧特
性を向上させることができる。また、上記メサ部と上記
高抵抗ブロック層との間にはＰ型ブロック層が形成され
ていないので、リーク電流を小さくできる。従って、本
発明によれば、高速変調が可能でかつ高出力化が図れし
かもリーク電流を小さくすることができる光変調器付半
導体レーザダイオードを提供することができる。
【００５９】また、本発明に係る光変調器付半導体レー
ザダイオードは、上記Ｎ型クラッド層をＮ型ＩｎＰで形
成し、上記Ｐ型クラッド層をＰ型ＩｎＰで形成すること
により、光通信に適した光変調器付半導体レーザダイオ
ードを提供できる。
ザダイオードは、上記Ｎ型クラッド層をＮ型ＩｎＰで形
成し、上記Ｐ型クラッド層をＰ型ＩｎＰで形成すること
により、光通信に適した光変調器付半導体レーザダイオ
ードを提供できる。
【００６０】さらに、本発明に係る光変調器付半導体レ
ーザダイオードでは、上記Ｎ型ブロック層は、上記メサ
部の側面において上記Ｎ型クラッド層と接するように形
成されていても、高速変調が可能でかつ高出力化が図れ
しかもリーク電流を小さくすることができる光変調器付
半導体レーザダイオードを提供することができる。
ーザダイオードでは、上記Ｎ型ブロック層は、上記メサ
部の側面において上記Ｎ型クラッド層と接するように形
成されていても、高速変調が可能でかつ高出力化が図れ
しかもリーク電流を小さくすることができる光変調器付
半導体レーザダイオードを提供することができる。
【００６１】またさらに、本発明に係る光変調器付半導
体レーザダイオードでは、上記Ｎ型ブロック層は、上記
メサ部の側面を覆うように形成することにより、さらに
リーク電流の小さい光変調器付半導体レーザダイオード
を提供することができる。
体レーザダイオードでは、上記Ｎ型ブロック層は、上記
メサ部の側面を覆うように形成することにより、さらに
リーク電流の小さい光変調器付半導体レーザダイオード
を提供することができる。
【図１】 本発明に係る実施の形態１の半導体レーザダ
イオードの構成を示す模式断面図である。
イオードの構成を示す模式断面図である。
【図２】 実施の形態１の半導体レーザダイオードの製
造方法における、主要工程の流れ示す断面図である。
造方法における、主要工程の流れ示す断面図である。
【図３】 ＩｎＰ層のエッチングレートの面方位依存性
を示すグラフである。
を示すグラフである。
【図４】 本発明に係る実施の形態２の半導体レーザダ
イオードの構成を示す模式断面図である。
イオードの構成を示す模式断面図である。
【図５】 実施の形態２の半導体レーザダイオードの製
造方法における、主要工程の流れ示す断面図である。
造方法における、主要工程の流れ示す断面図である。
【図６】 本発明に係る実施の形態３の半導体レーザダ
イオードの構成を示す模式断面図である。
イオードの構成を示す模式断面図である。
【図７】 実施の形態３の半導体レーザダイオードの製
造方法における、主要工程の流れ示す断面図である。
造方法における、主要工程の流れ示す断面図である。
【図８】 従来例の半導体レーザダイオードの構成を示
す模式断面図である。
す模式断面図である。
【図９】 図８の半導体レーザダイオードの電流−光出
力特性を示すグラフである。
力特性を示すグラフである。
【図１０】 図８とは異なる従来例の半導体レーザダイ
オードの構成を示す模式断面図である。
オードの構成を示す模式断面図である。
１ Ｎ型ＩｎＰ基板、２ Ｎ型ＩｎＰクラッド層、３
ＩｎＧａＡｓＰ歪量子井戸活性層、４ Ｐ型ＩｎＰクラ
ッド層、５ ＦｅドープＩｎＰ高抵抗層、６ Ｎ型Ｉｎ
Ｐブロック層、７ Ｐ型ＩｎＰ層、８ Ｐ型ＩｎＧａＡ
ｓコンタクト層、９ Ｐ型電極、１０ Ｎ型電極、１
１，２１ Ｐ型ＩｎＰ高抵抗層、１２，２２，３２ Ｎ
型ＩｎＰ高抵抗層。
ＩｎＧａＡｓＰ歪量子井戸活性層、４ Ｐ型ＩｎＰクラ
ッド層、５ ＦｅドープＩｎＰ高抵抗層、６ Ｎ型Ｉｎ
Ｐブロック層、７ Ｐ型ＩｎＰ層、８ Ｐ型ＩｎＧａＡ
ｓコンタクト層、９ Ｐ型電極、１０ Ｎ型電極、１
１，２１ Ｐ型ＩｎＰ高抵抗層、１２，２２，３２ Ｎ
型ＩｎＰ高抵抗層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 門脇 朋子 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F073 AA22 AA72 AB21 CA12 DA05 DA25 EA14 EA23
Claims (16)
- 【請求項１】 Ｎ型半導体基板上に、Ｎ型クラッド層、
Ｐ型クラッド層及び該Ｎ型及びＰ型クラッド層の間に位
置する活性層を含む複数の半導体層が積層されてなるメ
サ部と、高抵抗化されたＩｎＰからなり上記メサ部の両
側に位置する高抵抗ブロック層とを備え、上記メサ部は
該メサ部の両側が上記Ｎ型クラッド層の途中までエッチ
ングされることにより形成された半導体レーザダイオー
ドであって、 上記メサ部の両側に上記Ｎ型クラッド層上に形成された
Ｐ型ＩｎＰからなるＰ型ブロック層と該Ｐ型ブロック層
上に形成されたＮ型ＩｎＰからなるＮ型ブロック層と該
Ｎ型クラッド層上に形成された上記高抵抗ブロック層と
を含んでなる電流ブロック層を形成しかつ、上記メサ部
と上記高抵抗ブロック層との間には上記Ｐ型ブロック層
を形成しないようにしたことを特徴とする半導体レーザ
ダイオード。 - 【請求項２】 上記Ｎ型クラッド層がＮ型ＩｎＰからな
り、上記Ｐ型クラッド層がＰ型ＩｎＰからなる請求項１
記載の半導体レーザダイオード。 - 【請求項３】 上記Ｎ型ブロック層は、上記メサ部の側
面において上記Ｎ型クラッド層と接するように形成され
ている請求項１又は２記載の半導体レーザダイオード。 - 【請求項４】 上記Ｎ型ブロック層は、上記メサ部の側
面を覆うように形成されている請求項１又は２記載の半
導体レーザダイオード。 - 【請求項５】 Ｎ型半導体基板上に、Ｎ型クラッド層、
Ｐ型クラッド層及び該Ｎ型及びＰ型クラッド層の間に位
置する活性層を含む複数の半導体層が積層されてなるメ
サ部と、高抵抗化されたＩｎＰからなり上記メサ部の両
側に位置する高抵抗ブロック層とを備えた半導体レーザ
ダイオードの製造方法であって、 上記複数の半導体層を積層して、長手方向が共振方向に
一致するように所定の幅に形成されたマスクを用いて該
マスクの両側を上記Ｎ型クラッド層の途中までエッチン
グされることにより上記メサ部を形成する第１工程と、 上記メサ部の側面と上記メサ部の両側に位置する上記Ｎ
型クラッド層上面とにＰ型ＩｎＰ層を成長させる第２工
程と、 上記Ｐ型ＩｎＰ層上にＮ型ＩｎＰ層を成長させる第３工
程と、 上記メサ部の側面に形成されたＰ型ＩｎＰ層をハロゲン
系のガスを用いてエッチングすることにより除去する第
４工程とを含むことを特徴とする半導体レーザダイオー
ドの製造方法。 - 【請求項６】 上記第４工程は上記第３工程の後に行わ
れ、上記第４工程において、上記メサ部の側面に形成さ
れた上記Ｐ型ＩｎＰ層及び上記Ｎ型ＩｎＰ層とを除去す
る請求項５記載の半導体レーザダイオードの製造方法。 - 【請求項７】 上記第４工程を上記第２工程の後であっ
て上記第３工程の前に行う請求項５記載の半導体レーザ
ダイオードの製造方法。 - 【請求項８】 上記第３工程の後にさらに、上記メサ部
の側面に形成されたＮ型ＩｎＰ層をハロゲン系のガスを
用いてエッチングすることにより除去する第５工程とを
含む請求項７記載の半導体レーザダイオードの製造方
法。 - 【請求項９】 Ｎ型半導体基板上に、Ｎ型クラッド層、
Ｐ型クラッド層及び該Ｎ型及びＰ型クラッド層の間に位
置する活性層を含む複数の半導体層が積層されてなるメ
サ部と、高抵抗化されたＩｎＰからなり上記メサ部の両
側に位置する高抵抗ブロック層とを備え、上記メサ部は
該メサ部の両側が上記Ｎ型クラッド層の途中までエッチ
ングされることにより形成された光変調器であって、 上記メサ部の両側に上記Ｎ型クラッド層上に形成された
Ｎ型ＩｎＰからなるＰ型ブロック層と該Ｐ型ブロック層
上に形成されたＮ型ＩｎＰからなるＮ型ブロック層と該
Ｎ型クラッド層上に形成された上記高抵抗ブロック層と
を含んでなる電流ブロック層を形成しかつ、上記メサ部
と上記高抵抗ブロック層との間には上記Ｐ型ブロック層
を形成しないようにしたことを特徴とする光変調器。 - 【請求項１０】 上記Ｎ型クラッド層がＮ型ＩｎＰから
なり、上記Ｐ型クラッド層がＰ型ＩｎＰからなる請求項
９記載の光変調器。 - 【請求項１１】 上記Ｎ型ブロック層は、上記メサ部の
側面において上記Ｎ型クラッド層と接するように形成さ
れている請求項９又は１０記載の光変調器。 - 【請求項１２】 上記Ｎ型ブロック層は、上記メサ部の
側面を覆うように形成されている請求項９又は１０記載
の光変調器。 - 【請求項１３】 Ｎ型半導体基板上に、Ｎ型クラッド
層、Ｐ型クラッド層及び該Ｎ型及びＰ型クラッド層の間
に位置する活性層を含む複数の半導体層が積層されてな
るメサ部と、高抵抗化されたＩｎＰからなり上記メサ部
の両側に位置する高抵抗ブロック層とを備え、上記メサ
部は該メサ部の両側が上記Ｎ型クラッド層の途中までエ
ッチングされることにより形成され、該メサ部の一部に
おける活性層を光吸収層とした光変調器付半導体レーザ
ダイオードであって、 上記メサ部の両側に上記Ｎ型クラッド層上に形成された
Ｎ型ＩｎＰからなるＰ型ブロック層と該Ｐ型ブロック層
上に形成されたＮ型ＩｎＰからなるＮ型ブロック層と該
Ｎ型クラッド層上に形成された上記高抵抗ブロック層と
を含んでなる電流ブロック層を形成しかつ、上記メサ部
と上記高抵抗ブロック層との間には上記Ｐ型ブロック層
を形成しないようにしたことを特徴とする光変調器付半
導体レーザダイオード。 - 【請求項１４】 上記Ｎ型クラッド層がＮ型ＩｎＰから
なり、上記Ｐ型クラッド層がＰ型ＩｎＰからなる請求項
１３記載の光変調器付半導体レーザダイオード。 - 【請求項１５】 上記Ｎ型ブロック層は、上記メサ部の
側面において上記Ｎ型クラッド層と接するように形成さ
れている請求項１３又は１４記載の光変調器付半導体レ
ーザダイオード。 - 【請求項１６】 上記Ｎ型ブロック層は、上記メサ部の
側面を覆うように形成されている請求項１３又は１４記
載の光変調器付半導体レーザダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00909899A JP4077570B2 (ja) | 1999-01-18 | 1999-01-18 | 半導体レーザダイオードとその製造方法及び光変調器並びに光変調器付半導体レーザダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00909899A JP4077570B2 (ja) | 1999-01-18 | 1999-01-18 | 半導体レーザダイオードとその製造方法及び光変調器並びに光変調器付半導体レーザダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208873A true JP2000208873A (ja) | 2000-07-28 |
| JP4077570B2 JP4077570B2 (ja) | 2008-04-16 |
Family
ID=11711155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00909899A Expired - Fee Related JP4077570B2 (ja) | 1999-01-18 | 1999-01-18 | 半導体レーザダイオードとその製造方法及び光変調器並びに光変調器付半導体レーザダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4077570B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232081A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 |
| JP2009260189A (ja) * | 2008-04-21 | 2009-11-05 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| JP2009266891A (ja) * | 2008-04-22 | 2009-11-12 | Sumitomo Electric Ind Ltd | 半導体レーザおよびその製造方法 |
| JP2011044564A (ja) * | 2009-08-20 | 2011-03-03 | Fujitsu Ltd | 光半導体装置及び光半導体装置の製造方法 |
| US9257815B1 (en) | 2014-07-28 | 2016-02-09 | Mitsubishi Electric Corporation | Optical semiconductor device |
-
1999
- 1999-01-18 JP JP00909899A patent/JP4077570B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232081A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 |
| JP2009260189A (ja) * | 2008-04-21 | 2009-11-05 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| JP2009266891A (ja) * | 2008-04-22 | 2009-11-12 | Sumitomo Electric Ind Ltd | 半導体レーザおよびその製造方法 |
| JP2011044564A (ja) * | 2009-08-20 | 2011-03-03 | Fujitsu Ltd | 光半導体装置及び光半導体装置の製造方法 |
| US9257815B1 (en) | 2014-07-28 | 2016-02-09 | Mitsubishi Electric Corporation | Optical semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4077570B2 (ja) | 2008-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8716044B2 (en) | Optical semiconductor device having ridge structure formed on active layer containing P-type region and its manufacture method | |
| JP3230785B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP4947778B2 (ja) | 光半導体素子及びその製造方法 | |
| JP5691741B2 (ja) | 光半導体素子及びその製造方法 | |
| JP2739666B2 (ja) | 光変調素子 | |
| JP4077570B2 (ja) | 半導体レーザダイオードとその製造方法及び光変調器並びに光変調器付半導体レーザダイオード | |
| JP6588837B2 (ja) | 半導体光デバイス | |
| CN112042069A (zh) | 光学半导体元件及其制造方法以及光学集成半导体元件及其制造方法 | |
| JP7410276B2 (ja) | 半導体光デバイス | |
| JP2002314196A (ja) | 化合物半導体及び半導体光素子 | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| JP2550714B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP4769778B2 (ja) | 光半導体素子及びその製造方法 | |
| JP3186645B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP4786802B2 (ja) | 半導体レーザの製造方法、光変調器の製造方法、および光変調器付半導体レーザの製造方法 | |
| JP2019102585A (ja) | 光デバイス | |
| JP2002026455A (ja) | 半導体光素子およびその製造方法 | |
| US7598106B2 (en) | Optical semiconductor device and fabrication method therefor | |
| JP2004022934A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2554852B2 (ja) | 半導体発光素子 | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JPS6237914B2 (ja) | ||
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH07325328A (ja) | 半導体光変調器 | |
| JP3276674B2 (ja) | 半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071220 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |