JP5691741B2

JP5691741B2 - 光半導体素子及びその製造方法

Info

Publication number: JP5691741B2
Application number: JP2011075260A
Authority: JP
Inventors: 峰史下山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2011-03-30
Filing date: 2011-03-30
Publication date: 2015-04-01
Anticipated expiration: 2031-03-30
Also published as: JP2012209489A

Description

本発明は、光半導体素子及びその製造方法に関する。

通信サービスの多様化・多機能化に伴い、光ファイバ通信の伝送容量に対する要求は年々増加している。大容量・長距離伝送に適した送信器あるいは中継器に用いる半導体光源への市場の要求は大きい。

次世代の光通信用の半導体光源には、２５Ｇｂｐｓ〜１００Ｇｂｐｓの高速動作が要求されている。こうした高周波下での動作を実現するには、素子そのものの電気容量抑制に加え、実装時の配線によって生ずる寄生容量の抑制が必須である。

同一平面上にｐ側電極及びｎ側電極の双方の電極を配する、所謂表面実装の形態は、正負電極が対向しないために素子容量が抑制される。また、フリップチップボンディングによりキャリア上に直接配線出来るため、ワイヤ配線による寄生容量の発生が抑制され、こうした要求に適している。

図１１は、従来の表面実装型光半導体素子の概略的断面図である。半絶縁性ＩｎＰ基板８１上にｎ型ＩｎＰ層８２、ｉ型ＩｎＧａＡｓＰ活性層８３、ｐ型ＩｎＰ層８４を順次積層し、次いで、ｎ型ＩｎＰ層８２が露出するまでエッチングしてメサストライプを形成する。次いで、メサストライプの側面をＦｅドープＩｎＰ埋込層８５で埋め込んだのち、ＦｅドープＩｎＰ埋込層８５を分離する溝を形成する。

次いで、ＳｉＯ_２膜８６を設けた後、電極形成用の開口部を形成して、ｐ型ＩｎＰ層８４に接続するｐ側電極８７と、ｎ型ＩｎＰ層８２に接続するｎ側電極８８を設ける。この場合、ｎ側電極８８は溝で分離されたＦｅドープＩｎＰ埋込層８５の平坦な表面まで引き出しているので、ｐ側電極８７及びｎ側電極８８の双方を段差なく配置することができる。また、ｎ側電極８８の下側にｉ型半導体層が配置されていないために容量抑制の点で極めて有利であり、高速動作光源の実現に非常に有効な方法である。

次世代のイーサネット（登録商標）通信規格ＩＥＥＥ８０２．３ｂａでは、１００Ｇｂｐｓ通信の規格として５ｎｍ間隔の４波長を用いるＬＡＮ−ＷＤＭ方式が採用されている。即ち、１００Ｇｂｐｓ通信用半導体ＬＤ（レーザダイオード）光源の実現には４波長の多重化が必要であり、単一素子上に４波光源と光結合器とが集積された形態が望ましい。

図１２は、集積型半導体光源の一例を示す概念的平面図であり、４つのレーザダイオード９２_１，９２_２，９２_３，９２_４と、曲がり導波路９３_１，９３_２，９３_３，９３_４と光結合器９４と斜め導波路９５が同一の半導体基板９１上に集積化されている。

４つのＬＤ光源からの光を結合し、単一の出射口から光を出力させる光結合器９４としては、Ｍｕｌｔｉ−ＭｏｄｅＩｎｔｅｒｆｅｒｅｎｃｅ（ＭＭＩ）カプラやＹ分岐型カプラ・方向性結合器などいくつかの種類がある。しかし、いずれの場合も出射端面に対して垂直ではない向きの段差を持つ、斜めや曲線のメサ（段差）を含む構造となる。

一方、高速変調が要求される半導体ＬＤ光源は一般に、単一モード特性・低容量特性・長期信頼性などの観点から、導波路ストライプを高抵抗半導体層で埋め込んだＳＩ−ＢＨ構造（Ｓｅｍｉ−ＩｎｓｕｌａｔｅｄＢｕｒｉｅｄＨｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）が採用されることが多い。よって、前述の斜めや曲線のメサを有する集積化素子の製造には、複数の面方位を有する導波路を埋め込む高抵抗層成長が必要となる。

こうした成長の際には、被り成長と呼ばれる異常成長が発生することが知られているので、ここで、図１３を参照して説明する。図１３（ａ）は正常な埋込構造を示すものであるが、図１３（ｂ）のように、本来メサ側面のみを覆うべき高抵抗層１０６が、メサ上に被って成長する現象が発生する。被り成長の発生は、メサ上への電極形成を困難にし、また光結合器周縁の異常成長を引き起こして伝播光の導波モードに影響する為に光結合器の設計を困難にする。なお、図における符号１０１，１０２，１０３，１０４，１０５は、夫々半導体基板、下部クラッド層、活性層、上部クラッド層及び成長マスクである。

そこで、被り成長を抑制するために、図１３（ｃ）に示すように有機塩素系材料を添加した雰囲気下で高抵抗層１０６を気相成長することが提案されている（例えば、特許文献２或いは特許文献３参照）。

特開平０７−１３５３６９号公報特開２００５−２２３３００号公報特開２００８−２２７１５４号公報

しかし、有機塩素系材料を用いた成長法の場合には、導波路メサ構造から一定の距離、例えば、１０μｍ程度以上離れた領域での成長が抑制され、埋め込み層が殆ど堆積しないため、前述の図１１に示した表面が平坦な構造の形成が困難である。その結果、表面側にｐ側電極及びｎ側電極を設けても電極間に段差が生じるため表面実装には適さないという問題がある。

即ち、従来技術では、ｐ側電極及びｎ側電極を素子表面に段差なく形成したフリップチップボンディングに適した形態を持ち、なおかつ光結合器によって複数光源を集積した構造とすることは困難であるという問題がある。

したがって、本発明は、被り成長を伴わない構造でフリップチップボンディングに適した構造を実現することを目的とする。

開示する一観点からは、半導体基板上に設けた第１導電型半導体層上に、少なくとも半導体活性層及び前記第１導電型とは逆導電型の第２導電型半導体層を順次積層した積層構造を含む第１メサストライプと、前記第１メサストライプの側面を埋め込む半絶縁性半導体層とを備えた傾斜側面を有する第１テラス構造と、前記第１メサストライプと平行する独立で且つ前記第１メサストライプと同じ積層構造を有する第２メサストライプと、前記第２メサストライプの側面を埋め込む半絶縁性半導体層とを備えた傾斜側面を有する第２テラス構造と、前記第１テラス構造の平坦面に設けられて前記第１メサストライプの前記第２導電型半導体層に接続する第１電極と、前記第１テラス構造と前記第２テラス構造の間に露出する前記第１導電型半導体層に接続するとともに、前記第２テラス構造の平坦部まで延在する第２電極とを有することを特徴とする光半導体素子が提供される。

また、開示する別の観点からは、半導体基板上に、前記半導体基板側から第１導電型半導体層、半導体活性層及び前記第１導電型とは逆導電型の第２導電型半導体層を順次積層して積層構造を形成する工程と、前記積層構造を前記第１導電型半導体層が露出するようにストライプ状にメサエッチングすることによって、互いに平行で独立した第１メサストライプと第２メサストライプを形成する工程と、前記第１メサストライプと前記第２メサストライプとの間に選択成長マスクとなるストライプ状の誘電体膜を設けるとともに、前記第１メサストライプ上及び前記第２メサストライプ上に選択成長マスクとなる誘電体膜が設けられた状態で、有機塩素化合物が添加された原料ガスの供給下で気相成長により前記第１メサストライプと第２メサストライプの側面に半絶縁性半導体層を成長させて前記第１メサストライプを含む第１テラス構造と前記第２メサストライプを含む第２テラス構造を形成する工程と、前記第１テラス構造の平坦面に前記第１メサストライプの前記第２導電型半導体層に接続する第１電極と、前記第１テラス構造と前記第２テラス構造の間に露出する前記第１導電型半導体層に接続するとともに、前記第２テラス構造の平坦部まで延在する第２電極とを形成する工程とを有することを特徴とする光半導体素子の製造方法が提供される。

開示の光半導体素子及びその製造方法によれば、被り成長を伴わない構造でフリップチップボンディングに適した構造を実現することが可能になる。

本発明の実施の形態の光半導体素子の概略的断面図である。本発明の実施の形態の光半導体素子の製造工程の説明図である。本発明の実施例１の光半導体素子の途中までの製造工程の説明図である。本発明の実施例１の光半導体素子の図３以降の途中までの製造工程の説明図である。本発明の実施例１の光半導体素子の図４以降の途中までの製造工程の説明図である。本発明の実施例１の光半導体素子の図５以降の途中までの製造工程の説明図である。本発明の実施例１の光半導体素子の図６以降の製造工程の説明図である。本発明の実施例２の光半導体装置の特徴的部分の製造工程の説明図である。本発明の実施例２の光半導体装置の説明図である。本発明の実施例３の光半導体装置の説明図である。従来の表面実装型光半導体素子の概略的断面図である。集積型半導体光源の一例を示す概念的平面図である。被り成長の説明図である。

ここで、図１及び図２を参照して、本発明の実施の形態の光半導体素子を説明する。図１は、本発明の実施の形態の光半導体素子の概略的断面図である。半絶縁性の半導体基板１１上に、下部クラッド層となる第１導電型半導体層１２を介して能動領域となる第１メサストライプ１５と前記第１メサストライプ１５の側面を埋め込む半絶縁性半導体層１９とからなる第１テラス構造２０を設ける。それと、同時に第１メサストライプ１５と独立して互いに平行な第２メサストライプ１６と前記第１メサストライプ１５の側面を埋め込む半絶縁性半導体層１９とからなる第２テラス構造２１を設ける。

第１メサストライプ１５と第２メサストライプ１６は、同じ積層構造からなり、それぞれ、半導体活性層１３と第１導電型とは逆導電型で上部クラッド層となる第２導電型半導体層１４を少なくとも有している。

第１テラス構造２０及び第２テラス構造２１を覆うように絶縁膜２２で覆った後、第１メサストライプ１５の第２導電型半導体層１４に対する第１電極２３を第１テラス構造２０の平坦部に設ける。また、第１テラス構造２０と第２テラス構造２１との間に露出する第１導電型半導体層１２に対する第２電極２４を第２テラス構造２１の平坦部まで延在するように形成する。

この時、第１テラス構造２０における第１メサストライプ１５から第２テラス構造２１に向かう側の平坦部の幅ｈ_１が、第２テラス構造２１における第２メサストライプ１６から第１テラス構造２０に向かう側の平坦部の幅ｈ_２の９０％以下となるようにする。

即ち、第１導電型半導体層１２の内部の抵抗を抑制するために、レーザとして動作させる第１メサストライプ１５付近の平坦領域のうち、第１電極２３と第２電極２４に挟まれた側の平坦部の幅ｈ_１を狭くすることにより電極間距離を縮めることが望ましい。これに対し、フリップチップボンディングの位置ずれに対して十分なトレランスを得るためには、ある程度の電極幅を確保する必要があり、電極を設置する第２テラス構造２１の第１テラス構造寄りの平坦部の幅ｈ_２は幅広く取ることが望ましいためである。

次に、図２を参照して、本発明の実施の形態の光半導体素子の製造工程を説明する。まず、図２（ａ）に示すように、半絶縁性の半導体基板１１上に、下部クラッド層となる第１導電型半導体層１２、半導体活性層１３、及び、第２導電型半導体層１４を順次堆積させる。次いで、エッチングによって２本の互いに平行な第１メサストライプ１５と第２メサストライプ１６を形成する。

次いで、第１メサストライプ１５と第２メサストライプ１６の頂面と両者の間に選択成長マスクとなる絶縁膜１７，１８を設ける。この時、中間に設ける絶縁膜１８の位置は、最終的に形成される第１テラス構造における平坦部の幅ｈ_１が、第２テラス構造における平坦部の幅ｈ_２の９０％以下となる位置とする。

次いで、図２（ｂ）に示すように、有機塩素系材料添加の雰囲気下で気相成長を行って第１メサストライプ１５と第２メサストライプの側面を半絶縁性半導体層１９で埋め込む。この時、絶縁膜１８に接する側の傾斜面が（１１１）面となる第１のテラス構造２０と第２のテラス構造２１が形成される。これは、図１３（ｃ）に示したような、中間に絶縁膜１８を形成しない場合に出現する緩やかで長い距離に亘って裾を引く傾斜形状とは対照的である。このように第１のテラス構造２０と第２テラス構造２１の互いに対向する傾斜面は切り立った形状で定まった角度を有するため、電極間距離の制御という観点からも、通常形状に比べて利点を持っている。

この場合の有機塩素系材料としては、１，２−ジクロロエタン（Ｃ_２Ｈ_４Ｃｌ_２）、１，２−ジクロロプロパン（Ｃ_３Ｈ_６Ｃｌ_２）または１，２−ジクロロエチレン（Ｃ_２Ｈ_２Ｃｌ_２）を用いる。

また、半絶縁性半導体層１９としては、基板がＩｎＰの場合には、ＩｎＰとの格子整合性が良好なＩｎＰ,ＩｎＧａＡｓＰ或いはＩｎＧａＰを用いる。また、基板がＧａＡｓ或いはＩｎＧａＡｓの場合には、基板と格子整合性が良好な、ＧａＡｓ或いはＩｎＧａＰを用いる。

次いで、図２（ｃ）に示すように、第１導電型半導体層１２の周辺部をエッチングしたのち、全面にＳｉＯ_２膜等からなる絶縁膜２２を形成する。なお、一個のディスクリートな光半導体素子の場合には、このようなエッチング工程は必須ではない。次いで、第１メサストライプ１５の頂部と、第１メサストライプ１５と第２メサストライプ１６の中間の平坦部に開口を形成する。

次いで、第１メサストライプ１５の頂部に第１電極２３を形成するとともに、第１メサストライプ１５と第２メサストライプ１６の中間に露出する第１導電型半導体層１２に第２電極２４を形成することで、本発明の実施の形態の光半導体素子の基本構造が完成する。この時、第１導電型半導体層１２に接続する第２電極２４は第２テラス構造２１の平坦部まで延在させる。

このように、本発明の実施の形態においては、被り成長を行うことなく表面実装構造が可能な光半導体素子を実現することができ、図１２に示したような複雑な導波路で構成される光集積装置を表面実装型とすることができる。また、複数の異なる波長を有するレーザ光源と光結合器（ＭＵＸ）を集積した構造により次世代の１００Ｇｂｐｓイーサネット（登録商標）用光源などを実装が容易で高周波特性に優れる表面実装型で実現することができる。

また、本発明の構造および製法により、高速変調に有利なＳＩ−ＢＨ型のレーザ光源と、光結合器とから構成され、複数の異なる面方位を持つ導波路を持つ集積型の半導体光源を、寄生容量抑制により周波数特性の観点から有利な表面実装型の形態で実現することができる。

次に、図３乃至図７を参照して、本発明の実施例１の光半導体素子の製造工程を説明する。まず、図３（ａ）に示すように、半絶縁性ＩｎＰ基板３１上に、ＭＯＶＰＥ（有機金属気相成長法）により、厚さが１．５μｍのｎ型ＩｎＰ層３２と厚さが１６０ｎｍのｉ型ＭＱＷ（多重量子井戸）活性層３３を成長させる。ｉ型ＭＱＷ活性層３３は、厚さが１０ｎｍのＡｌＧａＩｎＡｓ障壁層を１１層と厚さが５ｎｍのＡｌＧａＩｎＡｓ井戸層を１０層とを交互に積層して形成する。ＡｌＧａＩｎＡｓ井戸層はバンド間遷移波長が１．５５μｍとなる組成とし、ＡｌＧａＩｎＡｓ障壁層は同じくバンド間遷移波長が１．１μｍとなる組成とする。引き続いて、厚さが１．５μｍのｐ型ＩｎＰ層３４、厚さが０．５μｍのｐ型ＩｎＧａＡｓコンタクト層３５を順次成長させる。

次いで、図３（ｂ）に示すように、ＣＶＤ法を用いてＳｉＯ_２膜を成膜したのち、フォトリソグラフィーによって形成したレジストパターン３６をウエットエッチングでＳｉＯ_２膜に転写して、２本のストライプ状のマスクパターン３７を形成する。

次いで、図３（ｃ）に示すように、マスクパターン３７をマスクとしてドライエッチングを行い、２本のメサストライプ３８，３９を形成する。エッチング深さは２．２μｍとし、活性層下部のｎ型ＩｎＰ層３２の途中までが削られるようにする。この２本のメサストライプ３８，３９のうち一方はレーザ導波路に、他方は高抵抗埋め込み層を成長するためのダミーメサとなる。メサストライプ３８，３９の幅は１．５μｍとし、２本のメサストライプの間隔は４０μｍとする。

次いで、図４（ｄ）に示すように、再び、ＣＶＤ法によりＳｉＯ_２膜を成膜する。次いで、フォトリソグラフィーによって形成したレジストパターン４０をウエットエッチングでＳｉＯ_２膜に転写して、メサストライプ３８，３９上と、両メサストライプに挟まれた領域とにマスクパターン４１，４２を形成する。

図４（ｅ）は図４（ｄ）の状態の上面図である。図４（ｅ）に示すように、メサストライプ３８，３９に挟まれた領域のマスクパターン４２は、レーザとなるメサストライプ３８から１０μｍ、ダミーとなるメサストライプ３９から１８μｍ離れた位置に幅１２μｍのストライプ形状に形成する。

次いで、図４（ｆ）に示すように、レジストパターン４０を除去したのち、ＭＯＶＰＥ法による埋め込み成長によりメサストライプ３８，３９の周囲に半絶縁性ＩｎＰ埋込層４３を形成する。ここでは、成長時には有機塩素系原料として、１，２−ジクロロエチレンを添加し、複数の異なる面方位を有する導波路構造に対しても埋め込み可能な成長方法を用いる。

この成長方法では、メサストライプ３８，３９の周辺部のみ優先的に積層されるため、メサストライプ３８，３９の近傍にはメサと同じ高さにまで積層された平坦部が数μm〜数十μm程度の幅で形成される。一方、メサから離れるに従って殆ど積層されない領域へ緩やかに積層高さが減少して行く。また、ＳｉＯ_２膜からなるマスクパターン４１，４２で覆われた領域には積層されないために、マスクパターン４１，４２とメサとの位置関係を調整することにより、半絶縁性ＩｎＰ埋込層４３の積層形状を制御することできる。また、メサストライプ３８，３９とマスクパターン４１，４２とによって成長が制限された部分には、平坦領域の傍に結晶軸（１１１）方向の斜面が形成されて特徴的なテラス形状が現れる。

次いで、図５（ｇ）に示すように、ＢＨＦ（Ｂｕｆｆｅｒｅｄフッ酸）によりＳｉＯ_２膜からなるマスクパターン４１，４２を除去した後、フォトリソグラフィーによりレジストマスク４４を形成し、ウエットエッチングにより不要な領域のｎ型ＩｎＰ層３２を除去する。不要なｎ型ＩｎＰ層３２の除去は、後述するアレイ型レーザなどの集積素子の場合に、独立に駆動する隣接レーザ間を電気的に分離するために必須であり、またレーザの寄生容量抑制といった効果もある。ウエットエッチングのエッチング液として、ここでは塩酸と燐酸の混合液を用い、エッチング時間を調整して深さ１．７μｍまでエッチングしてメサ付近以外のｎ型ＩｎＰ層３２を完全に除去する。

次いで、図５（ｈ）に示すように、レジストマスク４４を除去したのち、ＣＶＤ法により全面に厚さが０．６μｍのＳｉＯ_２膜４５を成膜する。

次いで、図５（ｉ）に示すように、フォトリソグラフィー工程によりレジストマスク４６を形成し、ＢＨＦによるウエットエッチングによって、メサストライプ３８，３９に挟まれたｎ型ＩｎＰ層３２が露出した部分のＳｉＯ_２膜４５を除去する。

次いで、図６（ｊ）に示すように、ＡｕＧｅ及びＡｕを順次真空蒸着してＡｕＧｅ／Ａｕ膜４７を形成する。次いで、図６（ｋ）に示すように、レジストマスク４６を除去するリフトオフ工程によってｎ型ＩｎＰ層３２に対するコンタクト電極４８を形成する。

次いで、図６（ｌ）に示すように、同様なリフトオフ工程によって、レーザとなるメサストライプ３８の頂部のｐ型ＩｎＧａＡｓコンタクト層３５に対して、Ａｕ／Ｚｎ／Ａｕ膜からなるコンタクト電極４９を形成する。

ついで、図７（ｍ）に示すように、全面にＴｉＷからなるめっきシード層５０を形成する。次いで、レジストからなるめっきフレーム５１を形成したのち、電解めっき法により厚さが１μｍのＡｕ膜をめっきすることによって、ｐ側電極５２及びｎ側電極５３を形成する。

次いで、図７（ｎ）に示すように、めっきフレーム５１を除去したのち、ｐ側電極５２及びｎ側電極５３をマスクとして、露出しているめっきシード層５０を除去することによって、本発明の実施例１の光半導体素子の基本構成が完成する。図７（ｏ）は図７（ｎ）の状態における上面図であり、ｐ側電極５２及びｎ側電極５３にはそれぞれ電極パッド５４，５５が形成されている。

以降は、図示を省略するものの、厚さが１００μｍ程度になるまで裏面から半絶縁性ＩｎＰ基板３１を研磨した後に、劈開や切断によってパターン毎に分離して素子化する。素子化された光半導体素子はフリップチップボンディングにより、キャリアに実装して使用する。キャリア上にはｐ側電極５２及びｎ側電極５３に対応する配線が形成されており、光半導体素子の電極パッド５４，５５に対応する位置には半田が蒸着されていて、ボンディング時に融解して光半導体素子と溶接する。

実施例１では、半絶縁性基板を用いる構造として説明しているが、ｐ／ｎ両電極に変調電圧を印加するｐｕｓｈ−ｐｕｌｌ型の駆動で用いない場合には、各光源の接地側電極が共通であっても構わないので、導電性を有する半導体基板を用いても良い。但し、複数光源のｐ／ｎ電極に反対位相の変調電圧を印加するｐｕｓｈ−ｐｕｌｌ型の駆動で用いるには光源間の電気的分離を確保する必要があり、高抵抗基板上に素子を作製する必要がある。

次に、図８及び図９を参照して、複雑な導波路構造を持つ集積素子を表面実装型とした本発明の実施例２の光半導体装置を説明する。まず、図８を参照して、本発明の実施例２の光半導体装置の特徴的部分の製造工程を説明する。

まず、図８（ａ）に示すように、半絶縁性ＩｎＰ基板３１上に厚さが１．５μｍのｎ型ＩｎＰ層３２を積層したのち、厚さが５０ｎｍのＩｎＧａＡｓＰ回折格子層６１を積層する。次いで、全面にレジストを塗布し、電子ビーム露光装置を用いて微細間隔の縞状マスクを形成し、ドライエッチングによりＩｎＧａＡｓＰ回折格子層６１を縞状にエッチングして回折格子構造を形成する。回折格子縞の間隔は、発振波長が異なるように各レーザによって変更する。

次いで、ＩｎＧａＡｓＰ回折格子層６１上に厚さが５０ｎｍのＩｎＰスペーサ層６２を形成したのち、再び実施例１と同様に、ｉ型ＭＱＷ活性層３３及びｐ型ＩｎＰ層３４_１を順次積層する。

次いで、図８（ｂ）に示すように、レーザ形成領域をＳｉＯ_２マスク６３で覆った状態でウエットエッチングすることによって、レーザ形成領域以外のｐ型ＩｎＰ層３４_１乃至ｎ型ＩｎＰ層３２を完全に除去する。

次いで、ＳｉＯ_２マスク６３をそのまま選択成長マスクとして、ＭＯＶＰＥ法によって、厚さが１．６μｍの半絶縁性ＩｎＰ層６４、厚さが１６０ｎｍのＡｌＧａＩｎＡｓ導波層６５及びｐ型ＩｎＰ層３４_２を順次堆積する。この時、ＡｌＧａＩｎＡｓ導波層６５はバンド端波長１．２μｍ組成のＡｌＧａＩｎＡｓ層とする。

次いで、図８（ｃ）に示すように、レーザ部上面のＳｉＯ_２マスク６３をＢＨＦによるウエットエッチングで除去する。次いで、実施例１と同様に、全面にｐ型ＩｎＰ層３４_３及びｐ型ＩｎＧａＡｓコンタクト層３５を堆積させる。以降は、必要とする構造に応じて選択成長マスクの形状を変更して、上記の図３（ｆ）以降と同様の工程を行う。

図９は、このようにして形成した本発明の実施例２の光半導体装置の説明図であり、図９（ａ）は上面図であり、また、図９（ｂ）はレーザ部の断面図である。ここでは、図１１と同様に、４つのレーザダイオード７１_１，７１_２，７１_３，７１_４と、曲がり導波路７２_１，７２_２，７２_３，７２_４と光結合器７３と斜め導波路７４を半絶縁性ＩｎＰ基板３１上に集積化している。

このように、本発明の実施例２は、次世代の大容量通信に用いられる、高速変調可能な複数のレーザを含む集積型光源を、特性確保の観点から有利な表面実装型の形態で実現することができる。なお、ここでは、ｎ型ＩｎＰ３２を共通にしているが、ｐｕｓｈ−ｐｕｌｌ型の駆動で用いる場合には、レーザダイオード単位でｎ型ＩｎＰ層３２を分離すれば良い。

次に、図１０を参照して、本発明の実施例３の光半導体装置を説明するが、この実施例３は上記の実施例２のレーザ部の構成を変更したものである。図１０は、本発明の実施例３の光半導体装置の説明図であり、図１０（ａ）は上面図であり、また、図１０（ｂ）はレーザ部の断面図である。ここでも、図９と同様に、４つのレーザダイオード７１_１，７１_２，７１_３，７１_４と、曲がり導波路７２_１，７２_２，７２_３，７２_４と光結合器７３と斜め導波路７４を半絶縁性ＩｎＰ基板３１上に集積化している。

但し、図１０（ｂ）に示すように、ダミーメサストライプ構造を用いることなく、レーザとなるメサストライプ３８を含むテラス構造におけるメサストライプ３８の位置を中心から大きくずらして、ｎ側電極を広い側の平坦部に延在させたものである。なお、ここでは、平坦部の面積の関係で、同じ平坦部に形成する電極パッドはストライプ方向に対して互いに異なった位置に設ける。

この実施例３においては、ダミーメサストライプを含むテラス構造を必要としないので、集積度を向上することができる。なお、ここでも、ｎ型ＩｎＰ３２を共通にしているが、ｐｕｓｈ−ｐｕｌｌ型の駆動で用いる場合には、レーザダイオード単位でｎ型ＩｎＰ層３２を分離すれば良い。

１１半導体基板
１２第１導電型半導体層
１３半導体活性層
１４第２導電型半導体層
１５第１メサストライプ
１６第２メサストライプ
１７，１８絶縁膜
１９半絶縁性半導体層
２０第１テラス構造
２１第２テラス構造
２２絶縁膜
２３第１電極
２４第２電極
３１半絶縁性ＩｎＰ基板
３２ｎ型ＩｎＰ層
３３ｉ型ＭＱＷ活性層
３４，３４_１，３４_２，３４_３ｐ型ＩｎＰ層
３５ｐ型ＩｎＧａＡｓコンタクト層
３６，４０レジストパターン
３７，４１，４２マスクパターン
３８，３９メサストライプ
４３半絶縁性ＩｎＰ埋込層
４４，４６レジストマスク
４５ＳｉＯ_２膜
４７ＡｕＧｅ／Ａｕ膜
４８，４９コンタクト電極
５０めっきシード層
５１めっきフレーム
５２ｐ側電極
５３ｎ側電極
５４，５５電極パッド
６１ＩｎＧａＡｓＰ回折格子層
６２ＩｎＰスペーサ層
６３ＳｉＯ_２マスク
６４半絶縁性ＩｎＰ層
６５ＡｌＧａＩｎＡｓ導波層
７１_１，７１_２，７１_３，７１_４レーザダイオード
７２_１，７２_２，７２_３，７２_４曲がり導波路
７３光結合器
７４斜め導波路
８１半絶縁性ＩｎＰ基板
８２ｎ型ＩｎＰ層
８３ｉ型ＩｎＧａＡｓＰ活性層
８４ｐ型ＩｎＰ層
８５ＦｅドープＩｎＰ埋込層
８６ＳｉＯ_２膜
８７ｐ側電極
８８ｎ側電極
９１半導体基板
９２_１，９２_２，９２_３，９２_４レーザダイオード
９３_１，９３_２，９３_３，９３_４曲がり導波路
９４光結合器
９５斜め導波路
１０１半導体基板
１０２下部クラッド層
１０３活性層
１０４上部クラッド層
１０５成長マスク
１０６高抵抗層

Claims

半導体基板上に設けた第１導電型半導体層上に、少なくとも半導体活性層及び前記第１導電型とは逆導電型の第２導電型半導体層を順次積層した積層構造を含む第１メサストライプと、前記第１メサストライプの側面を埋め込む半絶縁性半導体層とを備えた傾斜側面を有する第１テラス構造と、
前記第１メサストライプと平行する独立で且つ前記第１メサストライプと同じ積層構造を有する第２メサストライプと、前記第２メサストライプの側面を埋め込む半絶縁性半導体層とを備えた傾斜側面を有する第２テラス構造と、
前記第１テラス構造の平坦面に設けられて前記第１メサストライプの前記第２導電型半導体層に接続する第１電極と、
前記第１テラス構造と前記第２テラス構造の間に露出する前記第１導電型半導体層に接続するとともに、前記第２テラス構造の平坦部まで延在する第２電極と
を有することを特徴とする光半導体素子。
前記第１テラス構造における前記第１メサストライプから第２テラス構造に向かう側の平坦部の幅が、前記第２テラス構造における前記第２メサストライプから第１テラス構造に向かう側の平坦部の幅の９０％以下であることを特徴とする請求項１に記載の光半導体素子。
前記第１テラス構造の半絶縁性半導体層及び前記第２テラス構造の半絶縁性半導体層がＩｎＰ、ＩｎＧａＡｓＰ或いはＩｎＧａＰのいずれかからなり、
前記第１テラス構造の前記第２テラス構造に面する側の傾斜面及び前記第２テラス構造の前記第１テラス構造に面する側の傾斜面が（１１１）面であることを特徴とする請求項1または請求項２に記載の光半導体素子。
前記半導体基板上に半導体光結合器を有し、
前記半導体光結合器と前記第１メサストライプとが光学的に結合していることを特徴とする請求項１乃至請求項３のいずれか１項に記載の光半導体素子。
半導体基板上に、前記半導体基板側から第１導電型半導体層、半導体活性層及び前記第１導電型とは逆導電型の第２導電型半導体層を順次積層して積層構造を形成する工程と、
前記積層構造を少なくとも前記第１導電型半導体層が露出するようにストライプ状にメサエッチングすることによって、互いに平行で独立した第１メサストライプと第２メサストライプを形成する工程と、
前記第１メサストライプと前記第２メサストライプとの間に選択成長マスクとなるストライプ状の誘電体膜を設けるとともに、前記第１メサストライプ上及び前記第２メサストライプ上に選択成長マスクとなる誘電体膜が設けられた状態で、
有機塩素化合物が添加された原料ガスの供給下で気相成長により前記第１メサストライプと第２メサストライプの側面に半絶縁性半導体層を成長させて前記第１メサストライプを含む第１テラス構造と前記第２メサストライプを含む第２テラス構造を形成する工程と、
前記第１テラス構造の平坦面に前記第１メサストライプの前記第２導電型半導体層に接続する第１電極と、前記第１テラス構造と前記第２テラス構造の間に露出する前記第１導電型半導体層に接続するとともに、前記第２テラス構造の平坦部まで延在する第２電極とを形成する工程と、
を有することを特徴とする光半導体素子の製造方法。
前記第１テラス構造及び第２テラス構造を形成する工程において、
前記第１メサストライプと前記第２メサストライプの間に露出する前記第１導電型半導体層上に、前記第１テラス構造における前記第１メサストライプから第２テラス構造に向かう側の平坦部の幅が、前記第２テラス構造における前記第２メサストライプから第１テラス構造に向かう側の平坦部の幅の９０％以下になるように成長阻止マスクとなるストライプ状の誘電体膜を設けることを特徴とする請求項５に記載の光半導体素子の製造方法。