JP3729210B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3729210B2
JP3729210B2 JP06101795A JP6101795A JP3729210B2 JP 3729210 B2 JP3729210 B2 JP 3729210B2 JP 06101795 A JP06101795 A JP 06101795A JP 6101795 A JP6101795 A JP 6101795A JP 3729210 B2 JP3729210 B2 JP 3729210B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
buried layer
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06101795A
Other languages
English (en)
Other versions
JPH0897509A (ja
Inventor
辰也 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP06101795A priority Critical patent/JP3729210B2/ja
Priority to US08/449,221 priority patent/US6030452A/en
Publication of JPH0897509A publication Critical patent/JPH0897509A/ja
Application granted granted Critical
Publication of JP3729210B2 publication Critical patent/JP3729210B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Lasers (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、半導体装置及びその製造方法に関し、特に、埋込型半導体レーザ装置の製造に適した半導体装置の製造方法及び埋込型半導体レーザ装置に関する。
【０００２】
近年、半導体レーザと光ファイバを用いた光通信技術の発展はめざましく、幹線系の通信路では光ファイバが電気ケーブルをほとんど置き換えている。今後は、個人ベースの情報処理量の増大により家庭まで光ファイバが用いられると予測される。
【０００３】
【従来の技術】
図１１は、従来の埋込型半導体レーザ装置の一例を示す。図１１の埋込型半導体レーザ装置は、ｎ型ＩｎＰ基板１１、メサ状構造体２０、Ｆｅドープ高抵抗ＩｎＰ埋込層１６、ｐ側電極１７、及びｎ側電極１８から構成されている。
【０００４】
メサ状構造体２０は、有機金属気相成長法（ＭＯＶＰＥ）によりｎ型ＩｎＰ基板１１の上に、ｎ型ＩｎＧａＡｓＰガイド層１２、ＩｎＧａＡｓＰ活性層１３、ｐ型ＩｎＰクラッド層１４、ｐ型ＩｎＧａＡｓＰコンタクト層１５をこの順番に堆積し、各層をドライエッチングにより選択的に除去して形成される。ドライエッチング時にｎ型ＩｎＰ基板１１の表面もわずかにエッチングされる。
【０００５】
Ｆｅドープ高抵抗ＩｎＰ埋込層１６は、四塩化炭素（ＣＣｌ4 ）もしくは１．１．１トリクロロエタン（Ｃ2 Ｈ3 Ｃｌ3 ）を添加した原料ガスを用いたＭＯＶＰＥにより、メサ状構造体２０の側面及びｎ型ＩｎＰ基板１１の表面を覆うように形成されている。高抵抗ＩｎＰ埋込層１６の上面は、メサ状構造体２０の上面とほぼ同じ高さになるように形成されている。
【０００６】
ｐ側電極１７は、メサ状構造体２０の上面及びＦｅドープ高抵抗ＩｎＰ埋込層１６の上面を覆うように形成され、ｐ型ＩｎＧａＡｓＰコンタクト層１５とオーミックに接触する。ｎ側電極１８は、ｎ型ＩｎＰ基板１１の裏面に形成され、ｎ型ＩｎＰ基板１１とオーミックに接触する。
【０００７】
反応性イオンエッチング等のドライエッチングは、ウェットエッチングと比べて、エッチング量の制御性、再現性がよく、さらに大面積のエッチングの均一性もよい。また、ＭＯＶＰＥは、大面積基板上への均一な成長が可能な成長方法で、ドライエッチングとともに半導体レーザ装置の量産化に適した技術である。
【０００８】
また、埋込層の堆積時に、原料ガスに四塩化炭素もしくは１．１．１トリクロロエタンを添加することにより、基板表面の平坦性が改善される。
【０００９】
【発明が解決しようとする課題】
原料ガスに四塩化炭素もしくは１．１．１トリクロロエタンを添加したＭＯＶＰＥによって埋込層を堆積することにより、基板表面の平坦性を改善することができるが、まだ不十分である。図１１に示すように、埋込層１６の表面はメサ状構造体２０の近傍領域で盛り上がってしまう。メサ状構造体２０の高さが高くなればなるほど、この盛り上がりは顕著になる。
【００１０】
基板表面にこのような段差があると、その後のフォトリソグラフィ工程において十分な精度が得られず、製造歩留りの低下につながる。
基板表面の平坦化を増すために、塩素の添加量を増やすあるいは成長温度を高くすると、埋込層１６の成長時にｐ型ＩｎＧａＡｓＰコンタクト層１５の端部がエッチングされる。このため、ｐ型ＩｎＧａＡｓＰコンタクト層１５の実効幅が減少しコンタクト抵抗が増加してしまう。
【００１１】
また、平坦化が十分でないため、メサ状構造体から離れた領域における埋込層の厚さが薄くなる。薄くなった埋込層の上に電極を形成すると、電極と基板間の静電容量が大きくなり、高周波特性が劣化する。
【００１２】
本発明の目的は、段差を有する基板表面の凹部に埋込層を堆積し、基板表面を平坦化する技術を提供することである。
【００１３】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、表面に段差を有する半導体基板を準備する工程と、１分子中にハロゲン原子を１個もしくは２個含むハロゲン化炭化水素を添加した原料ガスを用い、有機金属気相成長法により、前記半導体基板の表面に、ＩＩＩ族元素としてＩｎ、Ｇａ、及びＡｌのうち少なくとも１つの元素を含み、Ｖ族元素としてＡｓ及びＰのうち少なくとも１つの元素を含むＩＩＩ−Ｖ族化合物半導体層を成長させる成長工程とを含む。
【００１４】
本発明の他の半導体装置の製造方法は、（１００）面の化合物半導体表面を有する基板を準備する工程と、前記基板の表面に、（０１１）面から＜１１１＞Ａ方向に傾けた面を含む側面を有するメサ状構造体を形成する工程と、ハロゲン化物を添加した原料ガスを用い、有機金属気相成長法により、前記基板の表面のうち前記メサ状構造体が形成されていない領域及びメサ状構造体の側面を覆うように、ＩＩＩ族元素としてＩｎ、Ｇａ、及びＡｌのうち少なくとも１つの元素を含み、Ｖ族元素としてＡｓ及びＰのうち少なくとも１つの元素を含む化合物半導体埋込層を形成する工程とを含む。
【００１６】
本発明の他の半導体装置の製造方法は、化合物半導体表面を有する基板を準備する工程と、前記基板の表面に、メサ状構造体を形成する工程と、有機金属気相成長法により、前記基板の表面のうち前記メサ状構造体が形成されていない領域及びメサ状構造体の側面を覆うように、ＩＩＩ族元素としてＩｎ、Ｇａ、及びＡｌのうち少なくとも１つの元素を含み、Ｖ族元素としてＡｓ及びＰのうち少なくとも１つの元素を含む第１の化合物半導体埋込層を形成する工程と、前記第１の化合物半導体埋込層の上に、ハロゲン化物を添加した原料ガスを用いて有機金属気相成長法により、ＩＩＩ族元素としてＩｎ、Ｇａ、及びＡｌのうち少なくとも１つの元素を含み、Ｖ族元素としてＡｓ及びＰのうち少なくとも１つの元素を含む第２の化合物半導体埋込層を形成する工程とを含み、前記第１の化合物半導体埋込層を形成する工程は、原料ガス中にハロゲン化物を添加しないか、または前記第２の化合物半導体埋込層を形成する工程におけるハロゲン化物添加量よりも少量添加して前記第１の化合物半導体埋込層を形成する。
【００１７】
前記第２の化合物半導体埋込層を形成する工程の成長温度を、前記第１の化合物半導体埋込層を形成する工程のそれよりも低くすることが好ましい。
【００１９】
【作用】
ＭＯＶＰＥにより化合物半導体層を成長させる際に、原料ガスにハロゲン原子を含む原料を添加すると、化合物半導体層が堆積すると同時にその表面がエッチングされる。このエッチングは、ハロゲン原子を含む原料が分解して生じたＨＣｌによって行われると考えられる。
【００２０】
１分子中にハロゲン原子を１個もしくは２個含むハロゲン化炭化水素を原料ガスに添加すると、堆積する化合物半導体層の成長面の面方位によってエッチング速度が異なる。これは、ハロゲン化炭化水素が分解する際に、化合物半導体層表面が触媒的な作用をし、この触媒作用が面方位によって異なるためと考えられる。エッチング速度が異なると化合物半導体層の実質的な成長速度が異なる。
【００２１】
表面に段差を有する基板上に化合物半導体層を成長させると、異なる面方位を有する成長面が現れる。原料ガスにハロゲン化炭化水素を添加しておくと、面方位によって成長速度が異なるため、所望の面方位を有する面の上に化合物半導体層を優勢に成長させることが可能になる。
【００２２】
例えば、上面にメサ状構造体を有する基板上に化合物半導体層を成長させる場合、メサ状構造体の側面における成長速度が遅く、基板上面における成長速度が早くなる条件で成長を行うと、メサ状構造体の周囲をほぼ平坦に埋め込むことが可能になる。
【００２３】
上面にメサ状構造体が形成された基板上に、ハロゲン化物を添加した原料ガスを用いたＭＯＶＰＥにより化合物半導体層を形成すると、成長初期段階に基板表面のメサ状構造体近傍領域に厚い膜が形成される。これは、基板上面に付着した原子がマイグレーションしメサ状構造体の側面に這い上がって成長するためと考えられる。
【００２４】
化合物半導体上面を（１００）面とし、メサ状構造体の側面を（０１１）面から＜１１１＞Ａ方向に傾けることにより、側面に這い上がった成長を抑制することができる。これは、側面が、這い上がった成長が起こりにくい表面特性を有するためと考えられる。
【００２６】
上面にメサ状構造体を有する基板の上にＭＯＶＰＥにより、埋込層を形成すると、メサ状構造体近傍の埋込層の断面形状が成長温度によって異なる。比較的低温で成長を行うと、メサ状構造体の近傍は平坦化し易いがメサから離れた場所より成長が速く厚くなる傾向が強い。また、比較的高温で成長を行うと、埋込層全体の厚さは平均化されるが、成長後半にメサ状構造体の近傍に大きく盛り上がった成長が起こる傾向が強い。
【００２７】
成長初期の成長温度を高くし、後半の成長温度をそれよりも低くすることにより、メサ状構造体の近傍の速い成長を抑え、かつ、メサ状構造体の近傍を平坦にすることができる。
【００２８】
【実施例】
図１Ａ〜１Ｅを参照して、本発明の第１の実施例による埋込型半導体レーザ装置の製造方法について説明する。
【００２９】
図１Ａに示すように、（１００）面ｎ型ＩｎＰ基板１１の上に、ＭＯＶＰＥにより、ｎ型ＩｎＧａＡｓＰガイド層１２、ＩｎＧａＡｓＰ活性層１３、ｐ型ＩｎＰクラッド層１４、及びｐ型ＩｎＧａＡｓＰコンタクト層１５を堆積する。
【００３０】
ｎ型ＩｎＧａＡｓＰガイド層１２は、バンドギャップ波長１．３μｍ、電子密度１×１０17ｃｍ-3、厚さ０．２μｍを有し、ＩｎＧａＡｓＰ活性層１３は、バンドギャップ波長１．５５μｍ、厚さ０．１μｍを有し、ｐ型ＩｎＰクラッド層１４は、正孔密度５×１０17ｃｍ-3、厚さ１．５μｍを有し、ｐ型ＩｎＧａＡｓＰコンタクト層１５は、バンドギャップ波長１．３μｍ、正孔密度５×１０18ｃｍ-3、厚さ０．２μｍを有する。なお、ｎ型ＩｎＰ基板１１はクラッド層として機能する。
【００３１】
図１Ｂに示すように、化学気相成長法（ＣＶＤ）とフォトリソグラフィにより、ｐ型ＩｎＧａＡｓＰコンタクト層１５の表面上に幅２μｍ、厚さ０．３μｍのストライプ状のＳｉＯ2 パターン１９を形成する。
【００３２】
図１Ｃに示すように、ＳｉＯ2 パターン１９をマスクとして、ｐ型ＩｎＧａＡｓＰコンタクト層１５の表面から、深さ２．５μｍまでエッチングし、メサ状構造体２０を形成する。このとき、ｎ型ＩｎＰ基板１１も、その表面から０．５μｍの深さまでエッチングされる。エッチング装置は平行平板型プラズマエッチャ、エッチングガスはエタン、水素、酸素の混合ガス、投入ＲＦ電力は３００Ｗである。
【００３３】
図１Ｄに示すように、ＭＯＶＰＥにより、メサ状構造体２０の側面及びｎ型ＩｎＰ基板１１の表面を覆うように厚さ２．５μｍのＦｅドープ高抵抗ＩｎＰ埋込層１６を堆積する。
【００３４】
原料ガスはトリメチルインジウム（ＴＭＩ）とホスフィン（ＰＨ3 ）、Ｆｅドーパント用原料はフェロセン（（Ｃ5 Ｈ5 ）2 Ｆｅ）である。成長初期の５分間は、モノクロロエタンを添加しないで成長を行い、成長開始から５分経過後、原料ガスに水素希釈２％のモノクロロエタン（Ｃ2 Ｈ5 Ｃｌ）を添加して成長を行う。ＴＭＩの流量は０．９５ｓｃｃｍ、モノクロロエタンの流量は４ｓｃｃｍ、Ｖ／ＩＩＩ比は１２０、成長温度は６００℃である。
【００３５】
上記条件において、ＩｎＰ埋込層１６の成長速度は約２．５μｍ／ｈであり、抵抗率は高抵抗であった。このようにして、メサ状構造体２０の側面及びｎ型ＩｎＰ基板１１の表面の近傍に、成長初期の高抵抗ＩｎＰ埋込層１６Ａが形成され、その上に原料ガスにモノクロロエタンを添加して成長させた高抵抗ＩｎＰ埋込層１６が形成される。
【００３６】
図１Ｅに示すように、ＳｉＯ2 パターン１９を除去した後、下層より順にＴｉ／Ｐｔ／Ａｕが積層されたｐ型電極１７を形成する。ｎ型ＩｎＰ基板１１の裏面に、基板側から順にＡｕＧｅ／Ａｕが積層されたｎ側電極１８を形成する。
【００３７】
図１Ａ〜１Ｅに示す第１の実施例のように、埋込層１６を堆積する際の原料ガスにモノクロロエタンを添加することにより、比較的平坦な表面を得ることができる。
【００３８】
ここで、モノクロロエタンの最適な添加量は、原料ガス中のＩＩＩ族原子数に対する塩素原子数の比が０．０１〜１００であることが好ましく、４０以下であることがより好ましい。塩素の添加量が少ないと平坦化効果が小さくなり、塩素の添加量が多いとＩｎＰ層の成長速度が遅くなり実用的でなくなるか、または成長しなくなる。成長速度が０となるときのＩＩＩ族原子数に対する塩素原子数の比は、成長温度が５７５℃のとき約３０、６５０℃のとき約１０である。成長温度が５５０℃のとき、ＩＩＩ族原子数に対する塩素原子数の比が４０であれば、成長速度は０以上になる。
【００３９】
好適な成長温度は、５５０〜６５０℃である。６５０℃より高温では、モノクロロエタンの添加を行わなくても平坦な埋込が可能であり、モノクロロエタンを添加する必要はない。不純物の再拡散、ヘテロ界面の急峻性の劣化等を抑制するためには、成長温度を６５０℃以下とすることが好ましい。また、５５０℃以下の成長温度では、平坦性が悪くなり、メサ状構造体の上面のＳｉＯ2 パターン１９上にも多結晶ＩｎＰが成長するといった問題が生ずる。
【００４０】
メサ状構造体周囲の埋め込み成長時に塩素を含む分子を添加すると、メサ側面上への成長が抑制されるため、埋込層表面が平坦化されるものと考えられる。本願発明者は、塩素を添加するとＩｎＧａＡｓＰはＩｎＰに比べてエッチングされやすいことを見出した。塩素を含む分子を添加するとメサ状構造体側面にＩｎＰが成長しにくくなるため、ｐ型ＩｎＧａＡｓＰコンタクト層１５の側面が塩素を含んだ雰囲気にさらされる時間が長くなる。このため、コンタクト層１５が端部からエッチングされコンタクト層１５の実効幅が狭くなる。
【００４１】
埋込層１６の成長初期に、塩素を含む分子の添加を行わないことにより、ｐ型ＩｎＧａＡｓＰコンタクト層１５の側面からのエッチングを抑制しつつ、ＩｎＰ層を堆積することができる。一旦ＩｎＰ層が堆積すると、ＩｎＧａＡｓＰ層が塩素を含んだ雰囲気に直接さらされることがなくなる。ＩｎＰ層でメサ状構造体側面を覆ったのち、塩素を含む分子を添加する。また、埋込層１６の成長初期に、塩素を含む分子を全く添加しないのではなく、添加量を少なくしておき、その後添加量を増加してもよい。
【００４２】
次に、塩素原料の違いによる平坦化効果の相違について説明する。
図２Ａ〜２Ｄは、基板の表面に形成されたメサ状構造体の周囲を、それぞれ原料ガスに塩化水素（ＨＣｌ）、トリクロロエタン、モノクロロエタン、及びモノクロロメタンを添加してＩｎＰ埋込層を堆積した場合の、基板の断面写真のスケッチを示す。メサ状構造体の高さは２．５μｍ、成長温度は６００℃、ＴＭＩの流量は０．９５ｓｃｃｍである。
【００４３】
図２ＡにおけるＨＣｌの流量は０．２２ｓｃｃｍ、図２Ｂにおけるトリクロロエタンの流量は０．１２ｓｃｃｍ、図２Ｃにおけるモノクロロエタンの流量は１０ｓｃｃｍ、図２Ｄにおけるモノクロロメタンの流量は１２ｓｃｃｍである。なお、ＩｎＰ埋込層の成長過程を観察するために、埋込層成長途中に一定の時間間隔でＩｎＧａＡｓＰもしくはＩｎＡｓＰの薄い層を形成した。上記条件で、ＩｎＰ埋込層の成長速度は、図２Ａ〜２Ｄの場合共に約２．０μｍ／ｈである。
【００４４】
図２Ａ〜図２Ｄの埋込層中の層状の曲線は、ＩｎＧａＡｓＰもしくはＩｎＡｓＰの薄い層を表している。すなわち、成長途中における埋込層の成長面はこの層状の曲線に沿っていると考えられる。
【００４５】
図２Ａに示すように、原料ガスにＨＣｌを添加した場合には、埋込層の表面はメサ状構造体の近傍領域において盛り上がり、メサ状構造体から少し離れると急激に低下している。
【００４６】
図２Ｂに示すように、原料ガスにトリクロロエタンを添加した場合には、メサ状構造体の近傍領域において、ほぼ平坦な成長面が得られている。しかし、メサ状構造体の側面からやや離れると、成長面を表す層状の曲線は徐々に低下している。これは、メサ状構造体の極近傍領域においてはほぼ平坦な表面が得られるが、メサ状構造体周辺の広い領域に着目すると、平坦化が十分ではないことを示している。
【００４７】
図２Ｃ、２Ｄに示すように、原料ガスにモノクロロエタンもしくはモノクロロメタンを添加した場合には、埋込層の成長面はメサ状構造体の側面近傍領域のみならず、メサ状構造体から離れた領域においても比較的平坦である。このように、１分子中に１個の塩素原子を含む塩化炭化水素を原料ガスに添加することにより、平坦な埋込を行うことができる。
【００４８】
モノクロロメタンの添加量は、原料ガス中のＩＩＩ族原子数に対する塩素原子数の比が０．０１〜２００であることが好ましく、８０以下であることがより好ましい。塩素の添加量が少ないと平坦化効果が小さくなり、塩素の添加量が多いとＩｎＰ層の成長速度が遅くなり実用的でなくなるか、または成長しなくなるためである。原料ガスにモノクロロメタンを添加する場合の成長温度は、モノクロロエタンを添加する場合と同様に５５０〜６５０℃であることが好ましい。
【００４９】
原料ガスにモノクロロエタンもしくはモノクロロメタンを添加することにより、ＨＣｌもしくはトリクロロエタンを添加する場合に比べてより平坦な埋込が可能になるのは、以下のように考察される。
【００５０】
原料ガスに塩化炭化水素を添加して埋込形状が改善される効果は、塩化炭化水素の分解により生じたＨＣｌによるものと考えられている。従って、従来、ＨＣｌの含有量のみが埋込層表面の平坦化効果に影響すると考えられてきた。本願発明者は、ＨＣｌの含有量のみでなく塩素原料の種類によっても平坦化効果が異なることを見出した。
【００５１】
図２Ｂ〜２Ｄに示すように、塩化炭化水素の１分子中の塩素原子が少ない塩素原料ほど、平坦化効果が大きいことがわかった。これは、塩素原料の分解の容易さと、分解の容易さの基板面方位依存性のためと考えられる。以下、分解の容易性及び分解の容易さの基板面方位依存性について説明する。
【００５２】
図３は、塩素添加量と埋込層成長速度の減少分との関係を示す。横軸は原料ガス中のＩｎ原子に対するＣｌ原子のモル比、縦軸は埋込層成長速度の減少分を単位μｍ／ｈで表す。図中の記号□、○、△、◇は、それぞれ原料ガスにＨＣｌ、トリクロロエタン、モノクロロエタン、及びモノクロロメタンを添加した場合を示す。なお、使用した基板は（１００）面ＩｎＰ基板であり、成長温度は６００℃とした。
【００５３】
一般に、原料ガスに塩素原料を添加すると、分解によって生じたＨＣｌによるエッチング作用により成長速度が低下することが知られている。従って、図３は各塩素原料の分解の容易さを表していると考えることができる。モノクロロエタンもしくはモノクロロメタンを添加して、トリクロロエタンを添加したときの成長速度の減少分と同じ減少分とするためには、塩素添加量をトリクロロエタンを添加する場合のそれの約３０倍にする必要がある。これは、モノクロロエタンもしくはモノクロロメタンの分解効率がトリクロロエタンのそれの約１／３０であることを示唆している。
【００５４】
図４は、成長速度減少分の面方位依存性を示す。横軸は成長面の（１００）面からのオフ角度、縦軸は埋込層成長速度の減少分を単位μｍ／ｈで表す。図中の記号○、△、◇は、それぞれ原料ガスにトリクロロエタン、モノクロロエタン、及びモノクロロメタンを添加した場合を示す。なお、成長温度は５７５℃とした。
【００５５】
原料ガスにモノクロロエタンもしくはモノクロロメタンを添加した場合の成長速度減少分は、（１００）面のときに最も少なく、（０１１）面のときに最も多い。成長速度の減少分の最大値と最小値との差は、０．７〜１．１μｍ／ｈである。これは、ＩｎＰ表面が塩化炭化水素の分解のための触媒的な作用をし、この触媒作用が面方位によって異なるためと考えられる。これに対し、原料ガスにトリクロロエタンを添加した場合の成長速度減少分は、面方位による差が少ない。
【００５６】
図４から、原料ガスにモノクロロエタンもしくはモノクロロメタンを添加した場合、（０１１）面近傍の面方位を有するメサ状構造体の側面上の成長速度は、（１００）面上の成長速度よりも遅いことがわかる。従って、メサ状構造体の側面からの成長よりも基板上面からの成長が優勢になり、平坦な埋込が可能になるものと考えられる。
【００５７】
上記考察から、原料ガスに添加する塩化炭化水素としては、分解効率が高いものより低いものの方が平坦化に適していると考えられる。一般的に、塩化炭化水素分子中の塩素原子が少ない方が分解効率が低い。図２Ｃ、２Ｄでは１分子中の塩素原子数が１の塩素原料を添加した場合を示したが、１分子中の塩素原子数が２の塩素原料を用いても、比較的良好な平坦化が可能であると期待される。例えば、１分子中に１個もしくは２個の塩素原子を持つ塩化アルキル、塩化ビニル、塩化アリール、塩化アリル、塩化ベンジル等を原料ガスに添加してもよいであろう。
【００５８】
上記実施例では、原料ガスに塩素原料を添加する場合を説明したが、塩素以外のハロゲンを含む原料を添加しても同様の効果が期待できる。例えば、フッ化炭化水素、臭化炭化水素、ヨウ化炭化水素等のハロゲン化炭化水素を添加してもよいであろう。
【００５９】
また、上記実施例では、（１００）面のＩｎＰ基板を用いて、メサ状構造体の周囲を埋め込む場合を説明したが、成長速度の面方位依存性を利用して、特定の面を平坦化させたい場合、あるいは特定の面上のみに成膜したい場合等にも適用できるであろう。例えば、（１１１）Ａ面、（１１１）Ｂ面、（０１１）面等が表出した基板上に半導体素子を形成する場合にも適用できるであろう。
【００６０】
上記第１の実施例では、ＭＯＶＰＥの原料ガスに添加する塩素原料に着目して平坦な埋め込みを行う方法を示した。次に、基板の形状に着目して平坦な埋め込みを行う方法について説明する。
【００６１】
図５Ａは、原料ガスにモノクロロメタンを添加し、成長温度５７５℃でＭＯＶＰＥにより埋込層を堆積した場合の、基板の断面写真のスケッチを示す。ＩｎＰ基板１１の表面にメサ状構造体２０が形成されている。メサ状構造体２０の側面とＩｎＰ基板１１の表面を覆うようにＩｎＰ埋込層１６が形成されている。
【００６２】
ＩｎＰ埋込層１６の成長時に、周期的に薄いＩｎＧａＡｓＰ層を形成した。ＩｎＰ埋込層１６の中に記載された層状の曲線は、薄いＩｎＧａＡｓＰ層を表している。すなわち、層状の曲線は、ＩｎＰ埋込層１６の成長途中の成長面を表していると考えることができる。
【００６３】
図５Ａから、ＩｎＰ埋込層の成長初期においては、メサ状構造体２０の側面のうち上方の領域には埋込層が形成されていないことがわかる。また、基板１１の表面のうちメサ状構造体２０の近傍には、他の領域よりも厚い埋込層が形成されていることがわかる。これは、以下のように考察される。
【００６４】
図５Ｂは、埋込層１６の成長初期段階の成長の様子を説明するための基板断面図を示す。基板１１の表面に付着したＩｎ原子は、表面上をマイグレーションする。マイグレーションしたＩｎ原子がメサ状構造体２０の側面にぶつかって、側面近傍領域に固着され、もしくは側面に這い上がって側面上に固着される。このようにして、メサ状構造体２０の側面近傍領域に、他の領域よりも厚い埋込層１６が形成されるものと考えられる。なお、メサ状構造体２０の上面にはＳｉＯ2 パターン１９が形成されているため、ＩｎＰ層は堆積しない。
【００６５】
上記考察から、埋込層１６の表面を平坦にするためには、メサ状構造体２０の側面近傍領域への集中的な堆積を抑制すればよいと考えられる。そのためには、メサ状構造体の側面と基板表面との角度を変化させること、及び基板表面に凹凸を設けることが有効であると考えられる。以下、これらの方法について説明する。
【００６６】
メサ状構造体の側面と基板表面との角度を変化させた第２の実施例について説明する。
図６は、第２の実施例で使用する基板の断面図を示す。（１００）面ＩｎＰ基板１１の表面にメサ状構造体２０が形成されている。メサ状構造体２０の側面には、図の点線で示す（０１１）面近傍の面が現れている。メサ状構造体２０の上面にはＳｉＯ2 パターン１９が形成されている。
【００６７】
ＳｉＯ2 パターン１９をマスクとし、リン酸を用いたウェットエッチングにより、基板１１の表面をエッチングする。このとき、メサ状構造体２０の側面には（０１１）面から＜１１１＞Ａ方向にオフした図の実線で示す面が現れる。
【００６８】
このように形成した基板１１上に、原料ガスにモノクロロメタンを添加したＭＯＶＰＥによりＩｎＰ埋込層を堆積したところ、メサ状構造体２０の側面への這い上がりがなく、ほぼ平坦にメサ状構造体２０の周囲を埋め込むことができた。これは、マイグレーションしたＩｎ原子がメサ状構造体の側面にぶつかっても、側面に這い上がった成長が起こらなかったためと考えられる。
【００６９】
次に、第２の実施例を埋込型半導体レーザ装置に適用した場合を説明する。
図７Ａに示すメサ状構造体２０は、図１Ｃに示すものと同様のものである。
図７Ｂに示すように、ＳｉＯ2 パターン１９をマスクとし、リン酸を用いたウェットエッチングによりｎ型ＩｎＰ基板１１の表面及びメサ状構造体２０の側面をエッチングする。リン酸により、ＩｎＧａＡｓＰ層はほとんどエッチングされず、ＩｎＰ層のみがエッチングされる。このため、メサ状構造体２０の側面のうち、ｎ型ＩｎＰ基板１１の表面が露出している底部領域と、ｐ型ＩｎＰクラッド層１４の側面領域のみがエッチングされる。
【００７０】
リン酸によるエッチングにより、ｐ型ＩｎＰクラッド層１４の側面領域と、メサ状構造体２０の側面の底部領域に、（０１１）面から＜１１１＞Ａ方向にオフした面が現れる。
【００７１】
図７Ｃに示すように、ＭＯＶＰＥにより、メサ状構造体２０の側面及びｎ型ＩｎＰ基板１１の表面を覆うように厚さ２．５μｍのＦｅドープ高抵抗ＩｎＰ埋込層１６を堆積する。
【００７２】
原料ガスはＴＭＩとＰＨ3 、Ｆｅドーパント用原料はフェロセンであり、水素希釈２％のモノクロロエタンが添加されている。ＴＭＩの流量は０．９５ｓｃｃｍ、モノクロロエタンの流量は４．０ｓｃｃｍ、Ｖ／ＩＩＩ比は１２０、成長温度は６００℃である。
【００７３】
上記条件において、ＩｎＰ埋込層１６の成長速度は約３μｍ／ｈであり、抵抗率は高抵抗であった。このようにして、上面がメサ状構造体２０の上面とほぼ面一な高抵抗ＩｎＰ埋込層１６が形成される。
【００７４】
図７Ｄに示すように、ＳｉＯ2 パターン１９を除去した後、下層より順にＴｉ／Ｐｔ／Ａｕが積層されたｐ型電極１７を形成する。ｎ型ＩｎＰ基板１１の裏面に、基板側から順にＡｕＧｅ／Ａｕが積層されたｎ側電極１８を形成する。
【００７５】
図７Ｃに示すＩｎＰ埋込層１６の形成工程において、ｎ型ＩｎＰ基板１１の表面とメサ状構造体２０の側面との関係は図６に示す場合と等価である。このため、メサ状構造体２０の側面に這い上がった成長は起こらず、ほぼ平坦な表面が得られると期待される。
【００７６】
次に、基板表面に凹凸を設けた第３の実施例について説明する。
図８は、第３の実施例で使用する基板の断面図を示す。（１００）面ＩｎＰ基板１１の表面にメサ状構造体２０が形成されている。ＩｎＰ基板１１の表面のうちメサ状構造体２０が形成されていない領域には、細かい凹凸が設けられている。ＳｉＯ2 パターン１９をマスクとし、エタン、水素、酸素の混合ガスを用いてＩｎＰ基板１１をドライエッチングする際に、エッチングガスの流量を適当に選択することにより凹凸を形成することができる。
【００７７】
例えば、平行平板型プラズマエッチャを用いた場合、投入電力３００Ｗ、エタン流量４０ｓｃｃｍ、水素流量１０ｓｃｃｍ、酸素流量４ｓｃｃｍの条件では、エッチング面はほぼ鏡面になる。これに対し、酸素流量を１ｓｃｃｍにすると、エッチング面に凹凸が形成される。
【００７８】
このように形成した基板１１上に、原料ガスにモノクロロメタンを添加したＭＯＶＰＥによりＩｎＰ埋込層１６を堆積したところ、メサ状構造体２０の側面への這い上がりがなく、ほぼ平坦にメサ状構造体２０の周囲を埋め込むことができた。これは、ＩｎＰ基板１１の表面に凹凸が設けられているため、Ｉｎ原子のマイグレーションが抑制されたためと考えられる。
【００７９】
図１Ａ〜１Ｅで説明した第１の実施例において、図１Ｃに示すドライエッチング工程でエッチング条件を適当に選び、ｎ型ＩｎＰ基板１１の表面に凹凸を形成することにより、第３の実施例による埋込方法を埋込型半導体レーザ装置に適用することができるであろう。
【００８０】
なお、上記第２及び第３の実施例では、埋込層成長時に原料ガスにハロゲン化物を添加する場合を説明したが、ハロゲン化物を添加しなくても効果はあるであろう。ハロゲン化物を添加することにより、より顕著な効果が得られると期待される。
【００８１】
次に、図９Ａ〜９Ｃを参照して、本発明の第４の実施例について説明する。
図９Ａ、９Ｂは、それぞれＭＯＶＰＥによるＩｎＰ埋込層形成時の成長温度を５７５℃、６００℃とした場合の、埋込層の断面写真のスケッチを示す。原料ガスはＴＭＩとＰＨ3 であり、この原料ガスにモノクロロメタンを添加して成長を行った。ＩｎＰ基板表面に形成されたメサ状構造体の周囲がＩｎＰ埋込層で埋め込まれている。ＩｎＰ埋込層の中に記載された層状の曲線は、図５Ａの場合と同様に成長途中における成長面を表している。
【００８２】
図９Ａから、成長温度が５７５℃のとき、メサ状構造体の近傍での成長が非常に速いことがわかる。また、成長表面がメサ状構造体の上面に達すると、上方への成長速度が低下し、メサ状構造体の近傍領域にその上面とほぼ面一の平坦な面が形成される。さらに成長を進めると、平坦な領域が広がり、メサ状構造体の近傍領域表面を平坦にすることができる。ただし、メサ状構造体から離れた領域では、ＩｎＰ埋込層の厚さがメサ状構造体の近傍領域の厚さよりも薄くなっている。
【００８３】
図９Ｂから、成長温度が６００℃のときは、メサ状構造体の近傍での成長が遅く、成長がある程度進んだ後にメサ状構造体の極近傍で盛り上がりが急速に進んでいることがわかる。また、ＩｎＰ埋込層の厚さはメサ状構造体から離れた領域でも薄くならず、メサ状構造体の高さとほぼ同程度の厚さになっている。
【００８４】
図９Ａ、９Ｂに示す実験結果から、メサ状構造体の極近傍での盛り上がりを抑制し、かつ、埋込層全体の厚さをメサ状構造体の高さとほぼ等しくするためには、成長前半はメサ状構造体の高さをこえて急激な盛り上がり成長が進み始める手前まで成長温度を６００℃とし、埋込層全体を均一な厚さになるよう成長し、埋込層成長の後半には、メサ状構造体の極近傍の盛り上がりを抑制し、平坦な領域を広くするために、成長温度を５７５℃とすることが好ましいと考えられる。
【００８５】
図９Ｃは、ＩｎＰ埋込層成長の前半の成長温度を６００℃とし、後半の成長温度を５７５℃とした場合の、埋込層の断面写真のスケッチを示す。埋込層成長前半の成長温度を６００℃としているため、メサ状構造体の近傍での成長が遅く、メサ状構造体の側面への這い上がり成長が抑制され、メサ状構造体から離れた領域にも比較的厚い埋込層が形成されている。また、成長後半の成長温度を５７５℃としているため、メサ状構造体の上面よりも上方への成長が抑制され、メサ状構造体の周囲の比較的広い領域に平坦部が形成されている。
【００８６】
このように、ＩｎＰ埋込層の成長の前半と後半で、それぞれ適した成長条件で成膜することにより、メサ状構造体の周囲をより平坦に埋め込むことが可能になる。より具体的には、成長初期の成長温度よりもその後の成長温度を低くすることが好ましい。また、第１の実施例で説明したように、メサ状構造体側面に露出したＩｎＧａＡｓＰ層のエッチングを防止するために、成長初期のハロゲン化物の添加量を後半のそれより少なくしてもよいし、成長初期にハロゲン化物を添加しなくてもよい。
【００８７】
上記第２〜第４の実施例では、埋込層成長時の原料ガスにモノクロロメタンを添加する場合を説明したが、モノクロロエタンを添加してもよいし、その他のハロゲン化物を添加してもよい。
【００８８】
上記第１〜第４の実施例では、基板及び埋込層にＩｎＰを用いた場合を説明したが、ＩｎＰ以外のＩＩＩ−Ｖ族化合物半導体等の化合物半導体を用いてもよい。例えば、ＩＩＩ族元素としてＩｎ、Ｇａ、及びＡｌのうち少なくとも１つの元素を含み、Ｖ族元素としてＡｓ及びＰのうち少なくとも１つの元素を含むＩＩＩ−Ｖ族化合物半導体を用いてもよい。
【００８９】
上記第１〜第４の実施例を埋込型半導体レーザ装置に適用する場合、メサ状構造体の周囲を高抵抗のＦｅドープＩｎＰ埋込層で埋め込む場合を説明したが、その他の電流ブロック層で埋め込んでもよい。
【００９０】
図１０Ａ、１０Ｂは、ｎ型ＩｎＰ基板１１を用いた埋込型半導体レーザ装置の断面図を示す。
図１０Ａは、埋込層が２層の積層で構成され、その下層がｐ型ＩｎＰ埋込層１６Ｐ、上層がｎ型ＩｎＰ埋込層１６Ｎの場合を示している。ｎ型ＩｎＰ埋込層１６Ｎの上面及びメサ状構造体２０の上面を覆うように、ｐ型層２１Ｐが形成されている。ｎ型ＩｎＰ基板１１に対してｐ型層２１Ｐに正電圧を印加すると、ｎ型ＩｎＰ埋込層１６Ｎとｐ型ＩｎＰ埋込層１６Ｐとの間のｐｎ接合が逆バイアスされる。このため、電流はメサ状構造体２０に集中して流れる。
【００９１】
図１０Ｂは、埋込層が２層の積層で構成され、その下層が高抵抗ＩｎＰ埋込層１６Ｉ、上層がｎ型ＩｎＰ埋込層１６Ｎの場合を示している。ｎ型ＩｎＰ基板１１に対してｐ型層２１Ｐに正電圧を印加すると、高抵抗ＩｎＰ埋込層１６Ｉで電流がブロックされるため、電流はメサ状構造体２０に集中して流れる。
【００９２】
図１０Ｃ、１０Ｄは、ｐ型ＩｎＰ基板１１Ｐを用いた埋込型半導体レーザ装置の断面図を示す。
図１０Ｃは、埋込層が２層の積層で構成され、その下層がｎ型ＩｎＰ埋込層１６Ｎ、上層がｐ型ＩｎＰ埋込層１６Ｐの場合を示している。ｐ型ＩｎＰ埋込層１６Ｐの上面及びメサ状構造体２０の上面を覆うように、ｎ型層２１Ｎが形成されている。ｐ型ＩｎＰ基板１１Ｐに対してｎ型層２１Ｎに負電圧を印加すると、ｐ型ＩｎＰ埋込層１６Ｐとｎ型ＩｎＰ埋込層１６Ｎとのｐｎ接合界面が逆バイアスされる。このため、電流はメサ状構造体２０に集中して流れる。
【００９３】
図１０Ｄは、埋込層が２層の積層で構成され、その下層がｎ型ＩｎＰ埋込層１６Ｎ、上層が高抵抗ＩｎＰ埋込層１６Ｉの場合を示している。ｐ型ＩｎＰ基板１１に対してｎ型層２１Ｎに負電圧を印加すると、高抵抗ＩｎＰ埋込層１６Ｉで電流がブロックされるため、電流はメサ状構造体２０に集中して流れる。
【００９４】
このように、埋込層に高抵抗層もしくは逆バイアスされるｐｎ接合を設けておくことにより、埋込層を電流ブロック層として機能させることができる。また、埋込層成長時に、メサ構造体側面上への成長が抑制されるため、上層の埋込層がメサ構造体側面にほぼ接する。このため、電流狭窄効果を高めることができる。
【００９５】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００９６】
【発明の効果】
以上説明したように、本発明によれば、表面に段差を有する基板上にＭＯＶＰＥによって結晶層を成膜することにより、段差を埋め、表面をほぼ平坦にすることができる。この技術を埋込型半導体レーザ装置の製造に適用すると、メサ状のレーザダイオードが形成された表面をほぼ平坦に埋め込むことが可能になる。
【００９７】
表面を平坦化するとフォトリソグラフィの精度が向上するため、製造歩留りを向上させることができる。また、メサ状ダイオードから離れた領域においても埋込層の厚さを確保できるため、埋込層上の配線と基板との静電容量が低減する。このため、半導体レーザ装置の高周波特性を改善することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による埋込型半導体レーザ装置の製造方法を説明するための基板断面図である。
【図２】基板表面に形成されたメサ状構造体及びその周囲に埋め込まれた埋込層の断面写真をスケッチした図である。
【図３】原料ガスに添加する塩素原料毎に成長速度減少分を示すグラフである。
【図４】原料ガスに添加する塩素原料毎に成長速度の面方位依存性を示すグラフである。
【図５】基板表面に形成されたメサ状構造体及びその周囲に埋め込まれた埋込層の断面写真をスケッチした図、及び埋込層成長初期段階の成長の様子を示す基板断面図である。
【図６】本発明の第２の実施例による埋込層の成長に使用するメサ状構造体が形成された基板の断面図である。
【図７】本発明の第２の実施例による埋込型半導体レーザ装置の製造方法を説明するための基板断面図である。
【図８】本発明の第３の実施例によって形成した埋込層及びメサ状構造体の断面図である。
【図９】図９Ａ、９Ｂは従来方法により形成した埋込層及びメサ状構造体の断面写真をスケッチした図、図９Ｃは本発明の第４の実施例により形成した埋込層及びメサ状構造体の断面写真をスケッチした図である。
【図１０】本発明の実施例を適用して作製した埋込型半導体レーザ装置の断面図である。
【図１１】従来例による埋込型半導体レーザ装置の断面図である。
【符号の説明】
１１ 基板
１２ ｎ型ＩｎＧａＡｓＰガイド層
１３ ＩｎＧａＡｓＰ活性層
１４ ｐ型ＩｎＰクラッド層
１５ ｐ型ＩｎＧａＡｓＰコンタクト層
１６ 高抵抗ＩｎＰ埋込層
１７ ｐ側電極
１８ ｎ側電極
１９ ＳｉＯ2 パターン
２０ メサ状構造体

Claims (24)

  1. 表面に段差を有する半導体基板を準備する工程と、
    １分子中にハロゲン原子を１個もしくは２個含むハロゲン化炭化水素を添加した原料ガスを用い、有機金属気相成長法により、前記半導体基板の表面に、ＩＩＩ族元素としてＩｎ、Ｇａ、及びＡｌのうち少なくとも１つの元素を含み、Ｖ族元素としてＡｓ及びＰのうち少なくとも１つの元素を含むＩＩＩ−Ｖ族化合物半導体層を成長させる成長工程と
    を含む半導体装置の製造方法。
  2. 前記ハロゲン化炭化水素は、モノクロロエタン（Ｃ2 Ｈ5 Ｃｌ）である請求項１に記載の半導体装置の製造方法。
  3. 前記成長工程は、
    前記ＩＩＩ−Ｖ族化合物半導体層の成長温度が５５０〜６５０℃であり、
    前記原料ガス中のＩＩＩ族元素の原子数に対するハロゲン原子数の比が４０以下である請求項２に記載の半導体装置の製造方法。
  4. 前記成長工程は、
    前記ＩＩＩ−Ｖ族化合物半導体層の成長温度が５５０〜６５０℃であり、
    前記原料ガス中のＩＩＩ族元素の原子数に対するハロゲン原子数の比が０．０１〜１００である
    請求項２に記載の半導体装置の製造方法。
  5. 前記ハロゲン化炭化水素は、モノクロロメタン（ＣＨ3 Ｃｌ）である請求項１に記載の半導体装置の製造方法。
  6. 前記成長工程は、
    前記ＩＩＩ−Ｖ族化合物半導体層の成長温度が５５０〜６５０℃であり、
    前記原料ガス中のＩＩＩ族元素の原子数に対するハロゲン原子数の比が０．０１〜２００である
    請求項５に記載の半導体装置の製造方法。
  7. 前記半導体基板の表面は、（１００）面、（１１１）Ａ面、（１１１）Ｂ面、及び（０１１）面からなる群より選ばれた少なくとも１つの面に沿う請求項１〜６のいずれかに記載の半導体装置の製造方法。
  8. 前記半導体基板を準備する工程で準備される前記半導体基板の表面にはメサ状構造体が形成されており、該メサ状構造体の上面は絶縁層で覆われており、
    前記成長工程では、前記絶縁層の上に実質的に前記ＩＩＩ−Ｖ族化合物半導体層を成長させない
    請求項１〜７のいずれかに記載の半導体装置の製造方法。
  9. 前記成長工程は、前記ＩＩＩ−Ｖ族化合物半導体層の上面が前記メサ状構造体の上面とほぼ同じ高さになったところで成長を停止する請求項８に記載の半導体装置の製造方法。
  10. 前記メサ状構造体は、第１導電型の化合物半導体クラッド層、化合物半導体活性層、及び前記第１導電型と逆の第２導電型の化合物半導体クラッド層がこの順番に積層されたレーザダイオード構造を含む請求項８または９に記載の半導体装置の製造方法。
  11. 前記成長工程は、
    第２導電型のＩＩＩ−Ｖ族化合物半導体埋込層を形成する工程と、
    前記第２導電型のＩＩＩ−Ｖ族化合物半導体埋込層の上に、第１導電型のＩＩＩ−Ｖ族化合物半導体埋込層を形成する工程と
    を含む請求項１０に記載の半導体装置の製造方法。
  12. 前記成長工程は、
    前記第１及び第２導電型の化合物半導体クラッド層よりも高抵抗の高抵抗ＩＩＩ−Ｖ族化合物半導体埋込層を形成する工程を含む請求項１０または１１に記載の半導体装置の製造方法。
  13. （１００）面の化合物半導体表面を有する基板を準備する工程と、
    前記基板の表面に、（０１１）面から＜１１１＞Ａ方向に傾けた面を含む側面を有するメサ状構造体を形成する工程と、
    ハロゲン化物を添加した原料ガスを用い、有機金属気相成長法により、前記基板の表面のうち前記メサ状構造体が形成されていない領域及びメサ状構造体の側面を覆うように、ＩＩＩ族元素としてＩｎ、Ｇａ、及びＡｌのうち少なくとも１つの元素を含み、Ｖ族元素としてＡｓ及びＰのうち少なくとも１つの元素を含む化合物半導体埋込層を形成する工程と
    を含む半導体装置の製造方法。
  14. 前記メサ状構造体を形成する工程は、
    前記基板の表面のうち、前記メサ状構造体を形成すべき領域にマスクパターンを形成する工程と、
    前記マスクパターンをマスクとして、ドライエッチングにより前記基板の表面をエッチングし、メサ状の凸部を残す工程と、
    前記メサ状の凸部の少なくとも一部側面を、ウェットエッチングによりエッチングし、（０１１）面から＜１１１＞Ａ方向に傾いた面を露出させる工程と
    を含む請求項１３に記載の半導体装置の製造方法。
  15. 前記基板を準備する工程は、
    （１００）面の化合物半導体表面が表出した下部支持基板を準備する工程と、
    前記下部支持基板の表面上に第１導電型の化合物半導体クラッド層、化合物半導体活性層、及び前記第１導電型と逆の第２導電型の化合物半導体クラッド層がこの順番に積層されたレーザダイオード構造を形成する工程と
    を含み、
    前記メサ状構造体を形成する工程は、前記基板の表面のうち、前記メサ状構造体を形成する領域の少なくとも周辺領域の前記基板上層を、前記活性層と前記第１導電型の化合物半導体クラッド層との界面よりも深くエッチングする請求項１３または１４に記載の半導体装置の製造方法。
  16. 前記化合物半導体埋込層を形成する工程は、
    第２導電型の埋込層を形成する工程と、
    前記第２導電型の埋込層の上に、第１導電型の埋込層を形成する工程と
    を含む請求項１５に記載の半導体装置の製造方法。
  17. 前記化合物半導体埋込層を形成する工程は、
    前記第１及び第２導電型の化合物半導体クラッド層よりも高抵抗の高抵抗埋込層を形成する工程を含む請求項１５または１６に記載の半導体装置の製造方法。
  18. 前記ハロゲン化物は、モノクロロメタンもしくはモノクロロエタンである請求項１３〜１７のいずれかに記載の半導体装置の製造方法。
  19. 化合物半導体表面を有する基板を準備する工程と、
    前記基板の表面に、メサ状構造体を形成する工程と、
    有機金属気相成長法により、前記基板の表面のうち前記メサ状構造体が形成されていない領域及びメサ状構造体の側面を覆うように、ＩＩＩ族元素としてＩｎ、Ｇａ、及びＡｌのうち少なくとも１つの元素を含み、Ｖ族元素としてＡｓ及びＰのうち少なくとも１つの元素を含む第１の化合物半導体埋込層を形成する工程と、
    前記第１の化合物半導体埋込層の上に、ハロゲン化物を添加した原料ガスを用いて有機金属気相成長法により、ＩＩＩ族元素としてＩｎ、Ｇａ、及びＡｌのうち少なくとも１つの元素を含み、Ｖ族元素としてＡｓ及びＰのうち少なくとも１つの元素を含む第２の化合物半導体埋込層を形成する工程と
    を含み、
    前記第１の化合物半導体埋込層を形成する工程は、原料ガス中にハロゲン化物を添加しないか、または前記第２の化合物半導体埋込層を形成する工程におけるハロゲン化物添加量よりも少量添加して前記第１の化合物半導体埋込層を形成する半導体装置の製造方法。
  20. 前記第２の化合物半導体埋込層を形成する工程の成長温度は、前記第１の化合物半導体埋込層を形成する工程のそれよりも低い請求項１９に記載の半導体装置の製造方法。
  21. 前記基板を準備する工程は、
    （１００）面化合物半導体表面が表出した下部支持基板を準備する工程と、
    前記下部支持基板の表面上に第１導電型の化合物半導体クラッド層、化合物半導体活性層、及び前記第１導電型と逆の第２導電型の化合物半導体クラッド層がこの順番に積層されたレーザダイオード構造を形成する工程と
    を含み、
    前記メサ状構造体を形成する工程は、前記基板の表面のうち、前記メサ状構造体を形成する領域の少なくとも周辺領域の前記基板上層を、前記活性層と前記第１導電型の化合物半導体クラッド層との界面よりも深くエッチングする
    請求項１９または２０に記載の半導体装置の製造方法。
  22. 前記化合物半導体埋込層を形成する工程は、
    第２導電型の埋込層を形成する工程と、
    前記第２導電型の埋込層の上に、第１導電型の埋込層を形成する工程と
    を含む請求項２１に記載の半導体装置の製造方法。
  23. 前記化合物半導体埋込層を形成する工程は、
    前記第１及び第２導電型の化合物半導体クラッド層よりも高抵抗の高抵抗埋込層を形成する工程を含む請求項２１または２２に記載の半導体装置の製造方法。
  24. 前記ハロゲン化物は、モノクロロメタンもしくはモノクロロエタンである請求項１９〜２３のいずれかに記載の半導体装置の製造方法。
JP06101795A 1994-07-26 1995-03-20 半導体装置の製造方法 Expired - Lifetime JP3729210B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06101795A JP3729210B2 (ja) 1994-07-26 1995-03-20 半導体装置の製造方法
US08/449,221 US6030452A (en) 1994-07-26 1995-05-24 Planarized growth of III-V compound

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-174008 1994-07-26
JP17400894 1994-07-26
JP06101795A JP3729210B2 (ja) 1994-07-26 1995-03-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0897509A JPH0897509A (ja) 1996-04-12
JP3729210B2 true JP3729210B2 (ja) 2005-12-21

Family

ID=26402063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06101795A Expired - Lifetime JP3729210B2 (ja) 1994-07-26 1995-03-20 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6030452A (ja)
JP (1) JP3729210B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907854B2 (ja) 1998-12-07 2007-04-18 富士通株式会社 半導体レーザ及びその製造方法
JP2000260714A (ja) * 1999-03-08 2000-09-22 Nec Corp 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法
US6528337B1 (en) * 1999-04-08 2003-03-04 The Furukawa Electric Co., Ltd. Process of producing semiconductor layer structure
JP3303844B2 (ja) * 1999-05-25 2002-07-22 日本電気株式会社 半導体レーザの製造方法
US6426233B1 (en) * 1999-08-03 2002-07-30 Micron Technology, Inc. Uniform emitter array for display devices, etch mask for the same, and methods for making the same
JP4786802B2 (ja) * 2001-01-29 2011-10-05 三菱電機株式会社 半導体レーザの製造方法、光変調器の製造方法、および光変調器付半導体レーザの製造方法
EP1271722A1 (en) * 2001-06-25 2003-01-02 Agilent Technologies, Inc. (a Delaware corporation) Semiconductor laser structure and method of manufacturing same
AU2004236174B2 (en) * 2001-10-10 2011-06-02 Novo Nordisk A/S Glycopegylation methods and proteins/peptides produced by the methods
JP2005064080A (ja) * 2003-08-08 2005-03-10 Furukawa Electric Co Ltd:The 半導体素子及びその製造方法
WO2005022223A1 (ja) * 2003-08-28 2005-03-10 Nec Corporation 導波路型光デバイスおよびその製造方法
JP3801597B2 (ja) 2004-02-09 2006-07-26 ユーディナデバイス株式会社 半導体素子の製造方法
JP5185537B2 (ja) * 2007-01-19 2013-04-17 富士通株式会社 光半導体装置およびその製造方法
JP5228508B2 (ja) * 2008-01-31 2013-07-03 富士通株式会社 集積化光半導体装置の製造方法及びその集積化光半導体装置
JP5617178B2 (ja) * 2008-09-19 2014-11-05 富士通株式会社 光導波路の製造方法
JP5672771B2 (ja) * 2010-05-24 2015-02-18 富士通株式会社 半導体光素子及びその製造方法
JP5691741B2 (ja) * 2011-03-30 2015-04-01 富士通株式会社 光半導体素子及びその製造方法
JP5803366B2 (ja) * 2011-07-14 2015-11-04 住友電気工業株式会社 埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザ
JP2013077797A (ja) * 2011-09-16 2013-04-25 Mitsubishi Electric Corp 半導体レーザおよびその製造方法
JP5880065B2 (ja) * 2012-01-18 2016-03-08 住友電気工業株式会社 光集積素子の製造方法
JP6897928B2 (ja) * 2016-01-14 2021-07-07 住友電工デバイス・イノベーション株式会社 光半導体素子の製造方法および光半導体素子
JP6927153B2 (ja) * 2018-05-30 2021-08-25 日本電信電話株式会社 半導体レーザ
US20210313772A1 (en) * 2018-11-01 2021-10-07 Mitsubishi Electric Corporation Optical semiconductor device and method for manufacturing optical semiconductor device
US20220294187A1 (en) * 2020-01-22 2022-09-15 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2667197B1 (fr) * 1990-09-20 1993-12-24 Rosette Azoulay Procede d'epitaxie selective et de gravure de materiau iii-v ou ii-vi dans un meme bati de croissance omcvd.
US5104824A (en) * 1990-11-06 1992-04-14 Bell Communications Research, Inc. Selective area regrowth for surface-emitting lasers and other sharp features
US5153147A (en) * 1991-02-27 1992-10-06 At&T Bell Laboratories Selective growth of inp in device fabrication
US5260230A (en) * 1991-07-12 1993-11-09 Nippon Telegraph And Telephone Corporation Method of manufacturing buried heterostructure semiconductor laser
JP2737477B2 (ja) * 1991-09-27 1998-04-08 日本電気株式会社 半導体レーザの製造方法

Also Published As

Publication number Publication date
JPH0897509A (ja) 1996-04-12
US6030452A (en) 2000-02-29

Similar Documents

Publication Publication Date Title
JP3729210B2 (ja) 半導体装置の製造方法
CN106972345B (zh) 形成半导体光学器件的方法及半导体光学器件
US7125735B2 (en) Method of fabricating semiconductor device
JP2823476B2 (ja) 半導体レーザおよびその製造方法
JP2005294793A (ja) 窒化物半導体発光素子及びその製造方法
JP2011249766A (ja) 光半導体装置およびその製造方法
JPH0918079A (ja) 半導体装置の製造方法，及び半導体装置
US7998770B2 (en) Method for forming a semiconductor light-emitting device
US7145930B2 (en) Semiconductor laser device and method for fabricating the same
JP7010546B2 (ja) 光半導体素子およびその製造方法
JP2007184491A (ja) 分布帰還型半導体レーザ
JPH06275911A (ja) 半導体レーザ装置とその製造方法
JP2003133647A (ja) 半導体素子およびその作製方法
JP2000260714A (ja) 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法
JPH025589A (ja) 半導体レーザの製造方法
JP4853008B2 (ja) 半導体光素子を作製する方法
JP5531610B2 (ja) 半導体レーザ素子の製造方法
JP5217598B2 (ja) 半導体発光素子の製造方法
JP3047049B2 (ja) 埋込み構造半導体レーザの製造方法
JP4985411B2 (ja) 半導体光素子を作製する方法
CN114008748A (zh) 光半导体装置的制造方法
JP3684519B2 (ja) 半導体レーザの製造方法
JP3132054B2 (ja) 埋込み構造半導体レーザの製造方法
JP3303844B2 (ja) 半導体レーザの製造方法
JPH0878793A (ja) 半導体レーザの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081014

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131014

Year of fee payment: 8

EXPY Cancellation because of completion of term