WO2005022223A1 - 導波路型光デバイスおよびその製造方法 - Google Patents

導波路型光デバイスおよびその製造方法 Download PDF

Info

Publication number
WO2005022223A1
WO2005022223A1 PCT/JP2004/012468 JP2004012468W WO2005022223A1 WO 2005022223 A1 WO2005022223 A1 WO 2005022223A1 JP 2004012468 W JP2004012468 W JP 2004012468W WO 2005022223 A1 WO2005022223 A1 WO 2005022223A1
Authority
WO
WIPO (PCT)
Prior art keywords
waveguide
layer
core layer
plane
face
Prior art date
Application number
PCT/JP2004/012468
Other languages
English (en)
French (fr)
Inventor
Kazuhiro Shiba
Kouichi Naniwae
Shinya Sudo
Koji Kudo
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to US10/569,454 priority Critical patent/US7454111B2/en
Priority to JP2005513497A priority patent/JP4534985B2/ja
Publication of WO2005022223A1 publication Critical patent/WO2005022223A1/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/125—Bends, branchings or intersections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/2804—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals forming multipart couplers without wavelength selective elements, e.g. "T" couplers, star couplers
    • G02B6/2808—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals forming multipart couplers without wavelength selective elements, e.g. "T" couplers, star couplers using a mixing element which evenly distributes an input signal over a number of outputs
    • G02B6/2813—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals forming multipart couplers without wavelength selective elements, e.g. "T" couplers, star couplers using a mixing element which evenly distributes an input signal over a number of outputs based on multimode interference effect, i.e. self-imaging

Definitions

  • the side surface of the multimode waveguide 101 is a side surface parallel to the ⁇ 110> direction.
  • the end surface on the light emitting side is formed by the (110) surface, and the end surface on the light incident side is formed by the (111) surface.
  • the end face of the core layer on the side face may be a face having an off angle of 5 degrees or less with respect to the laminating direction of the core layer and the guide layer.
  • this plane is substantially perpendicular to the (001) plane. By doing so, it is possible to reduce the variation between the elements of the swelling of the semiconductor layer.
  • an end surface of the core layer may be set back from an end surface of the guide layer. In this case, since the core layer is formed so as to recede with respect to the guide layer, a certain amount of the semiconductor material is accommodated in the receded portion, and the swelling of the semiconductor layer at the end face of the multi-mode waveguide is achieved. Can be further reduced.
  • FIG. 5 is a view for explaining a method of manufacturing the multiplexer shown in FIG. 1.
  • FIG. 10 is a diagram showing a structure of a duplexer according to an embodiment.
  • FIG. 25 is a view showing a state after mask growth in a process for obtaining the structure of FIG. 19.
  • the inclination with respect to the lamination direction is preferably such that the waveguide region is inclined in the direction in which the waveguide region spreads toward the lamination direction of the semiconductor layers.
  • the end face need not necessarily be a single plane, and may be constituted by a plurality of planes, or may be a curved surface formed by wet etching or the like.
  • FIG. 3 is a sectional view taken along line AA ′ of FIG.
  • a core layer 108 and an upper guide layer 110 are laminated on a substrate 100, and an InP layer 115 having a lower refractive index than the upper guide layer 110 is formed on both sides thereof.
  • the core layer 108 is made of InGaAsP
  • the upper guide layer 110 is made of InP.
  • the core layer 108 and the upper guide layer 110 are stacked in the ⁇ 001> direction.
  • a core layer 108 and an upper guide layer 110 are formed on a substrate 100. These can be formed by, for example, the MOVPE method.
  • the thickness of each layer can be set to about 100 nm for the lower core layer 108 and about 600 nm for the upper guide layer 110, respectively.
  • ⁇ is set to 45 degrees and the joint surface is set to (01

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)

Description

明 細 書
導波路型光デバイスおよびその製造方法
技術分野
[0001] 本発明は、導波路型光デバイスおよびその製造方法に関する
背景技術
[0002] 近年、通信情報量の増大に伴い、一本の光ファイバ一に複数の異なる波長の信号 光を多重して伝送する波長分割多重伝送方式による通信が広く利用されるようにな つてきた。この方式においては、発光素子、受光素子のほか、複数の波長の光信号 を合波する合波器や、 1本の光ファイバ中の複数の光信号を異なるポートに分波する 分波器等により構成された光集積回路が用いられる。
[0003] こうした光集積回路を構成する分波器や合波器等は様々な種類のものを用いること ができる。このうち導波路型の半導体デバイスは、他の導波型デバイスや受動導波 路との集積に適しており、好適に用いられる。
[0004] また、導波路型デバイスの例として、 MMI(Multi Mode Interference)構造が利用さ れることがある（特許文献 1)。 MMI型合分波器では、高次モードの伝搬可能な多モ ード導波路を用い、導波路内の各モード間の干渉を利用して光波の合分波機能が 実現される。 MMI型構造とすることにより、光損失を低減し、製造安定性を向上させ ること力 S可肯 となる。
[0005] 図 21は、従来の導波型合波器の導波部分の概略構造を示す図である。基板 100 上にコア層およびガイド層がこの順で積層してなるメサ形状の多モード導波路 101が 形成されている。多モード導波路 101は、埋め込み層 200により坦め込まれた構造と なっている。この合波器は、多モード導波路 101の一方の端に基本モード導波路か らなる入力ポート 103a、 103bを備え、多モード導波路 101の他方の端に、基本モー ド導波路からなる出力ポート 105を備えている。多モード導波路 101は、入力ポート 1 03a、 103b,出力ポート 105よりも広い幅を有し、導波路に対して多モードを含むモ ードを提供する。
[0006] 入力ポート 103a、 103bには、それぞれ固有の波長のシングルモード光が入射され 、これらが多モード導波路 101内に導かれる。入射した光は、進行位置に応じて干渉 パターンを変化させながら多モード導波路 101内を進行し、図中右側の出力ポート 1 05から出射される。
[0007] この合波器において、光出射面は（110)面であり、く 110>方向に光が導波する。
多モード導波路 101の側面は、く 110>方向と平行な側面であり、光出射側の端面が (110)面、光入射側の端面が (一 1一 10)面により形成されてレ、る。
特許文献 1 :米国特許第 5, 640， 474号
発明の開示
[0008] ところが、こうした従来の導波路型光デバイスの形状ではコア層の周りを半導体で 坦め込んだ場合、多モード導波路において、光損失が発生し、素子性能のばらつき が生じることがしばしばあった。本発明はこうした課題を解決し、光損失の少ない高効 率の導波路型光デバイスを提供することを目的とする。
[0009] 本発明者らは、上記のような光損失の起こる原因について検討した。その結果、導 波路型光デバイスのメサ側面において、導波路型光デバイスの周囲に配置される In P坦め込み層が異常成長を起こすことが原因となっていることを発見した。
[0010] 図 21は、前述の従来の MMI型合波器の概観図である。 InPからなる基板 100上に 導波路を構成するメサ 101が形成されている。メサ 101は、中央部の多モード導波路 と、その両端に接続する基本モード導波路とからなる。 InGaAsP系半導体を用いた 合波器では、通常、図示したようにく 110>方向を導波路方向とし、この方向と平行な 側面および垂直な側面を有し（110)面が光出射面となる構造が採用される。ところが この場合、メサの周囲に InP坦め込み層を形成する際、多モード導波路側面の { 110 }面において半導体層の異常成長を起こしやすいことが本発明者の検討により明ら かになつた。
[0011] 図 8は、図 21の合波器を作製する途中段階の状態を示す図であり、 InP埋め込み 層の異常成長の状態を説明する図である。図中、基板 100上にコア層 108および上 部ガイド層 110が積層し、その上部にマスク 112が設けられている。このマスク 112を 用いてメサ周囲に半導体層の坦込成長が行われ、 InP層 115が形成される。図示し たように、 InP層 115がマスク 112を覆うように異常成長し、メサに比べて大きく盛り上 がった形状となっている。こうした半導体層の異常成長が起こると、光損失および反 射が顕著に発生する。
[0012] 本発明者は、こうした異常成長を抑制することが光損失および反射を抑制するもの と推察して検討を行った結果、本発明に到達した。
[0013] 本発明によれば、
閃亜鉛鉱型結晶構造の半導体からなるコア層およびガイド層がこの順で積層した 導波路を備え、
前記導波路は、導波光に対して基本モードを提供する基本モード導波路と、前記 基本モード導波路よりも広い幅を有し、導波光に対して多モードを含むモードを提供 する多モード導波路とを含み、
前記多モード導波路は、
前記半導体の（100)面と等価な面、または、
該面に対し、前記コア層および前記ガイド層の積層方向に対する傾斜角、および
/または、前記コア層および前記ガイド層の面内方向における 7度以内のオフ角を 有する面
により構成された側面を含むことを特徴とする導波路型光デバイス
が提供される。
[0014] また、本発明によれば、
閃亜鉛鉱型結晶構造の半導体からなるコア層およびガイド層を含む積層膜を形成 する工程と、
前記ガイド層およびコア層を選択的に除去して、基本モード導波路および多モード 導波路を含むメサ部を形成する工程と、
前記メサ部の周囲を埋め込むように半導体層を形成する工程と、
を含み、
前記多モード導波路の端面が、
前記半導体の（100)面と等価な面、または、
該面に対し、前記コア層および前記ガイド層の積層方向に対する傾斜角、および /または、前記コア層および前記ガイド層の面内方向における 7度以内のオフ角を 有する面を含む形態となるように前記メサ部を形成することを特徴とする導波路型光 デバイスの製造方法
が提供される。
[0015] 本発明によれば、多モード導波路の側面の少なくとも一部力 （100)面と等価な面 、または、これらの面に対し、前記コア層および前記ガイド層の積層方向に対する傾 斜角、および Zまたは、前記コア層および前記ガイド層の面内方向における 7度以内 のオフ角を有する面により構成されている。 （100)面と等価な面とは、（100)面、（01 0)面、（一 100)面および (0— 10)面をいう。本発明で採用する面は、半導体層の異 常成長が顕著に抑制される性質を有する上、埋め込み層の盛り上がりを安定的に低 減すること力 Sできる。これにより、多モード導波路端面における光損失を効果的に低 減すること力 Sできる。上記面のこうした特性については、実施例にて後述する。なお、 上記傾斜角は、 45度以下とすることが好ましい。こうすることにより、半導体層の異常 成長が確実に抑制される。
[0016] 本発明においては、多モード導波路の端面がすべて上記の特定の面により構成さ れていることが好ましいが、端面の一部が光導波方向と垂直な面により構成されてい てもよい。
[0017] 多モード導波路の側面におけるコア層やガイド層の端面形状は、様々な態様をとり 得る。
[0018] たとえば、上記側面におけるガイド層の端面は、コア層およびガイド層の積層方向 に対して 5度以内のオフ角を有する面とすることができる。コア層およびガイド層がく 0 01〉方向に積層している場合、この面は、（001)面に対して実質的に垂直な面となる 。こうすることにより、半導体層の盛り上がりの程度を均一にし、素子間のばらつきを 低減することが可能となる。
[0019] また、上記側面におけるコア層の端面は、コア層およびガイド層の積層方向に対し て 5度以内のオフ角を有する面とすることができる。コア層およびガイド層がく 001〉方 向に積層している場合、この面は、（001)面に対して実質的に垂直な面となる。こう することにより、半導体層の盛り上がりの素子間ばらつきを低減することが可能となる [0020] さらに、前記側面において、前記コア層の端面が、前記ガイド層の端面よりも後退し ている構成とすることができる。このようすれば、コア層がガイド層に対して後退して形 成されるため、この後退部分に一定程度の半導体材料が収容されることとなり、多モ ード導波路端面における半導体層の盛り上がりをより一層低減することができる。
[0021] コア層を構成する材料としては、たとえば
In Ga As P (xおよび yは 0以上 1以下の数）
が例示される。
[0022] 本発明における多モード導波路はマルチモード干渉型導波路であり、入力、出力 またはこれらの両方が複数のポートからなっていてもよレ、。
[0023] 本発明の製造方法において、メサ周辺を坦め込む前記半導体層を、ハロゲンガス を含有する成長ガスを用いたェピタキシャル成長により形成するようにしてもよい。こう することにより、半導体層の盛り上がり量およびそのばらつきを効果的に低減すること ができる。
[0024] 本発明における導波路型光デバイスにおいて、複数の入力ポートまたは複数の出 力ポートを有し、分波機能または合波機能を有する構成とすることができる。また、コ ァ層が利得層（光利得が得られる層）を含む構成とし、光アンプ等の光デバイスとす ること力 Sできる。さらに、コア層が受光層を含むものとし、受光デバイスとすることがで きる。
また、本発明は、以下の態様をも含む。
(D 閃亜鉛鉱型結晶構造の半導体からなるコア層およびガイド層がこの順で積層し た導波路を備え、
前記導波路は、導波光に対して基本モードを提供する基本モード導波路と、前記 基本モード導波路よりも広い幅を有し、導波光に対して多モードを含むモードを提供 する多モード導波路とを含み、
前記多モード導波路は、（100)面と等価な面、または、これらの面に対し基板面の 垂線に対して傾いており基板面内方向に 7度以内のオフ角を有する面により構成さ れた側面を含むことを特徴とする導波路型光デバイス。
(ii) 基板上に、コア層およびガイド層を含む積層膜を形成する工程と、 前記ガイド層およびコア層を選択的に除去して、基本モード導波路および多モード 導波路を含むメサ部を形成する工程と、
前記メサ部の周囲を埋め込むように半導体層を形成する工程と、
を含み、
前記多モード導波路の端面が、（100)面と等価な面、または、これらの面に対し基 板面の垂線に対して傾いており基板面内方向に 7度以内のオフ角を有する面を含む 形態となるように前記メサ部を形成することを特徴とする導波路型光デバイスの製造 方法。
[0025] 以上説明したように本発明によれば、坦め込み型多モード導波路の側面を特定の 面で構成しているため、光損失の少ない高効率の導波路型光デバイスが安定的に 提供される。
図面の簡単な説明
[0026] 上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実 施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
[0027] [図 1]実施の形態に係る合波器の構造を示す図である。
[図 2]実施の形態に係る合波器の構造を示す図である。
[図 3]実施の形態に係る合波器の層構造を示す図である。
[図 4]実施の形態に係る合波器の層構造を示す図である。
[図 5]図 1に示した合波器の製造方法を説明するための図である。
[図 6]図 1に示した合波器の製造方法を説明するための図である。
[図 7]図 1に示した合波器の製造方法を説明するための図である。
[図 8]従来の合波器における半導体層の異常成長の様子を示す図である。
[図 9]実施の形態に係る光結合回路の概略を示す図である。
[図 10]実施の形態に係る分波器の構造を示す図である。
[図 11]実施の形態に係る受光器の構造を示す図である。
[図 12]実施の形態に係る受光器の層構造を示す図である。
[図 13]実施の形態に係る受光器の層構造を示す図である。
[図 14]図 11に示した合波器の製造方法を説明するための図である。 [図 15]図 11に示した合波器の製造方法を説明するための図である。
[図 16]図 11に示した合波器の製造方法を説明するための図である。
[図 17]実施の形態に係る光アンプの構造を示す図である。
[図 18]実施の形態に係る光アンプの構造を示す図である。
[図 19]実施例で評価した光アンプの構造を示す図である。
[図 20]接合面における半導体層成長速度のばらつきを説明する図である。
[図 21]従来技術に係る合波器の構造を示す図である。
[図 22]実施の形態に係る合波器の構造を示す図である。
[図 23]実施の形態に係る光アンプの構造を示す図である。
[図 24]実施の形態に係る光アンプの構造を示す図である。
[図 25]図 19の構造を得るプロセスにおけるマスク成長後の状態を示す図である。 発明を実施するための最良の形態
[0028] 以下の各実施の形態は、いずれも、閃亜鉛鉱型結晶構造を有する InP系半導体を 用いた半導体光デバイスの例である。すなわち、コア層として InGaAsP系半導体を 用レ、、埋込層として InPを用いている。以下、詳細について説明する。なお以下の説 明では、同一の部材には同一の符号を付し、適宜説明を省略している。
[0029] (第一の実施の形態）
図 1は、本実施形態に係る合波器の導波構造を示す模式図である。図 2は、図 1に 示すデバイスの上面図である。図 1に示すように、本実施形態に係る合波器は、基板 100上に導波路が設けられた構成を有する。多モード導波路 104の一方の端に基 本モード導波路からなる入力ポート 103a、 103bを備えている。また、多モード導波 路 104の他方の端に、基本モード導波路からなる出力ポート 105を備えている。多モ ード導波路 104は、入力ポート 103a、 103b,出力ポート 105よりも広い幅を有し、導 波路に対して多モードを含むモードを提供する。多モード導波路 104は坦め込み層 120により埋め込まれている。なお、基板 100は、本実施形態では（001)面を主面と する InPを採用している。
[0030] 図 2における多モード導波路 104および基本モード導波路からなる入力ポート 103 a、 103bは、後述するように、閃亜鉛鉱型結晶構造の半導体からなるコア層およびガ イド層がこの順で積層した構造を有する。
図 2中、 al— a4で示される多モード導波路 104の端面は、いずれも（100)面の等 価面（以下、適宜 { 100}面という）またはこれらの面から傾斜した面とする。傾斜面と する場合は、 { 100}面に対し、（a)コア層およびガイド層の積層方向に対する傾斜角 、および Zまたは、（b)コア層およびガイド層の面内方向における 7度以内のオフ角、 を有する面とすることが好ましい。たとえば、基板面の垂線に対して傾いており基板 面内方向に 7度以内のオフ角を有する面とすることができる。積層方向に対する傾斜 は、半導体層の積層方向に向かって導波路領域が広がる方向に傾斜する態様とす ることが好ましぐ傾斜角は 45度以下とすることが好ましい。この場合、当該端面は必 ずしも単一の平面である必要はなぐ複数の平面により構成されていてもよぐあるい は、ウエットエッチング等により形成された曲面であってもよい。
本実施形態では、 al a4として以下の面またはこれらの面に対し所定範囲内で傾 斜した面を採用する。
al : (0— 10)面
a2 : (100)面
a3 : (010)面
a4 : (_100)面
[0031] 図 2中、 bは光出射面であり、導波路を構成する半導体層の（110)面が露出してい る。
[0032] 図 3は図 2の A-A'断面図である。図示するように、基板 100にコア層 108および上 部ガイド層 110が積層され、その両脇に、上部ガイド層 110よりも屈折率の低い InP 層 115が形成されている。ここで、コア層 108は InGaAsPにより構成され、上部ガイド 層 110は InPにより構成されている。コア層 108および上部ガイド層 110は、く 001〉 方向に積層している。
[0033] 図 4は図 2の B-B'断面図である。多モード導波路 104の側壁近傍では、図示したよ うな積層構造となっている。すなわち、基板 100上にコア層 108および上部ガイド層 1 10が積層したメサの側壁に、 InP層 115が坦め込まれている。従来技術においては 、 MMI領域のメサ側壁が壁界面と同じ（110)面で構成されており、この面を埋め込 んだ場合、この InP層 115が図 8に示したように異常成長を起こし、 InP層 115が上部 ガイド層 110を覆うような形態で形成されることが多かった。そのような形状になると、 坦込構造が好適に形成されず、当該側面で反射点が発生することによる光損失の程 度も大きくなる。
[0034] 本実施形態では、メサの側壁を { 100}面またはこれらの面に対しく 001>方向、すな わちコア層、ガイド層の積層方向に対して斜めに傾いた面であって基板面内方向に 7度以内のオフ角を有する面としているため、そのような半導体層の異常成長が抑制 され、図 4に示すような設計通りの形状の積層構造が得られる。図に示すように、 InP 層 115の上面は上部ガイド層 110の上面よりもわずかに高い位置にあり、平坦な面と して形成されている。なお、図ではコア層 108および上部ガイド層 110からなるメサの 側壁を基板に対して垂直としているが、この側壁を、メサ積層方向に対して傾斜した 構成としてもよい。
[0035] 次に、図 1から図 4に示した合波器の製造方法について、図 5から図 7を参照して説 明する。はじめに、図 5に示すように、基板 100上にコア層 108および上部ガイド層 1 10を形成する。これらは例えば MOVPE法等により形成することができる。各層の層 厚は、例えば、下部コア層 108は約 100nm、上部ガイド層 110は約 600nmにそれ ぞれ設定することができる。
[0036] 次に、図 6に示すように、フォトリソグラフィー技術およびウエットエッチングを利用し て、上部ガイド層 110上にマスク 112を設ける。マスク 112は、例えば酸化シリコンな どにより形成する。
[0037] 続いて、反応性イオンエッチング法により、上部ガイド層 110およびコア層 108を選 択的にエッチングし、図 6の状態とする。エッチングガスとしては、塩素を含む混合ガ スを用いることができる。この時、基板 100の一部がオーバーエッチングされ、基板 1 00表面が掘りこまれた形態となる。メサを形成する各層をレ、ずれもドライエッチングに より加工するため、多モード導波路側面における各層（コア層およびガイド層）の端面 は、基板に対して実質的に垂直な面となる。すなわち、コア層およびガイド層の積層 方向に対して 5度以内のオフ角を有する面となる。これにより、半導体層の盛り上がり の程度を均一にすることができる。 [0038] 次に図 7に示すように、コア層 108を含むメサの両脇に、 InP層 115を成長させる。 成長方法としては、 MOVPE法を用いることができる。ここで、ハロゲンガスを含有す る成長ガスを用いたェピタキシャル成長により上記半導体層を形成してもよい。こうす ることにより、異常成長をより効果的に抑制することができる。
[0039] 図 7の状態から、マスク 112をバッファードフッ酸等で除去し、つづいて InP層 118 形成することにより、図 1一図 4に示す構造の合波器が形成される。
[0040] 本実施形態に力かる合波器は、端面を（100)面の等価面で構成しているため、坦 め込み層が異常形状となることを抑制でき、光損失を効果的に低減することができる
[0041] また、多モード導波路 104の出射側端面は、光導波方向に対して 45度の傾きを有 してレ、る。多モード導波路 104を構成する半導体材料の屈折率とその周辺に埋め込 まれた半導体材料の屈折率とは、僅かに相違する程度であり、互いに近接した値と なる。
[0042] このため、上記 45度の角度はいわゆるブリュースタ角に相当することとなる。したが つて、 MMI領域を直進し出力ポートと結合しなかった光は、光導波方向と 45度の角 度をなす端面で全透過する。これにより、戻り光の影響が低減され、入射側への戻り 光低減につながる。
[0043] さらに、本実施形態においては、入力ポート側の多モード導波路 104の端面が円 弧状になっている。こうすることにより、マスクを用いて多モード導波路 104周辺の埋 込成長を行う際、原料ガスが入力ポート間に過剰供給されることによる三次元成長を 抑制することができる。なお、この円弧状の部分は、図 22のように矩形状にしてもよい
[0044] (第二の実施形態）
第一の実施形態では、図 6の工程において、上部ガイド層 110およびコア層 108を いずれもドライエッチングにより選択エッチングし、メサ形状を形成した。これに対し本 実施形態では、上部ガイド層 110をドライエッチングにより選択エッチングした後、マ スク 112をつけたまま、硫酸を含むエッチング液を用いてコア層 108を選択的にゥェ ットエッチングする。こうすることにより、コア層 108の端面力 上部ガイド層 110の端 面よりも後退した形態とすることができる。この後退部分に一定程度の半導体材料が 収容されることとなり、多モード導波路端面における半導体層の盛り上がりをより一層 低減すること力できる。なお、コア層 108および上部ガイド層 110の端面は、 { 100} 面から傾斜した面とすることができる。傾斜面は、 { 100}面に対し、（a)コア層および ガイド層の積層方向に対する傾斜角、および/または、（b)コア層およびガイド層の 面内方向における 7度以内のオフ角、を有する面とすることができる。
[0045] (第三の実施形態）
図 9は、本発明に係る合波器を用いた光結合回路の例である。この光結合回路は、 DFB光源 170および MMI領域 172が結合した構成を有している。 MMI領域 172か らの出射光は、たとえば半導体アンプに導かれるようにすることができる。 MMI領域 1 72は、第一および第二の実施の形態で説明した半導体積層構造を有するものとす ること力 Sできる。
[0046] DFB光源 170力 出射した光は、 MMI領域 172に導かれる。 MMI領域 172内で 、多モードの光が干渉し、光出力部 174から出射する。この光結合回路において、 M Ml領域 172の出力側端面力 （100)面およびこれと等価な（010)面により構成され ている。 MMI領域 172側面がこのような面により構成されているため、以下の効果が 得られる。第一に、出射ポートに結合しなかった光は（100)面および（010)面に到 達するが、この領域で異常成長がないため反射点になない。また、上記側面は導波 方向に対して 45度の角度をなす力 この角度はブリュースタ角であるため光が全透 過する。このため、 DFB光源 170への戻り光の低減につながり、レーザの安定動作 を可能にする。
[0047] 以上、本発明を合波器に適用した例について説明したが、本発明は合波器以外の 様々な光デバイスに適用することができる。以下、こうした例について説明する。なお 、以下の例において、多モード導波路およびその周辺の半導体埋込層は、第一およ び第二の実施の形態で述べたのと同様の方法により作製することができる。
[0048] (第四の実施形態）
図 10は、本実施形態に係る分波器のメサ形状の構成を示す図である。入射光はポ ート 1から MMI領域 136に導かれる。この MMI領域 136内で分波された光がポート 2およびポート 3から出射する。この分波器において、以下の面を採用する。
al : (0— 10)面
a2 : (100)面
a3 : (010)面
a4 : (—100)面
各ポートは、これらの面に対して略垂直に接続されている。こうした構成を採用するこ とにより、本形状のメサを埋め込んだ場合、上記面では異常成長が生じないため、反 射および導波損失の少ない、性能安定性に優れた分波器が得られる。
[0049] (第五の実施形態）
図 11は、本実施形態に係る受光器の構造を示す上面図である。この受光器は、受 光器 125の周囲に坦め込み層 126が形成された構造となっている。受光器 125の 4 つの側面は、それぞれ、（100)面およびこれと等価な面により構成されている。これ らの面は、メサ形成のためのエッチング工程により形成される力 ドライエッチングの みによって形成してもよいし、ドライエッチングをした後、ウエットエッチングを行い形 成することちできる。
[0050] この受光器において、光は図中左側に示されるストライプ状の導波路 124から受光 器 125へと導かれる。導波方向は、 <110〉面である。受光器の側面は、この導波方 向に対して 45度の角度をもって形成されている。このため、導波光に対して側面が ブリュースタ角にて形成されることとなり、システム側への戻り光の低減を図ることがで きる。また、既に述べたように、これらの面を選択することにより、メサ側面における半 導体の異常成長を効果的に抑制することができ、反射点の低減にもつながる。
[0051] 図 12は図 11の A— A'断面図である。図示するように、本実施形態に係る受光器は 、基板 100上に下部ガイド層 106、コア層 108および上部ガイド層 110が積層され、 その両脇を Fe— InP層 190で埋め込む。さらに、これらの上に、 p_InP層 118および p— InGaAsl20が積層した構成となっている。コア層 108は InGaAsPまたは InGaA sにより構成されている。コア層 108が、受光層として機能する。
[0052] なお、下部ガイド層 106、コア層 108および上部ガイド層 110の積層方向は、く 001 〉方向となっている。なお、本実施形態では、基板 100に凸部が形成されているが、 凸部のなレ、平坦形状としてもょレ、。
[0053] 図 12、図 13において、 Fe— InP層力 サに接するように形成されている。従来技術 においては、この Fe-InP層が異常成長を起こし、 Fe_InP層が上部ガイド層 110を 覆うような形態で形成されることが多かった。そのような形状になると、電流狭窄構造 が好適に形成されず電流リークが大きくなる。また、当該側面で反射点が発生するこ とによる光損失、および、光の反射によるシステム側への戻り光が問題となる。
[0054] これに対し本実施形態では、メサの側壁を { 100}面またはこれらの面に対し < 001
>方向、すなわちコア層、ガイド層の積層方向に対して斜めに傾いた面であって基 板面内方向に 7度以内のオフ角を有する面としているため、そのような半導体層の異 常成長が抑制され、図 11一図 13に示すような設計通りの形状の積層構造が得られ る。埋め込み層 Fe_InP層 190上部は平坦な面として形成されている。なお、図では 下部ガイド層 106、コア層 108および上部ガイド層 110からなるメサの側壁を基板に 対して垂直としている力 この側壁を、メサ積層方向に対して傾斜した構成としてもよ レ、。
[0055] 次に、本実施形態に係る受光器の製造方法について、図面を参照して説明する。
はじめに、図 14に示すように、基板 100上に n型半導体からなる下部ガイド層 106、 ノンドーピング層からなるコア層 108および p型半導体からなる上部ガイド層 110を形 成する。これらは例えば MOVPE法等により形成することができる。各層の層厚は、 例えば、下部ガイド層 106は約 100nm、コア層 108は約 100nm、上部ガイド層 110 は約 600nmにそれぞれ設定することができる。
[0056] 次に、フォトリソグラフィー技術およびウエットエッチングを利用して、上部ガイド層 1 10上にマスク 112を設ける。マスク 112は、例えば酸化シリコンなどにより形成する。 続いて、反応性イオンエッチング法により、上部ガイド層 110、コア層 108および下部 ガイド層 106を選択的にエッチングし、図 15に示す状態を得る。エッチングガスとして は、塩素を含む混合ガスを用いることができる。この時、基板 100の一部がエッチング され、基板 100表面には凸部が形成されている。メサを形成する各層をいずれもドラ ィエッチングにより加工するため、多モード導波路側面における各層の端面は、基板 に対して実質的に垂直な面となる。すなわち、コア層およびガイド層の積層方向に対 して 5度以内のオフ角を有する面となる。これにより、半導体層の盛り上がりの程度を 均一にすることができる。
[0057] その後、上部ガイド層 1 10、コア層 108および下部ガイド層 106を含むメサの両脇 を Fe-InPl 15で坦め込むことにより、図 16に示す埋込構造を得る。
[0058] 本実施形態に係る受光器によれば、メサ両脇の電流狭窄構造が安定であり、喑電 流特性等の受光デバイス特性について良好である。
[0059] (第六の実施の形態）
図 17は、本実施形態に係る光アンプの導波構造を示す模式図である。図 18は、図 17に示すデバイスの上面図である。図 17に示すように、本実施形態に係る光アンプ は、多モード導波路 104の一方の端に基本モード導波路からなる入力ポート 103を 備えている。また、多モード導波路 104の他方の端に、基本モード導波路からなる出 力ポート 105を備えている。多モード導波路 104は、入力ポート 103、出力ポート 10 5よりも広い幅を有し、導波路に対して多モードを含むモードを提供する。
[0060] 図 18における al— a4で示される多モード導波路 104の端面は、いずれも（100) 面の等価面（以下、適宜 { 100}面という）またはこれらの面から傾斜した面である。傾 斜面とする場合は、半導体層の積層方向に向かって導波路領域が広がる方向に傾 斜した面とする。本実施形態では、以下の面を採用する。
al : (0— 10)面
a2 : (100)面
a3 : (010)面
a4 : (_100)面
[0061] 図 18における bl、 b2は光出射面であり、導波路を構成する半導体層の（110)面 および (一 1—10)面が露出している。これらの面にはミラーは形成されていない。
[0062] 多モード導波路 104の端面近傍における半導体の積層構造は、第五の実施の形 態において図 15および図 16を参照して説明したものと同様である。ここで、コア層 1 08が、利得層として機能する。すなわち、（100)面の等価面等を端面とすることによ り半導体層の異常成長を抑制し、図 4に示す形状を実現している。これにより、電流リ ークの発生を抑制するとともに光損失を効果的に低減している。 [0063] 本実施形態においては、多モード導波路 104の側面を上記のような特定の面とし ている結果、従来の矩形状の多モード導波路 104に対して角部が削除された形状と なっている。この角部は発光強度に寄与しない領域であり、この部分を削除すること によって余計な電流を流さなくて済むようになり、素子の省電力化が図られるという利 点も得られる。
[0064] 以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、様々 な変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理 解されるところである。
[0065] たとえば、上記実施形態では、 InGaAsP系半導体を用いて導波路を構成したが、 閃亜鉛鉱型結晶構造の他の III一 V族化合物半導体を用いてもよい。たとえば、 III族 原子が B, Al, Ga, In, T1のいずれかを含み、 V族が N， P, As, Sb， Biのいずれか を含む III一 V族化合物半導体を用いることもできる。具体的には、 InGaAsP, AlGal nAs、 AlGaInAsP、 AlGaInP、 InGaAsSb、 InGaPSb、 InGaAsN, AlGaInN、 Tl GaInAs、 TlGaInAsN、 TlGalnPN等を例示することができる。また、基板として InP を用いる例を示したが、閃亜鉛鉱型結晶構造の他の半導体を用いてもよい。
[0066] また、上記実施の形態では、多モード導波路の端面は { 110}面をまったく含まない 構成とした。こうした構成が望ましいが、素子性能に悪影響を及ぼさない範囲で { 110 }面を含むようにしてもよい。たとえば、多モード導波路を構成するメサの側面の 1割 以内を { 110}面としてもよい。ここで、多モード導波路の端面のうち、出射ポートの設 けられた出射面側の端面については、 { 110}面をまったく含まない構成とすることが 好ましレ、。こうすることにより、光損失および反射の程度を安定的に低減することがで きる。
[0067] また、上記実施形態に係る合波器では、コア層を基板上に直接設ける構成としたが 、基板上に下部ガイド層を形成し、この上にコア層を設けても良い。
(実施例）
[0068] 第六の実施の形態で述べた方法により、図 17、図 18に示す構造の光アンプを作 製した。光アンプの断面構造は、順方向デバイスでは pnp埋め込みが好ましく用いら れる。詳細を図 23、図 24に示す。図 23に示すように埋め込み層は p_InP層 114お ょび - ？層丄^の積層構造でぁる。
[0069] 図 19中の Θ を変化させ、領域 Gにおける断面構造を走査型顕微鏡により観察した
2
。結果を表 1に示す。図 25は、図 19の構造を得るプロセスにおけるマスク成長後の 状態を示す図である。本実施例ではこの状態の層構造を評価した。表 1に示す D， L は、図 25中に示した箇所の寸法である。
[0070] 表 1に示すように、 45度すなわち（100)面にした場合、盛り上がりのばらつき（DZ d)およびマスク上への張り出し (L)とも抑制することができ、ばらつきについても十分 少ない値を得た。
[0071] (表 1)
Figure imgf000018_0001
[0072] 表 1の結果から、端面の角度を光導波方向に対して垂直とした場合、すなわち、 Θ
2 を 0度として端面を（110)面とした場合、端面の異常成長の程度（DZd)が顕著に大 きくなることが明らかになった。また、 Θ を 0より大きな値として端面を光導波方向に
2
対し斜めに設けた場合、異常成長の程度は軽減されるが、 Θ を 30度、 45度、 60度
2
とした場合は、異常成長の軽減効果は充分でなぐ 45度とした場合、すなわち、端面 を（100)面とした場合に顕著に DZdが小さくなることがわかる。
[0073] また、 DZdの値のばらつきについては、上記（100)面としたとき、他の面を採用し たときに比べて顕著に小さくなることが明らかになった。この理由については以下のよ うに推察される。
[0074] 図 20は、多モード導波路端面の様子を拡大して表した上面図である。図 19におけ る Θ を 45度としたとき、領域 Gの端面は（100)面となり、端面はひとつの平坦な原子
2
面で構成される（図 20において左端から右端に水平に延びる面）。ところが、 Θ を 4
2
5度からずらした値としたとき、端面は、（100)等価面が 1原子層の整数倍の高さの 階段 (ステップ)で繋がった凹凸面で構成されることとなる（図 20における階段状の面 )。ここで、端面内において、ステップの高さや間隔（テラスの幅）は不均一である。図 20では基板面内方向におけるステップおよびテラスの大きさのばらつきを示したが、 このばらつきは、く 001>方向においても同様に生じる。こうしたステップやテラスの大 きさのばらつきが原因となって、端面近傍における半導体層の成長速度のばらつき が生じ、半導体層の盛り上がりの程度がばらつくものと考えられる。
また、 Θ が 45度から離れるにしたがって、前記ステップの高さまたは密度が高ぐ
2
テラス幅は狭くなるため、より成長速度がばらつきやすくなり、マスク上への張り出し具 合も激しくばらつくことになると考えられる。具体的には、 Θ を 45度とし接合面を (01
2
0)として、 Θ が大きくなるにつれて、一分子層ステップあたりのテラスの幅は狭くなつ
2
ていく。 Θ 力 。 のときテラスの幅はステップ高さの 11. 4倍、 7° のとき 8. 1倍、 10
2
。 のとき 5. 7倍、 15° のときは 3. 73倍となる。このため、成長速度がばらつきやすく なり、マスク上への張り出し具合（半導体層の盛り上がり）も激しくばらつくことになると 考えられる。以上のことから、（010)面から 7度以内のオフ角とすることにより、半導体 層の盛り上がりを安定的に抑制できることがわかる。

Claims

請求の範囲
[1] 閃亜鉛鉱型結晶構造の半導体からなるコア層およびガイド層がこの順で積層した 導波路を備え、
前記導波路は、導波光に対して基本モードを提供する基本モード導波路と、前記 基本モード導波路よりも広い幅を有し、導波光に対して多モードを含むモードを提供 する多モード導波路とを含み、
前記多モード導波路は、
前記半導体の（100)面と等価な面、または、
該面に対し、前記コア層および前記ガイド層の積層方向に対する傾斜角、および
/または、前記コア層および前記ガイド層の面内方向における 7度以内のオフ角を 有する面
により構成された側面を含むことを特徴とする導波路型光デバイス。
[2] 前記コア層および前記ガイド層力 いずれもく 001 >方向に積層していることを特 徴とする請求の範囲第 1項に記載の導波路型光デバイス。
[3] 前記側面に含まれる前記ガイド層の端面は、コア層およびガイド層の積層方向に 対して 5度以内のオフ角を有する面となっていることを特徴とする請求の範囲第 1項 に記載の導波路型光デバイス。
[4] 前記側面に含まれる前記コア層の端面は、コア層およびガイド層の積層方向に対 して 5度以内のオフ角を有する面となっていることを特徴とする請求の範囲第 1項に 記載の導波路型光デバイス。
[5] 前記側面において、前記コア層の端面が、前記ガイド層の端面よりも後退している ことを特徴とする請求の範囲第 1項に記載の導波路型光デバイス。
[6] 前記コア層が、
In Ga As P (xおよび yは 0以上 1以下の数）
からなることを特徴とする請求の範囲第 1項に記載の導波路型光デバイス。
[7] 複数の入力ポートまたは複数の出力ポートを有し、分波機能または合波機能を有 することを特徴とする請求の範囲第 1項に記載の導波路型光デバイス。
[8] 前記コア層が利得層を含むことを特徴とする請求の範囲第 1項に記載の導波路型 光デバイス。
[9] 前記コア層が受光層を含むことを特徴とする請求の範囲第 1項に記載の導波路型 光デバイス。
[10] 基板上に、コア層およびガイド層を含む積層膜を形成する工程と、
前記ガイド層およびコア層を選択的に除去して、基本モード導波路および多モード 導波路を含むメサ部を形成する工程と、
前記メサ部の周囲を埋め込むように半導体層を形成する工程と、
を含み、
前記多モード導波路の端面が、
前記半導体の（100)面と等価な面、または、
該面に対し、前記コア層および前記ガイド層の積層方向に対する傾斜角、および
/または、前記コア層および前記ガイド層の面内方向における 7度以内のオフ角を 有する面
を含む形態となるように前記メサ部を形成することを特徴とする導波路型光デバイス の製造方法。
[11] 前記半導体層を、ハロゲンガスを含有する成長ガスを用いたェピタキシャル成長に より形成することを特徴とする請求の範囲第 10項に記載の導波路型光デバイスの製 造方法。
PCT/JP2004/012468 2003-08-28 2004-08-30 導波路型光デバイスおよびその製造方法 WO2005022223A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/569,454 US7454111B2 (en) 2003-08-28 2004-08-30 Optical device of waveguide type and its production method
JP2005513497A JP4534985B2 (ja) 2003-08-28 2004-08-30 導波路型光デバイスおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-303998 2003-08-28
JP2003303998 2003-08-28

Publications (1)

Publication Number Publication Date
WO2005022223A1 true WO2005022223A1 (ja) 2005-03-10

Family

ID=34269258

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/012468 WO2005022223A1 (ja) 2003-08-28 2004-08-30 導波路型光デバイスおよびその製造方法

Country Status (3)

Country Link
US (1) US7454111B2 (ja)
JP (1) JP4534985B2 (ja)
WO (1) WO2005022223A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156143A (ja) * 2005-12-06 2007-06-21 Oki Electric Ind Co Ltd 多モード光干渉デバイスとその製造方法
JP2009122433A (ja) * 2007-11-15 2009-06-04 Fujitsu Ltd 半導体素子、半導体光集積素子及び光伝送装置
JP2012527010A (ja) * 2009-05-13 2012-11-01 シンチューン エービー 反射率の小さな光導波路
JP2013130638A (ja) * 2011-12-20 2013-07-04 Mitsubishi Electric Corp 光デバイス
JP2019008275A (ja) * 2017-06-27 2019-01-17 住友電気工業株式会社 多モード干渉器、マッハツェンダ変調器
WO2023214573A1 (ja) * 2022-05-06 2023-11-09 京セラ株式会社 光検出装置及び光レシーバ
US11971574B2 (en) 2021-09-24 2024-04-30 Apple Inc. Multi-mode devices for multiplexing and de-multiplexing

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1840607B1 (en) * 2005-01-20 2013-11-06 Fujitsu Ltd. Optical waveguide device and semiconductor device
JP2006339477A (ja) * 2005-06-03 2006-12-14 Opnext Japan Inc 半導体光素子及びそれを用いたモジュール
US8515278B2 (en) * 2008-10-31 2013-08-20 Futurewei Technologies, Inc. Passive optical networks with mode coupling receivers
JP5276030B2 (ja) * 2010-02-19 2013-08-28 古河電気工業株式会社 半導体レーザおよび半導体レーザモジュール
JP5351815B2 (ja) * 2010-03-31 2013-11-27 富士フイルム株式会社 光学部材および表面プラズモン共鳴測定装置
US8644653B2 (en) * 2010-09-01 2014-02-04 Infinera Corporation Compact multimode interference element
KR102125277B1 (ko) * 2012-06-26 2020-06-22 삼성전자주식회사 광 집적 회로, 이를 포함하는 반도체 장치 및 그 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897509A (ja) * 1994-07-26 1996-04-12 Fujitsu Ltd 半導体装置及びその製造方法
EP0898346A1 (en) * 1997-08-18 1999-02-24 Nec Corporation Single-transverse-mode 1 x n multi-mode interferometer type semiconductor laser device
EP0898348A1 (en) * 1997-08-18 1999-02-24 Nec Corporation Semiconductor optical amplifier
JPH1164655A (ja) * 1997-08-18 1999-03-05 Nec Corp 半導体受光器
JPH1164656A (ja) * 1997-08-18 1999-03-05 Nec Corp 光導波路
JP2000208862A (ja) * 1999-01-11 2000-07-28 Nec Corp 半導体光集積素子及びその製造方法
JP2000323781A (ja) * 1999-05-13 2000-11-24 Nec Corp 半導体レーザー及び半導体光増幅器並びにそれらの製造方法
JP2001196695A (ja) * 2000-01-17 2001-07-19 Fujitsu Ltd 光半導体装置の製造方法
JP2002164608A (ja) * 2000-11-27 2002-06-07 Mitsubishi Electric Corp 光半導体装置およびその製造方法
JP2003078209A (ja) * 2001-09-05 2003-03-14 Fujitsu Ltd 光半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4991926A (en) * 1990-04-06 1991-02-12 Litton Systems, Inc. Integrated optics decorrelator
EP0651268B1 (en) * 1993-11-01 1999-01-07 Sumitomo Electric Industries, Ltd. Optical branching device
US5640474A (en) 1995-09-29 1997-06-17 The United States Of America As Represented By The Secretary Of The Army Easily manufacturable optical self-imaging waveguide
US5796906A (en) * 1996-08-27 1998-08-18 Lucent Technologies Inc. Optical planar waveguide notch filters
US6047096A (en) * 1997-03-07 2000-04-04 Telefonaktiebolaget Lm Ericsson Optical device
JP3455464B2 (ja) * 1998-12-22 2003-10-14 日本電信電話株式会社 多モード干渉光カプラ
US6973232B2 (en) * 2002-02-12 2005-12-06 Bookham Technology, Plc Waveguide mode stripper for integrated optical components
US6970625B2 (en) * 2002-07-12 2005-11-29 Intel Corporation Optimized Y-branch design

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897509A (ja) * 1994-07-26 1996-04-12 Fujitsu Ltd 半導体装置及びその製造方法
EP0898346A1 (en) * 1997-08-18 1999-02-24 Nec Corporation Single-transverse-mode 1 x n multi-mode interferometer type semiconductor laser device
EP0898348A1 (en) * 1997-08-18 1999-02-24 Nec Corporation Semiconductor optical amplifier
JPH1164655A (ja) * 1997-08-18 1999-03-05 Nec Corp 半導体受光器
JPH1164656A (ja) * 1997-08-18 1999-03-05 Nec Corp 光導波路
JP2000208862A (ja) * 1999-01-11 2000-07-28 Nec Corp 半導体光集積素子及びその製造方法
JP2000323781A (ja) * 1999-05-13 2000-11-24 Nec Corp 半導体レーザー及び半導体光増幅器並びにそれらの製造方法
JP2001196695A (ja) * 2000-01-17 2001-07-19 Fujitsu Ltd 光半導体装置の製造方法
JP2002164608A (ja) * 2000-11-27 2002-06-07 Mitsubishi Electric Corp 光半導体装置およびその製造方法
JP2003078209A (ja) * 2001-09-05 2003-03-14 Fujitsu Ltd 光半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156143A (ja) * 2005-12-06 2007-06-21 Oki Electric Ind Co Ltd 多モード光干渉デバイスとその製造方法
JP4560479B2 (ja) * 2005-12-06 2010-10-13 Ｏｋｉセミコンダクタ株式会社 多モード光干渉デバイスの製造方法
JP2009122433A (ja) * 2007-11-15 2009-06-04 Fujitsu Ltd 半導体素子、半導体光集積素子及び光伝送装置
JP2012527010A (ja) * 2009-05-13 2012-11-01 シンチューン エービー 反射率の小さな光導波路
JP2013130638A (ja) * 2011-12-20 2013-07-04 Mitsubishi Electric Corp 光デバイス
JP2019008275A (ja) * 2017-06-27 2019-01-17 住友電気工業株式会社 多モード干渉器、マッハツェンダ変調器
JP7127346B2 (ja) 2017-06-27 2022-08-30 住友電気工業株式会社 多モード干渉器、マッハツェンダ変調器
US11971574B2 (en) 2021-09-24 2024-04-30 Apple Inc. Multi-mode devices for multiplexing and de-multiplexing
WO2023214573A1 (ja) * 2022-05-06 2023-11-09 京セラ株式会社 光検出装置及び光レシーバ

Also Published As

Publication number Publication date
US7454111B2 (en) 2008-11-18
US20070003183A1 (en) 2007-01-04
JPWO2005022223A1 (ja) 2007-11-01
JP4534985B2 (ja) 2010-09-01

Similar Documents

Publication Publication Date Title
JP5387671B2 (ja) 半導体レーザ及び集積素子
JP5897414B2 (ja) 光デバイスの製造方法
US7463663B2 (en) Semiconductor laser diode and integrated semiconductor optical waveguide device
US9136672B2 (en) Optical light source
JP2765545B2 (ja) 光波長弁別回路およびその製造方法
JP2008277445A (ja) 半導体レーザおよび光モジュール
US20180278021A1 (en) Laser device and process for fabricating such a laser device
WO2005022223A1 (ja) 導波路型光デバイスおよびその製造方法
EP2636110A1 (en) Vertically-coupled surface-etched grating dfb laser
JP6820671B2 (ja) 光回路デバイスとこれを用いた光トランシーバ
JP4318981B2 (ja) 導波路型受光素子
JP6247960B2 (ja) 集積型半導体光素子、及び集積型半導体光素子の製造方法
JP5718007B2 (ja) 半導体光導波路素子の製造方法
JP2002243964A (ja) 半導体光集積素子およびその製造方法
JP2010165759A (ja) 集積光デバイスの製造方法
JP2006091880A (ja) アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法
JP2010003883A (ja) 半導体レーザ素子、光モジュールおよび光トランシーバ
US6432735B1 (en) High power single mode laser and method of fabrication
JP2005142182A (ja) 光半導体素子およびその製造方法
JP2005072273A (ja) 導波路型受光素子
CN112821197A (zh) 一种光发射芯片的制作方法和光发射芯片
JP2009088242A (ja) 光半導体装置およびその製造方法
JP4534449B2 (ja) Ｍｍｉ型半導体レーザおよびその製造方法
JP2017022247A (ja) 波長選択素子及び波長可変光源
JP2000232254A (ja) 半導体レーザおよび半導体レーザの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005513497

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007003183

Country of ref document: US

Ref document number: 10569454

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10569454

Country of ref document: US