JP5880065B2 - 光集積素子の製造方法 - Google Patents

光集積素子の製造方法 Download PDF

Info

Publication number
JP5880065B2
JP5880065B2 JP2012008290A JP2012008290A JP5880065B2 JP 5880065 B2 JP5880065 B2 JP 5880065B2 JP 2012008290 A JP2012008290 A JP 2012008290A JP 2012008290 A JP2012008290 A JP 2012008290A JP 5880065 B2 JP5880065 B2 JP 5880065B2
Authority
JP
Japan
Prior art keywords
layer
etching
cladding layer
cladding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012008290A
Other languages
English (en)
Other versions
JP2013149746A (ja
Inventor
智和 勝山
智和 勝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012008290A priority Critical patent/JP5880065B2/ja
Priority to US13/741,683 priority patent/US8741670B2/en
Publication of JP2013149746A publication Critical patent/JP2013149746A/ja
Application granted granted Critical
Publication of JP5880065B2 publication Critical patent/JP5880065B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231—Grating growth or overgrowth details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2213—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on polyimide or resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、光集積素子の製造方法に関するものである。
特許文献１には、バットジョイント構造を備える光集積素子の製造方法が記載されている。特許文献１に記載された方法では、まず第１の下側光ガイド層、活性層および第１の上側光ガイド層を含む第１の光導波路層と、第１の上側クラッド層とをＩｎＰ基板上に順次成長させる。そして、第１の上側クラッド層上に形成したエッチングマスクを用いて第１の上側クラッド層、第１の上側光ガイド層および活性層をドライエッチングにより除去し、その後、前記エッチングマスクを用いてウェットエッチングを行うことにより第１の光導波路層をサイドエッチングする。そして、上記工程によって露出したＩｎＰ基板上に、第２の光導波路層および第２の上側クラッド層を順次成長させることにより、第１の光導波路層と第２の光導波路層とのバットジョイント接続を行う。
特許第４０５８２４５号公報
図１４〜図１６は、バットジョイント構造を備える光集積素子の製造方法の一例を示す図である。このような光集積素子を製造する際には、図１４（ａ）に示されるように、まず第１の半導体積層部を構成するためのＩｎＰ下部クラッド層１１２、光導波層１１４、ＩｎＰ上部クラッド層１１６、及びサイドエッチング層１１７を半導体基板１０２上に成長させる。ここで、サイドエッチング層１１７は、ＩｎＰ上部クラッド層１１６に対しエッチング選択性を有する層であり、例えばＩｎＧａＡｓＰから成る。次に、図１４（ｂ）に示されるように、第１の半導体積層部１１０となるべき部分を覆うマスク１１８を形成し、このマスク１１８を用いて第１の半導体積層部１１０を除く他の部分をエッチングにより除去する。このとき、まずサイドエッチング層１１７を選択的にウェットエッチングすることによりマスク１１８とＩｎＰ上部クラッド層１１６との間に庇を形成し、その後、ＩｎＰ上部クラッド層１１６、光導波層１１４、及びＩｎＰ下部クラッド層１１２をエッチングする。
そして、図１４（ｃ）に示されるように、第２の半導体積層部１２０を構成するためのＩｎＰ下部クラッド層１２２、光導波層１２４、及びＩｎＰ上部クラッド層１２６を、上記マスク１１８を用いて半導体基板１０２上に選択的に再成長させる。このとき、マスク１１８とＩｎＰ上部クラッド層１１６との間に形成された庇によってＩｎＰ上部クラッド層１２６の異常成長が抑えられ、ＩｎＰ上部クラッド層１２６の表面が略平坦となる。
続いて、マスク１１８を除去したのち、図１５（ａ）に示されるように、サイドエッチング層１１７上及びＩｎＰ上部クラッド層１２６上にわたってＩｎＰクラッド層１３０及びコンタクト層１３２を成長させる。その後、図１５（ｂ）に示されるように、コンタクト層１３２上にストライプ状のマスク１３４を形成し、このマスク１３４を用いてコンタクト層１３２、ＩｎＰクラッド層１３０、ＩｎＰ上部クラッド層１１６及び１２６をエッチングすることにより、図１６（ａ）に示されるリッジ構造１４０を形成する。
しかしながら、このような製造方法では、リッジ構造１４０を形成する際に次の問題が生じる。ここで、図１６（ｂ）は、図１６（ａ）のＶ−Ｖ線に沿った断面（リッジ構造１４０の長手方向に垂直な断面）を示す図である。リッジ構造１４０を形成する際、コンタクト層１３２、ＩｎＰクラッド層１３０、ＩｎＰ上部クラッド層１１６（１２６）に対しウェットエッチングを行うことにより、リッジ構造１４０の側面を特定の結晶面（例えばＩｎＰ結晶の（１１１）面）によって形成し、リッジ構造１４０を逆メサ状とする場合がある。このような場合、ＩｎＰ上部クラッド層１１６とＩｎＰクラッド層１３０との間にサイドエッチング層１１７が存在すると、図１６（ｂ）に示されるように、サイドエッチング層１１７とＩｎＰ上部クラッド層１１６及びＩｎＰクラッド層１３０とのエッチング速度差に起因して段差が生じる（図１６（ｂ）の部分Ｂ）。
通常、逆メサ状のリッジ構造を形成する際には、リッジ構造の上端の横幅（光導波方向と直交する方向の幅）を出来るだけ広くする一方、リッジ構造の下端の横幅を出来るだけ狭くすることが望ましい。リッジ構造の上端の横幅を広くすることにより、電極とリッジ構造との接触面積が増大して抵抗を小さくすることができる。また、リッジ構造の下端の横幅を狭くすることにより、光導波層１１４を流れる電流を効果的に狭窄することができる。
しかしながら、第１の半導体積層部１１０にサイドエッチング層１１７が含まれる場合、図１６（ｂ）に示されるようにリッジ構造１４０の側面に段差Ｂが生じるので、リッジ構造１４０の上端の横幅ＷＡの長さと、リッジ構造１４０の下端の横幅ＷＢの長さとが互いに近い値となってしまう。したがって、横幅ＷＡを拡げて且つ横幅ＷＢを狭くすることが難しくなる。
本発明は、このような問題点に鑑みてなされたものであり、サイドエッチング層を含むリッジ構造の上端の横幅を広くし、且つ下端の幅を狭くすることが可能な光集積素子の製造方法を提供することを目的とする。
上述した課題を解決するために、本発明による光集積素子の製造方法は、所定方向に並ぶ第１及び第２の領域を含む主面を有する半導体基板の第１及び第２の領域上に、第１の光導波層、第３のクラッド層、当該第３のクラッド層上に位置する第１のクラッド層、第３及び第１のクラッド層とは組成が異なり第３のクラッド層と第１のクラッド層との間に位置する第１のエッチング停止層、並びに第１のクラッド層とは組成が異なり第１のクラッド層上に位置するサイドエッチング層を含む第１の半導体積層部を成長させる第１の成長工程と、第１の半導体積層部のうち第１の領域上に成長した部分を覆う第１のエッチングマスクを第１の半導体積層部上に形成し、第１のエッチングマスクを用いて第１の半導体積層部のうち第２の領域上に成長した部分にエッチングを施すことにより第１の光導波層の端面を露出させる第１のエッチング工程と、第１の光導波層に結合される第２の光導波層、第４のクラッド層、当該第４のクラッド層上に位置する第２のクラッド層、並びに、第４及び第２のクラッド層とは組成が異なり第４のクラッド層と第２のクラッド層との間に位置する第２のエッチング停止層を含む第２の半導体積層部を、第１のエッチングマスクを用いて第２の領域上に選択的に成長させたのち、第１のエッチングマスクを除去する第２の成長工程と、所定方向を長手方向とする第２のエッチングマスクを第１及び第２の半導体積層部上に形成し、第２のエッチングマスクを用いて第１及び第２のクラッド層に対しエッチングを施すことにより逆メサ状のリッジ構造を形成する第２のエッチング工程とを備え、第１のエッチング工程は、第１のエッチング停止層及びサイドエッチング層に対するエッチング速度が第１及び第３のクラッド層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行うことにより、第１のクラッド層と第３のクラッド層との間、及び第１のエッチングマスクと第１のクラッド層との間に庇を形成する庇形成工程を含んでおり、第２の成長工程では、第１のクラッド層と第３のクラッド層との間に形成された庇を用いて第２の光導波層を形成することにより、半導体基板の主面から第２のエッチング停止層の上面までの高さが半導体基板の主面から第１のエッチング停止層の上面までの高さとほぼ同じとなり、第２の成長工程において、第２のクラッド層の成長温度を第２の光導波層の成長温度よりも低くし、且つ、第２のクラッド層を成長させる際に供給されるＶ族原料ガスのモル供給量とIII族原料ガスのモル供給量との比（以下、Ｖ／III比という）を、第２の光導波層を成長させる際のＶ／III比よりも高くすることを特徴とする。
前述したように、第１の半導体積層部にサイドエッチング層が含まれる場合には、リッジ構造の上端の横幅の長さと、リッジ構造の下端の横幅の長さとが互いに近い値となってしまい、上端の横幅を拡げて且つ下端の横幅を狭くすることが難しくなる。このような問題点を解決するために、本発明者は、第１のクラッド層の厚さをより厚くすることを考えた。すなわち、図１６（ｂ）に示されたリッジ構造１４０の側面の傾斜は一定なので、上部クラッド層１１６の厚さをより厚くすれば、リッジ構造１４０の上端の横幅ＷＡを広くし、且つ下端の横幅ＷＢを狭くすることが可能となる。
しかしながら、上部クラッド層１１６の厚さを厚くすると、次の問題が生じる。図１７は、上部クラッド層１１６をより厚くした場合において第２の半導体積層部１２０を再成長した様子を示す図である。図１７に示されるように、上部クラッド層１１６を厚くすると、第２の半導体積層部１２０の上部クラッド層１２６も厚く成長させる必要がある。しかし、上部クラッド層１２６を厚く成長させると、図１７の部分Ｄに示されるように、上部クラッド層１２６の表面に凹みが生じてしまう。なお、この凹みは、半導体基板１０２の主面（例えばＩｎＰの（００１）面）上における上部クラッド層１２６の成長速度が、第１の半導体積層部１１０のバットジョイント面（例えば（１１１）面）上における上部クラッド層１２６の成長速度よりも速いことに起因すると考えられる。
そこで、このような凹みＤを抑制してクラッド層の表面を平坦に形成する為に、上記製造方法では、第２の成長工程において、第２のクラッド層の成長温度を第２の光導波層の成長温度よりも低くし、且つ、第２のクラッド層を成長させる際のＶ／III比を第２の光導波層を成長させる際のＶ／III比よりも高くしている。本発明者の知見によれば、このような成長条件で第２の光導波層及び第２のクラッド層を成長させることにより、第１の半導体積層部のバットジョイント面上における第２のクラッド層の成長速度を速め、且つ半導体基板の主面上における第２のクラッド層の成長速度を遅くすることができるので、図１７に示されたような凹みＤの発生を抑えることができる。したがって、第１の半導体積層部の第１のクラッド層を十分に厚くすることができるので、リッジ構造の上端の横幅を広くし、且つ下端の横幅を狭くすることが可能になる。
また、光集積素子の製造方法は、半導体基板及び第１の半導体積層部がＩｎＰ系化合物半導体から成り、半導体基板の主面がＩｎＰ系化合物半導体の（００１）面を含んでおり、第１のエッチング工程において、第１の半導体積層部にウェットエッチングを施すことによりＩｎＰ系化合物半導体の（１１１）面を露出させることを特徴としてもよい。このように、半導体基板の主面がＩｎＰ系化合物半導体の（００１）面を含み、第１の半導体積層部のバットジョイント面がＩｎＰ系化合物半導体の（１１１）面を含む場合には、上述した第２の光導波層及び第２のクラッド層の成長条件によって、バットジョイント面上における第２のクラッド層の成長速度を主面上における第２のクラッド層の成長速度より効果的に速めることができる。
また、光集積素子の製造方法は、第１の成長工程において、第１のクラッド層の厚さを１．４１μｍ以上とすることを特徴としてもよい。上述した製造方法によれば、第１のクラッド層の厚さをこのように厚くすることが可能なので、リッジ構造の上端の横幅を効果的に広げ、且つ下端の横幅を効果的に狭めることができる。
また、光集積素子の製造方法は、第２のエッチング工程において、所定方向と直交する方向におけるリッジ構造の上端の幅を４．５μｍ以上とし、該方向におけるリッジ構造の下端の幅を２．５μｍ以下とすることを特徴としてもよい。
また、光集積素子の製造方法では、第２のエッチング工程において、第１及び第２のクラッド層に対してドライエッチングを行い、その後、第１及び第２のクラッド層に対してウェットエッチングを行ってもよい。
本発明による光集積素子の製造方法によれば、サイドエッチング層を含むリッジ構造の上端の横幅を広くし、且つ下端の幅を狭くすることができる。
図１は、本発明の一実施形態に係る光集積素子の製造方法を示すフローチャートである。 図２（ａ）及び図２（ｂ）は、第１の成長工程を示す図である。 図３（ａ）及び図３（ｂ）は、第１の成長工程を示す図である。 図４は、第１のエッチング工程を示す図である。 図５（ａ）及び図５（ｂ）は、第１のエッチング工程を示す図である。 図６（ａ）及び図６（ｂ）は、第２の成長工程を示す図である。 図７は、第２のクラッド層が成長する様子を示す模式図である。 図８（ａ）は、第３の成長工程を示す図である。図８（ｂ）は、第２のエッチング工程を示す図である。 図９は、第２のエッチング工程を示す図である。 図１０（ａ）及び図１０（ｂ）は、第２のエッチング工程を詳細に示す図である。 図１１（ａ）及び図１１（ｂ）は、基板生産物に対する後工程を説明するための図である。 図１２（ａ）及び図１２（ｂ）は、基板生産物に対する後工程を説明するための図である。 図１３（ａ）及び図１３（ｂ）は、基板生産物に対する後工程を説明するための図である。 図１４（ａ）〜図１４（ｃ）は、バットジョイント構造を備える光集積素子の製造方法の一例を示す図である。 図１５（ａ）及び図１５（ｂ）は、バットジョイント構造を備える光集積素子の製造方法の一例を示す図である。 図１６（ａ）及び図１６（ｂ）は、バットジョイント構造を備える光集積素子の製造方法の一例を示す図である。 図１７は、バットジョイント構造を備える光集積素子の従来の製造方法により生じる問題を説明するための図である。
以下、添付図面を参照しながら本発明による光集積素子の製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
なお、以下に説明する製造方法において、各半導体層は例えば有機金属気相成長法（ＭＯＶＰＥ；Metal-Organic Vapor Phase Epitaxy）によって好適に成長される。また、ｎ型ドーパントとしては例えばＳｎやＳｉが適しており、ｐ型ドーパントとしては例えばＺｎが適している。また、括弧内に示される各半導体層の厚さの数値は例示であって、各半導体層の厚さは必要に応じて増減されることができる。
図１は、本発明の一実施形態に係る光集積素子の製造方法を示すフローチャートである。また、図２〜図１３は、図１に示された各工程の様子を示す斜視図若しくは断面図である。
＜第１の成長工程＞
この製造方法では、まず、図２（ａ）に示されるように、主面１０ａを有するウエハ状のｎ型ＩｎＰ基板１０を準備する。ｎ型ＩｎＰ基板１０は、本実施形態におけるＩｎＰ系化合物半導体基板であり、その主面１０ａには、光集積素子における光導波方向である所定方向（図中の矢印Ｄ１）に並ぶ第１の領域１０ｂ及び第２の領域１０ｃが含まれる。なお、主面１０ａは、ＩｎＰ結晶の（００１）面を主に含む。また、所定方向Ｄ１は、ＩｎＰ結晶の＜１１０＞方向に沿っていることが好ましい。
次に、図２（ｂ）に示されるように、このｎ型ＩｎＰ基板１０の主面１０ａ上の全面（第１の領域１０ｂ及び第２の領域１０ｃ）に、バッファ層１２（厚さ５００ｎｍ）、回折格子層１４（厚さ８０ｎｍ）、及びキャップ層（厚さ１０ｎｍ、不図示）をこの順で成長させる（図１の工程Ｓ１１）。バッファ層１２及びキャップ層は、ＩｎＰ系化合物半導体から成り、例えばｎ型ＩｎＰ基板１０と同一の半導体材料（ｎ型ＩｎＰ）から成る。回折格子層１４は、バッファ層１２及びキャップ層よりも屈折率が高いＩｎＰ系化合物半導体、例えばｎ型ＩｎＧａＡｓＰから成る。回折格子層１４の組成のバンドギャップ波長は例えば１３３０ｎｍである。なお、ｎ型ＩｎＰ基板１０、バッファ層１２、回折格子層１４、及びキャップ層のキャリア濃度は例えば５×１０１７ｃｍ−３である。
続いて、干渉露光法を用いてフォトリソグラフィを行うことにより回折格子層１４上にエッチングマスクを形成し、このエッチングマスクを用いて回折格子層１４にエッチング（好適にはドライエッチング）を施す。これにより、図３（ａ）に示されるように、回折格子層１４に回折格子を形成する（図１の工程Ｓ１２）。
続いて、図３（ｂ）に示されるように、ｎ型ＩｎＰ基板１０の主面１０ａ上の全面に、スペーサ層１６（回折格子層１４の上面からの厚さ１００ｎｍ）、活性層１８、クラッド層２０（厚さ６０ｎｍ）、第１のエッチング停止層２２（厚さ１０ｎｍ）、クラッド層２４（厚さ１５００ｎｍ）、サイドエッチング層２６（厚さ２０ｎｍ）、及びキャップ層２８（厚さ２０ｎｍ）をこの順で成長させる（図１の工程Ｓ１３）。スペーサ層１６は、ＩｎＰ系化合物半導体から成り、例えばｎ型ＩｎＰ基板１０と同一の半導体材料（ｎ型ＩｎＰ）から成る。クラッド層２０及び２４は、ＩｎＰ系化合物半導体から成り、例えばｎ型ＩｎＰ基板１０と同じ半導体材料で導電性が反対のもの（ｐ型ＩｎＰ）から成る。なお、クラッド層２０及び２４は、それぞれ本実施形態における第３及び第１のクラッド層である。クラッド層２４の厚さは、従来の光集積素子におけるクラッド層の厚さ（例えば４６０ｎｍ）と比較して格段に厚く、その好適な範囲は、１．４１μｍ以上２．５μｍ以下である。
第１のエッチング停止層２２は、クラッド層２０及び２４とは組成が異なり、クラッド層２０とクラッド層２４との間に位置する。より具体的には、第１のエッチング停止層２２は、クラッド層２０及び２４に対してエッチング選択性を有するＩｎＰ系化合物半導体、例えばｐ型ＩｎＧａＡｓＰから成る。第１のエッチング停止層２２のバンドギャップ波長は例えば１１００ｎｍである。
サイドエッチング層２６は、クラッド層２４に対してエッチング選択性を有するＩｎＰ系化合物半導体、例えばｐ型ＩｎＧａＡｓＰから成る。サイドエッチング層２６のバンドギャップ波長は例えば１１５０ｎｍである。キャップ層２８は、例えばｐ型ＩｎＰから成る。なお、スペーサ層１６、クラッド層２０、第１のエッチング停止層２２、クラッド層２４、サイドエッチング層２６、及びキャップ層２８のキャリア濃度は例えば５×１０１７ｃｍ−３である。
活性層１８は、本実施形態における第１の光導波層であり、ＩｎＰ系化合物半導体から成る。活性層１８は、例えばバリア層及び井戸層が交互に積層されて成る多重量子井戸（ＭＱＷ）構造を有する。バリア層は例えばＩｎＧａＡｓＰから成り、バンドギャップ波長は例えば１２００ｎｍである。井戸層は例えばＩｎＧａＡｓＰから成り、その組成は、例えば１５５０ｎｍの光を発生するように調整される。バリア層及び井戸層の厚さは例えばそれぞれ１０ｎｍ及び５ｎｍである。井戸層は、例えば１％の圧縮歪みを有しても良い。井戸層の数は例えば７層である。
なお、活性層１８より屈折率が小さい組成の光閉じ込め層を、活性層１８の上下に更に設けても良い。この光閉じ込め層は例えばＩｎＧａＡｓＰによって構成され、その組成のバンドギャップ波長は例えば１１５０ｎｍである。光閉じ込め層の厚さは、例えば上下それぞれ５０ｎｍである。
以上の工程により、図３（ｂ）に示される第１の半導体積層部４Ａが、ｎ型ＩｎＰ基板１０の主面１０ａ上に形成される。第１の半導体積層部４Ａは、回折格子層１４、スペーサ層１６、活性層１８、クラッド層２０、第１のエッチング停止層２２、クラッド層２４、サイドエッチング層２６、及びキャップ層２８を含み、ＩｎＰ系化合物半導体から成る。第１の半導体積層部４Ａのうち第１の領域１０ｂ上に形成された部分は、分布帰還型の半導体レーザ素子として機能する。
＜第１のエッチング工程＞
続いて、図４に示されるように、第１の半導体積層部４Ａのうち第１の領域１０ｂ上に成長した部分を覆う第１のエッチングマスクＭ１を第１の半導体積層部４Ａ上に形成する（図１の工程Ｓ１４）。この第１のエッチングマスクＭ１は、例えばＳｉＯ２から成る。一実施例では、化学気相成長法（ＣＶＤ；Chemical Vapor Deposition）によりＳｉＯ２を第１の半導体積層部４Ａ上に堆積させたのち、通常のフォトリソグラフィ技術を用いてこのＳｉＯ２層上にレジストマスクを形成し、このレジストマスクを用いてＳｉＯ２層をエッチングすることによって第１のエッチングマスクＭ１が好適に作製される。
続いて、図５（ａ）に示されるように、第１のエッチングマスクＭ１を用いて第１の半導体積層部４Ａのうち第２の領域１０ｃ上に成長した部分にウェットエッチングを施すことにより、活性層１８を露出させる（図１の工程Ｓ１５）。例えば本実施形態では、第１の半導体積層部４Ａを構成する各半導体層毎にエッチャントを変更しながら、バッファ層１２が露出するまでエッチングを行う。特に、サイドエッチング層２６及び第１のエッチング停止層２２をエッチングする際には、これらの層に対するエッチング速度がキャップ層２８、クラッド層２４、及びクラッド層２０に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行う。
一実施例では、キャップ層２８に対しては塩酸及び酢酸を含むエッチャントを使用し、主にＩｎＰから成るクラッド層２４、クラッド層２０、及びスペーサ層１６に対しては臭化水素を含むエッチャントを使用する。そして、主にＩｎＧａＡｓＰから成るサイドエッチング層２６及び第１のエッチング停止層２２に対しては、硫酸過水系エッチャントを使用する。これにより、これらの層に対するエッチング速度をキャップ層２８、クラッド層２４及びクラッド層２０に対するエッチング速度よりも速くすることができる。なお、主にＩｎＧａＡｓＰから成る活性層１８及び回折格子層１４に対しては、塩酸過水系エッチャントを使用するとよい。
ここで、図５（ｂ）は、図５（ａ）に示されるＩ−Ｉ線に沿った断面を示す側断面図である。本実施形態では、第１の半導体積層部４Ａのエッチング端面（後の工程におけるバットジョイント面）は主にＩｎＰ系化合物半導体の（１１１）面から構成されており、順メサ構造を有する。この（１１１）面は、上述したウェットエッチングによって露出する。また、サイドエッチング層２６をエッチングする際、そのエッチング速度がキャップ層２８及びクラッド層２４に対するエッチング速度よりも速いので、サイドエッチング層２６の端面がキャップ層２８及びクラッド層２４の端面よりも深くエッチングされ、図５（ｂ）の部分Ａ１に示されるようにキャップ層２８とクラッド層２４との間に庇が形成される（庇形成工程）。同様に、第１のエッチング停止層２２をエッチングする際、そのエッチング速度がクラッド層２０及び２４に対するエッチング速度よりも速いので、第１のエッチング停止層２２の端面がクラッド層２０及び２４の端面よりも深くエッチングされ、図５（ｂ）の部分Ａ２に示されるようにクラッド層２４とクラッド層２０との間に庇が形成される。
＜第２の成長工程＞
続いて、図６（ａ）に示されるように、ｎ型ＩｎＰ基板１０の主面１０ａの第２の領域１０ｃ上に、バッファ層３２（厚さ５０ｎｍ）、光導波層３４、クラッド層３６（厚さ６０ｎｍ）、第２のエッチング停止層３８（厚さ１０ｎｍ）、及びクラッド層４０（厚さは、キャップ層２８の上面と面一になるように調整される）を、第１のエッチングマスクＭ１を用いて選択的に成長させる（バットジョイント、図１の工程Ｓ１６）。バッファ層３２は、例えばｎ型ＩｎＰ基板１０と同一のＩｎＰ系化合物半導体（ｎ型ＩｎＰ）から成る。クラッド層３６及びクラッド層４０は、例えばｎ型ＩｎＰ基板１０と同じＩｎＰ系化合物半導体で導電性が反対のもの（ｐ型ＩｎＰ）から成る。なお、クラッド層３６及び４０は、それぞれ本実施形態における第４及び第２のクラッド層である。クラッド層４０の厚さは、従来の光集積素子におけるクラッド層の厚さ（例えば５００ｎｍ）と比較して格段に厚く、その好適な範囲は、上述したクラッド層２４と同様である。
第２のエッチング停止層３８は、クラッド層４０とは組成が異なり、クラッド層３６とクラッド層４０との間に位置する。より具体的には、第２のエッチング停止層３８は、クラッド層４０に対してエッチング選択性を有するＩｎＰ系化合物半導体、例えばｐ型ＩｎＧａＡｓＰから成る。第２のエッチング停止層３８のバンドギャップ波長は例えば１１００ｎｍである。なお、バッファ層３２、クラッド層３６、第２のエッチング停止層３８、及びクラッド層４０のキャリア濃度は、例えば５×１０１７ｃｍ−３である。
光導波層３４は、本実施形態における第２の光導波層である。光導波層３４は、例えばバリア層及び井戸層が交互に積層されて成る多重量子井戸（ＭＱＷ）構造を有する。バリア層は例えばＩｎＧａＡｓＰから成り、バンドギャップ波長は例えば１４００ｎｍである。井戸層は例えばＩｎＧａＡｓＰから成り、バンドギャップ波長は例えば１５００ｎｍである。バリア層及び井戸層の厚さは例えばそれぞれ１０ｎｍ及び６ｎｍである。井戸層は、例えば１％の圧縮歪みを有しても良い。
ここで、図６（ｂ）は、図６（ａ）に示されるII−II線に沿った断面を示す側断面図である。前述した第１のエッチング工程によって、クラッド層２４と第１のエッチングマスクＭ１との間には、庇が形成されている（図中の部分Ａ１）。この庇は、第２の成長工程においてクラッド層４０が成長するときに、第１の半導体積層部４Ａとの境界付近におけるクラッド層４０の這い上がりを効果的に抑制する。また、前述した第１のエッチング工程によって、クラッド層２０とクラッド層２４との間には、別の庇が形成されている（図中の部分Ａ２）。この庇は、第２の成長工程において第２の光導波層３４が成長するときに、第１の半導体積層部４Ａとの境界付近における第２の光導波層３４の這い上がりを効果的に抑制する。
また、本実施形態では、クラッド層４０の成長温度を光導波層３４の成長温度よりも低くし、且つ、クラッド層４０を成長させる際のＶ／III比（Ｖ族原料ガスのモル供給量とIII族原料ガスのモル供給量との比）を、光導波層３４を成長させる際のＶ／III比よりも高くする。一実施例では、光導波層３４及びクラッド層４０を成長させる際の成長条件（成長温度、成長速度、Ｖ族ガス分圧、及びＶ／III比）を、次の表１のように設定する。なお、１（ｔｏｒｒ）は、１３３．３２２（Ｐａ）に換算される。
Figure 0005880065
図７は、クラッド層４０が成長する様子を示す模式図である。図７に示されるように、クラッド層４０は、ＩｎＰ系化合物半導体の（００１）面を主に含む半導体基板１０の主面１０ａ上（本実施形態では、第２のエッチング停止層３８の表面３８ａ上）と、（１１１）面を主に含むクラッド層２４のエッチング端面（バットジョイント面）２４ａ上にエピタキシャル成長する。このとき、例えばクラッド層２４の厚さを５００ｎｍ以下とする際に好適な成長条件（例えば、成長温度６３０℃、成長速度２．０μｍ／ｈ、Ｖ族ガス分圧１．０ｔｏｒｒ、Ｖ／III比１００）でクラッド層４０を成長させると、（００１）面を主に含む主面１０ａ上における成長速度（図中の矢印Ｂ１）が、（１１１）面を主に含むバットジョイント面２４ａ上における成長速度（図中の矢印Ｂ２）よりも速くなる。その結果、図１７に示されたような凹みＤが、クラッド層４０の表面に生じてしまう。
そこで、このような凹みＤを抑制してクラッド層４０の表面を平坦に形成する為に、本実施形態では、上述したような成長条件にてクラッド層４０を成長させる。本発明者の知見によれば、このような成長条件でクラッド層４０を成長させることにより、バットジョイント面２４ａ上におけるクラッド層４０の成長速度Ｂ２を速め、且つ主面１０ａ上におけるクラッド層４０の成長速度Ｂ１を遅くすることができる。したがって、図１７に示されたような凹みＤの発生を抑えることができる。或いは、凹みＤの発生位置をバットジョイント面２４ａから十分に遠ざけることができる。
以上の工程により、図６に示される第２の半導体積層部６Ａが、ｎ型ＩｎＰ基板１０の主面１０ａ上に形成される。第２の半導体積層部６Ａは、ＩｎＰ系化合物半導体から成り、バッファ層３２、光導波層３４、クラッド層３６、第２のエッチング停止層３８、及びクラッド層４０を含む。この第２の半導体積層部６Ａは、例えば電界吸収型（ＥＡ；Electric Absorption）光変調素子として機能する。この後、第１のエッチングマスクＭ１を例えばフッ酸を用いて除去する。
＜第３の成長工程＞
続いて、図８（ａ）に示されるように、第１の半導体積層部４Ａ上から第２の半導体積層部６Ａ上にわたる主面１０ａ上の全面に、ｐ型クラッド層４２（厚さ１５０ｎｍ）及びｐ型コンタクト層４４（厚さ１００ｎｍ）をこの順で成長させる（図１の工程Ｓ１７）。ｐ型クラッド層４２は、ＩｎＰ系化合物半導体から成り、例えばクラッド層２４及びクラッド層４０と同じｐ型ＩｎＰから成る。本実施形態では、クラッド層２４及び４０の厚さが従来の光集積素子よりも厚いため、ｐ型クラッド層４２の厚さはその分だけ薄くなっている。また、ｐ型コンタクト層４４は、ｐ型クラッド層４２とは組成が異なり、この工程の後に形成される金属製のアノード電極とオーミック接合を成す為の半導体材料から成る。ｐ型コンタクト層４４は、例えばｐ型ＩｎＧａＡｓといったＩｎＰ系化合物半導体から成る。なお、ｐ型クラッド層４２のキャリア濃度は例えば１×１０１８ｃｍ−３であり、ｐ型コンタクト層４４のキャリア濃度は例えば１．５×１０１９ｃｍ−３である。
＜第２のエッチング工程＞
続いて、図８（ｂ）に示されるように、所定方向Ｄ１を長手方向とする第２のエッチングマスクＭ２を第１の半導体積層部４Ａ上及び第２の半導体積層部６Ａ上（本実施形態ではｐ型コンタクト層４４上）に形成する（図１の工程Ｓ１８）。この第２のエッチングマスクＭ２は、例えばＳｉＯ２から成る。一実施例では、ＣＶＤによりＳｉＯ２をｐ型コンタクト層４４上に堆積させたのち、通常のフォトリソグラフィ技術を用いてこのＳｉＯ２層上にレジストマスクを形成し、このレジストマスクを用いてＳｉＯ２層をエッチングすることによって第２のエッチングマスクＭ２が好適に作製される。そして、図９に示されるように、この第２のエッチングマスクＭ２を用いてｐ型コンタクト層４４、ｐ型クラッド層４２、クラッド層２４及びクラッド層４０に対しエッチングを施すことにより、リッジ構造４６Ａを形成する（図１の工程Ｓ１９）。
なお、第２のエッチングマスクＭ２の両側方には、第２のエッチングマスクＭ２の側縁に沿った側縁を有する別のエッチングマスク（不図示）が、第２のエッチングマスクＭ２との間に間隔をあけて更に設けられる。したがって、リッジ構造４６Ａの両側面は、リッジ構造４６Ａの長手方向（所定方向Ｄ１）に沿って第１及び第２の半導体積層部４Ａ，６Ａに形成された溝５０の一方の側壁を構成することとなる。但し、図９では、リッジ構造４６Ａを明瞭に図示する為に、この溝５０の他方の側壁の図示を省略している。
ここで、図１０は、図９に示された第２のエッチング工程を詳細に示す図である。なお、図１０（ａ）及び図１０（ｂ）は、図９に示されるIII−III線に沿った断面（第１の半導体積層部４Ａの断面）を示している。なお、第２の半導体積層部６Ａの断面については、図示を省略する。
この第２のエッチング工程では、先ずｐ型コンタクト層４４、ｐ型クラッド層４２、クラッド層２４及び４０に対してドライエッチングを行う（図１０（ａ））。このドライエッチングの為のエッチングガスとしては、例えばＣＨ４／Ｈ２系ガスが好適である。このドライエッチングは、第１の半導体積層部４Ａのサイドエッチング層２６と第１のエッチング停止層２２との間で停止される。このドライエッチングにより、リッジ構造のための側面４８ａ，４８ｂが主面１０ａに対してほぼ垂直に形成される。
次に、ｐ型クラッド層４２、クラッド層２４及び４０に対してウェットエッチングを行う（図１０（ｂ）、深さ制御工程）。このウェットエッチングの為のエッチャントとしては、クラッド層２４，４０に対するエッチング速度が第１及び第２のエッチング停止層２２，３８に対するエッチング速度よりも速いエッチャントが好適であり、一実施例では臭化水素を含むエッチャントを用いることができる。このウェットエッチングは、第１及び第２のエッチング停止層２２，３８が露出した時点で停止される。このウェットエッチングにより、リッジ構造４６Ａの側面４６ａ，４６ｂが形成される。図１０（ｂ）に示されるように、側面４６ａ，４６ｂは、主面１０ａに対して逆メサ状となっており、例えばＩｎＰ系化合物半導体結晶の（１１１）面を主に含んでいる。
なお、第１の半導体積層部４Ａでは、サイドエッチング層２６のエッチング速度が遅いためその幅が殆ど変化せず、図１０（ｂ）に示されるようにサイドエッチング層２６の上下で段差が生じる。また、上述したように側面４６ａ，４６ｂは（１１１）面を主に含んでいるため、（００１）面を主に含む主面１０ａに対する角度θは、５４．７°でほぼ一定となる。したがって、所定方向Ｄ１と直交する方向におけるリッジ構造４６Ａの下端部（第１のエッチング停止層２２に繋がる部分）の幅ＷＢは、該方向におけるサイドエッチング層２６の幅（すなわちリッジ構造４６Ａの上端部の幅ＷＡ）と、クラッド層２４の厚さＴとによって一義的に規定される。
前述したように、クラッド層２４の好適な厚さの範囲は、１．４１μｍ以上である。そして、クラッド層２４がこのような厚さを有するとき、リッジ構造４６Ａの上端の幅ＷＡを４．５μｍ以上といった十分な広さにすることができ、また、リッジ構造４６Ａの下端の幅ＷＢを２．５μｍ以下といった十分な狭さにすることができる。
＜後工程＞
以上の工程により、第１及び第２の半導体積層部４Ａ，６Ａにリッジ構造４６Ａが形成されたウェハ状の基板生産物が作製される。図１１〜図１３は、この基板生産物に対する後工程（図１の工程Ｓ２０）を説明するための図である。図１１〜図１３（ａ）は、図８に示されたIII−III断面に相当する断面（第１の半導体積層部４Ａの断面）を示しており、第２の半導体積層部６Ａについてもこれらと同様の工程を行う。また、図１３（ｂ）は、図１３（ａ）に示されたIV−IV線に沿った断面を示している。
後工程では、まず、図１１（ａ）に示されるように、第１及び第２の半導体積層部４Ａ，６Ａを保護するための保護膜（パッシベーション膜）６２を第１及び第２の半導体積層部４Ａ，６Ａの表面に形成する。このとき、例えばＣＶＤによってＳｉＯ２から成る保護膜６２を形成するとよい。また、保護膜６２は、少なくともリッジ構造４６Ａの上面および両側面を覆うように形成されるとよい。
続いて、図１１（ｂ）に示されるように、ベンゾシクロブテン（ＢＣＢ）樹脂６４をスピンコートにより第１及び第２の半導体積層部４Ａ，６Ａの表面に塗布する。そして、熱処理を行うことによりＢＣＢ樹脂６４を硬化させる。この工程により、リッジ構造４６Ａの両側面に形成された溝５０をＢＣＢ樹脂６４が埋め込んで、基板生産物の表面が平坦化される。
続いて、図１２（ａ）に示されるように、フォトリソグラフィ技術を用いてＢＣＢ樹脂６４を露光・現像し、露光されたリッジ構造４６Ａ上のＢＣＢ樹脂６４を除去する。この工程によって、リッジ構造４６Ａ上の保護膜６２が露出する。
続いて、図１２（ｂ）に示されるように、ＢＣＢ樹脂６４をマスクとして使用しつつ、リッジ構造４６Ａ上の保護膜６２をエッチングにより除去する。このとき、保護膜６２に対して例えばＣＦ系ガスを用いたドライエッチングを行うとよい。この工程によって、リッジ構造４６Ａの上面（ｐ型コンタクト層４４）が露出する。
続いて、図１３（ａ）及び図１３（ｂ）に示されるように、リッジ構造４６Ａ上にオーミック電極６６を形成し、更に、オーミック電極６６上からＢＣＢ樹脂６４上に延びる金属配線６８を形成する。そして、図１３（ｂ）に示されるように、第１の半導体積層部４Ａ上のオーミック電極６６及び金属配線６８と、第２の半導体積層部６Ａ上のオーミック電極６６及び金属配線６８とを相互に分離する為に、オーミック電極６６及び金属配線６８の一部をエッチングにより除去する。更に、ｐ型コンタクト層４４の一部をエッチングにより除去することによって、第１の半導体積層部４Ａ上のｐ型コンタクト層４４と、第２の半導体積層部６Ａ上のｐ型コンタクト層４４とを相互に分離する。
以上の工程ののち、ウェハ状の基板生産物をチップ状に分割することによって、光集積素子が完成する。
本実施形態による光集積素子の製造方法によって得られる効果は、次のとおりである。本実施形態では、第２の成長工程において、クラッド層４０の成長温度を光導波層３４の成長温度よりも低くし、且つ、クラッド層４０を成長させる際のＶ／III比を、光導波層３４を成長させる際のＶ／III比よりも高くしている。このような成長条件でクラッド層４０を成長させることにより、バットジョイント面２４ａ上におけるクラッド層４０の成長速度を速め、且つ主面１０ａ上におけるクラッド層４０の成長速度を遅くすることができる。したがって、クラッド層４０を厚く成長した場合でも、図１７に示されたような凹みＤの発生を抑えることができる。そして、クラッド層４０を厚く成長させることによって、リッジ構造４６Ａの上端の幅ＷＡを広くし、且つリッジ構造４６Ａの下端の幅ＷＢを狭くすることが可能となる。
以上、本発明に係る光集積素子の製造方法の好適な実施形態について、分布帰還型の半導体レーザ素子およびＥＡ光変調素子が集積された構造を例に挙げて説明したが、本発明は必ずしも上記実施形態に限られず、その要旨を逸脱しない範囲で様々な変更が可能である。
４Ａ…第１の半導体積層部、６Ａ…第２の半導体積層部、１０…半導体基板、１０…半導体基板、１０ａ…主面、１０ｂ…第１の領域、１０ｃ…第２の領域、１２…バッファ層、１４…回折格子層、１６…スペーサ層、１８…活性層（第１の光導波層）、２０…クラッド層、２２…第１のエッチング停止層、２４…第１のクラッド層、２４ａ…バットジョイント面、２６…サイドエッチング層、２８…キャップ層、３２…バッファ層、３４…第２の光導波層、３６…クラッド層、３８…エッチング停止層、４０…第２のクラッド層、４２…ｐ型クラッド層、４４…ｐ型コンタクト層、４６Ａ…リッジ構造、５０…溝、６２…保護膜、６４…樹脂、６６…オーミック電極、６８…金属配線、Ｍ１，Ｍ２…エッチングマスク。

Claims (5)

  1. 所定方向に並ぶ第１及び第２の領域を含む主面を有する半導体基板の前記第１及び第２の領域上に、第１の光導波層、第３のクラッド層、当該第３のクラッド層上に位置する第１のクラッド層、前記第３及び第１のクラッド層とは組成が異なり前記第３のクラッド層と前記第１のクラッド層との間に位置する第１のエッチング停止層、並びに前記第１のクラッド層とは組成が異なり前記第１のクラッド層上に位置するサイドエッチング層を含む第１の半導体積層部を成長させる第１の成長工程と、
    前記第１の半導体積層部のうち前記第１の領域上に成長した部分を覆う第１のエッチングマスクを前記第１の半導体積層部上に形成し、前記第１のエッチングマスクを用いて前記第１の半導体積層部のうち前記第２の領域上に成長した部分にエッチングを施すことにより前記第１の光導波層の端面を露出させる第１のエッチング工程と、
    前記第１の光導波層に結合される第２の光導波層、第４のクラッド層、当該第４のクラッド層上に位置する第２のクラッド層、並びに、前記第４及び第２のクラッド層とは組成が異なり前記第４のクラッド層と前記第２のクラッド層との間に位置する第２のエッチング停止層を含む第２の半導体積層部を、前記第１のエッチングマスクを用いて前記第２の領域上に選択的に成長させたのち、前記第１のエッチングマスクを除去する第２の成長工程と、
    前記所定方向を長手方向とする第２のエッチングマスクを前記第１及び第２の半導体積層部上に形成し、前記第２のエッチングマスクを用いて前記第１及び第２のクラッド層に対しエッチングを施すことにより逆メサ状のリッジ構造を形成する第２のエッチング工程と
    を備え、
    前記第１のエッチング工程は、前記第１のエッチング停止層及び前記サイドエッチング層に対するエッチング速度が前記第１及び第３のクラッド層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行うことにより、前記第１のクラッド層と前記第３のクラッド層との間、及び前記第１のエッチングマスクと前記第１のクラッド層との間に庇を形成する庇形成工程を含んでおり、
    前記第２の成長工程では、前記第１のクラッド層と前記第３のクラッド層との間に形成された庇を用いて前記第２の光導波層を形成することにより、前記半導体基板の前記主面から前記第２のエッチング停止層の上面までの高さが前記半導体基板の前記主面から前記第１のエッチング停止層の上面までの高さとほぼ同じとなり、
    前記第２の成長工程において、前記第２のクラッド層の成長温度を前記第２の光導波層の成長温度よりも低くし、且つ、前記第２のクラッド層を成長させる際に供給されるＶ族原料ガスのモル供給量とIII族原料ガスのモル供給量との比（以下、Ｖ／III比という）を、前記第２の光導波層を成長させる際のＶ／III比よりも高くすることを特徴とする、光集積素子の製造方法。
  2. 前記半導体基板及び前記第１の半導体積層部がＩｎＰ系化合物半導体から成り、前記半導体基板の前記主面が前記ＩｎＰ系化合物半導体の（００１）面を含んでおり、
    前記第１のエッチング工程において、前記第１の半導体積層部にウェットエッチングを施すことにより前記ＩｎＰ系化合物半導体の（１１１）面を露出させることを特徴とする、請求項１に記載の光集積素子の製造方法。
  3. 前記第１の成長工程において、前記第１のクラッド層の厚さを１．４１μｍ以上とすることを特徴とする、請求項１または２に記載の光集積素子の製造方法。
  4. 前記第２のエッチング工程において、前記所定方向と直交する方向における前記リッジ構造の上端の幅を４．５μｍ以上とし、該方向における前記リッジ構造の下端の幅を２．５μｍ以下とすることを特徴とする、請求項３に記載の光集積素子の製造方法。
  5. 前記第２のエッチング工程において、前記第１及び第２のクラッド層に対してドライエッチングを行い、その後、前記第１及び第２のクラッド層に対してウェットエッチングを行うことを特徴とする、請求項１〜４のいずれか一項に記載の光集積素子の製造方法。
JP2012008290A 2012-01-18 2012-01-18 光集積素子の製造方法 Active JP5880065B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012008290A JP5880065B2 (ja) 2012-01-18 2012-01-18 光集積素子の製造方法
US13/741,683 US8741670B2 (en) 2012-01-18 2013-01-15 Method for producing integrated optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012008290A JP5880065B2 (ja) 2012-01-18 2012-01-18 光集積素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013149746A JP2013149746A (ja) 2013-08-01
JP5880065B2 true JP5880065B2 (ja) 2016-03-08

Family

ID=48780240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012008290A Active JP5880065B2 (ja) 2012-01-18 2012-01-18 光集積素子の製造方法

Country Status (2)

Country Link
US (1) US8741670B2 (ja)
JP (1) JP5880065B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5962022B2 (ja) * 2012-01-18 2016-08-03 住友電気工業株式会社 半導体光素子の製造方法
DE102012111512B4 (de) * 2012-11-28 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterstreifenlaser
JP6468180B2 (ja) * 2015-12-24 2019-02-13 三菱電機株式会社 光半導体装置の製造方法
JP7464667B2 (ja) * 2022-09-16 2024-04-09 Ｄｏｗａエレクトロニクス株式会社 光半導体素子の製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542570B2 (ja) * 1985-05-29 1996-10-09 日本電気株式会社 光集積素子の製造方法
US4791647A (en) 1986-06-17 1988-12-13 Nec Corporation Semiconductor laser
US5220573A (en) 1989-03-10 1993-06-15 Canon Kabushiki Kaisha Optical apparatus using wavelength selective photocoupler
EP0473443B1 (en) 1990-08-30 1999-03-24 Sharp Kabushiki Kaisha Buried-stripe type semiconductor laser device
JP3266728B2 (ja) * 1994-01-31 2002-03-18 株式会社日立製作所 導波路型光素子の製造方法
JP3729210B2 (ja) * 1994-07-26 2005-12-21 富士通株式会社 半導体装置の製造方法
JPH0964463A (ja) * 1995-08-18 1997-03-07 Nippon Telegr & Teleph Corp <Ntt> 光パルス発生素子
JP3217653B2 (ja) * 1995-08-22 2001-10-09 沖電気工業株式会社 リッジ導波路型半導体素子の形成方法
DE19619533A1 (de) 1996-05-15 1997-11-20 Sel Alcatel Ag Monolithisch integriertes optisches Halbleiterbauelement
JP2000277869A (ja) * 1999-03-29 2000-10-06 Mitsubishi Electric Corp 変調器集積型半導体レーザ装置及びその製造方法
JP4514868B2 (ja) * 1999-12-28 2010-07-28 富士通セミコンダクター株式会社 半導体装置の製造方法
DE10108079A1 (de) 2000-05-30 2002-09-12 Osram Opto Semiconductors Gmbh Optisch gepumpte oberflächenemittierende Halbleiterlaservorrichtung und Verfahren zu deren Herstellung
CA2411445C (en) 2000-06-08 2011-08-16 Nichia Corporation Semiconductor laser device, and method of manufacturing the same
JP4058245B2 (ja) 2001-02-22 2008-03-05 日本オプネクスト株式会社 半導体光集積素子の製造方法
KR100369329B1 (ko) * 2001-03-05 2003-01-24 주식회사 케이티 무결함, 무반사의 스폿사이즈 변환기를 구비한 광소자의제조 방법
KR100446615B1 (ko) 2001-10-09 2004-09-04 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법
JP4002422B2 (ja) * 2001-10-22 2007-10-31 日本電気株式会社 半導体素子およびその作製方法
JP2004273993A (ja) 2003-03-12 2004-09-30 Hitachi Ltd 波長可変分布反射型半導体レーザ装置
KR100804371B1 (ko) 2003-03-31 2008-02-15 니폰덴신뎅와 가부시키가이샤 광반도체 소자 및 광반도체 집적회로
JP4457578B2 (ja) * 2003-05-21 2010-04-28 住友電気工業株式会社 半導体光素子を製造する方法、及び半導体光素子
JP4239746B2 (ja) 2003-08-06 2009-03-18 日本電気株式会社 光導波路およびその製造方法
JP2007324474A (ja) 2006-06-02 2007-12-13 Sumitomo Electric Ind Ltd 光集積素子及びその製造方法
JP4978123B2 (ja) * 2006-09-13 2012-07-18 富士通株式会社 光半導体集積装置の製造方法
JP4899755B2 (ja) 2006-09-28 2012-03-21 住友電気工業株式会社 半導体光素子を作製する方法
JP2009088242A (ja) * 2007-09-28 2009-04-23 Eudyna Devices Inc 光半導体装置およびその製造方法
JP2009177076A (ja) * 2008-01-28 2009-08-06 Sumitomo Electric Ind Ltd 半導体素子を作製する方法
US7668223B2 (en) 2008-02-22 2010-02-23 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Integrated photonic semiconductor devices and methods for making integrated photonic semiconductors devices
JP5169534B2 (ja) * 2008-06-25 2013-03-27 富士通株式会社 集積型光半導体装置の製造方法及び集積型光半導体装置
US8138002B2 (en) * 2008-08-21 2012-03-20 Sony Corporation Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing
JP2010283104A (ja) 2009-06-04 2010-12-16 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置
JP2011091163A (ja) * 2009-10-21 2011-05-06 Sumitomo Electric Ind Ltd 半導体集積素子
JP5370096B2 (ja) * 2009-11-20 2013-12-18 富士通株式会社 光半導体集積素子の製造方法
JP5691216B2 (ja) * 2010-03-29 2015-04-01 富士通株式会社 光半導体集積素子及びその製造方法
JP2012227332A (ja) * 2011-04-19 2012-11-15 Sumitomo Electric Ind Ltd リッジ型半導体レーザ及びその製造方法
JP5880063B2 (ja) * 2012-01-18 2016-03-08 住友電気工業株式会社 光集積素子の製造方法
JP2013149724A (ja) * 2012-01-18 2013-08-01 Sumitomo Electric Ind Ltd 光集積素子の製造方法

Also Published As

Publication number Publication date
US8741670B2 (en) 2014-06-03
US20130183778A1 (en) 2013-07-18
JP2013149746A (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
JP5880063B2 (ja) 光集積素子の製造方法
US8637338B2 (en) Method for producing integrated optical device
JP5880065B2 (ja) 光集積素子の製造方法
JP6206247B2 (ja) 半導体装置の製造方法
JP6065663B2 (ja) 半導体光導波路素子を作製する方法
JP5605102B2 (ja) 半導体レーザ素子の製造方法
JP2013214762A (ja) 光導波路
JP2016024438A (ja) 半導体光素子
JP2007184491A (ja) 分布帰還型半導体レーザ
JP2013044793A (ja) 光半導体素子の製造方法
JP2018078290A (ja) 半導体レーザ素子
JP3007928B2 (ja) 光半導体素子の製造方法
JP5786425B2 (ja) 光集積素子の製造方法
JP5217598B2 (ja) 半導体発光素子の製造方法
JP4769778B2 (ja) 光半導体素子及びその製造方法
JP5277877B2 (ja) 光導波路素子の製造方法
JP2016154203A (ja) 半導体レーザ素子及び半導体レーザ素子の製造方法
JP2012226162A (ja) マッハツェンダー変調器を作製する方法、及びマッハツェンダー変調器
JP6926735B2 (ja) 導波路型受光素子の製造方法
JP2010098200A (ja) 分布帰還型半導体レーザ素子およびその製造方法
JP5076964B2 (ja) 半導体レーザおよび半導体レーザを作製する方法
JPH04369886A (ja) 半導体レーザの製造方法
JP5445272B2 (ja) 光半導体素子の製造方法
JP2012204640A (ja) アライメントマーク形成方法及び光半導体素子の製造方法
JP2010171262A (ja) 半導体レーザを作製する方法および半導体レーザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160118

R150 Certificate of patent or registration of utility model

Ref document number: 5880065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250