JP3007928B2 - 光半導体素子の製造方法 - Google Patents
光半導体素子の製造方法Info
- Publication number
- JP3007928B2 JP3007928B2 JP7056791A JP5679195A JP3007928B2 JP 3007928 B2 JP3007928 B2 JP 3007928B2 JP 7056791 A JP7056791 A JP 7056791A JP 5679195 A JP5679195 A JP 5679195A JP 3007928 B2 JP3007928 B2 JP 3007928B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- mask
- width
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0265—Intensity modulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光半導体素子の製造方法
に関し、特に有機金属気相成長法（ＭＯＶＰＥ成長法）
によりダブルヘテロ構造部と埋め込み構造部とを製造す
る光半導体素子の製造方法に関する。
に関し、特に有機金属気相成長法（ＭＯＶＰＥ成長法）
によりダブルヘテロ構造部と埋め込み構造部とを製造す
る光半導体素子の製造方法に関する。
【０００２】
【従来の技術】光通信技術を用いた１Ｇｂｉｔ／ｓｅｃ
以上の超高速大容量伝送システムが急速に進展してい
る。高速応答性および、長距離伝送を実現するため外部
変調方式が注目され一例として半導体光変調器等の開発
が進んでいる。更に、半導体レーザと光変調器を一括形
成した集積化素子への応用が期待されている。これらの
光半導体素子を作製する手段としてＭＯＶＰＥ法による
選択成長技術を用いることが非常に有効である。例え
ば、特開平４−３０３９８２号公報（公知例１）に示さ
れるように、ＭＯＶＰＥ選択成長技術を用いると基板及
び成長層をエッチングすることが無くなる。
以上の超高速大容量伝送システムが急速に進展してい
る。高速応答性および、長距離伝送を実現するため外部
変調方式が注目され一例として半導体光変調器等の開発
が進んでいる。更に、半導体レーザと光変調器を一括形
成した集積化素子への応用が期待されている。これらの
光半導体素子を作製する手段としてＭＯＶＰＥ法による
選択成長技術を用いることが非常に有効である。例え
ば、特開平４−３０３９８２号公報（公知例１）に示さ
れるように、ＭＯＶＰＥ選択成長技術を用いると基板及
び成長層をエッチングすることが無くなる。
【０００３】即ち、従来から行われているような成長層
の導波路幅をメサエッチングにより制御する場合では、
サイドエッチングなどによりメサ幅を十分に制御できな
いため、ウエハ内でのばらつきが生じる。ところが、Ｍ
ＯＶＰＥ選択成長技術を用いれば成長阻止用のマスクの
幅を変更することで容易にメサ幅を制御することがで
き、更に、エッチングによる基板、成長層へ与えるダメ
ージが無くなり、その結果、素子の均一性が向上し、素
子特性が改善できる。
の導波路幅をメサエッチングにより制御する場合では、
サイドエッチングなどによりメサ幅を十分に制御できな
いため、ウエハ内でのばらつきが生じる。ところが、Ｍ
ＯＶＰＥ選択成長技術を用いれば成長阻止用のマスクの
幅を変更することで容易にメサ幅を制御することがで
き、更に、エッチングによる基板、成長層へ与えるダメ
ージが無くなり、その結果、素子の均一性が向上し、素
子特性が改善できる。
【０００４】図７は公知例１が示す光半導体素子の各製
造工程を示す断面図である。先ず、図７（ａ）に示すよ
うに、（１００）方位のｎ型ＩｎＰ基板５１の表面にＣ
ＶＤ法及び、ＰＲの手法（フォトリソグラフィ技術）を
用いて開口領域５３を有する２本の酸化膜（ＳｉＯ2 ）
ストライプマスク５２（幅１０μｍ、間隔２μｍ）を形
成する。そして、ＭＯＶＰＥ法によりｎ型ＩｎＰクラッ
ド層５４、アンドープＩｎＧａＡｓＰ光吸収層５５、ｐ
型ＩｎＰクラッド層５６を選択成長し、ダブルヘテロ構
造部（以下、ＤＨ部と称する）５７を構成する。
造工程を示す断面図である。先ず、図７（ａ）に示すよ
うに、（１００）方位のｎ型ＩｎＰ基板５１の表面にＣ
ＶＤ法及び、ＰＲの手法（フォトリソグラフィ技術）を
用いて開口領域５３を有する２本の酸化膜（ＳｉＯ2 ）
ストライプマスク５２（幅１０μｍ、間隔２μｍ）を形
成する。そして、ＭＯＶＰＥ法によりｎ型ＩｎＰクラッ
ド層５４、アンドープＩｎＧａＡｓＰ光吸収層５５、ｐ
型ＩｎＰクラッド層５６を選択成長し、ダブルヘテロ構
造部（以下、ＤＨ部と称する）５７を構成する。
【０００５】次に、図７（ｂ）に示すように、ＤＨ部５
７の両脇の前記酸化膜ストライプマスク５２を４μｍづ
つ除去し、開口領域５８を形成する。さらに、図７
（ｃ）に示すように、残された前記酸化膜ストライプマ
スク５２を用いて、ｐ型ＩｎＰ埋め込み層５９、ｐ型Ｉ
ｎＧａＡｓキャップ層６０を選択成長し、埋め込み構造
部（以下、ＢＨ部と称する）６１を構成する。最後に、
図７（ｄ）に示すように、再び全面に形成した酸化膜６
２のＢＨ部上部のみを、幅約７μｍのストライプ状に除
去し、ｐ側電極６４及び、ｎ側電極６５を形成して光変
調器を作製する。
７の両脇の前記酸化膜ストライプマスク５２を４μｍづ
つ除去し、開口領域５８を形成する。さらに、図７
（ｃ）に示すように、残された前記酸化膜ストライプマ
スク５２を用いて、ｐ型ＩｎＰ埋め込み層５９、ｐ型Ｉ
ｎＧａＡｓキャップ層６０を選択成長し、埋め込み構造
部（以下、ＢＨ部と称する）６１を構成する。最後に、
図７（ｄ）に示すように、再び全面に形成した酸化膜６
２のＢＨ部上部のみを、幅約７μｍのストライプ状に除
去し、ｐ側電極６４及び、ｎ側電極６５を形成して光変
調器を作製する。
【０００６】ところが、この手法でデバイスを作製する
場合、前述の埋め込み成長前の酸化膜除去（図７
（ｂ））の際、ＤＨ部近傍のみを除去しているので最終
的なデバイス構造部６３の膜厚に比べて酸化膜の外側の
膜厚は厚くなっている。これはデバイス側の成長が酸化
膜ストライプマスク５２を除去したｎ型ＩｎＰ基板５１
の表面から成長するのに対して、酸化膜ストライプマス
ク５２の外側の領域では既に形成したｎ型ＩｎＰ層６
６、アンドープＩｎＧａＡｓＰ層６７、ｐ型ＩｎＰ層６
８の上に重ねて成長するためである。例えば、マスク幅
８μｍ、除去幅２μｍの場合、約２５０ｎｍ厚くなる。
これはＤＨ部の膜厚の約１／２に相当する。
場合、前述の埋め込み成長前の酸化膜除去（図７
（ｂ））の際、ＤＨ部近傍のみを除去しているので最終
的なデバイス構造部６３の膜厚に比べて酸化膜の外側の
膜厚は厚くなっている。これはデバイス側の成長が酸化
膜ストライプマスク５２を除去したｎ型ＩｎＰ基板５１
の表面から成長するのに対して、酸化膜ストライプマス
ク５２の外側の領域では既に形成したｎ型ＩｎＰ層６
６、アンドープＩｎＧａＡｓＰ層６７、ｐ型ＩｎＰ層６
８の上に重ねて成長するためである。例えば、マスク幅
８μｍ、除去幅２μｍの場合、約２５０ｎｍ厚くなる。
これはＤＨ部の膜厚の約１／２に相当する。
【０００７】そのため、前述の電極形成プロセス（図７
（ｄ））におけるコンタクト露光の際、ガラスマスクを
デバイス領域に密着しようとした場合、ガラスマスクの
下面が外側の酸化膜の表面に当接されるため、デバイス
領域にガラスマスクが密着できなくなり、デバイス領域
においてマスクパターンが性格に転写されなくなり、塗
布したレジストがストライプ状に除去できないといった
いわゆる「抜け不良」、または正しい位置からずれた部
分を除去してしまうといったいわゆる「目合わせずれ」
等が生じるという問題点があった。このことにより、Ｐ
Ｒ処理再生回数が増え、作業効率も悪くなるという問題
も生じる。
（ｄ））におけるコンタクト露光の際、ガラスマスクを
デバイス領域に密着しようとした場合、ガラスマスクの
下面が外側の酸化膜の表面に当接されるため、デバイス
領域にガラスマスクが密着できなくなり、デバイス領域
においてマスクパターンが性格に転写されなくなり、塗
布したレジストがストライプ状に除去できないといった
いわゆる「抜け不良」、または正しい位置からずれた部
分を除去してしまうといったいわゆる「目合わせずれ」
等が生じるという問題点があった。このことにより、Ｐ
Ｒ処理再生回数が増え、作業効率も悪くなるという問題
も生じる。
【０００８】この問題を解決するためにはデバイス領域
の膜厚に比べて酸化膜の外側の領域の膜厚を薄くしてデ
バイス領域にガラスマスクを密着させる必要がある。そ
の一手段として特開平０１−００７５８６号公報（公知
例２）に示すように埋め込み成長前にあらかじめ膜厚差
をつけておく方法がある。この公知例２は二重チャンネ
ルプレーナ埋め込みヘテロ構造（ＤＣ−ＰＢＨ構造）レ
ーザをＭＯＶＰＥ法のみにより作製することを目的にし
ている。この製造方法について図を用いて説明する。
の膜厚に比べて酸化膜の外側の領域の膜厚を薄くしてデ
バイス領域にガラスマスクを密着させる必要がある。そ
の一手段として特開平０１−００７５８６号公報（公知
例２）に示すように埋め込み成長前にあらかじめ膜厚差
をつけておく方法がある。この公知例２は二重チャンネ
ルプレーナ埋め込みヘテロ構造（ＤＣ−ＰＢＨ構造）レ
ーザをＭＯＶＰＥ法のみにより作製することを目的にし
ている。この製造方法について図を用いて説明する。
【０００９】図８は公知例２が示すＤＣ−ＰＢＨ構造レ
ーザの各製造工程を示す断面図である。先ず、図８
（ａ）に示すように、ｎ型ＩｎＰ基板７１表面上にｎ型
ＩｎＰクラッド層７２、アンドープＩｎＧａＡｓＰ活性
層７３、ｐ型ＩｎＰクラッド層７４からなるＤＨ部７５
を形成したのち、酸化膜７６を形成し、ＰＲの手法を用
いて２本のストライプ状に酸化膜を除去し、エッチャン
トでＤＨ層を深さ約２μｍエッチングして溝を形成す
る。
ーザの各製造工程を示す断面図である。先ず、図８
（ａ）に示すように、ｎ型ＩｎＰ基板７１表面上にｎ型
ＩｎＰクラッド層７２、アンドープＩｎＧａＡｓＰ活性
層７３、ｐ型ＩｎＰクラッド層７４からなるＤＨ部７５
を形成したのち、酸化膜７６を形成し、ＰＲの手法を用
いて２本のストライプ状に酸化膜を除去し、エッチャン
トでＤＨ層を深さ約２μｍエッチングして溝を形成す
る。
【００１０】次に図８（ｂ）に示すように、酸化膜７６
を溝に挟まれたメサ領域７７の部分のみ残して除去し、
エッチャントで溝の外側の高さがメサの部分よりも約２
μｍ薄くなるようにエッチングする。溝の底の部分は溝
の外側よりさらに２μｍ低くする。そして図８（ｃ）に
示すように、ｐ型ＩｎＰブロック層７８、ｎ型ＩｎＰブ
ロック層７９からなるブロック層８０を選択成長するこ
とで、その後のメサ上部とブロック層上部とはほとんど
同じ厚さになる。最後に図８（ｄ）に示すように、酸化
膜７６を除去し、その後に埋め込み全面成長を行った後
は、その表面はほぼ平坦とされる。なお、８１はｐ型Ｉ
ｎＰクラッド層、８２はｐ型ＩｎＧａＡｓキャップ層、
８３はｐ側電極、８４はｎ側電極である。
を溝に挟まれたメサ領域７７の部分のみ残して除去し、
エッチャントで溝の外側の高さがメサの部分よりも約２
μｍ薄くなるようにエッチングする。溝の底の部分は溝
の外側よりさらに２μｍ低くする。そして図８（ｃ）に
示すように、ｐ型ＩｎＰブロック層７８、ｎ型ＩｎＰブ
ロック層７９からなるブロック層８０を選択成長するこ
とで、その後のメサ上部とブロック層上部とはほとんど
同じ厚さになる。最後に図８（ｄ）に示すように、酸化
膜７６を除去し、その後に埋め込み全面成長を行った後
は、その表面はほぼ平坦とされる。なお、８１はｐ型Ｉ
ｎＰクラッド層、８２はｐ型ＩｎＧａＡｓキャップ層、
８３はｐ側電極、８４はｎ側電極である。
【００１１】この公知例２の手法を用いて公知例１の問
題点を解決しようとすれば、図７（ｂ）において酸化膜
ストライプマスク５２の外側の領域をエッチング（２５
０ｎｍ以上）する必要がある。例えば、図９はこの解決
案の工程順を示す構造断面図である。先ず、図９（ａ）
は図７（ａ）と同様である。次に、図９（ｂ）に示すよ
うに、全面に酸化膜９１を形成し、酸化膜ストライプマ
スク５２の外側の領域の酸化膜を除去し、露出した部分
を約３００ｎｍエッチングする。
題点を解決しようとすれば、図７（ｂ）において酸化膜
ストライプマスク５２の外側の領域をエッチング（２５
０ｎｍ以上）する必要がある。例えば、図９はこの解決
案の工程順を示す構造断面図である。先ず、図９（ａ）
は図７（ａ）と同様である。次に、図９（ｂ）に示すよ
うに、全面に酸化膜９１を形成し、酸化膜ストライプマ
スク５２の外側の領域の酸化膜を除去し、露出した部分
を約３００ｎｍエッチングする。
【００１２】次に、図９（ｃ）に示すように、ＤＨ部５
７の上部及びＤＨ部５７の両脇の前記酸化膜９１を４μ
ｍづつ除去する。除去後の酸化膜９１の膜厚は臨界膜厚
以下にするため、３５０ｎｍにする。その後の工程は図
７（ｃ），（ｄ）と同様である。この結果、埋め込み成
長が終わった時点でデバイス構造部６３の膜厚に比べて
酸化膜ストライプマスク５２の外側の領域の膜厚は約５
０ｎｍ薄くされることになる（図９（ｄ））。この手法
を採用すれば、工数は増えるが公知例２で見られたよう
な問題点は解決することは可能である。
７の上部及びＤＨ部５７の両脇の前記酸化膜９１を４μ
ｍづつ除去する。除去後の酸化膜９１の膜厚は臨界膜厚
以下にするため、３５０ｎｍにする。その後の工程は図
７（ｃ），（ｄ）と同様である。この結果、埋め込み成
長が終わった時点でデバイス構造部６３の膜厚に比べて
酸化膜ストライプマスク５２の外側の領域の膜厚は約５
０ｎｍ薄くされることになる（図９（ｄ））。この手法
を採用すれば、工数は増えるが公知例２で見られたよう
な問題点は解決することは可能である。
【００１３】
【発明が解決しようとする課題】ところが、公知例２か
ら導き出されたこの手法では成長層をエッチングする必
要があるために、ＭＯＶＰＥ選択成長技術を利用する有
効性、すなわち基板をエッチングせずダメージを与えな
いため歩留まりが向上するといった有効性が損なわれる
といった問題点が生じる。さらには、工数が増えること
により作業時間が長くなり、結果的に作業効率が悪くな
ってしまうといった問題点も生じる。
ら導き出されたこの手法では成長層をエッチングする必
要があるために、ＭＯＶＰＥ選択成長技術を利用する有
効性、すなわち基板をエッチングせずダメージを与えな
いため歩留まりが向上するといった有効性が損なわれる
といった問題点が生じる。さらには、工数が増えること
により作業時間が長くなり、結果的に作業効率が悪くな
ってしまうといった問題点も生じる。
【００１４】
【発明の目的】本発明の目的は、ＭＯＶＰＥ選択成長技
術の有効性を損なうことなく、高い歩留りでかつ工数を
増加することなく光半導体素子の製造を可能にした製造
方法を提供することにある。
術の有効性を損なうことなく、高い歩留りでかつ工数を
増加することなく光半導体素子の製造を可能にした製造
方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明の製造方法は、第
１導電型の化合物半導体基板上に酸化膜による２本の成
長阻止ストライプマスクを形成する工程と、前記マスク
で挟まれる内側の領域及び各マスクの外側の領域の前記
半導体基板上に第１導電型のクラッド層、光吸収層、第
２導電型のクラッド層を含むダブルへテロ構造部を有機
金属気相成長法により選択形成する工程と、形成された
前記ダブルへテロ構造部に隣接される前記マスクの内側
及び外側の両側部分を除去してそれぞれの側に開口領域
を形成する工程と、前記半導体基板上に全体を覆う埋め
込み構造部を有機金属気相成長法により選択成長するこ
とによって前記内側の領域での膜厚が前記外側の領域で
の膜厚よりも厚い埋め込み構造部を形成する工程と、前
記埋め込み構造部上に電極を形成する工程を有する。
１導電型の化合物半導体基板上に酸化膜による２本の成
長阻止ストライプマスクを形成する工程と、前記マスク
で挟まれる内側の領域及び各マスクの外側の領域の前記
半導体基板上に第１導電型のクラッド層、光吸収層、第
２導電型のクラッド層を含むダブルへテロ構造部を有機
金属気相成長法により選択形成する工程と、形成された
前記ダブルへテロ構造部に隣接される前記マスクの内側
及び外側の両側部分を除去してそれぞれの側に開口領域
を形成する工程と、前記半導体基板上に全体を覆う埋め
込み構造部を有機金属気相成長法により選択成長するこ
とによって前記内側の領域での膜厚が前記外側の領域で
の膜厚よりも厚い埋め込み構造部を形成する工程と、前
記埋め込み構造部上に電極を形成する工程を有する。
【００１６】また、本発明の製造方法では、第１導電型
の化合物半導体基板上に第１の幅領域と、これよりも大
きな第２の幅領域と、これらの間で連続するテーパ状の
第３の幅領域とが長さ方向に形成された２本の成長阻止
ストライプマスクを形成する工程と、前記マスクで挟ま
れる内側の領域及び各マスクの外側の領域の前記半導体
基板上に第１導電型のクラッド層、光吸収層、第２導電
型のクラッド層を含むダブルへテロ構造部を有機金属気
相成長法により選択形成する工程と、形成された前記ダ
ブルへテロ構造部に隣接される前記マスクの内側及び外
側の両側部分を除去して前記マスクを一定幅としてそれ
ぞれの側に開口領域を形成する工程と、前記半導体基板
上に全体を覆う埋め込み構造部を有機金属気相成長法に
より選択成長することによって前記内側の領域での膜厚
が前記外側の領域での膜厚よりも厚い埋め込み構造部を
形成する工程と、前記埋め込み構造部上に電極を形成す
る工程を有する。
の化合物半導体基板上に第１の幅領域と、これよりも大
きな第２の幅領域と、これらの間で連続するテーパ状の
第３の幅領域とが長さ方向に形成された２本の成長阻止
ストライプマスクを形成する工程と、前記マスクで挟ま
れる内側の領域及び各マスクの外側の領域の前記半導体
基板上に第１導電型のクラッド層、光吸収層、第２導電
型のクラッド層を含むダブルへテロ構造部を有機金属気
相成長法により選択形成する工程と、形成された前記ダ
ブルへテロ構造部に隣接される前記マスクの内側及び外
側の両側部分を除去して前記マスクを一定幅としてそれ
ぞれの側に開口領域を形成する工程と、前記半導体基板
上に全体を覆う埋め込み構造部を有機金属気相成長法に
より選択成長することによって前記内側の領域での膜厚
が前記外側の領域での膜厚よりも厚い埋め込み構造部を
形成する工程と、前記埋め込み構造部上に電極を形成す
る工程を有する。
【００１７】
【作用】ダブルヘテロ構造部を形成した後に、成長阻止
ストライプマスクとしての酸化膜のダブルヘテロ構造部
側と共にその反対側を除去をして開口領域を形成し、こ
の開口領域にＭＯＶＰＥ法の選択成長を行うことで、ダ
ブルヘテロ構造部の膜厚に対してその反対側の膜厚が大
きくなることが防止でき、その後のコンタクト露光を好
適に行うことが可能となる。
ストライプマスクとしての酸化膜のダブルヘテロ構造部
側と共にその反対側を除去をして開口領域を形成し、こ
の開口領域にＭＯＶＰＥ法の選択成長を行うことで、ダ
ブルヘテロ構造部の膜厚に対してその反対側の膜厚が大
きくなることが防止でき、その後のコンタクト露光を好
適に行うことが可能となる。
【００１８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明方法により形成された光半導体素子と
しての半導体光変調器の一実施例の断面図、図２は図１
の半導体光変調器の製造方法を工程順に示す断面図であ
る。図１に示すように、この半導体光変調器は、ｎ型Ｉ
ｎＰ基板１１と、その表面に選択的に形成された酸化膜
（ＳｉＯ2 ）ストライプマスク１２と、ＤＨ部１８を含
んで構成されるデバイス構造部２４と、デバイス構造部
２４の上面のみ開口して素子表面全体を覆う酸化膜２３
と、ｐ型電極２５と、ｎ型電極２６とから構成されてい
る。
る。図１は本発明方法により形成された光半導体素子と
しての半導体光変調器の一実施例の断面図、図２は図１
の半導体光変調器の製造方法を工程順に示す断面図であ
る。図１に示すように、この半導体光変調器は、ｎ型Ｉ
ｎＰ基板１１と、その表面に選択的に形成された酸化膜
（ＳｉＯ2 ）ストライプマスク１２と、ＤＨ部１８を含
んで構成されるデバイス構造部２４と、デバイス構造部
２４の上面のみ開口して素子表面全体を覆う酸化膜２３
と、ｐ型電極２５と、ｎ型電極２６とから構成されてい
る。
【００１９】前記ＤＨ部１８は、ｎ型ＩｎＰクラッド層
１４と、アンドープＩｎＧａＡｓＰ光吸収層１５と、ア
ンドープＩｎＧａＡｓＰスペーサ層１６と、ｐ型ＩｎＰ
クラッド層１７とで構成される。また、前記デバイス構
造部２４は、前記ＤＨ部１８を覆うｐ型ＩｎＰ埋め込み
層２０と、ｐ型ＩｎＧａＡｓキャップ層２１とを有して
いる。
１４と、アンドープＩｎＧａＡｓＰ光吸収層１５と、ア
ンドープＩｎＧａＡｓＰスペーサ層１６と、ｐ型ＩｎＰ
クラッド層１７とで構成される。また、前記デバイス構
造部２４は、前記ＤＨ部１８を覆うｐ型ＩｎＰ埋め込み
層２０と、ｐ型ＩｎＧａＡｓキャップ層２１とを有して
いる。
【００２０】そして、この構成では、同図から明らかな
ように、デバイス構造部２４の膜厚に比べて、酸化膜ス
トライプマスク１２の外側の領域の膜厚は薄くなってい
る。したがって、デバイス構造部の表面は確実にガラス
マスクに密着されることになり、電極を形成する際のコ
ンタクト露光を高精度に行うことができる。
ように、デバイス構造部２４の膜厚に比べて、酸化膜ス
トライプマスク１２の外側の領域の膜厚は薄くなってい
る。したがって、デバイス構造部の表面は確実にガラス
マスクに密着されることになり、電極を形成する際のコ
ンタクト露光を高精度に行うことができる。
【００２１】図２を用いてその製造方法を説明する。先
ず、図２（ａ）に示すように、ｎ型ＩｎＰ基板１１上に
幅１．５μｍの開口領域１３を有する一対の酸化膜スト
ライプマスク１２（幅８μｍ、膜厚３５０ｎｍ）を熱Ｃ
ＶＤ法、及びＰＲの手法により形成する。次に、開口領
域１３にｎ型ＩｎＰクラッド層１４（キャリア濃度５×
１０17ｃｍ-3、層厚１００ｎｍ）、アンドープＩｎＧａ
ＡｓＰ光吸収層１５（波長組成１．４７０μｍ、層厚２
５０ｎｍ）、アンドープＩｎＧａＡｓＰスペーサ層１６
（層厚５０ｎｍ）、ｐ型ＩｎＰクラッド層１７（キャリ
ア濃度５×１０17ｃｍ-3、層厚１００ｎｍ）からなるＤ
Ｈ部１８をＭＯＶＰＥ法により順次選択成長する。
ず、図２（ａ）に示すように、ｎ型ＩｎＰ基板１１上に
幅１．５μｍの開口領域１３を有する一対の酸化膜スト
ライプマスク１２（幅８μｍ、膜厚３５０ｎｍ）を熱Ｃ
ＶＤ法、及びＰＲの手法により形成する。次に、開口領
域１３にｎ型ＩｎＰクラッド層１４（キャリア濃度５×
１０17ｃｍ-3、層厚１００ｎｍ）、アンドープＩｎＧａ
ＡｓＰ光吸収層１５（波長組成１．４７０μｍ、層厚２
５０ｎｍ）、アンドープＩｎＧａＡｓＰスペーサ層１６
（層厚５０ｎｍ）、ｐ型ＩｎＰクラッド層１７（キャリ
ア濃度５×１０17ｃｍ-3、層厚１００ｎｍ）からなるＤ
Ｈ部１８をＭＯＶＰＥ法により順次選択成長する。
【００２２】次に、図２（ｂ）に示すように、前記ＤＨ
部１８の両側の酸化膜ストライプマスク１２を約２μｍ
づつ、反対部分も約２μｍづつ化学エッチングにより除
去し、開口領域１９を形成する。次に、図２（ｃ）に示
すように、ｐ型ＩｎＰ埋め込み層２０（キャリア濃度５
×１０17ｃｍ-3、膜厚１．５μｍ）、ｐ型ＩｎＧａＡｓ
キャップ層２１（膜厚０．２μｍ）からなるＢＨ部２２
をＭＯＶＰＥ法により順次選択成長する。
部１８の両側の酸化膜ストライプマスク１２を約２μｍ
づつ、反対部分も約２μｍづつ化学エッチングにより除
去し、開口領域１９を形成する。次に、図２（ｃ）に示
すように、ｐ型ＩｎＰ埋め込み層２０（キャリア濃度５
×１０17ｃｍ-3、膜厚１．５μｍ）、ｐ型ＩｎＧａＡｓ
キャップ層２１（膜厚０．２μｍ）からなるＢＨ部２２
をＭＯＶＰＥ法により順次選択成長する。
【００２３】最後に、図２（ｄ）に示すように、全面に
酸化膜２３（膜厚１５０ｎｍ）を形成し、図示は省略す
るガラスマスクを用いたコンタクト露光法によってデバ
イス構造部２４の上面のみを、幅約２μｍのストライプ
状に除去し、ｐ側電極２５、及びｎ側電極２６を形成し
て図１の光変調器が完成される。
酸化膜２３（膜厚１５０ｎｍ）を形成し、図示は省略す
るガラスマスクを用いたコンタクト露光法によってデバ
イス構造部２４の上面のみを、幅約２μｍのストライプ
状に除去し、ｐ側電極２５、及びｎ側電極２６を形成し
て図１の光変調器が完成される。
【００２４】ここで、本実施例においては、図２（ｂ）
の工程で酸化膜ストライプマスク１２の除去幅をＤＨ部
側とその反対側とも２μｍとした。そして、ここでは図
７に示した従来の方法により、ＤＨ部の両脇のみエッチ
ングしたものと、デバイス構造部の膜厚と酸化膜ストラ
イプマスクの外側の領域の膜厚とを比較した。その結
果、両者の膜厚の差はＤＨ部の膜厚と同程度ではなく、
その約１／２（２５０ｎｍ）の膜厚差になった。
の工程で酸化膜ストライプマスク１２の除去幅をＤＨ部
側とその反対側とも２μｍとした。そして、ここでは図
７に示した従来の方法により、ＤＨ部の両脇のみエッチ
ングしたものと、デバイス構造部の膜厚と酸化膜ストラ
イプマスクの外側の領域の膜厚とを比較した。その結
果、両者の膜厚の差はＤＨ部の膜厚と同程度ではなく、
その約１／２（２５０ｎｍ）の膜厚差になった。
【００２５】これは、酸化膜ストライプマスク１２上の
気相中の原料種の拡散の影響で、デバイス構造部の成長
速度が、酸化膜ストライプマスク１２の外側の領域の成
長速度よりも速くなっているためである。したがって、
開口幅を両領域で等しくしておけば成長速度の差からデ
バイス構造部の膜厚の方が厚くなることがわかる。この
結果、酸化膜ストライプマスク１２の外側の部分の開口
幅はＤＨ部側と同程度にしておけば良いことがわかる。
気相中の原料種の拡散の影響で、デバイス構造部の成長
速度が、酸化膜ストライプマスク１２の外側の領域の成
長速度よりも速くなっているためである。したがって、
開口幅を両領域で等しくしておけば成長速度の差からデ
バイス構造部の膜厚の方が厚くなることがわかる。この
結果、酸化膜ストライプマスク１２の外側の部分の開口
幅はＤＨ部側と同程度にしておけば良いことがわかる。
【００２６】このようにして開口幅を設定することで、
図１に示したように、デバイス構造部の膜厚が外側領域
の膜厚よりも小さくでき、後工程における電極形成に際
してのコンタクトＰＲ処理の際に、ガラスマスクがデバ
イス領域に密着でき、プロセス歩留まりが向上するとい
う効果を得ることが可能となる。
図１に示したように、デバイス構造部の膜厚が外側領域
の膜厚よりも小さくでき、後工程における電極形成に際
してのコンタクトＰＲ処理の際に、ガラスマスクがデバ
イス領域に密着でき、プロセス歩留まりが向上するとい
う効果を得ることが可能となる。
【００２７】次に、第２の実施例について説明する。図
３は本発明の第２の実施例の斜視図を示しており、この
素子は、半導体レーザ領域３１と光変調器領域３２、及
び両者の遷移領域３３を一体的に有する半導体集積化素
子に本発明を適用した例である。ここでは、前記した第
１実施例において示したように、マスク幅により成長層
の組成や膜厚を自在に制御できることを利用して同一基
板上に幅の異なるマスクを連続して堆積させて、多重量
子井戸（ＭＱＷ）構造を選択成長することでバンドギャ
ップエネルギの異なる半導体レーザの活性層と光変調器
の光吸収層を一体形成している。
３は本発明の第２の実施例の斜視図を示しており、この
素子は、半導体レーザ領域３１と光変調器領域３２、及
び両者の遷移領域３３を一体的に有する半導体集積化素
子に本発明を適用した例である。ここでは、前記した第
１実施例において示したように、マスク幅により成長層
の組成や膜厚を自在に制御できることを利用して同一基
板上に幅の異なるマスクを連続して堆積させて、多重量
子井戸（ＭＱＷ）構造を選択成長することでバンドギャ
ップエネルギの異なる半導体レーザの活性層と光変調器
の光吸収層を一体形成している。
【００２８】この場合、このような素子では、第１実施
例で挙げたようなデバイス領域の膜厚に比べて酸化膜ス
トライプマスクの外側の領域の膜厚が厚くなるという問
題と同時に、半導体レーザ領域３１と光変調器領域３２
の間についても膜厚が異なることが問題となるが、本構
造に関しても埋め込み成長前の酸化膜のエッチングの幅
を調整することでデバイス構造部の膜厚を最も厚くする
ことが可能である。
例で挙げたようなデバイス領域の膜厚に比べて酸化膜ス
トライプマスクの外側の領域の膜厚が厚くなるという問
題と同時に、半導体レーザ領域３１と光変調器領域３２
の間についても膜厚が異なることが問題となるが、本構
造に関しても埋め込み成長前の酸化膜のエッチングの幅
を調整することでデバイス構造部の膜厚を最も厚くする
ことが可能である。
【００２９】図４は第２の実施例に用いる酸化膜のパタ
ーン例を示す。図４（ａ）に示すように、マスク幅の異
なるパターンを用いて開口領域４２に半導体レーザの活
性層と光変調器の光吸収層を一括成長する。例えば、半
導体レーザ領域のマスク幅１８μｍ、光変調器領域のマ
スク幅８μｍ、開口領域の幅１．５μｍとする。
ーン例を示す。図４（ａ）に示すように、マスク幅の異
なるパターンを用いて開口領域４２に半導体レーザの活
性層と光変調器の光吸収層を一括成長する。例えば、半
導体レーザ領域のマスク幅１８μｍ、光変調器領域のマ
スク幅８μｍ、開口領域の幅１．５μｍとする。
【００３０】次に、図４（ｂ）に示すように、酸化膜４
１を幅４μｍのストレートマスクにする。このとき、光
変調器領域３２の開口幅はＤＨ部両脇の開口領域４３、
反対側の開口領域４４共に約２μｍとする。そのため半
導体レーザ領域３１の開口幅はＤＨ部両脇の開口領域４
３で約２μｍ、反対側の開口領域４４で約１２μｍとな
る。
１を幅４μｍのストレートマスクにする。このとき、光
変調器領域３２の開口幅はＤＨ部両脇の開口領域４３、
反対側の開口領域４４共に約２μｍとする。そのため半
導体レーザ領域３１の開口幅はＤＨ部両脇の開口領域４
３で約２μｍ、反対側の開口領域４４で約１２μｍとな
る。
【００３１】この第２実施例の作製手順を図５及び図６
を用いて説明する。同図は各製造工程を示す斜視図であ
り、先ず、図５（ａ）に示すように、部分的に回折格子
１１２を形成したｎ型ＩｎＰ基板１１１上に、図４
（ａ）で示したような幅１．５μｍの開口領域１１４を
有する一対の酸化膜マスク１１３（膜厚３５０ｎｍ）を
熱ＣＶＤ法及び、ＰＲの手法により形成する。
を用いて説明する。同図は各製造工程を示す斜視図であ
り、先ず、図５（ａ）に示すように、部分的に回折格子
１１２を形成したｎ型ＩｎＰ基板１１１上に、図４
（ａ）で示したような幅１．５μｍの開口領域１１４を
有する一対の酸化膜マスク１１３（膜厚３５０ｎｍ）を
熱ＣＶＤ法及び、ＰＲの手法により形成する。
【００３２】次に、図５（ｂ）に示すように、開口領域
１１４にｎ型ＩｎＧａＡｓＰガイド層１１５（波長組成
１．１３０μｍ，キャリア濃度５×１０17ｃｍ-3，層厚
１００ｎｍ）、ｎ型ＩｎＰスペーサ層１１６（キャリア
濃度５×１０17ｃｍ-3，層厚３０ｎｍ）、アンドープＩ
ｎＧａＡｓＰ−ＳＣＨ層１１７（波長組成１．１３０μ
ｍ，層厚４０ｎｍ）、アンドープＩｎＧａＡｓＰウェル
層１１８（波長組成１．５５０μｍ，層厚５ｎｍ）とア
ンドープＩｎＧａＡｓＰバリア層１１９（波長組成１．
１３０μｍ，層厚１０ｎｍ）からなる５層の多重量子井
戸（ＭＱＷ）１２０、アンドープＩｎＧａＡｓＰ−ＳＣ
Ｈ層１２１（波長組成１．１３０μｍ，層厚６０ｎ
ｍ）、アンドープＩｎＧａＡｓＰ−ＳＣＨ層１２２（波
長組成１．０５０μｍ，層厚４０ｎｍ）、ｐ型ＩｎＰク
ラッド層１２３（キャリア濃度５×１０17ｃｍ-3，層厚
１５０ｎｍ）からなるＤＨ部１２４をＭＯＶＰＥ法によ
り順次選択成長する。
１１４にｎ型ＩｎＧａＡｓＰガイド層１１５（波長組成
１．１３０μｍ，キャリア濃度５×１０17ｃｍ-3，層厚
１００ｎｍ）、ｎ型ＩｎＰスペーサ層１１６（キャリア
濃度５×１０17ｃｍ-3，層厚３０ｎｍ）、アンドープＩ
ｎＧａＡｓＰ−ＳＣＨ層１１７（波長組成１．１３０μ
ｍ，層厚４０ｎｍ）、アンドープＩｎＧａＡｓＰウェル
層１１８（波長組成１．５５０μｍ，層厚５ｎｍ）とア
ンドープＩｎＧａＡｓＰバリア層１１９（波長組成１．
１３０μｍ，層厚１０ｎｍ）からなる５層の多重量子井
戸（ＭＱＷ）１２０、アンドープＩｎＧａＡｓＰ−ＳＣ
Ｈ層１２１（波長組成１．１３０μｍ，層厚６０ｎ
ｍ）、アンドープＩｎＧａＡｓＰ−ＳＣＨ層１２２（波
長組成１．０５０μｍ，層厚４０ｎｍ）、ｐ型ＩｎＰク
ラッド層１２３（キャリア濃度５×１０17ｃｍ-3，層厚
１５０ｎｍ）からなるＤＨ部１２４をＭＯＶＰＥ法によ
り順次選択成長する。
【００３３】次に、図６（ａ）に示すように、前記ＤＨ
部１２４の両側の酸化膜マスク１１３を図４（ｂ）に示
すような形状に化学エッチングにより形成して、開口領
域１２５及び開口領域１２６を形成する。次に、図６
（ｂ）に示すように、ｐ型ＩｎＰ埋め込み層１２７（キ
ャリア濃度５×１０17ｃｍ-3，膜厚１．５μｍ）、ｐ型
ＩｎＧａＡｓキャップ層１２８（膜厚０．２μｍ）から
なるＢＨ部１２９をＭＯＶＰＥ法により順次選択成長す
る。
部１２４の両側の酸化膜マスク１１３を図４（ｂ）に示
すような形状に化学エッチングにより形成して、開口領
域１２５及び開口領域１２６を形成する。次に、図６
（ｂ）に示すように、ｐ型ＩｎＰ埋め込み層１２７（キ
ャリア濃度５×１０17ｃｍ-3，膜厚１．５μｍ）、ｐ型
ＩｎＧａＡｓキャップ層１２８（膜厚０．２μｍ）から
なるＢＨ部１２９をＭＯＶＰＥ法により順次選択成長す
る。
【００３４】最後に、図３に示したように、全面に酸化
膜１３１（膜厚１５０ｎｍ）を形成し、ガラスマスクを
用いたコンタクト露光法によりデバイス構造部１３０の
上面のみを、幅約２μｍのストライプ状に除去し、ｐ側
電極１３２及び、ｎ側電極１３３を形成して半導体集積
化素子を作製する。
膜１３１（膜厚１５０ｎｍ）を形成し、ガラスマスクを
用いたコンタクト露光法によりデバイス構造部１３０の
上面のみを、幅約２μｍのストライプ状に除去し、ｐ側
電極１３２及び、ｎ側電極１３３を形成して半導体集積
化素子を作製する。
【００３５】この第２実施例の場合も開口領域１２６以
遠の埋め込み成長後の膜厚はデバイス構造部１３０より
も薄くなるのでガラスマスクの密着性には影響を与えな
い。したがって、デバイス構造部１３０の膜厚が最も厚
くなり、半導体集積素子においてもコンタクトＰＲ処理
用のガラスマスクをデバイス領域に密着できる。
遠の埋め込み成長後の膜厚はデバイス構造部１３０より
も薄くなるのでガラスマスクの密着性には影響を与えな
い。したがって、デバイス構造部１３０の膜厚が最も厚
くなり、半導体集積素子においてもコンタクトＰＲ処理
用のガラスマスクをデバイス領域に密着できる。
【００３６】
【発明の効果】以上説明したように本発明は、酸化膜に
よる２本の成長阻止ストライプマスクを形成した上でダ
ブルヘテロ構造部をＭＯＶＰＥ法により選択形成し、そ
の後に酸化膜のＤＨ構造部側とその反対側を一部除去し
てそれぞれの側に開口領域を形成して全体を覆うＢＨ構
造部をＭＯＶＰＥ法により選択形成しているので、ＢＨ
構造部の膜厚を反対側の膜厚よりも大きくでき、コンタ
クトＰＲ処理用のガラスマスクをデバイス領域に密着す
ることが可能となる。
よる２本の成長阻止ストライプマスクを形成した上でダ
ブルヘテロ構造部をＭＯＶＰＥ法により選択形成し、そ
の後に酸化膜のＤＨ構造部側とその反対側を一部除去し
てそれぞれの側に開口領域を形成して全体を覆うＢＨ構
造部をＭＯＶＰＥ法により選択形成しているので、ＢＨ
構造部の膜厚を反対側の膜厚よりも大きくでき、コンタ
クトＰＲ処理用のガラスマスクをデバイス領域に密着す
ることが可能となる。
【００３７】したがって、本発明によれば、公知例１の
場合と比べて電極形成プロセスが容易になり、作業時間
を短縮することが可能となる。例えば、従来では１日か
かっていた作業時間が実働約半日に短縮できる。具体的
には、コンタクト露光の時、目的の領域以外のフォトレ
ジストが除去されてしまう、いわゆる「目ずれ」が無く
なり、ＰＲ処理再生率（やり直し回数）が従来の５０％
（２回に１回）から１０％未満に減少した。
場合と比べて電極形成プロセスが容易になり、作業時間
を短縮することが可能となる。例えば、従来では１日か
かっていた作業時間が実働約半日に短縮できる。具体的
には、コンタクト露光の時、目的の領域以外のフォトレ
ジストが除去されてしまう、いわゆる「目ずれ」が無く
なり、ＰＲ処理再生率（やり直し回数）が従来の５０％
（２回に１回）から１０％未満に減少した。
【００３８】また、本発明によれば、公知例２の技術の
ような半導体表面をエッチングすることが無いため、制
御良くデバイス作製でき、基板面内で高均一で歩留まり
の高い素子を実現できる。
ような半導体表面をエッチングすることが無いため、制
御良くデバイス作製でき、基板面内で高均一で歩留まり
の高い素子を実現できる。
【００３９】さらに、本発明によれば、公知例１の技術
に比較して、埋め込み成長前のＰＲ用ガラスマスクのマ
スクパターンを変更するだけで良いため、工数を増やす
ことはない。また、この変更はＤＨ部形成後の工程のた
め、ＤＨ部には全く影響を与えることはない。さらに、
埋め込み成長もＩｎＰ層及び、コンタクトを目的とした
ｐ型ＩｎＧａＡｓキャップ層であることから微妙な組成
制御は必要なく、特性上問題は無いため、簡便で確実な
手法である。
に比較して、埋め込み成長前のＰＲ用ガラスマスクのマ
スクパターンを変更するだけで良いため、工数を増やす
ことはない。また、この変更はＤＨ部形成後の工程のた
め、ＤＨ部には全く影響を与えることはない。さらに、
埋め込み成長もＩｎＰ層及び、コンタクトを目的とした
ｐ型ＩｎＧａＡｓキャップ層であることから微妙な組成
制御は必要なく、特性上問題は無いため、簡便で確実な
手法である。
【００４０】また、本発明は、半導体光変調器と半導体
集積化素子等のように、選択成長技術を用いたＭＯＶＰ
Ｅ法により形成する複数種類の素子を一体に構成した半
導体集積素子に適用した場合でも、前記した効果を得る
ことができる。
集積化素子等のように、選択成長技術を用いたＭＯＶＰ
Ｅ法により形成する複数種類の素子を一体に構成した半
導体集積素子に適用した場合でも、前記した効果を得る
ことができる。
【図１】本発明の第１実施例の製造方法で形成された半
導体素子の断面図である。
導体素子の断面図である。
【図２】本発明の第１実施例の製造方法を工程順に示す
断面図である。
断面図である。
【図３】本発明の第２実施例の製造方法で形成された半
導体素子の斜視図である。
導体素子の斜視図である。
【図４】本発明の第２実施例の製造に用いる酸化膜パタ
ーン例を示す図である。
ーン例を示す図である。
【図５】本発明の第２実施例の製造方法のその１を工程
順に示す斜視図である。
順に示す斜視図である。
【図６】本発明の第２実施例の製造方法のその２を工程
順に示す斜視図である。
順に示す斜視図である。
【図７】従来から提案されている公知例１の技術を製造
工程順に示す断面図である。
工程順に示す断面図である。
【図８】従来から提案されている公知例２の技術を製造
工程順に示す断面図である。
工程順に示す断面図である。
【図９】本発明が検討した製造方法を工程順に示す断面
図である。
図である。
１１ ｎ型ＩｎＰ基板 １２ 酸化膜ストライプマスク １３ 開口領域 １４ ｎ型ＩｎＰクラッド層 １５ アンドープＩｎＧａＡｓＰ光吸収層 １６ アンドープＩｎＧａＡｓＰスペーサ層 １７ ｐ型ＩｎＰクラッド層 １８ ダブルヘテロ構造部（ＤＨ部） １９ 開口領域 ２０ ｐ型ＩｎＰ埋め込み層 ２１ 埋め込み構造部（ＢＨ部） ２３ 酸化膜 ２４ デバイス構造部 ２５ ｐ側電極 ２６ ｎ型電極 ３１ 半導体レーザ領域 ３２ 光変調器領域 ３３ 遷移領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 3/18 H01L 21/30
Claims (6)
- 【請求項１】 第１導電型の化合物半導体基板上に酸化
膜による２本の成長阻止ストライプマスクを形成する工
程と、前記マスクで挟まれる内側の領域及び各マスクの
外側の領域の前記半導体基板上に第１導電型のクラッド
層、光吸収層、第２導電型のクラッド層を含むダブルへ
テロ構造部を有機金属気相成長法により選択形成する工
程と、形成された前記ダブルへテロ構造部に隣接される
前記マスクの内側及び外側の両側部分を除去してそれぞ
れの側に開口領域を形成する工程と、前記半導体基板上
に全体を覆う埋め込み構造部を有機金属気相成長法によ
り選択成長することによって前記内側の領域での膜厚が
前記外側の領域での膜厚よりも厚い埋め込み構造部を形
成する工程と、前記埋め込み構造部上に電極を形成する
工程とを含むことを特徴とする光半導体素子の製造方
法。 - 【請求項２】 光半導体素子が半導体光変調器である請
求項１に記載の光半導体素子の製造方法。 - 【請求項３】 第１導電型の化合物半導体基板上に第１
の幅領域と、これよりも大きな第２の幅領域と、これら
の間で連続するテーパ状の第３の幅領域とが長さ方向に
形成された２本の成長阻止ストライプマスクを形成する
工程と、前記マスクで挟まれる内側の領域及び各マスク
の外側の領域の前記半導体基板上に第１導電型のクラッ
ド層、光吸収層、第２導電型のクラッド層を含むダブル
へテロ構造部を有機金属気相成長法により選択形成する
工程と、形成された前記ダブルへテロ構造部に隣接され
る前記マスクの内側及び外側の両側部分を除去して前記
マスクを一定幅としてそれぞれの側に開口領域を形成す
る工程と、前記半導体基板上に全体を覆う埋め込み構造
部を有機金属気相成長法により選択成長することによっ
て前記内側の領域での膜厚が前記外側の領域での膜厚よ
りも厚い埋め込み構造部を形成する工程と、前記埋め込
み構造部上に電極を形成する工程とを含むことを特徴と
する光半導体素子の製造方法。 - 【請求項４】 第１の幅領域が半導体光変調器であり、
第２の幅領域が半導体レーザ素子であり、第３の幅領域
が遷移領域である請求項３に記載の光半導体素子の製造
方法。 - 【請求項５】 前記マスクの外側の部分を除去する幅
が、前記マスクの内側の部分を除去する幅よりも大きい
請求項１ないし４のいずれかに記載の光半導体素子の製
造方法。 - 【請求項６】 前記埋め込み構造部状に電極を形成する
工程でコンタクト露光法を用いる請求項１ないし５のい
ずれかに記載の光半導体素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7056791A JP3007928B2 (ja) | 1995-02-22 | 1995-02-22 | 光半導体素子の製造方法 |
| US08/605,673 US5918109A (en) | 1995-02-22 | 1996-02-22 | Method for making optical semiconductor element |
| GB9603727A GB2298312B (en) | 1995-02-22 | 1996-02-22 | Method of fabricating an optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7056791A JP3007928B2 (ja) | 1995-02-22 | 1995-02-22 | 光半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236856A JPH08236856A (ja) | 1996-09-13 |
| JP3007928B2 true JP3007928B2 (ja) | 2000-02-14 |
Family
ID=13037245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7056791A Expired - Fee Related JP3007928B2 (ja) | 1995-02-22 | 1995-02-22 | 光半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5918109A (ja) |
| JP (1) | JP3007928B2 (ja) |
| GB (1) | GB2298312B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1075009A (ja) * | 1996-08-30 | 1998-03-17 | Nec Corp | 光半導体装置とその製造方法 |
| JP2000260714A (ja) * | 1999-03-08 | 2000-09-22 | Nec Corp | 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法 |
| US6177686B1 (en) * | 1999-06-23 | 2001-01-23 | Trw Inc. | High power waveguide photodiode with an absorption layer with reduced absorption coefficient |
| JP2001044566A (ja) * | 1999-07-28 | 2001-02-16 | Nec Corp | 半導体レーザおよびその製造方法 |
| JP4828018B2 (ja) * | 2000-11-06 | 2011-11-30 | 三菱電機株式会社 | 光変調器およびその製造方法並びに光半導体装置 |
| JP2002359437A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Electronic Engineering Corp | 光半導体素子および光半導体素子の製造方法 |
| CN112152086B (zh) * | 2020-11-24 | 2021-03-09 | 度亘激光技术（苏州）有限公司 | 半导体器件的制造方法、半导体器件及半导体组件 |
| CN113300214B (zh) * | 2021-06-25 | 2023-05-12 | 全磊光电股份有限公司 | 一种高速铝铟镓砷分布反馈式激光器外延结构生长方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318686A (ja) * | 1986-07-10 | 1988-01-26 | Sharp Corp | 半導体レ−ザ素子 |
| JPS647586A (en) * | 1987-06-29 | 1989-01-11 | Nec Corp | Semiconductor laser and manufacture thereof |
| EP0454476A3 (en) * | 1990-04-26 | 1992-04-01 | Fujitsu Limited | Semiconductor laser having double heterostructure and method of producing the same |
| JPH0750815B2 (ja) * | 1990-08-24 | 1995-05-31 | 日本電気株式会社 | 半導体光集積素子の製造方法 |
| JP2701569B2 (ja) * | 1991-04-01 | 1998-01-21 | 日本電気株式会社 | 光半導体素子の製造方法 |
| JPH05327112A (ja) * | 1992-05-20 | 1993-12-10 | Sanyo Electric Co Ltd | 半導体レーザの製造方法 |
| JPH0770791B2 (ja) * | 1992-12-22 | 1995-07-31 | 日本電気株式会社 | 半導体レーザ及びその製造方法 |
| JPH06244490A (ja) * | 1993-02-15 | 1994-09-02 | Sumitomo Electric Ind Ltd | 半導体レーザおよびその製造方法 |
| JPH07101674B2 (ja) * | 1993-03-17 | 1995-11-01 | 日本電気株式会社 | 光半導体素子の製造方法 |
| US5543957A (en) * | 1993-12-20 | 1996-08-06 | Nec Corporation | Optical modulator and method of producing the same |
| JPH07176829A (ja) * | 1993-12-21 | 1995-07-14 | Oki Electric Ind Co Ltd | 半導体発光素子の製造方法 |
| JPH07226566A (ja) * | 1994-02-10 | 1995-08-22 | Nec Corp | 量子井戸半導体レーザおよびその製造方法 |
-
1995
- 1995-02-22 JP JP7056791A patent/JP3007928B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-22 US US08/605,673 patent/US5918109A/en not_active Expired - Fee Related
- 1996-02-22 GB GB9603727A patent/GB2298312B/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| １９９１年電子情報通信学会 秋季大会 Ｃ−１３３ ｐ．４−１６３ |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2298312B (en) | 1997-05-07 |
| JPH08236856A (ja) | 1996-09-13 |
| GB9603727D0 (en) | 1996-04-24 |
| US5918109A (en) | 1999-06-29 |
| GB2298312A (en) | 1996-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101252469B1 (ko) | 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자 | |
| JP2595457B2 (ja) | Ｒｗｇ型半導体レーザー装置及び製造方法 | |
| JPH08162701A (ja) | 光半導体装置、及びその製造方法 | |
| JP3194503B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3007928B2 (ja) | 光半導体素子の製造方法 | |
| US6204078B1 (en) | Method of fabricating photonic semiconductor device using selective MOVPE | |
| US6197608B1 (en) | Mask for area forming selective grating and selective area growth and method for fabricating semiconductor device by utilizing the same | |
| JP3678872B2 (ja) | 分布帰還型半導体レーザ素子の製造方法及び分布帰還型半導体レーザ素子 | |
| JP2950028B2 (ja) | 光半導体素子の製造方法 | |
| US6489177B1 (en) | Modulator-integrated semiconductor laser and method of fabricating the same | |
| JP2655498B2 (ja) | 半導体レーザアレイの製造方法 | |
| JP3287331B2 (ja) | 半導体光素子の製造方法 | |
| JP2894186B2 (ja) | 光半導体装置 | |
| US20010038659A1 (en) | Distributed feedback semiconductor laser device and multi-wavelength laser array | |
| JPH08162706A (ja) | 集積化半導体光素子の製造方法 | |
| JP2004063633A (ja) | 半導体レーザの製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| US7378681B2 (en) | Ridge waveguide device surface passivation by epitaxial regrowth | |
| JP2000188441A (ja) | 光半導体装置及びその製造方法 | |
| JP2953449B2 (ja) | 光半導体素子及びその製造方法 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JP3159914B2 (ja) | 選択成長導波型光制御素子およびその製造方法 | |
| JP2002270946A (ja) | 半導体光集積素子の製造方法 | |
| JPH10117038A (ja) | 光半導体装置の製造方法 | |
| KR100289145B1 (ko) | Ｐｏｌｙｉｍｉｄｅ 코팅을 이용해 매몰 헤테로구조체의 레이저 다이오드를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |