JP2004063633A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法 Download PDFInfo
- Publication number
- JP2004063633A JP2004063633A JP2002217977A JP2002217977A JP2004063633A JP 2004063633 A JP2004063633 A JP 2004063633A JP 2002217977 A JP2002217977 A JP 2002217977A JP 2002217977 A JP2002217977 A JP 2002217977A JP 2004063633 A JP2004063633 A JP 2004063633A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- diffraction grating
- dummy
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】半導体レーザ製造における活性層へのダメージおよび不純物付着を防止する。
【解決手段】活性層上にダミー層を形成し（ステップＳ３）、ダミー層を、活性層を露出させることなく部分的にエッチングして回折格子構造にし（ステップＳ５）、次いで、ダミー層を成長装置で気相エッチングにより除去するとともに（ステップＳ７）、その回折格子構造の形状を活性層に転写して活性層に回折格子を形成し（ステップＳ８）、活性層を大気に曝すことなく回折格子上に分離層を形成する（ステップＳ９）。これにより、回折格子構造形成時のエッチングがダミー層に対して行われ、さらに、活性層への回折格子の形成が気相エッチングによるため、いずれの工程においても活性層へのダメージが防止される。また、活性層は分離層形成直前までダミー層で保護されるため、活性層への不純物の付着が防止される。
【選択図】 図１
【解決手段】活性層上にダミー層を形成し（ステップＳ３）、ダミー層を、活性層を露出させることなく部分的にエッチングして回折格子構造にし（ステップＳ５）、次いで、ダミー層を成長装置で気相エッチングにより除去するとともに（ステップＳ７）、その回折格子構造の形状を活性層に転写して活性層に回折格子を形成し（ステップＳ８）、活性層を大気に曝すことなく回折格子上に分離層を形成する（ステップＳ９）。これにより、回折格子構造形成時のエッチングがダミー層に対して行われ、さらに、活性層への回折格子の形成が気相エッチングによるため、いずれの工程においても活性層へのダメージが防止される。また、活性層は分離層形成直前までダミー層で保護されるため、活性層への不純物の付着が防止される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体レーザの製造方法に関し、特に光通信装置、光情報処理装置、光記憶装置などの電気光変換素子として用いられる半導体レーザの製造方法に関する。
【０００２】
【従来の技術】
単一波長性に優れた半導体レーザとして、光導波路内に回折格子構造を有する分布帰還半導体レーザ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ Ｌａｓｅｒ，以下「ＤＦＢレーザ」という）が知られている。現在製品化されているＤＦＢレーザは、主として、活性層近傍の光導波路内に回折格子を有し、屈折率の変調構造により光分布帰還を行う屈折率結合型ＤＦＢレーザである。
【０００３】
均一な回折格子を持つ屈折率結合型ＤＦＢレーザでは、発振波長がブラッグ波長の短波長側になる場合と長波長側になる場合の２つの場合が同じ確率で出現する。そのため、この２つの波長を作り分けることは困難であるという製造上の問題があった。そこで、この問題を解決するために、現在では、回折格子中央に回折格子の位相を１／４波長分だけずらす箇所を設けることによって発振波長を１つに安定化する方法を採るのが一般的となっている。
【０００４】
発振波長を１つに安定化する別の方法として、利得または損失の周期的変調構造によって光分布帰還を行う方法がある。このような方法を用いたＤＦＢレーザは利得結合型ＤＦＢレーザと呼ばれる。利得結合型ＤＦＢレーザのうち、損失の変調構造を利用するものは、光を吸収する層が本質的に光導波路内に形成されるために、素子の光電変換効率が低いという問題がある。一方、利得の変調構造を利用する利得結合型ＤＦＢレーザの場合にはこのような問題はない。
【０００５】
図９は利得結合型ＤＦＢレーザの構成例を示す図である。なお、図９には、利得結合型ＤＦＢレーザの基本構造のみを示している。
利得結合型ＤＦＢレーザ１００は、基板１０１上の異なる導電型の第１，第２のクラッド層１０２，１０３の間に、利得を発生する活性層１０４を有している。この活性層１０４は、回折格子状に形成されており、これにより利得の変調構造を実現している。活性層１０４に形成された回折格子は、分離層１０５によって埋め込まれており、この分離層１０５および活性層１０４が、第１，第２のクラッド層１０２，１０３の間に形成されて利得結合型ＤＦＢレーザ１００の光導波路が構成される。
【０００６】
このような利得結合型ＤＦＢレーザ１００は、従来、例えば以下の図１０から図１５に示すような工程を経て製造されている。以下にその製造工程を順を追って説明する。
【０００７】
ここで、図１０は従来の結晶成長工程、図１１は従来のレジストマスク形成工程、図１２は従来の回折格子形成工程、図１３は従来のレジストマスク除去工程、図１４は従来の分離層形成工程、図１５は従来の第２のクラッド層形成工程の説明図である。なお、図１０から図１５では、図９に示した構成要素と同一の要素には同一の符号を付している。
【０００８】
まず、図１０に示すように、基板１０１上に、有機金属気相成長（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ，ＭＯＶＰＥ）法などの結晶成長法により、第１のクラッド層１０２および活性層１０４を順に結晶成長する。
【０００９】
活性層１０４の成長後はウェハを成長装置から取り出し、活性層１０４上にフォトレジストを塗布し、干渉露光法や電子ビーム露光法などの方法を用いてフォトレジストを所定の周期のストライプパターンに露光する。これを現像することにより、活性層１０４上に、図１１に示すようなストライプ状のレジストマスク１０６を形成する。
【００１０】
次いで、レジストマスク１０６をマスクにしてリアクティブ・イオン・エッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩＥ）などのドライエッチング法により、図１２に示すように活性層１０４を回折格子状にエッチングする。
【００１１】
回折格子の形成後は、活性層１０４上のレジストマスク１０６を、図１３に示すように、溶剤を用いて除去する。
そして、ウェハを成長装置へと移動して所定の温度まで昇温した後、ＭＯＶＰＥ法などの結晶成長法により、図１４に示すように分離層１０５を成長して活性層１０４に形成した回折格子を埋め込んで平坦化する。
【００１２】
最後に、分離層１０５の成長に連続して、同じ成長装置で、図１５に示すように分離層１０５上に第２のクラッド層１０３を成長する。
以降は更に電極形成などの工程を経て、半導体レーザの基本構造を形成する。
【００１３】
【発明が解決しようとする課題】
しかし、従来の利得結合型ＤＦＢレーザの製造方法には、次のような問題点があった。
【００１４】
まず、プラズマプロセスであるドライエッチングにより回折格子の形成を行うために、回折格子が形成される活性層にエッチングのダメージが入り易い。
また、回折格子形成後、その上に分離層および第２のクラッド層を成長するために成長装置へとウェハを移動する際、回折格子が形成された活性層の表面に、空気中の炭素、酸素、シリコンなどの不純物が付着し易い。
【００１５】
さらに、回折格子上に分離層および第２のクラッド層を成長する際の昇温時には、回折格子が形成された活性層の表層部に熱によるダメージが入り易い。
これらの問題はいずれも、素子の特性および長期信頼性を劣化させる要因となる。特許第２９０３３２１号には、このような問題の解決を目指した方法が開示されている。以下、その製造方法の概略について述べる。この製造方法は概ね次の図１６から図２１に示した工程を経る。
【００１６】
ここで、図１６は結晶成長工程、図１７は誘電体マスク形成工程、図１８は回折格子形成工程、図１９は分離層形成工程、図２０は誘電体マスク除去工程、図２１は第２のクラッド層形成工程の説明図である。
【００１７】
まず、図１６に示すように、基板２００上に、第１のクラッド層２０１および活性層２０２を順に結晶成長する。
次いで、ウェハを成長装置から取り出し、活性層２０２上にＳｉＯ２などの誘電体膜を形成し、干渉露光法や電子ビーム露光法などを用いた通常のフォトリソグラフィ技術とウェットエッチング技術により、図１７に示すような周期的なストライプ状の誘電体マスク２０３を形成する。
【００１８】
誘電体マスク２０３の形成後は、このウェハを成長装置へ移動し、所定のエッチングガスおよび雰囲気ガスを導入し、図１８に示すように活性層２０２を回折格子状に気相エッチングする。
【００１９】
この気相エッチングに続き、活性層２０２を大気に曝すことなく、図１９に示すように分離層２０４を成長する。
分離層２０４の成長後は、ウェハを成長装置から取り出し、図２０に示すように活性層２０２上の誘電体マスク２０３をウェットエッチングにより除去する。
【００２０】
そして、再びウェハを成長装置へ移動し、図２１に示すように、活性層２０２上および分離層２０４上に第２のクラッド層２０５を成長する。
この製造方法では、回折格子を分離層２０４で埋め込む直前に、成長装置で気相エッチングにより回折格子を形成しているため、ＲＩＥを用いた場合と異なり、プラズマによるエッチングのダメージの問題がない。
【００２１】
しかし、この製造方法では、ＳｉＯ２の誘電体マスク２０３の成膜ダメージが活性層２０２の表面近傍に導入されるという課題や、従来法に比べて成長回数が１回多くなることによる製造コストの増加といった課題が残されている。
【００２２】
本発明はこのような点に鑑みてなされたものであり、活性層へのダメージおよび不純物の付着を防ぎ、かつ、低コストで製造することのできる半導体レーザの製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示す製造フローによって実現可能な半導体レーザの製造方法が提供される。本発明の半導体レーザの製造方法は、一定波長の光を帰還発振するための回折格子状の活性層を有する半導体レーザの製造方法において、活性層の上に、前記活性層を一時的に保護するとともに前記活性層への回折格子の形成に用いるダミー層を形成する工程と、前記ダミー層の一部を選択的にエッチングして前記ダミー層を回折格子構造にする工程と、気相エッチングによって前記ダミー層を除去するとともに、前記回折格子構造の形状を前記活性層に転写して前記活性層に前記回折格子を形成する工程と、前記回折格子が形成された前記活性層を大気に曝すことなく、前記回折格子を埋め込む分離層を形成する工程と、を有することを特徴とする。
【００２４】
このような半導体レーザの製造方法によれば、まず、活性層の上に形成したダミー層の一部をエッチングして回折格子構造にする（ステップＳ５）。そして、ダミー層を気相エッチングにより除去するとともに（ステップＳ７）、その回折格子構造の形状を活性層に転写して活性層に回折格子を形成し（ステップＳ８）、活性層を大気に曝すことなく回折格子を分離層で埋め込む（ステップＳ９）。これにより、回折格子構造形成時のエッチングが活性層に対してではなくダミー層に対して行われ、さらに、活性層への回折格子形成時の気相エッチングはプラズマによらないため、いずれの工程においても活性層にダメージが入らない。また、活性層は分離層形成直前までダミー層で保護されるため、大気に触れる機会がなく、活性層の表面に不純物が付着しない。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は半導体レーザの製造フローを示す図である。
【００２６】
半導体レーザの製造は、まず、基板上に、第１の導電型の第１のクラッド層を形成し（ステップＳ１）、この第１のクラッド層の上に、これよりも屈折率の高い材質の活性層を形成する（ステップＳ２）。この第１のクラッド層および活性層は、例えばＭＯＶＰＥ法などの結晶成長法により、順に成長する。
【００２７】
次いで、活性層の上に、ドライエッチングなどのエッチングによって回折格子構造とすることのできるダミー層を形成する（ステップＳ３）。このダミー層は、活性層を一時的に保護するとともに、後述するように活性層に回折格子を形成する際に用いられる。
【００２８】
ダミー層は、例えば活性層の成長に続けてＩｎＧａＡｓやＩｎＧａＡｓＰなどを成長装置で成長させることによって形成し、その膜厚は、活性層に形成すべき回折格子の形状に応じて設定される。通常は、例えば５０ｎｍ〜２００ｎｍ程度、より詳しくは７０ｎｍ〜１５０ｎｍ程度の膜厚となるよう形成される。
【００２９】
このようなダミー層の形成後、このウェハを一旦成長装置外に取り出し、ダミー層の上に、レジストの塗布・露光・現像により、周期的なストライプ状のエッチングマスクを形成する（ステップＳ４）。
【００３０】
そして、このエッチングマスクで被覆されていない領域のダミー層を、活性層まで貫通させることなく部分的にエッチングし、ダミー層に回折格子構造を形成する（ステップＳ５）。そのため、活性層の表面はダミー層で被覆されたままであり、外部に露出しない。また、ダミー層に形成する回折格子構造の形状は、活性層に形成すべき回折格子の形状に従って設定される。
【００３１】
ダミー層への回折格子構造の形成後、エッチングマスクは除去する（ステップＳ６）。
このウェハを再び成長装置に移動して気相エッチングを行う所定の温度まで昇温し、気相エッチングにより、回折格子構造のダミー層を除去する（ステップＳ７）。
【００３２】
さらに、この気相エッチングの際には、ダミー層をすべて除去する過程で、特にダミー層凹部に対応する領域の活性層も除去される。そのため、この気相エッチングにより、ダミー層の回折格子構造の形状が活性層に転写されることになり、活性層に回折格子が形成される（ステップＳ８）。したがって、活性層に形成される回折格子の深さは、ダミー層が有していた回折格子構造の形状に応じたものとなる。
【００３３】
なお、このステップＳ８における気相エッチングは、エッチングガスの熱分解で発生する活性種によってエッチングを行う。そのため、プラズマによるエッチングの場合とは異なり、活性層の表層部に対してエッチングのダメージが生じることがほとんどない。このような気相エッチングに用いるエッチングガスとしては、塩化水素（ＨＣｌ）、塩化メチル（ＣＨ３Ｃｌ）、三塩化リン（ＰＣｌ３）、四臭化炭素（ＣＢｒ４）、ヨウ化メチル（ＣＨ３Ｉ）など、その組成にハロゲン元素を含んだ物質を用いる。
【００３４】
また、気相エッチングを行う際の温度は、例えば４５０℃〜７００℃程度、好ましくは５５０℃〜６５０℃程度の範囲で設定する。４５０℃を下回る温度では気相エッチングを効率的かつ良好に行うことが難しくなり、一方、７００℃を上回る温度ではダミー層および活性層への熱によるダメージが大きく、これらの層の熱変形も起こり得るためである。
【００３５】
ステップＳ８における活性層への回折格子の形成後は、気相エッチングを行ったのと同じ成長装置で、回折格子が形成された活性層の上に、これを大気に曝すことなく連続して、所定の温度で分離層を形成する（ステップＳ９）。さらに続けて、この分離層の上に、活性層よりも屈折率の低い第２の導電型の第２のクラッド層を形成する（ステップＳ１０）。
【００３６】
以降は、電極形成など従来公知の所定の工程を経て、半導体レーザの形成を終了する。
このような半導体レーザの製造方法によれば、ドライエッチングなどのエッチングが、活性層に対してではなくダミー層に対して行われるので、活性層にエッチングのダメージが入ることがない。そして、活性層に回折格子を形成するに当たっては、ダミー層にエッチングマスクを形成するので、従来のような誘電体マスクの形成に伴う活性層への成膜ダメージも生じない。
【００３７】
さらに、この製造方法では、ダミー層に回折格子構造を形成してから気相エッチングを行い、この回折格子構造の形状を転写して活性層に回折格子を形成する。したがって、気相エッチングを行う温度まで昇温する際、活性層はダミー層で保護されており、活性層に熱によるダメージがほとんど入らない。
【００３８】
さらに、活性層は、気相エッチングによる回折格子の形成まではダミー層でその表面を被覆され、回折格子の形成以降は成長装置内にあって大気に曝されることなく分離層で埋め込まれる。すなわち、活性層は、回折格子を埋め込む分離層の形成直前まで露出されることがなく、活性層の表面への不純物の付着が防止される。
【００３９】
また、この製造方法によれば誘電体マスクの形成や除去が不要であるため、工程数の増加や製造コストの増加も回避することができる。
次に、上記の半導体レーザの製造方法を、光通信に用いられるＩｎＰ系の利得結合型ＤＦＢレーザの製造に適用した場合を例に、図２から図８を参照して具体的に説明する。以下、各製造工程を順を追って説明する。
【００４０】
図２は利得結合型ＤＦＢレーザ製造における結晶成長工程の説明図である。
まず、ｎ型ＩｎＰ基板（キャリア濃度約２×１０１８ｃｍ−３，厚さ約３００μｍ）１上に、ＭＯＶＰＥ法により結晶成長を行うＭＯＶＰＥ成長装置で、ｎ型ＩｎＰ（キャリア濃度約５×１０１７ｃｍ−３，厚さ約０．５μｍ）からなる第１のクラッド層２を成長する。この第１のクラッド層２上に、発光波長１．５５μｍのアンドープ歪量子井戸（Ｓｔｒａｉｎｅｄ Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ，以下「歪ＭＱＷ」という）構造からなる活性層３、およびアンドープＩｎＧａＡｓ（厚さ約１００ｎｍ）からなるダミー層４を順に成長する。
【００４１】
ここで、活性層３の歪ＭＱＷ構造は、無歪の組成波長１．２μｍのＩｎＧａＡｓＰバリア層（厚さ約１０ｎｍ）と、０．８％の圧縮歪を有する組成波長１．６μｍのＩｎＧａＡｓＰウェル層（厚さ約５ｎｍ）とを、順に６周期積層した上に、無歪の組成波長１．２μｍのＩｎＧａＡｓＰバリア層（厚さ約１０ｎｍ）を一層積層した構造を有する。
【００４２】
ダミー層４は、上記のようにＩｎＧａＡｓ単層膜とするほか、ＩｎＧａＡｓＰ単層膜としてもよい。また、アンドープＩｎＰ（厚さ約９９ｎｍ）、アンドープＧａＡｓ（厚さ約１ｎｍ）およびアンドープＩｎＰ（厚さ約１０ｎｍ）を順に積層した多層構造のＩｎＰ／ＧａＡｓ多層膜としてもよい。
【００４３】
このように、ダミー層４にＩｎＧａＡｓ単層膜、ＩｎＧａＡｓＰ単層膜またはＩｎＰ／ＧａＡｓ多層膜を用いるのは、後述する回折格子形成工程における昇温時に、マストランスポートによってダミー層に形成した回折格子構造の形状が崩れるのを防ぐためである。回折格子構造の形状が崩れると、その形状を転写して形成される活性層の回折格子が、設計通りの形状とならなくなってしまう。
【００４４】
ダミー層４の材質として用いるＩｎＧａＡｓ、ＩｎＧａＡｓＰおよびＧａＡｓは、ＩｎＰに比べてマストランスポートを起こしにくいという性質を有している。そのため、ダミー層４は、ＩｎＰ単層膜とするよりも、ＩｎＧａＡｓ単層膜、ＩｎＧａＡｓＰ単層膜またはＩｎＰ／ＧａＡｓ多層膜とした方がよい。
【００４５】
図３は利得結合型ＤＦＢレーザ製造におけるレジストマスク形成工程の説明図である。
結晶成長工程後、ウェハをＭＯＶＰＥ成長装置から取り出し、ダミー層４上にフォトレジストを塗布し、干渉露光法または電子ビーム露光法を用い、光の進行方向に対してピッチ約２４０ｎｍのライン・アンド・スペース・パターンを露光・現像する。また、必要に応じてこのレジストのポストベークを行う。これにより、ダミー層４をドライエッチングによって回折格子構造にするためのストライプ状のレジストマスク５が形成される。
【００４６】
図４は利得結合型ＤＦＢレーザ製造におけるダミー層の回折格子構造形成工程の説明図である。
レジストマスク５をマスクにして、メタン（ＣＨ４）またはエタン（Ｃ２Ｈ６）をエッチングガスとした通常のＲＩＥ法により、ダミー層４を部分的にエッチングし、回折格子構造にする。エッチング深さは約６５ｎｍとし、ダミー層４の下部約３５ｎｍはエッチングせずに残す。このように残す部分を設けるのは、プラズマによるエッチングのダメージが活性層３に入らないようにするとともに、活性層３を外部に露出させないためである。
【００４７】
図５は利得結合型ＤＦＢレーザ製造におけるレジストマスク除去工程の説明図である。
ダミー層４を回折格子構造にした後、ダミー層４への回折格子構造の形成に用いた図４のレジストマスク５は溶剤により除去する。
【００４８】
図６は利得結合型ＤＦＢレーザ製造における回折格子形成工程の説明図である。
図４に示したレジストマスク５を除去した後、ウェハをＭＯＶＰＥ成長装置に移動し、ホスフィン（ＰＨ３）と水素（Ｈ２）の混合雰囲気中で、後述する分離層および第２のクラッド層の形成温度である約６００℃まで昇温する。温度が安定したら、ＣＨ３Ｃｌなどのエッチングガスを導入して気相エッチングを行ってダミー層４をすべて除去するとともに、回折格子形状を活性層３に転写する。エッチング時間は、エッチング量がダミー層４の厚さである約１００ｎｍとなるように調節する。これにより、活性層３の上部約６５ｎｍ（６層のウェル層のうち４層分）がエッチングされ、活性層３に回折格子が形成される。
【００４９】
なお、ここでは、気相エッチングの温度を分離層および第２のクラッド層の形成温度と同温度としたが、この気相エッチングの温度は独立に設定してもよい。この場合、その温度での気相エッチング後に、エッチングガスを切り、改めて分離層および第２のクラッド層の形成温度まで昇温あるいは降温し、その後、分離層および第２のクラッド層の成長を行えばよい。
【００５０】
図７は利得結合型ＤＦＢレーザ製造における分離層形成工程の説明図である。
所定のエッチング時間の経過後、エッチングガスを切り、引き続きＭＯＶＰＥ成長装置で、アンドープＩｎＰ（厚さ約１００ｎｍ）からなる分離層６を成長する。これにより、活性層３に形成された回折格子は埋め込まれて平坦化される。この分離層６としては、ＩｎＰのほか、ＩｎＡｓＰまたはＩｎＧａＡｓＰを用いることもできる。
【００５１】
図８は利得結合型ＤＦＢレーザ製造における第２のクラッド層形成工程の説明図である。
分離層６の成長後は、引き続き同じＭＯＶＰＥ成長装置で、ｐ型ＩｎＰ（キャリア濃度約５×１０１７ｃｍ−３，厚さ約１５０ｎｍ）を成長し、第２のクラッド層７を成長する。
【００５２】
以降は通常の埋め込み半導体レーザの製造方法と同様に、メサストライプを形成し、埋め込み成長を行い、コンタクト層成長を行った後、電極形成、へき開、端面反射膜形成、素子分離などの工程を経て、半導体レーザを完成する。
【００５３】
なお、上記の例では、ＩｎＰ系の利得結合型ＤＦＢレーザの製造について述べたが、本発明はこれに限定されるものではない。素子を構成する材料系は上記の例に示したもの以外のものに適当に変更することができ、その材料系に応じて製造条件（温度、雰囲気、時間など）も適当に変更することができる。また、回折格子の深さも、目的の回折格子の深さに応じ、ダミー層の回折格子構造の形状や活性層のエッチングする層数など、適当に設定することが可能である。
【００５４】
また、以上の説明において、回折格子の形状は活性層内に凸部と凹部とが形成されている構造としたが、上記の回折格子の凹部に相当する部分の活性層を除去して貫通させた回折格子とし、これを分離層によって埋め込む構造とすることもできる。
【００５５】
【発明の効果】
以上説明したように本発明では、活性層上のダミー層を回折格子構造にし、このダミー層を気相エッチングにより除去するとともに、その回折格子構造の形状を活性層に転写して回折格子を形成し、これを大気に曝すことなく、回折格子上に分離層を形成する。これにより、活性層へのダメージや不純物の付着が防止された、良好な特性と長期信頼性を有する半導体レーザを製造することが可能となる。
【図面の簡単な説明】
【図１】半導体レーザの製造フローを示す図である。
【図２】利得結合型ＤＦＢレーザ製造における結晶成長工程の説明図である。
【図３】利得結合型ＤＦＢレーザ製造におけるレジストマスク形成工程の説明図である。
【図４】利得結合型ＤＦＢレーザ製造におけるダミー層の回折格子構造形成工程の説明図である。
【図５】利得結合型ＤＦＢレーザ製造におけるレジストマスク除去工程の説明図である。
【図６】利得結合型ＤＦＢレーザ製造における回折格子形成工程の説明図である。
【図７】利得結合型ＤＦＢレーザ製造における分離層形成工程の説明図である。
【図８】利得結合型ＤＦＢレーザ製造における第２のクラッド層形成工程の説明図である。
【図９】利得結合型ＤＦＢレーザの構成例を示す図である。
【図１０】従来の結晶成長工程である。
【図１１】従来のレジストマスク形成工程である。
【図１２】従来の回折格子形成工程である。
【図１３】従来のレジストマスク除去工程である。
【図１４】従来の分離層形成工程である。
【図１５】従来の第２のクラッド層形成工程の説明図である。
【図１６】結晶成長工程である。
【図１７】誘電体マスク形成工程である。
【図１８】回折格子形成工程である。
【図１９】分離層形成工程である。
【図２０】誘電体マスク除去工程である。
【図２１】第２のクラッド層形成工程の説明図である。
【符号の説明】
１ ｎ型ＩｎＰ基板
２ 第１のクラッド層
３ 活性層
４ ダミー層
５ レジストマスク
６ 分離層
７ 第２のクラッド層
【発明の属する技術分野】
本発明は半導体レーザの製造方法に関し、特に光通信装置、光情報処理装置、光記憶装置などの電気光変換素子として用いられる半導体レーザの製造方法に関する。
【０００２】
【従来の技術】
単一波長性に優れた半導体レーザとして、光導波路内に回折格子構造を有する分布帰還半導体レーザ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ Ｌａｓｅｒ，以下「ＤＦＢレーザ」という）が知られている。現在製品化されているＤＦＢレーザは、主として、活性層近傍の光導波路内に回折格子を有し、屈折率の変調構造により光分布帰還を行う屈折率結合型ＤＦＢレーザである。
【０００３】
均一な回折格子を持つ屈折率結合型ＤＦＢレーザでは、発振波長がブラッグ波長の短波長側になる場合と長波長側になる場合の２つの場合が同じ確率で出現する。そのため、この２つの波長を作り分けることは困難であるという製造上の問題があった。そこで、この問題を解決するために、現在では、回折格子中央に回折格子の位相を１／４波長分だけずらす箇所を設けることによって発振波長を１つに安定化する方法を採るのが一般的となっている。
【０００４】
発振波長を１つに安定化する別の方法として、利得または損失の周期的変調構造によって光分布帰還を行う方法がある。このような方法を用いたＤＦＢレーザは利得結合型ＤＦＢレーザと呼ばれる。利得結合型ＤＦＢレーザのうち、損失の変調構造を利用するものは、光を吸収する層が本質的に光導波路内に形成されるために、素子の光電変換効率が低いという問題がある。一方、利得の変調構造を利用する利得結合型ＤＦＢレーザの場合にはこのような問題はない。
【０００５】
図９は利得結合型ＤＦＢレーザの構成例を示す図である。なお、図９には、利得結合型ＤＦＢレーザの基本構造のみを示している。
利得結合型ＤＦＢレーザ１００は、基板１０１上の異なる導電型の第１，第２のクラッド層１０２，１０３の間に、利得を発生する活性層１０４を有している。この活性層１０４は、回折格子状に形成されており、これにより利得の変調構造を実現している。活性層１０４に形成された回折格子は、分離層１０５によって埋め込まれており、この分離層１０５および活性層１０４が、第１，第２のクラッド層１０２，１０３の間に形成されて利得結合型ＤＦＢレーザ１００の光導波路が構成される。
【０００６】
このような利得結合型ＤＦＢレーザ１００は、従来、例えば以下の図１０から図１５に示すような工程を経て製造されている。以下にその製造工程を順を追って説明する。
【０００７】
ここで、図１０は従来の結晶成長工程、図１１は従来のレジストマスク形成工程、図１２は従来の回折格子形成工程、図１３は従来のレジストマスク除去工程、図１４は従来の分離層形成工程、図１５は従来の第２のクラッド層形成工程の説明図である。なお、図１０から図１５では、図９に示した構成要素と同一の要素には同一の符号を付している。
【０００８】
まず、図１０に示すように、基板１０１上に、有機金属気相成長（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ，ＭＯＶＰＥ）法などの結晶成長法により、第１のクラッド層１０２および活性層１０４を順に結晶成長する。
【０００９】
活性層１０４の成長後はウェハを成長装置から取り出し、活性層１０４上にフォトレジストを塗布し、干渉露光法や電子ビーム露光法などの方法を用いてフォトレジストを所定の周期のストライプパターンに露光する。これを現像することにより、活性層１０４上に、図１１に示すようなストライプ状のレジストマスク１０６を形成する。
【００１０】
次いで、レジストマスク１０６をマスクにしてリアクティブ・イオン・エッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩＥ）などのドライエッチング法により、図１２に示すように活性層１０４を回折格子状にエッチングする。
【００１１】
回折格子の形成後は、活性層１０４上のレジストマスク１０６を、図１３に示すように、溶剤を用いて除去する。
そして、ウェハを成長装置へと移動して所定の温度まで昇温した後、ＭＯＶＰＥ法などの結晶成長法により、図１４に示すように分離層１０５を成長して活性層１０４に形成した回折格子を埋め込んで平坦化する。
【００１２】
最後に、分離層１０５の成長に連続して、同じ成長装置で、図１５に示すように分離層１０５上に第２のクラッド層１０３を成長する。
以降は更に電極形成などの工程を経て、半導体レーザの基本構造を形成する。
【００１３】
【発明が解決しようとする課題】
しかし、従来の利得結合型ＤＦＢレーザの製造方法には、次のような問題点があった。
【００１４】
まず、プラズマプロセスであるドライエッチングにより回折格子の形成を行うために、回折格子が形成される活性層にエッチングのダメージが入り易い。
また、回折格子形成後、その上に分離層および第２のクラッド層を成長するために成長装置へとウェハを移動する際、回折格子が形成された活性層の表面に、空気中の炭素、酸素、シリコンなどの不純物が付着し易い。
【００１５】
さらに、回折格子上に分離層および第２のクラッド層を成長する際の昇温時には、回折格子が形成された活性層の表層部に熱によるダメージが入り易い。
これらの問題はいずれも、素子の特性および長期信頼性を劣化させる要因となる。特許第２９０３３２１号には、このような問題の解決を目指した方法が開示されている。以下、その製造方法の概略について述べる。この製造方法は概ね次の図１６から図２１に示した工程を経る。
【００１６】
ここで、図１６は結晶成長工程、図１７は誘電体マスク形成工程、図１８は回折格子形成工程、図１９は分離層形成工程、図２０は誘電体マスク除去工程、図２１は第２のクラッド層形成工程の説明図である。
【００１７】
まず、図１６に示すように、基板２００上に、第１のクラッド層２０１および活性層２０２を順に結晶成長する。
次いで、ウェハを成長装置から取り出し、活性層２０２上にＳｉＯ２などの誘電体膜を形成し、干渉露光法や電子ビーム露光法などを用いた通常のフォトリソグラフィ技術とウェットエッチング技術により、図１７に示すような周期的なストライプ状の誘電体マスク２０３を形成する。
【００１８】
誘電体マスク２０３の形成後は、このウェハを成長装置へ移動し、所定のエッチングガスおよび雰囲気ガスを導入し、図１８に示すように活性層２０２を回折格子状に気相エッチングする。
【００１９】
この気相エッチングに続き、活性層２０２を大気に曝すことなく、図１９に示すように分離層２０４を成長する。
分離層２０４の成長後は、ウェハを成長装置から取り出し、図２０に示すように活性層２０２上の誘電体マスク２０３をウェットエッチングにより除去する。
【００２０】
そして、再びウェハを成長装置へ移動し、図２１に示すように、活性層２０２上および分離層２０４上に第２のクラッド層２０５を成長する。
この製造方法では、回折格子を分離層２０４で埋め込む直前に、成長装置で気相エッチングにより回折格子を形成しているため、ＲＩＥを用いた場合と異なり、プラズマによるエッチングのダメージの問題がない。
【００２１】
しかし、この製造方法では、ＳｉＯ２の誘電体マスク２０３の成膜ダメージが活性層２０２の表面近傍に導入されるという課題や、従来法に比べて成長回数が１回多くなることによる製造コストの増加といった課題が残されている。
【００２２】
本発明はこのような点に鑑みてなされたものであり、活性層へのダメージおよび不純物の付着を防ぎ、かつ、低コストで製造することのできる半導体レーザの製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示す製造フローによって実現可能な半導体レーザの製造方法が提供される。本発明の半導体レーザの製造方法は、一定波長の光を帰還発振するための回折格子状の活性層を有する半導体レーザの製造方法において、活性層の上に、前記活性層を一時的に保護するとともに前記活性層への回折格子の形成に用いるダミー層を形成する工程と、前記ダミー層の一部を選択的にエッチングして前記ダミー層を回折格子構造にする工程と、気相エッチングによって前記ダミー層を除去するとともに、前記回折格子構造の形状を前記活性層に転写して前記活性層に前記回折格子を形成する工程と、前記回折格子が形成された前記活性層を大気に曝すことなく、前記回折格子を埋め込む分離層を形成する工程と、を有することを特徴とする。
【００２４】
このような半導体レーザの製造方法によれば、まず、活性層の上に形成したダミー層の一部をエッチングして回折格子構造にする（ステップＳ５）。そして、ダミー層を気相エッチングにより除去するとともに（ステップＳ７）、その回折格子構造の形状を活性層に転写して活性層に回折格子を形成し（ステップＳ８）、活性層を大気に曝すことなく回折格子を分離層で埋め込む（ステップＳ９）。これにより、回折格子構造形成時のエッチングが活性層に対してではなくダミー層に対して行われ、さらに、活性層への回折格子形成時の気相エッチングはプラズマによらないため、いずれの工程においても活性層にダメージが入らない。また、活性層は分離層形成直前までダミー層で保護されるため、大気に触れる機会がなく、活性層の表面に不純物が付着しない。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は半導体レーザの製造フローを示す図である。
【００２６】
半導体レーザの製造は、まず、基板上に、第１の導電型の第１のクラッド層を形成し（ステップＳ１）、この第１のクラッド層の上に、これよりも屈折率の高い材質の活性層を形成する（ステップＳ２）。この第１のクラッド層および活性層は、例えばＭＯＶＰＥ法などの結晶成長法により、順に成長する。
【００２７】
次いで、活性層の上に、ドライエッチングなどのエッチングによって回折格子構造とすることのできるダミー層を形成する（ステップＳ３）。このダミー層は、活性層を一時的に保護するとともに、後述するように活性層に回折格子を形成する際に用いられる。
【００２８】
ダミー層は、例えば活性層の成長に続けてＩｎＧａＡｓやＩｎＧａＡｓＰなどを成長装置で成長させることによって形成し、その膜厚は、活性層に形成すべき回折格子の形状に応じて設定される。通常は、例えば５０ｎｍ〜２００ｎｍ程度、より詳しくは７０ｎｍ〜１５０ｎｍ程度の膜厚となるよう形成される。
【００２９】
このようなダミー層の形成後、このウェハを一旦成長装置外に取り出し、ダミー層の上に、レジストの塗布・露光・現像により、周期的なストライプ状のエッチングマスクを形成する（ステップＳ４）。
【００３０】
そして、このエッチングマスクで被覆されていない領域のダミー層を、活性層まで貫通させることなく部分的にエッチングし、ダミー層に回折格子構造を形成する（ステップＳ５）。そのため、活性層の表面はダミー層で被覆されたままであり、外部に露出しない。また、ダミー層に形成する回折格子構造の形状は、活性層に形成すべき回折格子の形状に従って設定される。
【００３１】
ダミー層への回折格子構造の形成後、エッチングマスクは除去する（ステップＳ６）。
このウェハを再び成長装置に移動して気相エッチングを行う所定の温度まで昇温し、気相エッチングにより、回折格子構造のダミー層を除去する（ステップＳ７）。
【００３２】
さらに、この気相エッチングの際には、ダミー層をすべて除去する過程で、特にダミー層凹部に対応する領域の活性層も除去される。そのため、この気相エッチングにより、ダミー層の回折格子構造の形状が活性層に転写されることになり、活性層に回折格子が形成される（ステップＳ８）。したがって、活性層に形成される回折格子の深さは、ダミー層が有していた回折格子構造の形状に応じたものとなる。
【００３３】
なお、このステップＳ８における気相エッチングは、エッチングガスの熱分解で発生する活性種によってエッチングを行う。そのため、プラズマによるエッチングの場合とは異なり、活性層の表層部に対してエッチングのダメージが生じることがほとんどない。このような気相エッチングに用いるエッチングガスとしては、塩化水素（ＨＣｌ）、塩化メチル（ＣＨ３Ｃｌ）、三塩化リン（ＰＣｌ３）、四臭化炭素（ＣＢｒ４）、ヨウ化メチル（ＣＨ３Ｉ）など、その組成にハロゲン元素を含んだ物質を用いる。
【００３４】
また、気相エッチングを行う際の温度は、例えば４５０℃〜７００℃程度、好ましくは５５０℃〜６５０℃程度の範囲で設定する。４５０℃を下回る温度では気相エッチングを効率的かつ良好に行うことが難しくなり、一方、７００℃を上回る温度ではダミー層および活性層への熱によるダメージが大きく、これらの層の熱変形も起こり得るためである。
【００３５】
ステップＳ８における活性層への回折格子の形成後は、気相エッチングを行ったのと同じ成長装置で、回折格子が形成された活性層の上に、これを大気に曝すことなく連続して、所定の温度で分離層を形成する（ステップＳ９）。さらに続けて、この分離層の上に、活性層よりも屈折率の低い第２の導電型の第２のクラッド層を形成する（ステップＳ１０）。
【００３６】
以降は、電極形成など従来公知の所定の工程を経て、半導体レーザの形成を終了する。
このような半導体レーザの製造方法によれば、ドライエッチングなどのエッチングが、活性層に対してではなくダミー層に対して行われるので、活性層にエッチングのダメージが入ることがない。そして、活性層に回折格子を形成するに当たっては、ダミー層にエッチングマスクを形成するので、従来のような誘電体マスクの形成に伴う活性層への成膜ダメージも生じない。
【００３７】
さらに、この製造方法では、ダミー層に回折格子構造を形成してから気相エッチングを行い、この回折格子構造の形状を転写して活性層に回折格子を形成する。したがって、気相エッチングを行う温度まで昇温する際、活性層はダミー層で保護されており、活性層に熱によるダメージがほとんど入らない。
【００３８】
さらに、活性層は、気相エッチングによる回折格子の形成まではダミー層でその表面を被覆され、回折格子の形成以降は成長装置内にあって大気に曝されることなく分離層で埋め込まれる。すなわち、活性層は、回折格子を埋め込む分離層の形成直前まで露出されることがなく、活性層の表面への不純物の付着が防止される。
【００３９】
また、この製造方法によれば誘電体マスクの形成や除去が不要であるため、工程数の増加や製造コストの増加も回避することができる。
次に、上記の半導体レーザの製造方法を、光通信に用いられるＩｎＰ系の利得結合型ＤＦＢレーザの製造に適用した場合を例に、図２から図８を参照して具体的に説明する。以下、各製造工程を順を追って説明する。
【００４０】
図２は利得結合型ＤＦＢレーザ製造における結晶成長工程の説明図である。
まず、ｎ型ＩｎＰ基板（キャリア濃度約２×１０１８ｃｍ−３，厚さ約３００μｍ）１上に、ＭＯＶＰＥ法により結晶成長を行うＭＯＶＰＥ成長装置で、ｎ型ＩｎＰ（キャリア濃度約５×１０１７ｃｍ−３，厚さ約０．５μｍ）からなる第１のクラッド層２を成長する。この第１のクラッド層２上に、発光波長１．５５μｍのアンドープ歪量子井戸（Ｓｔｒａｉｎｅｄ Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ，以下「歪ＭＱＷ」という）構造からなる活性層３、およびアンドープＩｎＧａＡｓ（厚さ約１００ｎｍ）からなるダミー層４を順に成長する。
【００４１】
ここで、活性層３の歪ＭＱＷ構造は、無歪の組成波長１．２μｍのＩｎＧａＡｓＰバリア層（厚さ約１０ｎｍ）と、０．８％の圧縮歪を有する組成波長１．６μｍのＩｎＧａＡｓＰウェル層（厚さ約５ｎｍ）とを、順に６周期積層した上に、無歪の組成波長１．２μｍのＩｎＧａＡｓＰバリア層（厚さ約１０ｎｍ）を一層積層した構造を有する。
【００４２】
ダミー層４は、上記のようにＩｎＧａＡｓ単層膜とするほか、ＩｎＧａＡｓＰ単層膜としてもよい。また、アンドープＩｎＰ（厚さ約９９ｎｍ）、アンドープＧａＡｓ（厚さ約１ｎｍ）およびアンドープＩｎＰ（厚さ約１０ｎｍ）を順に積層した多層構造のＩｎＰ／ＧａＡｓ多層膜としてもよい。
【００４３】
このように、ダミー層４にＩｎＧａＡｓ単層膜、ＩｎＧａＡｓＰ単層膜またはＩｎＰ／ＧａＡｓ多層膜を用いるのは、後述する回折格子形成工程における昇温時に、マストランスポートによってダミー層に形成した回折格子構造の形状が崩れるのを防ぐためである。回折格子構造の形状が崩れると、その形状を転写して形成される活性層の回折格子が、設計通りの形状とならなくなってしまう。
【００４４】
ダミー層４の材質として用いるＩｎＧａＡｓ、ＩｎＧａＡｓＰおよびＧａＡｓは、ＩｎＰに比べてマストランスポートを起こしにくいという性質を有している。そのため、ダミー層４は、ＩｎＰ単層膜とするよりも、ＩｎＧａＡｓ単層膜、ＩｎＧａＡｓＰ単層膜またはＩｎＰ／ＧａＡｓ多層膜とした方がよい。
【００４５】
図３は利得結合型ＤＦＢレーザ製造におけるレジストマスク形成工程の説明図である。
結晶成長工程後、ウェハをＭＯＶＰＥ成長装置から取り出し、ダミー層４上にフォトレジストを塗布し、干渉露光法または電子ビーム露光法を用い、光の進行方向に対してピッチ約２４０ｎｍのライン・アンド・スペース・パターンを露光・現像する。また、必要に応じてこのレジストのポストベークを行う。これにより、ダミー層４をドライエッチングによって回折格子構造にするためのストライプ状のレジストマスク５が形成される。
【００４６】
図４は利得結合型ＤＦＢレーザ製造におけるダミー層の回折格子構造形成工程の説明図である。
レジストマスク５をマスクにして、メタン（ＣＨ４）またはエタン（Ｃ２Ｈ６）をエッチングガスとした通常のＲＩＥ法により、ダミー層４を部分的にエッチングし、回折格子構造にする。エッチング深さは約６５ｎｍとし、ダミー層４の下部約３５ｎｍはエッチングせずに残す。このように残す部分を設けるのは、プラズマによるエッチングのダメージが活性層３に入らないようにするとともに、活性層３を外部に露出させないためである。
【００４７】
図５は利得結合型ＤＦＢレーザ製造におけるレジストマスク除去工程の説明図である。
ダミー層４を回折格子構造にした後、ダミー層４への回折格子構造の形成に用いた図４のレジストマスク５は溶剤により除去する。
【００４８】
図６は利得結合型ＤＦＢレーザ製造における回折格子形成工程の説明図である。
図４に示したレジストマスク５を除去した後、ウェハをＭＯＶＰＥ成長装置に移動し、ホスフィン（ＰＨ３）と水素（Ｈ２）の混合雰囲気中で、後述する分離層および第２のクラッド層の形成温度である約６００℃まで昇温する。温度が安定したら、ＣＨ３Ｃｌなどのエッチングガスを導入して気相エッチングを行ってダミー層４をすべて除去するとともに、回折格子形状を活性層３に転写する。エッチング時間は、エッチング量がダミー層４の厚さである約１００ｎｍとなるように調節する。これにより、活性層３の上部約６５ｎｍ（６層のウェル層のうち４層分）がエッチングされ、活性層３に回折格子が形成される。
【００４９】
なお、ここでは、気相エッチングの温度を分離層および第２のクラッド層の形成温度と同温度としたが、この気相エッチングの温度は独立に設定してもよい。この場合、その温度での気相エッチング後に、エッチングガスを切り、改めて分離層および第２のクラッド層の形成温度まで昇温あるいは降温し、その後、分離層および第２のクラッド層の成長を行えばよい。
【００５０】
図７は利得結合型ＤＦＢレーザ製造における分離層形成工程の説明図である。
所定のエッチング時間の経過後、エッチングガスを切り、引き続きＭＯＶＰＥ成長装置で、アンドープＩｎＰ（厚さ約１００ｎｍ）からなる分離層６を成長する。これにより、活性層３に形成された回折格子は埋め込まれて平坦化される。この分離層６としては、ＩｎＰのほか、ＩｎＡｓＰまたはＩｎＧａＡｓＰを用いることもできる。
【００５１】
図８は利得結合型ＤＦＢレーザ製造における第２のクラッド層形成工程の説明図である。
分離層６の成長後は、引き続き同じＭＯＶＰＥ成長装置で、ｐ型ＩｎＰ（キャリア濃度約５×１０１７ｃｍ−３，厚さ約１５０ｎｍ）を成長し、第２のクラッド層７を成長する。
【００５２】
以降は通常の埋め込み半導体レーザの製造方法と同様に、メサストライプを形成し、埋め込み成長を行い、コンタクト層成長を行った後、電極形成、へき開、端面反射膜形成、素子分離などの工程を経て、半導体レーザを完成する。
【００５３】
なお、上記の例では、ＩｎＰ系の利得結合型ＤＦＢレーザの製造について述べたが、本発明はこれに限定されるものではない。素子を構成する材料系は上記の例に示したもの以外のものに適当に変更することができ、その材料系に応じて製造条件（温度、雰囲気、時間など）も適当に変更することができる。また、回折格子の深さも、目的の回折格子の深さに応じ、ダミー層の回折格子構造の形状や活性層のエッチングする層数など、適当に設定することが可能である。
【００５４】
また、以上の説明において、回折格子の形状は活性層内に凸部と凹部とが形成されている構造としたが、上記の回折格子の凹部に相当する部分の活性層を除去して貫通させた回折格子とし、これを分離層によって埋め込む構造とすることもできる。
【００５５】
【発明の効果】
以上説明したように本発明では、活性層上のダミー層を回折格子構造にし、このダミー層を気相エッチングにより除去するとともに、その回折格子構造の形状を活性層に転写して回折格子を形成し、これを大気に曝すことなく、回折格子上に分離層を形成する。これにより、活性層へのダメージや不純物の付着が防止された、良好な特性と長期信頼性を有する半導体レーザを製造することが可能となる。
【図面の簡単な説明】
【図１】半導体レーザの製造フローを示す図である。
【図２】利得結合型ＤＦＢレーザ製造における結晶成長工程の説明図である。
【図３】利得結合型ＤＦＢレーザ製造におけるレジストマスク形成工程の説明図である。
【図４】利得結合型ＤＦＢレーザ製造におけるダミー層の回折格子構造形成工程の説明図である。
【図５】利得結合型ＤＦＢレーザ製造におけるレジストマスク除去工程の説明図である。
【図６】利得結合型ＤＦＢレーザ製造における回折格子形成工程の説明図である。
【図７】利得結合型ＤＦＢレーザ製造における分離層形成工程の説明図である。
【図８】利得結合型ＤＦＢレーザ製造における第２のクラッド層形成工程の説明図である。
【図９】利得結合型ＤＦＢレーザの構成例を示す図である。
【図１０】従来の結晶成長工程である。
【図１１】従来のレジストマスク形成工程である。
【図１２】従来の回折格子形成工程である。
【図１３】従来のレジストマスク除去工程である。
【図１４】従来の分離層形成工程である。
【図１５】従来の第２のクラッド層形成工程の説明図である。
【図１６】結晶成長工程である。
【図１７】誘電体マスク形成工程である。
【図１８】回折格子形成工程である。
【図１９】分離層形成工程である。
【図２０】誘電体マスク除去工程である。
【図２１】第２のクラッド層形成工程の説明図である。
【符号の説明】
１ ｎ型ＩｎＰ基板
２ 第１のクラッド層
３ 活性層
４ ダミー層
５ レジストマスク
６ 分離層
７ 第２のクラッド層
Claims (5)
- 一定波長の光を帰還発振するための回折格子状の活性層を有する半導体レーザの製造方法において、
活性層の上に、前記活性層を一時的に保護するとともに前記活性層への回折格子の形成に用いるダミー層を形成する工程と、
前記ダミー層の一部を選択的にエッチングして前記ダミー層を回折格子構造にする工程と、
気相エッチングによって前記ダミー層を除去するとともに、前記回折格子構造の形状を前記活性層に転写して前記活性層に前記回折格子を形成する工程と、
前記回折格子が形成された前記活性層を大気に曝すことなく、前記回折格子を埋め込む分離層を形成する工程と、
を有することを特徴とする半導体レーザの製造方法。 - 前記ダミー層は、その材質がＩｎＧａＡｓまたはＩｎＧａＡｓＰであることを特徴とする請求項１記載の半導体レーザの製造方法。
- 前記ダミー層は、ＩｎＰ層とＧａＡｓ層との積層構造を有していることを特徴とする請求項１記載の半導体レーザの製造方法。
- 前記活性層の上に、前記活性層を一時的に保護するとともに前記活性層への前記回折格子の形成に用いる前記ダミー層を形成する工程においては、
前記ダミー層を、前記活性層に形成すべき前記回折格子の形状に応じた形状の前記回折格子構造を形成することのできる膜厚で形成することを特徴とする請求項１記載の半導体レーザの製造方法。 - 前記気相エッチングは、組成にハロゲン元素を含む物質の熱分解で生じる活性種によってエッチングを行うことを特徴とする請求項１記載の半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217977A JP2004063633A (ja) | 2002-07-26 | 2002-07-26 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217977A JP2004063633A (ja) | 2002-07-26 | 2002-07-26 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004063633A true JP2004063633A (ja) | 2004-02-26 |
Family
ID=31939290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002217977A Withdrawn JP2004063633A (ja) | 2002-07-26 | 2002-07-26 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004063633A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085180A (ja) * | 2006-09-28 | 2008-04-10 | Sumitomo Electric Ind Ltd | 半導体光素子を作製する方法 |
| CN102157361A (zh) * | 2010-12-15 | 2011-08-17 | 中国科学院半导体研究所 | 利用光子束超衍射技术制备半导体t型栅电极的方法 |
| JP2020501373A (ja) * | 2016-12-09 | 2020-01-16 | エーエスエム アイピー ホールディング ビー．ブイ． | 熱原子層エッチングプロセス |
| US11437249B2 (en) | 2019-07-18 | 2022-09-06 | Asm Ip Holding B.V. | Showerhead device for semiconductor processing system |
| US11574813B2 (en) | 2019-12-10 | 2023-02-07 | Asm Ip Holding B.V. | Atomic layer etching |
| US11640899B2 (en) | 2016-12-22 | 2023-05-02 | Asm Ip Holding B.V. | Atomic layer etching processes |
-
2002
- 2002-07-26 JP JP2002217977A patent/JP2004063633A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085180A (ja) * | 2006-09-28 | 2008-04-10 | Sumitomo Electric Ind Ltd | 半導体光素子を作製する方法 |
| CN102157361A (zh) * | 2010-12-15 | 2011-08-17 | 中国科学院半导体研究所 | 利用光子束超衍射技术制备半导体t型栅电极的方法 |
| CN102157361B (zh) * | 2010-12-15 | 2012-03-21 | 中国科学院半导体研究所 | 利用光子束超衍射技术制备半导体t型栅电极的方法 |
| JP7062658B2 (ja) | 2016-12-09 | 2022-05-06 | エーエスエム アイピー ホールディング ビー．ブイ． | 熱原子層エッチングプロセス |
| US11230769B2 (en) | 2016-12-09 | 2022-01-25 | Asm Ip Holding B.V. | Thermal atomic layer etching processes |
| US11230770B2 (en) | 2016-12-09 | 2022-01-25 | Asm Ip Holding B.V. | Thermal atomic layer etching processes |
| JP2020501373A (ja) * | 2016-12-09 | 2020-01-16 | エーエスエム アイピー ホールディング ビー．ブイ． | 熱原子層エッチングプロセス |
| US11739428B2 (en) | 2016-12-09 | 2023-08-29 | Asm Ip Holding B.V. | Thermal atomic layer etching processes |
| US11739427B2 (en) | 2016-12-09 | 2023-08-29 | Asm Ip Holding B.V. | Thermal atomic layer etching processes |
| US11640899B2 (en) | 2016-12-22 | 2023-05-02 | Asm Ip Holding B.V. | Atomic layer etching processes |
| US11437249B2 (en) | 2019-07-18 | 2022-09-06 | Asm Ip Holding B.V. | Showerhead device for semiconductor processing system |
| US11948813B2 (en) | 2019-07-18 | 2024-04-02 | Asm Ip Holding B.V. | Showerhead device for semiconductor processing system |
| US11574813B2 (en) | 2019-12-10 | 2023-02-07 | Asm Ip Holding B.V. | Atomic layer etching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP5280614B2 (ja) | 単一のステップｍｏｃｖｄによって製造される導波格子を組み込んだ埋め込みヘテロ構造デバイス | |
| JPH11274637A (ja) | 横結合分布帰還リッジ型半導体レーザ及びその製造方法 | |
| US7713843B2 (en) | Method for fabricating optical semiconductor device | |
| JP5027647B2 (ja) | 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス | |
| US8409889B2 (en) | Method for producing semiconductor optical device | |
| JP4751124B2 (ja) | 半導体発光素子を作製する方法 | |
| JP2004063633A (ja) | 半導体レーザの製造方法 | |
| US7553774B2 (en) | Method of fabricating semiconductor optical device | |
| JP3007928B2 (ja) | 光半導体素子の製造方法 | |
| US7723138B2 (en) | Method of fabricating a semiconductor optical device | |
| JP2950028B2 (ja) | 光半導体素子の製造方法 | |
| JP2009194231A (ja) | 光半導体デバイスの作製方法 | |
| US7618836B2 (en) | Method for manufacturing semiconductor optical device | |
| JP5277877B2 (ja) | 光導波路素子の製造方法 | |
| US6551936B2 (en) | Method of etching patterns into epitaxial material | |
| JPH02283084A (ja) | 半導体レーザの製造方法 | |
| JP2500615B2 (ja) | 埋め込み構造半導体光デバイスの製造方法 | |
| JP3266114B2 (ja) | 半導体レーザの製造方法 | |
| JPH0621570A (ja) | 半導体発光装置の製造方法 | |
| JP2008047671A (ja) | 半導体光集積素子を作製する方法 | |
| JP2006216752A (ja) | 回折格子の製造方法および半導体レーザ | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JP2004055881A (ja) | 光半導体装置の製造方法 | |
| JP5445272B2 (ja) | 光半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |