JP5445272B2 - 光半導体素子の製造方法 - Google Patents
光半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5445272B2 JP5445272B2 JP2010078082A JP2010078082A JP5445272B2 JP 5445272 B2 JP5445272 B2 JP 5445272B2 JP 2010078082 A JP2010078082 A JP 2010078082A JP 2010078082 A JP2010078082 A JP 2010078082A JP 5445272 B2 JP5445272 B2 JP 5445272B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffraction grating
- semiconductor layer
- semiconductor
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、光半導体素子の製造方法に関する。
光エレクトロニクスの分野では、例えば、フィルタ、光結合器、分布帰還型（Distributed Feedback：ＤＦＢ）レーザ、分布ブラッグ反射型（Distributed Bragg Reflector：ＤＢＲ）レーザなどの種々の光半導体素子において、回折格子が利用されている。
特に、ＤＦＢレーザは、光情報記録、光情報処理、光通信、光計測などの分野で極めて有用であることが実証され、実用化されている。これは、ＤＦＢレーザは、単一縦モード発振で長距離伝送が可能であり、高速な直接変調が可能であり、温度制御装置や制御電流を用いて波長制御が可能であり、回折格子周期の微細設計によって所望の波長に精密に設定することが可能である等の優れた特長を有するからである。
特に、ＤＦＢレーザは、光情報記録、光情報処理、光通信、光計測などの分野で極めて有用であることが実証され、実用化されている。これは、ＤＦＢレーザは、単一縦モード発振で長距離伝送が可能であり、高速な直接変調が可能であり、温度制御装置や制御電流を用いて波長制御が可能であり、回折格子周期の微細設計によって所望の波長に精密に設定することが可能である等の優れた特長を有するからである。
光半導体素子において回折格子を形成する場合、主に電子線露光方式と干渉露光方式とがある。
電子線露光方式は、非常に微細な周期の回折格子を形成したり、同一表面上に異なる周期や漸次的に変化する周期の回折格子を形成したりすることが可能であるなどの優れた性能を有する。しかしながら、描画に時間がかかるため、スループットが低い。なお、電子線露光方式では、大規模な装置の導入も必要であり、ランニングコストも高い。
電子線露光方式は、非常に微細な周期の回折格子を形成したり、同一表面上に異なる周期や漸次的に変化する周期の回折格子を形成したりすることが可能であるなどの優れた性能を有する。しかしながら、描画に時間がかかるため、スループットが低い。なお、電子線露光方式では、大規模な装置の導入も必要であり、ランニングコストも高い。
一方、例えば二光束干渉露光方式などの干渉露光方式は、チャープ周期を持つ回折格子を形成することなどは困難であるものの、同一周期の回折格子を精度良く形成するのに優れている。また、例えば１枚あたり１分程度で露光可能なのでスループットが高い。
このため、回折格子を有する光半導体素子を量産性良く製造するには、スループットが低い電子線露光方式を用いるよりも干渉露光方式を用いる方が好ましい。
このため、回折格子を有する光半導体素子を量産性良く製造するには、スループットが低い電子線露光方式を用いるよりも干渉露光方式を用いる方が好ましい。
例えば、二光束干渉露光方式では、まず回折格子を形成する半導体表面にフォトレジストを塗布する。次に、十分に平行光線とされた２つのレーザビームを２方向から照射する。これらのレーザビームは干渉縞を作ってフォトレジストを周期的に露光する。そして、これを現像及びベーキングすることによって、凹凸が周期的に配列されたフォトレジストマスクを形成する。次に、フォトレジストマスクをエッチングマスクとして用いて半導体表面をエッチングして、半導体表面上に回折格子を形成する。
また、二光束干渉露光方式を用いて、例えば短波のＤＦＢ又はＤＢＲレーザの回折格子を形成するために、以下の第１の方法、及び、第２の方法がある。
第１の方法では、まず、二光束干渉露光法を用いて半導体基板上に２倍の周期を有する回折格子を形成する。次に、フォトレジストを全面に塗布し、露光及び現像によって回折格子の凸部を露出させる。そして、残っているフォトレジストをマスクとしてウェットエッチングを行なって、周期が半分の回折格子を形成する。
第１の方法では、まず、二光束干渉露光法を用いて半導体基板上に２倍の周期を有する回折格子を形成する。次に、フォトレジストを全面に塗布し、露光及び現像によって回折格子の凸部を露出させる。そして、残っているフォトレジストをマスクとしてウェットエッチングを行なって、周期が半分の回折格子を形成する。
第２の方法では、まず、二光束干渉露光法を用いて半導体基板上に２倍の周期を有する回折格子を形成する。次に、フォトレジストを全面に塗布し、露光及び現像を行なうことなく、全面をドライエッチングして、周期が半分の回折格子を形成する。この第２の方法では、半導体基板のエッチングレートがフォトレジストのエッチングレートよりも大きいことを利用して、周期が半分の回折格子を形成する。
しかしながら、上述の第１の方法では、全面に塗布されたフォトレジストを露光及び現像することによって回折格子の凹部にフォトレジストを残し、残されたフォトレジストをマスクとしてウェットエッチングを行なうため、均一な深さを持つ回折格子を形成するのは難しい。
また、上述の第２の方法では、半導体基板のエッチングレートがフォトレジストのエッチングレートよりも大きいことを利用して、単一のプロセスで双方をドライエッチングするようにしているが、選択比の設定が難しく、均一な深さを持つ回折格子を形成するのは難しい。
また、上述の第２の方法では、半導体基板のエッチングレートがフォトレジストのエッチングレートよりも大きいことを利用して、単一のプロセスで双方をドライエッチングするようにしているが、選択比の設定が難しく、均一な深さを持つ回折格子を形成するのは難しい。
そこで、高スループット、かつ、低コストで、均一な深さを持つ回折格子を有する光半導体素子を製造できるようにしたい。
このため、本光半導体素子の製造方法は、基板の上方に、表面に回折格子が形成される第１半導体層を形成する工程と、二光束干渉露光法によって形成されたマスクを用いて第１半導体層をエッチングして、第１半導体層の表面に回折格子の周期の２倍の周期を有する凹凸構造を形成する工程と、凹凸構造の凹部に、凹凸構造の半分の深さまで、第１半導体層と異なる材料からなる第２半導体層を形成する工程と、凹凸構造を形成するためのエッチングと同一条件で、第２半導体層をマスクとして、第１半導体層を選択的にエッチングして、第１半導体層の表面に回折格子を形成する工程とを備えることを要件とする。
したがって、本光半導体素子の製造方法によれば、高スループット、かつ、低コストで、均一な深さを持つ回折格子を有する光半導体素子を製造することができるという利点がある。
以下、図面により、本発明の実施の形態にかかる光半導体素子の製造方法について説明する。
［第１実施形態］
まず、第１実施形態にかかる光半導体素子の製造方法について、図１〜図５を参照しながら説明する。
［第１実施形態］
まず、第１実施形態にかかる光半導体素子の製造方法について、図１〜図５を参照しながら説明する。
本実施形態にかかる光半導体素子の製造方法は、以下の各工程を含む。
つまり、まず、基板１上に下部クラッド層２を形成する［図１（Ａ）参照］。これを下部クラッド層形成工程という。
次に、下部クラッド層２上に活性層３を形成する［図１（Ａ）参照］。これを活性層形成工程という。
つまり、まず、基板１上に下部クラッド層２を形成する［図１（Ａ）参照］。これを下部クラッド層形成工程という。
次に、下部クラッド層２上に活性層３を形成する［図１（Ａ）参照］。これを活性層形成工程という。
次いで、活性層３上に、表面に回折格子５を有する第１半導体層４及びこれを埋め込む埋込層６とからなる回折格子層７を形成する［図２（Ｃ）、図３参照］。これを回折格子層形成工程という。
そして、回折格子層７上に上部クラッド層８、コンタクト層９を順に形成する［図３参照］。これをクラッド層形成工程及びコンタクト層形成工程という。
そして、回折格子層７上に上部クラッド層８、コンタクト層９を順に形成する［図３参照］。これをクラッド層形成工程及びコンタクト層形成工程という。
その後、上部クラッド層８及びコンタクト層９を加工してリッジ構造（メサ構造）１０を形成する［図４（Ａ）参照］。これをリッジ構造形成工程、あるいは、メサ構造形成工程という。
最後に、基板１の裏面及びコンタクト層９の表面に、それぞれ、電極１３、１４を形成する［図４（Ｂ）参照］。これを電極形成工程という。
最後に、基板１の裏面及びコンタクト層９の表面に、それぞれ、電極１３、１４を形成する［図４（Ｂ）参照］。これを電極形成工程という。
特に、上述の回折格子層形成工程は、以下の各工程を含む。
つまり、まず、基板１の上方に、表面に回折格子５が形成される第１半導体層４を形成する［図１（Ａ）参照］。これを第１半導体層形成工程という。
次いで、二光束干渉露光法によって形成されたマスクを用いて第１半導体層４をエッチングして、第１半導体層４の表面に、所望の回折格子５の周期の２倍の周期を有する凹凸構造（回折格子）５Ｘを形成する［図２（Ａ）参照］。これを凹凸構造形成工程という。
つまり、まず、基板１の上方に、表面に回折格子５が形成される第１半導体層４を形成する［図１（Ａ）参照］。これを第１半導体層形成工程という。
次いで、二光束干渉露光法によって形成されたマスクを用いて第１半導体層４をエッチングして、第１半導体層４の表面に、所望の回折格子５の周期の２倍の周期を有する凹凸構造（回折格子）５Ｘを形成する［図２（Ａ）参照］。これを凹凸構造形成工程という。
本実施形態では、二光束干渉露光法によって形成されたレジストマスク１６を用いて第１半導体層４上に誘電体マスク１５Ｘを形成し、誘電体マスク１５Ｘを用いて第１半導体層４をエッチングして凹凸構造５Ｘを形成する［図１（Ｂ），図２（Ａ）参照］。
次に、凹凸構造５Ｘの凹部に、凹凸構造５Ｘの半分程度（約１／２程度）の深さ（高さ）まで、第１半導体層４と異なる材料からなる第２半導体層６Ａを形成する［図２（Ｂ）参照］。これを第２半導体層形成工程という。この場合、表面に凹凸構造５Ｘが形成されている第１半導体層４の表面上で、第２半導体層６Ａによって覆われている領域の面積と、第２半導体層６Ａによって覆われていない領域の面積とが同程度になる。
次に、凹凸構造５Ｘの凹部に、凹凸構造５Ｘの半分程度（約１／２程度）の深さ（高さ）まで、第１半導体層４と異なる材料からなる第２半導体層６Ａを形成する［図２（Ｂ）参照］。これを第２半導体層形成工程という。この場合、表面に凹凸構造５Ｘが形成されている第１半導体層４の表面上で、第２半導体層６Ａによって覆われている領域の面積と、第２半導体層６Ａによって覆われていない領域の面積とが同程度になる。
本実施形態では、凹凸構造５Ｘの凹部底面上に選択成長させることによって第２半導体層６Ａを形成する。ここでは、第２半導体層６Ａを形成する材料（マスク材料）が凹凸構造５Ｘの凹部底面に発現する面方位に成長しやすいことを利用して、凹凸構造５Ｘの凹部底面上に第２半導体層６Ａを形成する。このため、第２半導体層６Ａの厚さを正確に制御することができる。
そして、凹凸構造５Ｘを形成するためのエッチングと同一条件で、第２半導体層６Ａをマスク（半導体マスク）として、第１半導体層４を選択的にエッチングして、第１半導体層４の表面に、所望の周期、即ち、凹凸構造５Ｘの１／２の周期を有する回折格子５を形成する［図２（Ｃ）参照］。これを回折格子形成工程という。
ここでは、半導体マスクを用いており、エッチング選択比を大きくすることができるため、マスクとしての第２半導体層６Ａがエッチングされずに第１半導体層４のみが選択的にエッチングされるようにすることができる。また、凹凸構造５Ｘを形成するためのエッチングによって、第２半導体層６Ａによって覆われている領域の面積に対して、凹凸構造５Ｘの半分程度（約１／２程度）の深さがエッチングされているため、凹凸構造５Ｘを形成するためのエッチングと同一条件で、第２半導体層６Ａによって覆われている領域と同程度の面積を持つ、第２半導体層６Ａによって覆われていない領域をエッチングすることで、凹凸構造５Ｘの半分程度（約１／２程度）の深さがエッチングされることになる。この場合、第２半導体層６Ａをマスクとして第１半導体層４をエッチングする際のエッチング深さ（回折格子５の深さ）は、正確に制御された半導体マスク６Ａの厚さによって規定されることになる。これにより、均一な深さを持つ回折格子５を形成することができる。
ここでは、半導体マスクを用いており、エッチング選択比を大きくすることができるため、マスクとしての第２半導体層６Ａがエッチングされずに第１半導体層４のみが選択的にエッチングされるようにすることができる。また、凹凸構造５Ｘを形成するためのエッチングによって、第２半導体層６Ａによって覆われている領域の面積に対して、凹凸構造５Ｘの半分程度（約１／２程度）の深さがエッチングされているため、凹凸構造５Ｘを形成するためのエッチングと同一条件で、第２半導体層６Ａによって覆われている領域と同程度の面積を持つ、第２半導体層６Ａによって覆われていない領域をエッチングすることで、凹凸構造５Ｘの半分程度（約１／２程度）の深さがエッチングされることになる。この場合、第２半導体層６Ａをマスクとして第１半導体層４をエッチングする際のエッチング深さ（回折格子５の深さ）は、正確に制御された半導体マスク６Ａの厚さによって規定されることになる。これにより、均一な深さを持つ回折格子５を形成することができる。
その後、回折格子５を第２半導体層６Ａと同一の材料からなる第３半導体層６Ｂによって埋め込む（図３参照）。これを、埋込工程、あるいは、埋込再成長工程という。
本実施形態では、エッチングマスクとして用いた第２半導体層６Ａはそのまま残され、全面が第２半導体層６Ａと同一の材料からなる第３半導体層６Ｂによって埋め込まれる。つまり、第２半導体層６Ａ及び第３半導体層６Ｂによって、表面に回折格子５を有する第１半導体層４が埋め込まれる。このため、第２半導体層６Ａ及び第３半導体層６Ｂを、埋込層６という。また、第３半導体層６Ｂを、再成長埋込層ともいう。
本実施形態では、エッチングマスクとして用いた第２半導体層６Ａはそのまま残され、全面が第２半導体層６Ａと同一の材料からなる第３半導体層６Ｂによって埋め込まれる。つまり、第２半導体層６Ａ及び第３半導体層６Ｂによって、表面に回折格子５を有する第１半導体層４が埋め込まれる。このため、第２半導体層６Ａ及び第３半導体層６Ｂを、埋込層６という。また、第３半導体層６Ｂを、再成長埋込層ともいう。
したがって、本実施形態にかかる光半導体素子の製造方法によれば、高スループット、かつ、低コストで、均一な深さを持つ回折格子５を有する光半導体素子を製造することができるという利点がある。
以下、本光半導体素子の製造方法の具体的な構成例として、ＤＦＢレーザ（半導体レーザ）の製造方法を例に挙げて、より具体的に説明する。
以下、本光半導体素子の製造方法の具体的な構成例として、ＤＦＢレーザ（半導体レーザ）の製造方法を例に挙げて、より具体的に説明する。
まず、図１（Ａ）に示すように、例えば（００１）面を主面とするｎ型ＧａＡｓ基板１（半導体基板）上に、ｎ型ＡｌＧａＡｓ下部クラッド層２を形成する。
次に、下部クラッド層２上に、量子ドット活性層３を形成する。例えば、量子ドット層を１０層積層させた量子ドット活性層３を形成する。
次いで、量子ドット活性層３上に、回折格子層７を構成するｉ型ＧａＡｓ層４（第１半導体層）を形成する。
次に、下部クラッド層２上に、量子ドット活性層３を形成する。例えば、量子ドット層を１０層積層させた量子ドット活性層３を形成する。
次いで、量子ドット活性層３上に、回折格子層７を構成するｉ型ＧａＡｓ層４（第１半導体層）を形成する。
なお、このような積層構造は、例えば、分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法や有機金属気相成長（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）法などを用いたエピタキシャル結晶成長によって形成すれば良い。
次に、ｉ型ＧａＡｓ層４の表面上に、例えばプラズマ化学気相成長（Plasma CVD）法を用いてＳｉＯ２膜１５を成膜する。ここでは、ＳｉＯ２膜１５の厚さは、例えば約５０ｎｍである。なお、ここでは、ＳｉＯ２膜１５を形成しているが、誘電体膜を形成すれば良く、例えばＳｉＮ膜を形成しても良い。
次に、ｉ型ＧａＡｓ層４の表面上に、例えばプラズマ化学気相成長（Plasma CVD）法を用いてＳｉＯ２膜１５を成膜する。ここでは、ＳｉＯ２膜１５の厚さは、例えば約５０ｎｍである。なお、ここでは、ＳｉＯ２膜１５を形成しているが、誘電体膜を形成すれば良く、例えばＳｉＮ膜を形成しても良い。
次いで、ＳｉＯ２膜１５の表面上の全面に、例えばスピンコートによって、フォトレジストを塗布して、フォトレジスト膜を形成する。ここでは、フォトレジスト膜の厚さは、例えば約１００ｎｍである。
次に、図１（Ｂ）に示すように、二光束干渉露光法を用いてフォトレジスト膜を露光した後、現像、ポストベークを行なって、所望の回折格子５の周期の２倍の周期を持つ回折格子パターン（レジストパターン；マスクパターン；凹凸構造）を有するフォトレジストマスク１６を形成する。
次に、図１（Ｂ）に示すように、二光束干渉露光法を用いてフォトレジスト膜を露光した後、現像、ポストベークを行なって、所望の回折格子５の周期の２倍の周期を持つ回折格子パターン（レジストパターン；マスクパターン；凹凸構造）を有するフォトレジストマスク１６を形成する。
ここで、二光束干渉露光方式において２つのレーザビームの入射角（表面法線からの角度）をθとし、レーザビームの波長をλとすると、作製できる回折格子の周期Λは、Λ＝λ／２ｓｉｎθと表わすことができる。なお、露光用レーザとしては、Ａｒレーザ（λ＝３５１ｎｍ）やＨｅ−Ｃｄレーザ（λ＝３２５ｎｍ）が適している。
一方、ＤＦＢレーザの発振波長λ０は、λ０／ｎｅｑ＝２Λ／ｍ（ｍ＝１，２）で表すことができる。ここで、λ０／ｎｅｑは媒質内ブラッグ波長、ｎｅｑは媒質の等価屈折率、ΛはＤＦＢレーザの回折格子周期である。また、整数ｍ＝１の場合が１次回折、ｍ＝２の場合が２次回折を意味する。
一方、ＤＦＢレーザの発振波長λ０は、λ０／ｎｅｑ＝２Λ／ｍ（ｍ＝１，２）で表すことができる。ここで、λ０／ｎｅｑは媒質内ブラッグ波長、ｎｅｑは媒質の等価屈折率、ΛはＤＦＢレーザの回折格子周期である。また、整数ｍ＝１の場合が１次回折、ｍ＝２の場合が２次回折を意味する。
このため、所望の回折格子の周期は、短波のＤＦＢレーザの発振波長（例えば約８００ｎｍ〜約１１００ｎｍ）を考慮すると、Λ＝λ０／（ｎｅｑ×２ｓｉｎθ）の関係式から、約１２０ｎｍ〜約１７５ｎｍである。このため、所望の回折格子の周期の２倍の周期を持つ回折格子パターンの周期は、約２４０ｎｍ〜約３５０ｎｍである。
特に、緑色光源用のＤＦＢレーザ、即ち、発振波長約１０６４ｎｍのＤＦＢレーザの場合、Λ＝λ０／（ｎｅｑ×２ｓｉｎθ）の関係式から、所望の回折格子の周期は、約１６０ｎｍである。このため、所望の回折格子の周期の２倍の周期を持つ回折格子パターンの周期は、約３２０ｎｍである。
特に、緑色光源用のＤＦＢレーザ、即ち、発振波長約１０６４ｎｍのＤＦＢレーザの場合、Λ＝λ０／（ｎｅｑ×２ｓｉｎθ）の関係式から、所望の回折格子の周期は、約１６０ｎｍである。このため、所望の回折格子の周期の２倍の周期を持つ回折格子パターンの周期は、約３２０ｎｍである。
このように、緑色光源用のＤＦＢレーザ、即ち、発振波長約１０６４ｎｍのＤＦＢレーザを製造する場合、Ｈｅ−Ｃｄレーザビーム（波長約３２５ｎｍ）を用いて二光束干渉露光を行なって、所望の回折格子周期の２倍の周期である約３２０ｎｍの周期を有する２次の回折格子のパターンを形成する。これは、所望の回折格子である１次の回折格子のパターンは、周期が約１６０ｎｍと短いため、Ｈｅ−Ｃｄレーザビーム（波長約３２５ｎｍ）を光源として用いた二光束干渉露光によって形成するのが困難であるからである。
次いで、図１（Ｃ）に示すように、フォトレジストマスク１６をエッチングマスクとして用いて、ＳｉＯ２膜１５をエッチングする。これにより、レジストパターンがＳｉＯ２膜１５に転写され、回折格子パターン（誘電体パターン；マスクパターン；凹凸構造）を有するＳｉＯ２マスク（誘電体マスク）１５Ｘが形成される。このように、ＳｉＯ２マスク１５Ｘは、二光束干渉露光法によって形成されたフォトレジストマスク１６を用いて形成される。このため、ＳｉＯ２マスク１５Ｘは、二光束干渉露光法によって形成されることになる。
ここでは、例えばバファードフッ酸（ＢＨＦ）などを用いたウェットエッチングによってＳｉＯ２マスク１５Ｘを形成する。なお、これに限られるものではなく、例えばＣＦ４ガスなどを用いた反応性イオンエッチングなどのドライエッチングによってＳｉＯ２マスク１５Ｘを形成しても良い。
このようにしてＳｉＯ２マスク１５Ｘを形成した後、フォトレジストマスク１６を、所定の有機溶剤などを用いて除去する。
このようにしてＳｉＯ２マスク１５Ｘを形成した後、フォトレジストマスク１６を、所定の有機溶剤などを用いて除去する。
次に、図２（Ａ）に示すように、ＳｉＯ２マスク１５Ｘをエッチングマスクとして用いて、ＧａＡｓ層４をエッチングすることによって、ＧａＡｓ層４の表面上に、所望の回折格子５の周期の２倍の周期を持つ２次の回折格子５Ｘ（凹凸構造）を形成する。
ここでは、例えばアンモニア系混合液やリン酸系混合液などを用いたウェットエッチングによって、ＧａＡｓ層４の表面上に、所望の回折格子５の周期の２倍の周期を持つ２次の回折格子５Ｘを形成する。例えば、緑色光源用のＤＦＢレーザを製造する場合には、周期が約３２０ｎｍの回折格子５Ｘを形成する。ここで、エッチング深さ、即ち、回折格子５Ｘの深さは、例えば約１００ｎｍである。
ここでは、例えばアンモニア系混合液やリン酸系混合液などを用いたウェットエッチングによって、ＧａＡｓ層４の表面上に、所望の回折格子５の周期の２倍の周期を持つ２次の回折格子５Ｘを形成する。例えば、緑色光源用のＤＦＢレーザを製造する場合には、周期が約３２０ｎｍの回折格子５Ｘを形成する。ここで、エッチング深さ、即ち、回折格子５Ｘの深さは、例えば約１００ｎｍである。
このようにして２次の回折格子５Ｘを形成した後、ＳｉＯ２マスク１５Ｘを、例えばＢＨＦなどを用いて除去する。
次に、図２（Ｂ）に示すように、例えばＭＯＣＶＤ法やＭＢＥ法などを用いたエピタキシャル結晶成長によって、ＧａＡｓ層４の表面に形成された２次の回折格子５Ｘの凹部のみにＩｎＧａＰ層６Ａ（第２半導体層）を形成する。ここでは、ＧａＡｓ層４の表面に形成された２次の回折格子５Ｘの凹部に、２次の回折格子５Ｘの半分程度（約１／２程度）の深さ（高さ）まで、ＩｎＧａＰ層６Ａを形成する。この場合、表面に２次の回折格子５Ｘが形成されているＧａＡｓ層４の表面上で、ＩｎＧａＰ層６Ａによって覆われている領域の面積と、ＩｎＧａＰ層６Ａによって覆われていない領域の面積とが同程度になる。
次に、図２（Ｂ）に示すように、例えばＭＯＣＶＤ法やＭＢＥ法などを用いたエピタキシャル結晶成長によって、ＧａＡｓ層４の表面に形成された２次の回折格子５Ｘの凹部のみにＩｎＧａＰ層６Ａ（第２半導体層）を形成する。ここでは、ＧａＡｓ層４の表面に形成された２次の回折格子５Ｘの凹部に、２次の回折格子５Ｘの半分程度（約１／２程度）の深さ（高さ）まで、ＩｎＧａＰ層６Ａを形成する。この場合、表面に２次の回折格子５Ｘが形成されているＧａＡｓ層４の表面上で、ＩｎＧａＰ層６Ａによって覆われている領域の面積と、ＩｎＧａＰ層６Ａによって覆われていない領域の面積とが同程度になる。
本実施形態では、ＩｎＧａＰ層６Ａは、ＧａＡｓ層４の表面に形成された２次の回折格子５Ｘの凹部底面から結晶成長が進む。つまり、ＩｎＧａＰ層６Ａは、ＧａＡｓ層４の表面に形成された２次の回折格子５Ｘの凹部底面上に選択成長する。これは、ＧａＡｓ層４の表面に形成された２次の回折格子５Ｘの表面に飛来したＰ原子は、回折格子５Ｘの凸部からマストランスポートして凹部に堆積し、かつ、回折格子５Ｘの凹部にＩｎＧａＰ層６Ａの成長中に成長を促進する面方位を有する結晶面［ここでは（３１１）結晶面］が出やすいからである。このように、ＩｎＧａＰ層６Ａは、ＧａＡｓ層４の表面に形成された２次の回折格子５Ｘの凸部の頂点付近及び凸部の側壁には結晶成長せず、回折格子５Ｘの凹部底面から結晶成長が進む。
ここでは、ＩｎＧａＰ層６Ａの厚さは例えば約５０ｎｍである。つまり、ここでは、回折格子５Ｘの深さを例えば約１００ｎｍとしているため、その半分程度の深さまでＩｎＧａＰ層６Ａを形成すべく、ＩｎＧａＰ層６Ａの厚さを例えば約５０ｎｍとしている。このＩｎＧａＰ層６Ａの厚さは、結晶成長時間によって正確に制御することができる。
次に、図２（Ｃ）に示すように、２次の回折格子５Ｘを形成するためのエッチングと同一条件で、ＩｎＧａＰ層６Ａをエッチングマスク（半導体マスク）として用いて、ＧａＡｓ層４をエッチングすることによって、ＧａＡｓ層４の表面上に、所望の周期、即ち、２次の回折格子５Ｘの１／２の周期を持つ１次の回折格子５を形成する。
次に、図２（Ｃ）に示すように、２次の回折格子５Ｘを形成するためのエッチングと同一条件で、ＩｎＧａＰ層６Ａをエッチングマスク（半導体マスク）として用いて、ＧａＡｓ層４をエッチングすることによって、ＧａＡｓ層４の表面上に、所望の周期、即ち、２次の回折格子５Ｘの１／２の周期を持つ１次の回折格子５を形成する。
ここでは、ＩｎＧａＰ層６Ａをマスクとして用いているため、ＧａＡｓ層４のみが選択的にエッチングされる。また、正確に制御された厚さを持つ半導体マスク６Ａを用いて、２次の回折格子５Ｘを形成するためのエッチングと同一条件で同程度の面積をエッチングすることで、均一な深さを持つ回折格子５を形成することができる。
ここでは、例えばアンモニア系混合液やリン酸系混合液などを用いたウェットエッチングによって、ＧａＡｓ層４の表面上に、所望の周期を持つ１次の回折格子５を形成する。例えば、緑色光源用のＤＦＢレーザを製造する場合には、周期が約１６０ｎｍの回折格子５を形成する。ここで、エッチング深さは、例えば約１００ｎｍである。また、回折格子５の深さは、例えば約５０ｎｍである。
ここでは、例えばアンモニア系混合液やリン酸系混合液などを用いたウェットエッチングによって、ＧａＡｓ層４の表面上に、所望の周期を持つ１次の回折格子５を形成する。例えば、緑色光源用のＤＦＢレーザを製造する場合には、周期が約１６０ｎｍの回折格子５を形成する。ここで、エッチング深さは、例えば約１００ｎｍである。また、回折格子５の深さは、例えば約５０ｎｍである。
なお、エッチング方法は、これに限られるものではなく、例えば塩素やＡｒの混合ガスなどを用いた誘導結合型（ＩＣＰ；Inductively coupled plasma）エッチングなどのドライエッチングによって１次の回折格子５を形成しても良い。この場合、２次の回折格子５Ｘも同じエッチング方法によって形成することになる。
このように、二光束干渉露光法を用いて形成した２次の回折格子５Ｘの凹凸形状による成長選択性を利用して形成され、厳密に厚さが制御された半導体マスク６Ａを用いて、ＧａＡｓ層４を選択的にエッチングすることで、厳密に深さを制御された１次の回折格子５を形成することが可能となる。
このように、二光束干渉露光法を用いて形成した２次の回折格子５Ｘの凹凸形状による成長選択性を利用して形成され、厳密に厚さが制御された半導体マスク６Ａを用いて、ＧａＡｓ層４を選択的にエッチングすることで、厳密に深さを制御された１次の回折格子５を形成することが可能となる。
次に、図３に示すように、例えばＭＯＣＶＤ法やＭＢＥ法などを用いたエピタキシャル結晶成長によって、ＧａＡｓ層４及びＩｎＧａＰ層６Ａの表面上の全面に、ＩｎＧａＰ層６Ｂ（第３半導体層）を形成する。つまり、ＧａＡｓ層４の表面上に形成された回折格子５を埋め込むようにＩｎＧａＰ層６Ｂを再成長させる。これにより、ＩｎＧａＰ層６Ａ，６Ｂによって、ＧａＡｓ層４の表面上に形成された回折格子５を埋め込む埋込層６が形成される。また、表面に回折格子５が形成されたＧａＡｓ層４と、埋込層６としてのＩｎＧａＰ層６Ａ，６Ｂとからなる回折格子層７が形成される。
次いで、例えばＭＯＣＶＤ法やＭＢＥ法などを用いたエピタキシャル結晶成長によって、ＩｎＧａＰ層６Ｂ上に、ｐ型ＩｎＧａＰ上部クラッド層８、ｐ型ＧａＡｓコンタクト層９を順に形成する。
次に、図４（Ａ）に示すように、例えばＳｉＯ２、ＳｉＮ、フォトレジストなどをマスクとして、ｐ型ＧａＡｓコンタクト層９及びｐ型ＩｎＧａＰ上部クラッド層８をエッチングして、リッジ構造（メサ構造）１０を形成する。なお、エッチングは、ドライエッチングでも、ウェットエッチングでも良い。
次に、図４（Ａ）に示すように、例えばＳｉＯ２、ＳｉＮ、フォトレジストなどをマスクとして、ｐ型ＧａＡｓコンタクト層９及びｐ型ＩｎＧａＰ上部クラッド層８をエッチングして、リッジ構造（メサ構造）１０を形成する。なお、エッチングは、ドライエッチングでも、ウェットエッチングでも良い。
次いで、図４（Ｂ）に示すように、例えばＳｉＯ２やＳｉＮなどの誘電体材料を半導体積層構造の表面に蒸着して、保護層としての誘電体層１１を形成した後、例えばスピンコートによって例えばＢＣＢなどの低誘電率材料を誘電体層１１の表面に塗布し、高温キュアを行なって、トレンチ内に低誘電率埋込層１２を形成する。
そして、リッジ構造１０上の誘電体層１１及び低誘電率埋込層１２をエッチングによって除去する。このエッチングには、例えば反応性イオンエッチング法などを用い、エッチャントとしてはＯ２などを用いれば良い。
そして、リッジ構造１０上の誘電体層１１及び低誘電率埋込層１２をエッチングによって除去する。このエッチングには、例えば反応性イオンエッチング法などを用い、エッチャントとしてはＯ２などを用いれば良い。
その後、ｐ型ＧａＡｓコンタクト層９上に、例えばＡｕ／Ｚｎ／Ａｕ層を蒸着して、上部電極としてのｐ側電極１３を形成する。また、ｎ型ＧａＡｓ基板１の裏面側には、例えばＡｕＧｅ／Ａｕ層を蒸着して、下部電極としてのｎ側電極１４を形成する。
このようにして、本実施形態のＤＦＢレーザが製造される。
このようにして製造されたＤＦＢレーザは、以下のような構成を備える。
このようにして、本実施形態のＤＦＢレーザが製造される。
このようにして製造されたＤＦＢレーザは、以下のような構成を備える。
つまり、本ＤＦＢレーザは、図５（Ａ），（Ｂ）に示すように、ｎ型ＧａＡｓ基板１上に、ｎ型ＡｌＧａＡｓ下部クラッド層２、量子ドット活性層３、回折格子層７、ｐ型ＩｎＧａＰ上部クラッド層８、ｐ型ＧａＡｓコンタクト層９を順に積層した半導体積層構造を備える。
ここで、回折格子層７は、ｉ型ＧａＡｓ層４の表面に形成された回折格子５を、ＩｎＧａＰ層（埋込層）６によって埋め込んだ構造になっている。
ここで、回折格子層７は、ｉ型ＧａＡｓ層４の表面に形成された回折格子５を、ＩｎＧａＰ層（埋込層）６によって埋め込んだ構造になっている。
特に、回折格子５の周期は、短波のＤＦＢレーザから出力されるレーザ光の波長（例えば約８００ｎｍ〜約１１００ｎｍ）を考慮して、Λ＝λ０／（ｎｅｑ×２ｓｉｎθ）の関係式から、約１２０ｎｍ〜約１７５ｎｍである。例えば、緑色光源用のＤＦＢレーザ、即ち、波長約１０６４ｎｍのレーザ光を出力するＤＦＢレーザの場合、Λ＝λ０／（ｎｅｑ×２ｓｉｎθ）の関係式から、約１６０ｎｍである。
また、回折格子５の深さは、所望の結合係数に対して、光閉じ込め率の大きさを指標に活性層３との距離とのバランスによって決定される。例えば、所望の結合係数を５０ｃｍ−１程度とする場合、これは回折格子５の深さと活性層３までの距離によって調整される。ここでは、回折格子５の深さは、例えば約１０ｎｍ〜約５０ｎｍに設定すれば良い。本実施形態では、回折格子５の深さは、約５０ｎｍである。また、回折格子５と活性層３との距離は、例えば約１００ｎｍに設定すれば良い。
また、半導体積層構造は、ｐ型ＧａＡｓコンタクト層９からｐ型ＩｎＧａＰ上部クラッド層８までがメサ構造（リッジ構造）１０となっている。そして、メサ構造１０の両側に保護膜としての誘電体層１１が形成されている。さらに、メサ構造１０の両側の領域がＢＣＢ（Benzo-Cyclo-Butene）などの低誘電率材料からなる低誘電率埋込層１２によって埋め込まれた構造になっている。
そして、ｐ型ＧａＡｓコンタクト層９上に、Ａｕ／Ｚｎ／Ａｕ層からなる上部電極としてのｐ側電極１３を備え、ｎ型ＧａＡｓ基板１の裏面に、ＡｕＧｅ／Ａｕ層からなる下部電極としてのｎ側電極１４を備える。
したがって、本実施形態にかかるＤＦＢレーザの製造方法によれば、高スループット、かつ、低コストで、均一な深さを持つ回折格子５を有するＤＦＢレーザ（特に、短波のＤＦＢレーザ）を製造することができるという利点がある。
したがって、本実施形態にかかるＤＦＢレーザの製造方法によれば、高スループット、かつ、低コストで、均一な深さを持つ回折格子５を有するＤＦＢレーザ（特に、短波のＤＦＢレーザ）を製造することができるという利点がある。
つまり、ＤＦＢレーザを製造するのに電子線露光法を用いて回折格子パターンを形成すると、スループットが非常に低く、また、非常にコストがかかる。これに対し、二光束干渉露光法を用いることで、例えば１枚当たりの露光時間が数十秒となり、スループットが大幅に向上し、また、電子線露光法を用いる場合のように大型機器を利用することなく、非常に安価にＤＦＢレーザを製造することができる。さらに、上述のような製造方法によって回折格子５を形成することで、回折格子５を精度良く形成することができ、均一な深さを持つ回折格子５を有するＤＦＢレーザを製造することができる。
この結果、均一な結合係数を持つＤＦＢレーザを製造することができ、レーザの発振特性を向上させることができる。つまり、ＤＦＢレーザの結合係数にばらつきが生じるのを抑制することができ、単一モード発振するＤＦＢレーザの歩留まりを向上させることができる。
特に、短波のＤＦＢレーザ、例えば緑色光源用のＤＦＢレーザ、即ち、波長約１０６４ｎｍのレーザ光を出力するＤＦＢレーザ（１０６４ｎｍ帯ＤＦＢレーザ）を、高スループット、かつ、低コストで製造することができ、単一モード発振するものを歩留まり良く製造することができる。これにより、短波のＤＦＢレーザ、例えば緑色光源用のＤＦＢレーザを量産することが可能となる。
特に、短波のＤＦＢレーザ、例えば緑色光源用のＤＦＢレーザ、即ち、波長約１０６４ｎｍのレーザ光を出力するＤＦＢレーザ（１０６４ｎｍ帯ＤＦＢレーザ）を、高スループット、かつ、低コストで製造することができ、単一モード発振するものを歩留まり良く製造することができる。これにより、短波のＤＦＢレーザ、例えば緑色光源用のＤＦＢレーザを量産することが可能となる。
ここで、１０６４ｎｍ帯ＤＦＢレーザは、第２次高調波発生（Second harmonic generation：ＳＨＧ）結晶と組み合わせることで、例えばモバイルプロジェクタやピコプロジェクタ用ＲＧＢ光源の緑色光源、即ち、５３２ｎｍの緑色レーザ光を発生する光源として用いることができる。
［第２実施形態］
次に、第２実施形態にかかる光半導体素子の製造方法について、図６を参照しながら説明する。
［第２実施形態］
次に、第２実施形態にかかる光半導体素子の製造方法について、図６を参照しながら説明する。
本実施形態にかかる光半導体素子の製造方法は、上述の第１実施形態の具体的な構成例のものに対し、図６に示すように、回折格子層７０の構成が異なる。なお、図６では、上述の第１実施形態のものと同一のものには同一の符号を付している。
つまり、本実施形態の具体的な構成例にかかるＤＦＢレーザでは、回折格子層７０は、ＩｎＧａＰ層４０の表面に形成された回折格子５を、ＧａＡｓ層（埋込層）６０によって埋め込んだ構造になっている［図６（Ｃ）参照］。
つまり、本実施形態の具体的な構成例にかかるＤＦＢレーザでは、回折格子層７０は、ＩｎＧａＰ層４０の表面に形成された回折格子５を、ＧａＡｓ層（埋込層）６０によって埋め込んだ構造になっている［図６（Ｃ）参照］。
このため、本実施形態の具体的な構成例にかかるＤＦＢレーザの製造方法は、以下のようになっている。
まず、図６（Ａ）に示すように、上述の第１実施形態の具体的な構成例の場合と同様に、ｎ型ＧａＡｓ基板１上に、ｎ型ＡｌＧａＡｓ下部クラッド層２、量子ドット活性層３を順に形成する。
まず、図６（Ａ）に示すように、上述の第１実施形態の具体的な構成例の場合と同様に、ｎ型ＧａＡｓ基板１上に、ｎ型ＡｌＧａＡｓ下部クラッド層２、量子ドット活性層３を順に形成する。
次いで、量子ドット活性層３上に、回折格子層７０を構成するｉ型ＩｎＧａＰ層４０（第１半導体層）を形成する。
次に、上述の第１実施形態の具体的な構成例の場合と同様の方法で、二光束干渉露光法によって形成されたＳｉＯ２マスク１５Ｘを用いてＩｎＧａＰ層４０をエッチングして、ＩｎＧａＰ層４０の表面上に、所望の回折格子５の周期の２倍の周期を持つ２次の回折格子５Ｘ（凹凸構造）を形成する。
次に、上述の第１実施形態の具体的な構成例の場合と同様の方法で、二光束干渉露光法によって形成されたＳｉＯ２マスク１５Ｘを用いてＩｎＧａＰ層４０をエッチングして、ＩｎＧａＰ層４０の表面上に、所望の回折格子５の周期の２倍の周期を持つ２次の回折格子５Ｘ（凹凸構造）を形成する。
但し、ここでは、例えば塩酸系混合液などを用いたウェットエッチングによって、ＩｎＧａＰ層４０の表面上に２次の回折格子５Ｘを形成する。
次いで、上述の第１実施形態の具体的な構成例の場合と同様の方法で、ＩｎＧａＰ層４０の表面に形成された２次の回折格子５Ｘの凹部のみにＧａＡｓ層６０Ａ（第２半導体層）を形成する。ここでは、ＩｎＧａＰ層４０の表面に形成された２次の回折格子５Ｘの凹部に、２次の回折格子５Ｘの半分程度（約１／２程度）の深さ（高さ）まで、ＧａＡｓ層６０Ａを形成する。この場合、表面に２次の回折格子５Ｘが形成されているＩｎＧａＰ層４０の表面上で、ＧａＡｓ層６０Ａによって覆われている領域の面積と、ＧａＡｓ層６０Ａによって覆われていない領域の面積とが同程度になる。
次いで、上述の第１実施形態の具体的な構成例の場合と同様の方法で、ＩｎＧａＰ層４０の表面に形成された２次の回折格子５Ｘの凹部のみにＧａＡｓ層６０Ａ（第２半導体層）を形成する。ここでは、ＩｎＧａＰ層４０の表面に形成された２次の回折格子５Ｘの凹部に、２次の回折格子５Ｘの半分程度（約１／２程度）の深さ（高さ）まで、ＧａＡｓ層６０Ａを形成する。この場合、表面に２次の回折格子５Ｘが形成されているＩｎＧａＰ層４０の表面上で、ＧａＡｓ層６０Ａによって覆われている領域の面積と、ＧａＡｓ層６０Ａによって覆われていない領域の面積とが同程度になる。
次に、図６（Ｂ）に示すように、上述の第１実施形態の具体的な構成例の場合と同様の方法で、２次の回折格子５Ｘを形成するためのエッチングと同一条件で、ＧａＡｓ層６０Ａをエッチングマスク（半導体マスク）として用いて、ＩｎＧａＰ層４０をエッチングすることによって、ＩｎＧａＰ層４０の表面上に、所望の周期、即ち、２次の回折格子５Ｘの１／２の周期を持つ１次の回折格子５を形成する。
但し、ここでは、例えば塩素系混合液などを用いたウェットエッチングによって、ＩｎＧａＰ層４０の表面上に、所望の周期を持つ１次の回折格子５を形成する。
次いで、図６（Ｃ）に示すように、上述の第１実施形態の具体的な構成例の場合と同様の方法で、ＩｎＧａＰ層４０及びＧａＡｓ層６０Ａの表面上の全面に、ＧａＡｓ層６０Ｂ（第３半導体層）を形成する。これにより、ＧａＡｓ層６０Ａ，６０Ｂによって、ＩｎＧａＰ層４０の表面上に形成された回折格子５を埋め込む埋込層６０が形成される。また、表面に回折格子５が形成されたＩｎＧａＰ層４０と、埋込層６０としてのＧａＡｓ層６０Ａ，６０Ｂとからなる回折格子層７０が形成される。
次いで、図６（Ｃ）に示すように、上述の第１実施形態の具体的な構成例の場合と同様の方法で、ＩｎＧａＰ層４０及びＧａＡｓ層６０Ａの表面上の全面に、ＧａＡｓ層６０Ｂ（第３半導体層）を形成する。これにより、ＧａＡｓ層６０Ａ，６０Ｂによって、ＩｎＧａＰ層４０の表面上に形成された回折格子５を埋め込む埋込層６０が形成される。また、表面に回折格子５が形成されたＩｎＧａＰ層４０と、埋込層６０としてのＧａＡｓ層６０Ａ，６０Ｂとからなる回折格子層７０が形成される。
その後、上述の第１実施形態の具体的な構成例の場合と同様に、ＧａＡｓ層６０Ｂ上に、ｐ型ＩｎＧａＰ上部クラッド層８、ｐ型ＧａＡｓコンタクト層９を順に形成する。そして、リッジ構造（メサ構造）１０を形成し、保護層としての誘電体層１１、低誘電率埋込層１２を形成した後、ｐ側電極１３及びｎ側電極１４を形成する。
このようにして、本実施形態のＤＦＢレーザが製造される。
このようにして、本実施形態のＤＦＢレーザが製造される。
なお、その他の詳細は、上述の第１実施形態のものと同じであるため、ここではその説明を省略する。
したがって、本実施形態にかかる光半導体素子（ＤＦＢレーザ）の製造方法によれば、上述の第１実施形態の場合と同様に、高スループット、かつ、低コストで、均一な深さを持つ回折格子５を有する光半導体素子（ＤＦＢレーザ）を製造することができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
したがって、本実施形態にかかる光半導体素子（ＤＦＢレーザ）の製造方法によれば、上述の第１実施形態の場合と同様に、高スループット、かつ、低コストで、均一な深さを持つ回折格子５を有する光半導体素子（ＤＦＢレーザ）を製造することができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の各実施形態では、エッチングマスクとして用いた第２半導体層を残し、全面を第２半導体層と同一の材料からなる第３半導体層によって埋め込むようにしているが、これに限られるものではない。つまり、回折格子を第２半導体層及びこれと同一の材料からなる第３半導体層によって埋め込むようにしているが、これに限られるものではない。
例えば、上述の各実施形態において、回折格子形成工程の後に、第２半導体層を除去し、回折格子を第１半導体層と異なる材料からなる第４半導体層によって埋め込むようにしても良い。この場合、第４半導体層によって、表面に回折格子を有する第１半導体層が埋め込まれる。このため、第４半導体層を、埋込層という。なお、第４半導体層は、第２半導体層と異なる材料からなる半導体層であっても良いし、第２半導体層と同一の材料からなる半導体層であっても良い。
また、上述の第１実施形態における具体的な構成例では、表面に回折格子が形成される第１半導体層をＧａＡｓ層とし、ＧａＡｓ層の表面に形成された凹凸構造の凹部に形成される第２半導体層をＩｎＧａＰ層とし、回折格子をＩｎＧａＰ層（第３半導体層）によって埋め込むようにしているが、これに限られるものではない。
例えば、上述の第１実施形態における具体的な構成例において、表面に回折格子が形成される第１半導体層をＧａＡｓ層とし、ＧａＡｓ層の表面に形成された凹凸構造の凹部に形成される第２半導体層をＩｎＧａＰ層とし、回折格子をＩｎＧａＡｓＰ層やＡｌＧａＡｓ層などのＧａＡｓ系化合物半導体層（第４半導体層）によって埋め込むようにしても良い。この場合、回折格子形成工程の後に、ＩｎＧａＰ層（第２半導体層）を除去し、回折格子をＩｎＧａＡｓＰ層やＡｌＧａＡｓ層などのＧａＡｓ系化合物半導体層（第４半導体層）によって埋め込むようにすれば良い。
例えば、上述の第１実施形態における具体的な構成例において、表面に回折格子が形成される第１半導体層をＧａＡｓ層とし、ＧａＡｓ層の表面に形成された凹凸構造の凹部に形成される第２半導体層をＩｎＧａＰ層とし、回折格子をＩｎＧａＡｓＰ層やＡｌＧａＡｓ層などのＧａＡｓ系化合物半導体層（第４半導体層）によって埋め込むようにしても良い。この場合、回折格子形成工程の後に、ＩｎＧａＰ層（第２半導体層）を除去し、回折格子をＩｎＧａＡｓＰ層やＡｌＧａＡｓ層などのＧａＡｓ系化合物半導体層（第４半導体層）によって埋め込むようにすれば良い。
また、例えば、上述の第１実施形態における具体的な構成例において、表面に回折格子が形成される第１半導体層をＧａＡｓ層とし、ＧａＡｓ層の表面に形成された凹凸構造の凹部に形成される第２半導体層をＩｎＧａＰ層とし、回折格子をＩｎＧａＰ層（第４半導体層）によって埋め込むようにしても良い。この場合、回折格子形成工程の後に、エッチングマスクとして用いたＩｎＧａＰ層（第２半導体層）を除去し、再度、回折格子をＩｎＧａＰ層（第４半導体層）によって埋め込むようにすれば良い。
また、上述の第２実施形態における具体的な構成例では、表面に回折格子が形成される第１半導体層をＩｎＧａＰ層とし、ＩｎＧａＰ層の表面に形成された凹凸構造の凹部に形成される第２半導体層をＧａＡｓ層とし、回折格子をＧａＡｓ層（第３半導体層）によって埋め込むようにしているが、これに限られるものではない。
例えば、上述の第２実施形態における具体的な構成例において、表面に回折格子が形成される第１半導体層をＩｎＧａＰ層とし、ＩｎＧａＰ層の表面に形成された凹凸構造の凹部に形成される第２半導体層をＧａＡｓ層とし、回折格子をＩｎＧａＡｓＰ層やＡｌＧａＡｓ層などのＧａＡｓ系化合物半導体層（第４半導体層）によって埋め込むようにしても良い。この場合、回折格子形成工程の後に、ＧａＡｓ層（第２半導体層）を除去し、回折格子をＩｎＧａＡｓＰ層やＡｌＧａＡｓ層などのＧａＡｓ系化合物半導体層（第４半導体層）によって埋め込むようにすれば良い。
例えば、上述の第２実施形態における具体的な構成例において、表面に回折格子が形成される第１半導体層をＩｎＧａＰ層とし、ＩｎＧａＰ層の表面に形成された凹凸構造の凹部に形成される第２半導体層をＧａＡｓ層とし、回折格子をＩｎＧａＡｓＰ層やＡｌＧａＡｓ層などのＧａＡｓ系化合物半導体層（第４半導体層）によって埋め込むようにしても良い。この場合、回折格子形成工程の後に、ＧａＡｓ層（第２半導体層）を除去し、回折格子をＩｎＧａＡｓＰ層やＡｌＧａＡｓ層などのＧａＡｓ系化合物半導体層（第４半導体層）によって埋め込むようにすれば良い。
また、上述の第２実施形態における具体的な構成例において、表面に回折格子が形成される第１半導体層をＩｎＧａＰ層とし、ＩｎＧａＰ層の表面に形成された凹凸構造の凹部に形成される第２半導体層をＧａＡｓ層とし、回折格子をＧａＡｓ層（第４半導体層）によって埋め込むようにしても良い。この場合、回折格子形成工程の後に、エッチングマスクとして用いたＧａＡｓ層（第２半導体層）を除去し、再度、回折格子をＧａＡｓ層（第４半導体層）によって埋め込むようにすれば良い。
また、上述の各実施形態における具体的な構成例における光半導体素子の構造や材料組成などは、一例にすぎず、上述した各実施形態のものに限定されるものではない。
また、上述の各実施形態における具体的な構成例では、量子ドット活性層を用いているが、これに限られるものではなく、例えば、量子井戸構造、量子細線構造、バルク構造等の活性層を用いても良い。
また、上述の各実施形態における具体的な構成例では、量子ドット活性層を用いているが、これに限られるものではなく、例えば、量子井戸構造、量子細線構造、バルク構造等の活性層を用いても良い。
また、上述の各実施形態における具体的な構成例では、ｎ型ＧａＡｓ基板上にＧａＡｓ系化合物半導体層を積層した半導体積層構造を用いているが、これに限られるものではなく、他の基板や他の半導体積層構造を用いても良い。例えば、ＩｎＰ基板にＩｎＧａＡｓＰ系化合物半導体層やＡｌＧａＩｎＡｓ系化合物半導体層を積層した半導体積層構造を用いることもできる。
また、上述の各実施形態における具体的な構成例では、低誘電率埋込層の材料としてＢＣＢを用いているが、これに限られるものではなく、例えば、ポリイミド系有機化合物、エポキシ系有機化合物、アクリル系有機化合物などの他の低誘電率材料を用いても良い。また、低誘電率埋込層を設けなくても良い。この場合、上述の各実施形態における具体的な構成例において低誘電率埋込層が形成されている領域は空気となる。
また、上述の各実施形態における具体的な構成例では、ＤＦＢレーザを例に挙げて説明しているが、これに限られるものではなく、本発明は回折格子を含む光半導体素子に広く適用することができる。例えば、分布ブラッグ反射型（ＤＢＲ）レーザに本発明を適用することもできる。
また、上述の各実施形態における具体的な構成例では、表面に回折格子が形成されるＧａＡｓ層又はＩｎＧａＰ層はアンドープとしているが、これに限られるものではなく、伝導型を有するものであっても良い。
また、上述の各実施形態における具体的な構成例では、表面に回折格子が形成されるＧａＡｓ層又はＩｎＧａＰ層はアンドープとしているが、これに限られるものではなく、伝導型を有するものであっても良い。
また、上述の各実施形態における具体的な構成例では、ｎ型ＧａＡｓ基板を用いているが、これに限られるものではなく、例えば、ｐ型ＧａＡｓ基板やその他の半導体基板を用いても良い。
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
基板の上方に、表面に回折格子が形成される第１半導体層を形成する工程と、
二光束干渉露光法によって形成されたマスクを用いて前記第１半導体層をエッチングして、前記第１半導体層の表面に前記回折格子の周期の２倍の周期を有する凹凸構造を形成する工程と、
前記凹凸構造の凹部に、前記凹凸構造の半分の深さまで、前記第１半導体層と異なる材料からなる第２半導体層を形成する工程と、
前記凹凸構造を形成するためのエッチングと同一条件で、前記第２半導体層をマスクとして、前記第１半導体層を選択的にエッチングして、前記第１半導体層の表面に前記回折格子を形成する工程とを備えることを特徴とする光半導体素子の製造方法。
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
基板の上方に、表面に回折格子が形成される第１半導体層を形成する工程と、
二光束干渉露光法によって形成されたマスクを用いて前記第１半導体層をエッチングして、前記第１半導体層の表面に前記回折格子の周期の２倍の周期を有する凹凸構造を形成する工程と、
前記凹凸構造の凹部に、前記凹凸構造の半分の深さまで、前記第１半導体層と異なる材料からなる第２半導体層を形成する工程と、
前記凹凸構造を形成するためのエッチングと同一条件で、前記第２半導体層をマスクとして、前記第１半導体層を選択的にエッチングして、前記第１半導体層の表面に前記回折格子を形成する工程とを備えることを特徴とする光半導体素子の製造方法。
（付記２）
前記第２半導体層形成工程において、前記第２半導体層を前記凹凸構造の凹部底面上に選択成長させることによって形成することを特徴とする、付記１に記載の光半導体素子の製造方法。
（付記３）
前記回折格子形成工程の後に、前記回折格子を前記第２半導体層と同一の材料からなる第３半導体層によって埋め込む工程をさらに備えることを特徴とする、付記１又は２に記載の光半導体素子の製造方法。
前記第２半導体層形成工程において、前記第２半導体層を前記凹凸構造の凹部底面上に選択成長させることによって形成することを特徴とする、付記１に記載の光半導体素子の製造方法。
（付記３）
前記回折格子形成工程の後に、前記回折格子を前記第２半導体層と同一の材料からなる第３半導体層によって埋め込む工程をさらに備えることを特徴とする、付記１又は２に記載の光半導体素子の製造方法。
（付記４）
前記回折格子形成工程の後に、前記第２半導体層を除去し、前記回折格子を前記第１半導体層と異なる材料からなる第４半導体層によって埋め込む工程をさらに備えることを特徴とする、付記１又は２に記載の光半導体素子の製造方法。
（付記５）
前記凹凸構造形成工程において、二光束干渉露光法によって形成されたレジストマスクを用いて前記第１半導体層上に誘電体マスクを形成し、前記誘電体マスクを用いて前記第１半導体層をエッチングして前記凹凸構造を形成することを特徴とする、付記１〜４のいずれか１項に記載の光半導体素子の製造方法。
前記回折格子形成工程の後に、前記第２半導体層を除去し、前記回折格子を前記第１半導体層と異なる材料からなる第４半導体層によって埋め込む工程をさらに備えることを特徴とする、付記１又は２に記載の光半導体素子の製造方法。
（付記５）
前記凹凸構造形成工程において、二光束干渉露光法によって形成されたレジストマスクを用いて前記第１半導体層上に誘電体マスクを形成し、前記誘電体マスクを用いて前記第１半導体層をエッチングして前記凹凸構造を形成することを特徴とする、付記１〜４のいずれか１項に記載の光半導体素子の製造方法。
（付記６）
前記第１半導体層は、ＧａＡｓ又はＩｎＧａＰからなり、
前記第２半導体層は、前記第１半導体層がＧａＡｓからなる場合はＩｎＧａＰからなり、前記第１半導体層がＩｎＧａＰからなる場合はＧａＡｓからなることを特徴とする、付記１〜５のいずれか１項に記載の光半導体素子の製造方法。
前記第１半導体層は、ＧａＡｓ又はＩｎＧａＰからなり、
前記第２半導体層は、前記第１半導体層がＧａＡｓからなる場合はＩｎＧａＰからなり、前記第１半導体層がＩｎＧａＰからなる場合はＧａＡｓからなることを特徴とする、付記１〜５のいずれか１項に記載の光半導体素子の製造方法。
１ ｎ型ＧａＡｓ基板（半導体基板）
２ ｎ型ＡｌＧａＡｓ下部クラッド層
３ 量子ドット活性層
４ ｉ型ＧａＡｓ層（第１半導体層）
５ 回折格子（１次の回折格子）
５Ｘ 凹凸構造（２次の回折格子）
６ ＩｎＧａＰ層（埋込層）
６Ａ ＩｎＧａＰ層（第２半導体層）
６Ｂ ＩｎＧａＰ層（第３半導体層）
７ 回折格子層
８ ｐ型ＩｎＧａＰ上部クラッド層
９ ｐ型ＧａＡｓコンタクト層
１０ リッジ構造（メサ構造）
１１ 誘電体層
１２ 低誘電率埋込層
１３ ｐ側電極
１４ ｎ側電極
１５ ＳｉＯ２膜
１５Ｘ ＳｉＯ２マスク（誘電体マスク）
１６ フォトレジストマスク
４０ ｉ型ＩｎＧａＰ層（第１半導体層）
６０ ＧａＡｓ層（埋込層）
６０Ａ ＧａＡｓ層（第２半導体層）
６０Ｂ ＧａＡｓ層（第３半導体層）
７０ 回折格子層
２ ｎ型ＡｌＧａＡｓ下部クラッド層
３ 量子ドット活性層
４ ｉ型ＧａＡｓ層（第１半導体層）
５ 回折格子（１次の回折格子）
５Ｘ 凹凸構造（２次の回折格子）
６ ＩｎＧａＰ層（埋込層）
６Ａ ＩｎＧａＰ層（第２半導体層）
６Ｂ ＩｎＧａＰ層（第３半導体層）
７ 回折格子層
８ ｐ型ＩｎＧａＰ上部クラッド層
９ ｐ型ＧａＡｓコンタクト層
１０ リッジ構造（メサ構造）
１１ 誘電体層
１２ 低誘電率埋込層
１３ ｐ側電極
１４ ｎ側電極
１５ ＳｉＯ２膜
１５Ｘ ＳｉＯ２マスク（誘電体マスク）
１６ フォトレジストマスク
４０ ｉ型ＩｎＧａＰ層（第１半導体層）
６０ ＧａＡｓ層（埋込層）
６０Ａ ＧａＡｓ層（第２半導体層）
６０Ｂ ＧａＡｓ層（第３半導体層）
７０ 回折格子層
Claims (5)
- 基板の上方に、表面に回折格子が形成される第１半導体層を形成する工程と、
二光束干渉露光法によって形成されたマスクを用いて前記第１半導体層をエッチングして、前記第１半導体層の表面に前記回折格子の周期の２倍の周期を有する凹凸構造を形成する工程と、
前記凹凸構造の凹部に、前記凹凸構造の半分の深さまで、前記第１半導体層と異なる材料からなる第２半導体層を形成する工程と、
前記凹凸構造を形成するためのエッチングと同一条件で、前記第２半導体層をマスクとして、前記第１半導体層を選択的にエッチングして、前記第１半導体層の表面に前記回折格子を形成する工程とを備えることを特徴とする光半導体素子の製造方法。 - 前記第２半導体層形成工程において、前記第２半導体層を前記凹凸構造の凹部底面上に選択成長させることによって形成することを特徴とする、請求項１に記載の光半導体素子の製造方法。
- 前記回折格子形成工程の後に、前記回折格子を前記第２半導体層と同一の材料からなる第３半導体層によって埋め込む工程をさらに備えることを特徴とする、請求項１又は２に記載の光半導体素子の製造方法。
- 前記回折格子形成工程の後に、前記第２半導体層を除去し、前記回折格子を前記第１半導体層と異なる材料からなる第４半導体層によって埋め込む工程をさらに備えることを特徴とする、請求項１又は２に記載の光半導体素子の製造方法。
- 前記第１半導体層は、ＧａＡｓ又はＩｎＧａＰからなり、
前記第２半導体層は、前記第１半導体層がＧａＡｓからなる場合はＩｎＧａＰからなり、前記第１半導体層がＩｎＧａＰからなる場合はＧａＡｓからなることを特徴とする、請求項１〜４のいずれか１項に記載の光半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010078082A JP5445272B2 (ja) | 2010-03-30 | 2010-03-30 | 光半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010078082A JP5445272B2 (ja) | 2010-03-30 | 2010-03-30 | 光半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011211004A JP2011211004A (ja) | 2011-10-20 |
| JP5445272B2 true JP5445272B2 (ja) | 2014-03-19 |
Family
ID=44941745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010078082A Expired - Fee Related JP5445272B2 (ja) | 2010-03-30 | 2010-03-30 | 光半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5445272B2 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212803A (ja) * | 1985-03-18 | 1986-09-20 | Sony Corp | 回折格子の製造方法 |
| JPS62150794A (ja) * | 1985-12-24 | 1987-07-04 | Sony Corp | 分布帰還型半導体レ−ザ− |
| JP2987253B2 (ja) * | 1992-04-13 | 1999-12-06 | アンリツ株式会社 | 半導体レーザの製造方法 |
| JPH06252502A (ja) * | 1993-02-26 | 1994-09-09 | Oki Electric Ind Co Ltd | Ｄｆｂレーザ用グレーティングの構造およびその形成方法 |
| JP3710504B2 (ja) * | 1994-11-28 | 2005-10-26 | シャープ株式会社 | 半導体レーザ装置 |
| JP3714984B2 (ja) * | 1995-03-06 | 2005-11-09 | シャープ株式会社 | 分布帰還型半導体レーザ装置 |
| JP3681693B2 (ja) * | 2002-02-21 | 2005-08-10 | Ｎｅｃ化合物デバイス株式会社 | 半導体レーザ及びこの素子を含む半導体光集積回路 |
| JP5108687B2 (ja) * | 2008-09-01 | 2012-12-26 | 富士通株式会社 | 光半導体装置及びその製造方法 |
-
2010
- 2010-03-30 JP JP2010078082A patent/JP5445272B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011211004A (ja) | 2011-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292503B1 (en) | Ridge type semiconductor laser of laterally-coupled distributed feedback and method of manufacturing the same | |
| US7941024B2 (en) | Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD | |
| JP5440304B2 (ja) | 光半導体装置及びその製造方法 | |
| JP2001332809A (ja) | 分布帰還型半導体レーザとその製造方法 | |
| JP5904571B2 (ja) | 端面発光型半導体レーザ素子 | |
| JP5673253B2 (ja) | 光半導体素子、半導体レーザ、および光半導体素子の製造方法 | |
| US8409889B2 (en) | Method for producing semiconductor optical device | |
| US9577142B2 (en) | Process for forming semiconductor laser diode implemented with sampled grating | |
| JP2003309322A (ja) | 自己形成量子ドットを用いた半導体発光素子 | |
| JP2005129833A (ja) | 半導体レーザの製造方法 | |
| US9941666B2 (en) | Method for producing quantum cascade laser and quantum cascade laser | |
| JP2004087615A (ja) | 半導体レーザの製造方法 | |
| JP5445272B2 (ja) | 光半導体素子の製造方法 | |
| JP5217767B2 (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
| CN115149399A (zh) | 光栅激光器及制备方法 | |
| TW200303636A (en) | Method of producing a semiconductor laser and optical integrated semiconductor device including the same | |
| US20220158417A1 (en) | Multi-Wavelength VCSEL Array and Method of Fabrication | |
| JPH07263655A (ja) | 光集積回路およびその製造方法 | |
| JP2018088456A (ja) | 量子カスケード半導体レーザ | |
| JP3612101B2 (ja) | 半導体微小共振器発光素子 | |
| JP2002223032A (ja) | 光素子及びその製造方法 | |
| JP2004063633A (ja) | 半導体レーザの製造方法 | |
| JP3813932B2 (ja) | 化合物半導体多層膜のドライエッチング方法 | |
| JP2012033975A (ja) | 半導体レーザの作製方法 | |
| JP3274710B2 (ja) | 分布帰還型半導体レーザ素子および分布帰還型半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |