JP4514868B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4514868B2
JP4514868B2 JP37467099A JP37467099A JP4514868B2 JP 4514868 B2 JP4514868 B2 JP 4514868B2 JP 37467099 A JP37467099 A JP 37467099A JP 37467099 A JP37467099 A JP 37467099A JP 4514868 B2 JP4514868 B2 JP 4514868B2
Authority
JP
Japan
Prior art keywords
layer
etching
cap layer
mask pattern
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP37467099A
Other languages
English (en)
Other versions
JP2001189523A (ja
Inventor
真二郎 原
卓也 藤井
満 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Fujitsu Semiconductor Ltd
Original Assignee
Sumitomo Electric Device Innovations Inc
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc, Fujitsu Semiconductor Ltd filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP37467099A priority Critical patent/JP4514868B2/ja
Publication of JP2001189523A publication Critical patent/JP2001189523A/ja
Application granted granted Critical
Publication of JP4514868B2 publication Critical patent/JP4514868B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に1枚の基板上に成長させた半導体結晶層と、その半導体結晶層の端面に直接結合(バットジョイント:Butt-joint)する他の半導体結晶層を有する半導体装置の製造方法及び半導体装置に関する。
【0002】
【従来の技術】
半導体レーザ装置、半導体アンプ、半導体光導波路等の半導体光素子を同一基板上にモノリシックに集積することにより、装置の小型化、低価格化を可能にすることができる。このため、複数の半導体光素子をモノリシックに集積したいわゆる半導体光集積装置が注目されている。
【0003】
分布帰還型半導体レーザ装置(DFBレーザ装置)を例にとって従来の半導体装置の製造方法を説明する。半導体基板の表面に回折格子を形成した後、半導体レーザ積層構造を基板全面上に形成する。レーザ積層構造の表面のうち、半導体レーザ装置となる領域を誘電体マスクパターンで覆う。この誘電体マスクパターンをエッチングマスクとしてレーザ積層構造を選択的にエッチングする。レーザ積層構造をエッチングした領域の半導体基板表面上に光導波路構造を再成長させる。これにより、レーザ積層構造と導波路構造とが、その端面を介して直接結合する。
【0004】
【発明が解決しようとする課題】
光導波路構造を再成長させる際に、レーザ積層構造の端面近傍(バットジョイント部近傍)において異常成長が生じることが知られている。例えば、バットジョイント部近傍における光導波路構造の膜厚が、所望の設計膜厚の数倍にも達する場合がある。局所的な異常成長により、表面に段差が形成される。この段差のために、その後の製造工程が困難になる。
【0005】
特開平3−198392号公報、及び特開平9−199794号公報に、導波路構造の選択再成長時の異常成長を回避する方法が開示されている。この方法では、誘電体マスクパターンの平面形状を工夫し、バットジョイント部近傍における実効的な成長速度を遅くすることにより、段差の発生が抑制される。しかし、作製すべき半導体光集積装置ごとに誘電体マスクパターンの平面形状を個々に設計する必要がある。
【0006】
特開平11−87844号公報、特開平9−64463号公報、特開平8−340153号公報、特開平5−251812号公報、及び特開平5−259568号公報等に、選択再成長時の異常成長を回避する他の方法が開示されている。この方法では、選択成長時の誘電体マスクパターンを庇状に形成し、その後の選択成長の異常成長を回避している。庇状の部分は、レーザ積層構造のエッチングの際に、サイドエッチングすることにより形成される。しかし、サイドエッチングの深さを再現性よく制御することが困難である。
【0007】
本発明の目的は、バットジョイント部近傍の異常成長を防止することが可能な半導体装置の製造方法を提供することである。
【0008】
本発明の他の目的は、発光層を含む積層構造と導波路構造とをバットジョイントし、バットジョイント部近傍の基板表面段差を少なくした半導体装置を提供することである。
【0009】
本発明の一観点によると、
半導体基板の主面上に、半導体材料からなる活性層を形成する工程と、
前記活性層の上に、前記活性層よりも屈折率の小さな第1の半導体材料からなる第1のクラッド層を成長させる工程と、
前記第1のクラッド層の上に、前記第1の半導体材料とはエッチング耐性の異なる第2の半導体材料からなる下キャップ層を成長させる工程と、
前記下キャップ層の上に、前記第2の半導体材料とはエッチング耐性の異なる第3の半導体材料からなる上キャップ層を成長させる工程と、
前記上キャップ層の表面のうち一部の領域をマスクパターンで覆う工程と、
前記マスクパターンをエッチングマスクとして前記上キャップ層をエッチングし、該マスクパターンで覆われていない領域に前記下キャップ層を露出させる工程と、
露出した前記下キャップ層をエッチングするとともに、前記マスクパターンの下方の該下キャップ層を横方向にエッチングし、該マスクパターンを庇状に残す工程と、
前記下キャップ層をエッチングマスクとして、前記第1のクラッド層をエッチングする工程と、
前記第1のクラッド層をエッチングマスクとして、前記活性層をエッチングする工程と、
前記活性層がエッチングされた領域上に成長し、前記マスクパターンの表面上には成長しない条件で、半導体材料からなる光導波路層を、前記活性層とバットジョイントするように選択的に成長させる工程と、
前記光導波路層の上に成長し、前記マスクパターンの表面上には成長しない条件で、前記光導波路層よりも屈折率の小さな半導体材料からなる第2のクラッド層を選択的に成長させる工程と
を有し、前記上キャップ層をエッチングする工程において、該上キャップ層がサイドエッチングされないか、または該上キャップ層のサイドエッチング量が、前記下キャップ層をエッチングする工程における該下キャップ層のサイドエッチング量よりも少ない半導体装置の製造方法が提供される。
【0010】
第2の層をエッチングするときに、第3の層がエッチングマスクとして作用する。誘電体等からなるマスクパターンでマスクする場合に比べて、第2の層と第3の層との界面が安定であるため、サイドエッチングの深さを再現性よく制御することができる。サイドエッチングの深さを精度よく制御すると、第4の層の選択成長時の異常成長を抑制することができる。
【0013】
【発明の実施の形態】
図1及び図2を参照して、本発明の実施例による半導体装置の製造方法について説明する。
【0014】
図1(A)に示すように、(100)面を主面とするn型InP基板1を準備する。InP基板1の主面に、レーザ構造形成領域2及び導波路構造形成領域3が画定されている。2つの領域2と3との境界線は、InP基板の[011]方向に垂直な方向(例えば[0−11]方向)と平行である。ここで、−1は、1のオーバーバーを意味する。なお、境界線が[0−11]方向と結晶学的に等価な他の方向(<1−10>方向)と平行になるような構成としてもよい。いいかえれば、<110>方向と垂直になるようにしてもよい。また、境界線と<1−10>方向が平行でなくとも、<1−10>方向からのずれが10°以下となるようにしてもよい。InP基板1の主面の、レーザ構造形成領域2内に回折格子4を形成する。回折格子4は、例えば光干渉露光法により形成される。
【0015】
回折格子4が形成されたInP基板1の主面上に、厚さ50nmの光閉じ込め層5、活性層6、厚さ50nmの光閉じ込め層7を順番に成長させる。光閉じ込め層5及び7は、ノンドープのInGaAsPで形成される。活性層6は、バリア層と井戸層とを交互に積層して形成される。バリア層は9層配置され、井戸層は8層配置される。活性層6の厚さは100nmである。バリア層は、フォトルミネッセンス波長1.3μmのInGaAsPで形成され、井戸層は、フォトルミネッセンス波長1.54μmのInGaAsPで形成される。この活性層6により、波長1.55μmのフォトルミネッセンスが得られる。
【0016】
光閉じ込め層7の上に、p型InPからなる厚さ0.5μmのクラッド層8、p型InGaAsPからなる厚さ20nmの下キャップ層9、及びp型InPからなる厚さ20nmの上キャップ層10を順番に成長させる。下キャップ層7は、室温での発光波長が1.15μmとなる組成比を有する。これらの各層は、有機金属化学気相成長(MO−CVD)により形成することができる。
【0017】
レ−ザ構造形成領域2の上方の上キャップ層10の表面を、酸化シリコンからなるマスクパターン11で覆う。
【0018】
図1(B)に示すように、マスクパターン11をエッチングマスクとして上キャップ層10をエッチングする。上キャップ層10のエッチングは、塩酸(HCl)と過酸化水素(H22)と水(H2O)との混合液を用いて行うことができる。塩酸と過酸化水素と水との体積混合比は1:1:4である。なお、用いた塩酸は、濃度36重量%のものであり、過酸化水素は、濃度31重量%のものである。このとき、サイドエッチングはほとんど生じない。
【0019】
図1(C)に示すように、マスクパターン11及びその下に残っている上キャップ層10をマスクとして、下キャップ層9をエッチングする。下キャップ層9のエッチングは、硫酸(H2SO4)と過酸化水素と水との混合液を用いて行うことができる。硫酸と過酸化水素と水との体積混合比は、1:1:1である。なお、用いた硫酸の濃度は96重量%である。
【0020】
このとき、下キャップ層9がサイドエッチングされ、マスクパターン11と上キャップ層10とが庇状に残る。上キャップ層10は、このまま残しておいても後工程の光導波路層やクラッド層の成長において問題となることはないが、通常は下キャップ層9がサイドエッチングされた領域に、上キャップ層10の下面が露出するため、後工程のクラッド層8のエッチング時に、上キャップ層10の露出部分が除去されてしまう。
【0021】
本願発明者らの実験によると、InGaAsPからなる下キャップ層9の上に酸化シリコンからなるマスクパターン11を直接形成した場合には、サイドエッチングの深さを再現性よく制御することが困難であった。これは、InGaAsPからなる下キャップ層と酸化シリコンからなるマスクパターンとの接合界面の状態が安定しないためと考えられる。
【0022】
本実施例の場合には、下キャップ層9のエッチング時には、上キャップ層10がマスクとして作用する。両者はともに化合物半導体であり、両者の界面の状態は安定していると考えられる。このため、サイドエッチングの深さを再現性よく制御することができる。なお、このとき、マスクパターン11は、上キャップ層10の上面をエッチャントから保護する役割を担う。
【0023】
サイドエッチングの深さを再現性よく制御するためには、下キャップ層9及び上キャップ層10の厚さを、100nm以下とすることが好ましい。
【0024】
図2(A)に示すように、下キャップ層9をマスクとしてクラッド層8をエッチングする。クラッド層8のエッチングは、臭化水素(HBr)と水との混合液を用いた異方性エッチングにより行う。臭化水素と水との体積混合比は2:1である。用いた臭化水素は、濃度47重量%のものである。このとき、クラッド層8の端面に、(111)A面もしくはそれに近い結晶面が現れる。このような異方性エッチングを用いると、クラッド層8のサイドエッチングが、下キャップ層9の縁でほぼ停止する。
【0025】
図2(B)に示すように、クラッド層8をマスクとして、光閉じ込め層7、活性層6、及び光閉じ込め層5をエッチングする。これらの層のエッチングは、硫酸と過酸化水素と水とを体積混合比で15:1:1に混合したエッチャントを用いて行う。このとき、これらの層がサイドエッチングされ、クラッド層8の端部が庇状に張り出す。
【0026】
図2(C)に示すように、ノンドープのInGaAsPからなる光導波路層12を選択成長させる。さらに、光導波路層12の上に、n型のInPからなるクラッド層13を選択成長させる。クラッド層8の端面(斜面)に(111)A面もしくはそれに近い面が露出していると、光導波路層12を選択成長させる時に、光導波路層12がクラッド8の斜面上に這い上がって成長することを抑制できる。
【0027】
クラッド層13を選択成長させた後、マスクパターン11を除去する。このとき、上キャップ層10及び下キャップ層9も除去される。なお、上キャップ層10及び下キャップ層9がクラッド層8の上に残っていてもよい。
【0028】
マスクパターン11を除去した後、レーザ構造形成領域2と導波路構造形成領域3との境界線に直交する方向に延在するメサが残るように、クラッド層8及び13の上面からInP基板1の表面層までを、酸化シリコンマスクを用いて選択的にエッチングする。メサの両側を、n型のInP及びp型のInPで埋め込み、電流狭窄層を形成する。この埋め込みは、選択成長により行われる。埋め込まれたp型InP領域の上に、p型のInGaAsPコンタクト層を形成する。このコンタクト層の上面及びInP基板1の裏面に、電極を形成する。このようにして、DFBレーザ装置と光導波路とが形成された半導体光集積装置が得られる。
【0029】
活性層6内で励起されたレーザ光が導波路層12内に入射し、導波路層12に沿って伝搬する。
【0030】
次に図3を参照して、図2(C)の工程で成長させた光導波路層12の成長の様子と、クラッド層8の庇状部分の張り出し量との関係について説明する。図3(A)、(B)及び(C)は、それぞれクラッド層8の庇状部分の張り出し量が170nm、220nm、及び480nmの場合を示す。いずれの図面も、活性層6の端面から十分離れた領域における光導波路層12の厚さが、光閉じ込め層5、活性層6、及び光閉じ込め層7の合計の厚さとほぼ等しくなるまで成長させた状態を示す。
【0031】
図3(B)に示すように、庇状部分の張り出し量が220nmのとき、光導波路層12の表面がほぼ平坦になる。張り出し量が少ない場合には、図3(A)に示すように、活性層6とのバットジョイント部近傍において光導波路層12が厚くなり、クラッド層8の端面の一部が光導波路層12で覆われてしまう。張り出し量が多い場合には、図3(C)に示すように、バットジョイント部近傍に窪みが形成される。
【0032】
これら種々の実験から、クラッド層8の庇状部分の好適な張り出し量は、0.2〜0.3μmであることがわかった。
【0033】
次に、図4を参照して、図2(C)の工程で成長させたクラッド層13の成長の様子と、マスクパターン11の庇状部分の張り出し量との関係について説明する。図4(A)、(B)及び(C)は、それぞれマスクパターン11の庇状部分の張り出し量が110nm、260nm、及び480nmの場合を示す。いずれの図面も、クラッド層8の端面から十分離れた領域におけるクラッド層13の厚さが、クラッド層8の厚さとほぼ等しくなるまで成長させた状態を示す。
【0034】
図4(B)に示すように、庇状部分の張り出し量が260nmのとき、クラッド層13の表面がほぼ平坦になる。張り出し量が少ない場合には、図4(A)に示すように、クラッド層8と13とのバットジョイント部近傍においてクラッド層13が異常成長し、尾根状部分13aが形成されてしまう。張り出し量が多い場合には、図4(C)に示すように、バットジョイント部近傍に窪みが形成されてしまう。
【0035】
これら種々の実験から、マスクパターン11の庇状部分の好適な張り出し量は、0.2〜0.3μmであることがわかった。図1及び図2に示す実施例による方法を用いれば、マスクパターン11の庇状部分の張り出し量を再現性よく制御できるため、クラッド層13の表面をほぼ平坦にすることが可能になる。
【0036】
上記実施例では、半導体基板の表面上にまずレーザ積層構造を、全面成長とエッチングにより形成し、その後導波路構造を選択再成長によって形成する場合を説明した。成長順序を逆にし、最初に導波路構造を、全面成長とエッチングにより形成し、その後レーザ積層構造を選択再成長により形成してもよい。また、レーザ積層構造の他に、受光装置を形成してもよい。
【0037】
レーザ構造を形成する場合には、活性層及びクラッド層の材料として、活性層の屈折率がクラッド層の屈折率よりも小さくなるような半導体材料を選択する。受光装置を形成する場合には、受光窓及びクラッド層の材料として、受光層の屈折率がクラッド層の屈折率よりも大きくなるような半導体材料を選択する。導波路構造を形成する場合には、導波路(コア)の屈折率がクラッド層の屈折率よりも大きくなるような半導体材料を選択する。
【0038】
また、上記実施例では、図2(B)に示す状態から、半導体基板1の露出した表面上に光導波路層12を直ちに成長させる場合を説明したが、光導波路層12を成長させる前に、半導体基板1の露出した表面層をエッチングし、エッチングされた部分にInPからなるバッファ層を成長させてもよい。この場合、光導波路層12は、バッファ層の上に形成される。
【0039】
上記実施例では、半導体装置のバットジョイント部の断面に着目した。次に、図1(A)に示すマスクパターン11の平面形状について説明する。
【0040】
図5は、従来のマスクパターン11の平面形状を示す。複数の細長い長方形状のパターンが、行列状に配置されている。図5の長方形パターンの短辺と直交する一点鎖線A1−A1における断面図が図1及び図2の断面図に相当する。マスクパターン11の短辺と直交し、マスクパターン11よりも狭い帯状領域20が、ひとつのDFBレーザ装置及び光導波路に相当する。
【0041】
図2(A)に示す工程でクラッド層8をエッチングすると、図5に示すように、マスクパターン11の角においてサイドエッチングが過剰に進み、オーバエッチング部21が形成されてしまう。このため、オーバエッチング部21が、帯状領域20内に入り込まないように、マスクパターン11の幅に余裕を持たせる必要がある。なお、オーバエッチング部21は、図2(A)に示す下キャップ層9及び上キャップ層10を配置した場合にも生ずる。
【0042】
ところが、マスクパターン11の幅を広げすぎると、下記に示すような問題が発生する。
【0043】
図5に示したマスクパターン11の幅をWs、幅方向の配列ピッチをP、マスクパターン11の長さ方向に隣り合う2つのマスクパターン11の間隔をDとする。間隔Dを1mmとし、ピッチP及び幅Wsを変えて図2(C)に示すクラッド層13の選択再成長を行った。選択成長後、マスクパターン11の長さ方向の間隔部のほぼ中央の点Aにおけるクラッド層13の膜厚TAと、マスクパターン11の短辺近傍の点Bにおける膜厚TBとの比を測定した。
【0044】
ピッチPを50μmとし、幅Wsを10μm及び20μmとした場合、TB/TAは、それぞれ1.10及び1.26であった。幅Wsを広くすると、膜厚比TB/TAが増大していることがわかる。このため、マスクパターン11の幅Wsを広げすぎると、クラッド層13の上面の平坦性が悪くなる。
【0045】
図6は、実施例による半導体装置の製造方法で用いるマスクパターンの平面形状を示す。マスクパターン11は、行列状に配置された複数の長方形領域11Aを含んで構成される。各長方形領域11Aは、図の縦方向に長い形状を有する。各長方形領域11Aの短辺を、その両側に延長させた仮想直線に沿って、細い帯状領域11Bが形成されている。帯状領域11Bは、隣の長方形領域11Aから延在する帯状領域11Bと連結されている。すなわち、マスクパターン11は、はしご状の形状を有する。
【0046】
図6の長方形領域11Aの短辺と直交する一点鎖線A1−A1における断面図が図1及び図2の断面図に相当する。長方形領域11Aの短辺と直交し、長方形領域11Aよりも狭い帯状領域20が、ひとつのDFBレーザ装置及び光導波路に相当する。
【0047】
長方形領域11Aの各々の頂点から、帯状領域11Bが延びているため、図2に示すようにクラッド層8をエッチングしても、図5のようなオーバエッチング部21が発生しない。このため、長方形領域11Aの幅を細くすることができる。長方形領域11Aの幅を細くすると、長方形領域11Aの短辺近傍の点Bにおけるクラッド層13(図2(C)参照)の膜厚TBと、長方形領域11Aの長さ方向に関して隣り合う2つの長方形領域11Aの間のほぼ中央の点Aにおける膜厚TAとの差を小さくすることができる。
【0048】
例えば、長方形領域11Aの幅Wsを5μm、幅方向の配列ピッチPを10μm、長方形領域11Aの長さ方向の間隔Dを1mm、帯状領域11Bの幅Wrを3μmとしたとき、TB/TAは1.18であった。周期Pを20μmに広げ、幅Wsを10μmにすると、TB/TAは1.26であった。これは、図5に示す従来の場合において、ピッチPを100μm、幅Wsを20μmとした場合と同等の値である。
【0049】
図6に示す実施例の場合には、長方形領域11Aの幅を10μmまで細くしても、図5に示す従来の長方形領域11の幅を20μmとした場合と同程度の実効幅を確保することができる。このとき、選択再成長したクラッド層13の表面は、従来の場合と同等の平坦度を維持することができる。
【0050】
長方形領域11Aの幅を広くすると、膜厚比TB/TAが大きくなり、平坦度が悪くなってしまう。このため、長方形領域11Aの幅を10μm以下とすることが好ましい。
【0051】
なお、図2(A)に示す下キャップ層9及び上キャップ層10を配置しない場合には、クラッド層8をエッチングしたときに、長方形領域11Aと帯状領域11Bとの連結部分に、図6に示すようなオーバエッチング部22が発生することがわかった。オーバエッチング部22が発生すると、図5の従来の場合と同様に長方形領域11Aの幅に、オーバエッチング部22の幅だけの余裕を持たせる必要が生ずる。図2(A)に示したように、下キャップ層9及び上キャップ層10を配置することにより、オーバエッチング部22の発生を防止することができる。
【0052】
上記実施例では、InP基板上にInGaAsP系のレーザ構造を形成する場合を例にとって説明したが、他のIII−V族化合物半導体材料を用いてもよい。例えば、InP基板上にInGaAs系レーザ構造を形成してもよいし、InP基板上にAlInGaAs系レーザ構造を形成してもよい。
【0053】
このとき、図1(A)に示すクラッド層8と下キャップ層9とは、相互にエッチング耐性の異なる半導体材料で形成し、下キャップ層9と上キャップ層10とは、相互にエッチング耐性の異なる半導体材料で形成される。
【0054】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、半導体光増幅器、変調器、検出器、ファブリペローレーザ装置等にも適用可能であり、その他種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0055】
【発明の効果】
以上説明したように、本発明によれば、半導体層のサイドエッチング量を再現性よく制御することが可能になる。サイドエッチングされた部分の上に残された庇状部分の張り出し量を再現性よく制御できる。この庇状部分の張り出し量を好適化することにより、選択再成長時の異常成長を抑制することができる。
【図面の簡単な説明】
【図1】本発明の実施例による製造方法を説明するための基板の断面図(その1)である。
【図2】本発明の実施例による製造方法を説明するための基板の断面図(その2)である。
【図3】実施例による製造方法で作製される導波路層の選択再成長の様子と、庇状に張り出したクラッド層の張り出し量との関係を説明するためのバットジョイント部の断面図である。
【図4】実施例による製造方法で作製されるクラッド層の選択再成長の様子と、庇状に張り出したマスクパターンの張り出し量との関係を説明するためのバットジョイント部の断面図である。
【図5】従来のマスクパターンの平面図である。
【図6】実施例による製造方法で使用されるマスクパターンの平面図である。
【符号の説明】
1 n型InP基板
2 レーザ構造形成領域
3 導波路構造形成領域
4 回折格子
5、7 光閉じ込め層
6 活性層
8、13 クラッド層
9 下キャップ層
10 上キャップ層
11 マスクパターン
12 光導波路層
20 レーザ構造/導波路構造が配置される領域
21、22 オーバエッチング部

Claims (5)

  1. 半導体基板の主面上に、半導体材料からなる活性層を形成する工程と、
    前記活性層の上に、前記活性層よりも屈折率の小さな第1の半導体材料からなる第1のクラッド層を成長させる工程と、
    前記第1のクラッド層の上に、前記第1の半導体材料とはエッチング耐性の異なる第2の半導体材料からなる下キャップ層を成長させる工程と、
    前記下キャップ層の上に、前記第2の半導体材料とはエッチング耐性の異なる第3の半導体材料からなる上キャップ層を成長させる工程と、
    前記上キャップ層の表面のうち一部の領域をマスクパターンで覆う工程と、
    前記マスクパターンをエッチングマスクとして前記上キャップ層をエッチングし、該マスクパターンで覆われていない領域に前記下キャップ層を露出させる工程と、
    露出した前記下キャップ層をエッチングするとともに、前記マスクパターンの下方の該下キャップ層を横方向にエッチングし、該マスクパターンを庇状に残す工程と、
    前記下キャップ層をエッチングマスクとして、前記第1のクラッド層をエッチングする工程と、
    前記第1のクラッド層をエッチングマスクとして、前記活性層をエッチングする工程と、
    前記活性層がエッチングされた領域上に成長し、前記マスクパターンの表面上には成長しない条件で、半導体材料からなる光導波路層を、前記活性層とバットジョイントするように選択的に成長させる工程と、
    前記光導波路層の上に成長し、前記マスクパターンの表面上には成長しない条件で、前記光導波路層よりも屈折率の小さな半導体材料からなる第2のクラッド層を選択的に成長させる工程と
    を有し、前記上キャップ層をエッチングする工程において、該上キャップ層がサイドエッチングされないか、または該上キャップ層のサイドエッチング量が、前記下キャップ層をエッチングする工程における該下キャップ層のサイドエッチング量よりも少ない半導体装置の製造方法。
  2. 前記活性層をエッチングする工程において、該第1のクラッド層の端部の下方の該活性層を横方向にもエッチングする請求項1に記載の半導体装置の製造方法。
  3. 前記上キャップ層をエッチングする工程の後、さらに、
    前記活性層をエッチングされた領域に現れた半導体基板の表面層をエッチングする工程と、
    露出している半導体基板の表面上に、該半導体基板と同一半導体材料からなるバッファ層を選択的に成長させる工程と
    を含む請求項2に記載の半導体装置の製造方法。
  4. 前記マスクパターンが、第1の方向に延在する長方形領域と、該長方形領域の頂点の各々から該第1の方向と直交する第2の方向に向かって延びる帯状領域とを含んだ平面形状を有する請求項1から3のいずれかに記載の半導体装置の製造方法。
  5. 前記下キャップ層及び前記上キャップ層の厚さが100nm以下であり、
    前記半導体基板がIII−V族化合物半導体で形成され、(100)面を主面とし、
    前記上キャップ層のうち前記マスクパターンで覆われている領域と、覆われていない領域との境界線が、前記半導体基板の<110>方向と垂直か、または<110>方向と垂直な方向からのずれが10°以下であり、
    前記第1のクラッド層がIII−V族化合物半導体で形成され、前記第1のクラッド層をエッチングする工程において、前記クラッド層の(111)A面が現れる条件でエッチングを行う請求項1から4のいずれかに記載の半導体装置の製造方法。
JP37467099A 1999-12-28 1999-12-28 半導体装置の製造方法 Expired - Fee Related JP4514868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37467099A JP4514868B2 (ja) 1999-12-28 1999-12-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37467099A JP4514868B2 (ja) 1999-12-28 1999-12-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001189523A JP2001189523A (ja) 2001-07-10
JP4514868B2 true JP4514868B2 (ja) 2010-07-28

Family

ID=18504238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37467099A Expired - Fee Related JP4514868B2 (ja) 1999-12-28 1999-12-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4514868B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4983790B2 (ja) 2006-02-20 2012-07-25 富士通株式会社 光半導体装置とその製造方法
JPWO2007108094A1 (ja) * 2006-03-20 2009-07-30 富士通株式会社 光半導体装置の製造方法
JP5293125B2 (ja) * 2008-12-01 2013-09-18 富士通株式会社 光半導体集積化装置及びその製造方法
JP5120330B2 (ja) 2009-04-27 2013-01-16 三菱電機株式会社 半導体光素子とその製造方法
JP5463961B2 (ja) * 2010-03-04 2014-04-09 富士通株式会社 Memsデバイスの製造方法およびmemsデバイス
JP5691216B2 (ja) 2010-03-29 2015-04-01 富士通株式会社 光半導体集積素子及びその製造方法
JP5533603B2 (ja) * 2010-11-30 2014-06-25 富士通株式会社 可変キャパシタとその製造方法
JP2012204622A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 半導体集積素子を作製する方法
JP5786425B2 (ja) * 2011-04-11 2015-09-30 住友電気工業株式会社 光集積素子の製造方法
US9299560B2 (en) * 2012-01-13 2016-03-29 Applied Materials, Inc. Methods for depositing group III-V layers on substrates
JP5880063B2 (ja) * 2012-01-18 2016-03-08 住友電気工業株式会社 光集積素子の製造方法
JP5880065B2 (ja) * 2012-01-18 2016-03-08 住友電気工業株式会社 光集積素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108305A (ja) * 1986-10-27 1988-05-13 Hitachi Ltd 光導波路の結合方法
JPH0451569A (ja) * 1990-06-20 1992-02-20 Nec Corp 半導体集積化光源の製造方法
JPH1187844A (ja) * 1997-07-08 1999-03-30 Nippon Telegr & Teleph Corp <Ntt> 半導体光結合回路及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780829B2 (ja) * 1989-12-26 1998-07-30 富士通株式会社 光半導体集積装置の製造方法
FR2715506B1 (fr) * 1994-01-21 1996-03-29 Alcatel Nv Procédé de remplacement d'une partie d'une première structure semi-conductrice par une autre structure semi-conductrice comportant une couche épitaxiale de composition différente.
JP3275993B2 (ja) * 1995-10-03 2002-04-22 日本電信電話株式会社 半導体光素子接合部の製造方法
JPH11307867A (ja) * 1998-04-17 1999-11-05 Sharp Corp 半導体光集積素子の作製方法及び半導体光集積素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108305A (ja) * 1986-10-27 1988-05-13 Hitachi Ltd 光導波路の結合方法
JPH0451569A (ja) * 1990-06-20 1992-02-20 Nec Corp 半導体集積化光源の製造方法
JPH1187844A (ja) * 1997-07-08 1999-03-30 Nippon Telegr & Teleph Corp <Ntt> 半導体光結合回路及びその製造方法

Also Published As

Publication number Publication date
JP2001189523A (ja) 2001-07-10

Similar Documents

Publication Publication Date Title
JP4514868B2 (ja) 半導体装置の製造方法
US8637338B2 (en) Method for producing integrated optical device
JPH09139550A (ja) 半導体レーザ装置の製造方法、及び半導体レーザ装置
JP2013214762A (ja) 光導波路
US6642075B2 (en) Method for manufacturing semiconductor laser device
US6741630B2 (en) Ridge waveguide distributed feedback laser
JP3053357B2 (ja) 平面埋込型レーザダイオードの製造方法
JPH0770508B2 (ja) デバイスの製造方法
KR20080014613A (ko) 반도체 광 소자 및 그 제조 방법
US8741670B2 (en) Method for producing integrated optical device
JP4213154B2 (ja) 半導体装置の製造方法
JP3762640B2 (ja) 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法
JP2009194231A (ja) 光半導体デバイスの作製方法
JP2018139264A (ja) 光半導体素子及びその製造方法
JP5277877B2 (ja) 光導波路素子の製造方法
JP4769778B2 (ja) 光半導体素子及びその製造方法
JP3654432B2 (ja) 光半導体装置の製造方法
JP5025898B2 (ja) 半導体レーザ素子の製造方法
JP4161672B2 (ja) 光集積素子の製造方法
JP3994928B2 (ja) 半導体レーザの製造方法
JP4161671B2 (ja) 光集積素子の製造方法
JP2008053311A (ja) 半導体光デバイスの製造方法
JPH0677605A (ja) 半導体光素子及びその製造方法
JP2005158953A (ja) 半導体レーザ素子およびその製造方法
JP2012204640A (ja) アライメントマーク形成方法及び光半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060714

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees