JP2001189523A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JP2001189523A JP2001189523A JP37467099A JP37467099A JP2001189523A JP 2001189523 A JP2001189523 A JP 2001189523A JP 37467099 A JP37467099 A JP 37467099A JP 37467099 A JP37467099 A JP 37467099A JP 2001189523 A JP2001189523 A JP 2001189523A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- semiconductor
- mask pattern
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
ることが可能な半導体装置の製造方法を提供する。 【解決手段】 半導体基板の主面上に、第1の半導体材
料からなる第1の層を成長させる。第1の層の上に、第
1の半導体材料とはエッチング耐性の異なる第2の半導
体材料からなる第2の層を成長させる。第2の層の上
に、第2の半導体材料とはエッチング耐性の異なる第3
の半導体材料からなる第3の層を成長させる。第3の層
の表面のうち一部の領域をマスクパターンで覆う。マス
クパターンをエッチングマスクとして第3の層をエッチ
ングする。露出した第2の層をエッチングするととも
に、マスクパターンの下方の第2の層を横方向にエッチ
ングし、マスクパターンを庇状に残す。第2の層をエッ
チングマスクとして、第1の層をエッチングする。第1
の層の除去された領域上に成長する条件で、第4の層を
選択的に成長させる。
Description
方法及び半導体装置に関し、特に1枚の基板上に成長さ
せた半導体結晶層と、その半導体結晶層の端面に直接結
合(バットジョイント:Butt-joint)する他の半導体結
晶層を有する半導体装置の製造方法及び半導体装置に関
する。
体光導波路等の半導体光素子を同一基板上にモノリシッ
クに集積することにより、装置の小型化、低価格化を可
能にすることができる。このため、複数の半導体光素子
をモノリシックに集積したいわゆる半導体光集積装置が
注目されている。
ザ装置)を例にとって従来の半導体装置の製造方法を説
明する。半導体基板の表面に回折格子を形成した後、半
導体レーザ積層構造を基板全面上に形成する。レーザ積
層構造の表面のうち、半導体レーザ装置となる領域を誘
電体マスクパターンで覆う。この誘電体マスクパターン
をエッチングマスクとしてレーザ積層構造を選択的にエ
ッチングする。レーザ積層構造をエッチングした領域の
半導体基板表面上に光導波路構造を再成長させる。これ
により、レーザ積層構造と導波路構造とが、その端面を
介して直接結合する。
させる際に、レーザ積層構造の端面近傍(バットジョイ
ント部近傍)において異常成長が生じることが知られて
いる。例えば、バットジョイント部近傍における光導波
路構造の膜厚が、所望の設計膜厚の数倍にも達する場合
がある。局所的な異常成長により、表面に段差が形成さ
れる。この段差のために、その後の製造工程が困難にな
る。
平9−199794号公報に、導波路構造の選択再成長
時の異常成長を回避する方法が開示されている。この方
法では、誘電体マスクパターンの平面形状を工夫し、バ
ットジョイント部近傍における実効的な成長速度を遅く
することにより、段差の発生が抑制される。しかし、作
製すべき半導体光集積装置ごとに誘電体マスクパターン
の平面形状を個々に設計する必要がある。
−64463号公報、特開平8−340153号公報、
特開平5−251812号公報、及び特開平5−259
568号公報等に、選択再成長時の異常成長を回避する
他の方法が開示されている。この方法では、選択成長時
の誘電体マスクパターンを庇状に形成し、その後の選択
成長の異常成長を回避している。庇状の部分は、レーザ
積層構造のエッチングの際に、サイドエッチングするこ
とにより形成される。しかし、サイドエッチングの深さ
を再現性よく制御することが困難である。
の異常成長を防止することが可能な半導体装置の製造方
法を提供することである。
造と導波路構造とをバットジョイントし、バットジョイ
ント部近傍の基板表面段差を少なくした半導体装置を提
供することである。
と、半導体基板の主面上に、第1の半導体材料からなる
第1の層を成長させる工程と、前記第1の層の上に、前
記第1の半導体材料とはエッチング耐性の異なる第2の
半導体材料からなる第2の層を成長させる工程と、前記
第2の層の上に、前記第2の半導体材料とはエッチング
耐性の異なる第3の半導体材料からなる第3の層を成長
させる工程と、前記第3の層の表面のうち一部の領域を
マスクパターンで覆う工程と、前記マスクパターンをエ
ッチングマスクとして前記第3の層をエッチングし、該
マスクパターンで覆われていない領域に前記第2の層を
露出させる工程と、露出した前記第2の層をエッチング
するとともに、前記マスクパターンの下方の該第2の層
を横方向にエッチングし、該マスクパターンを庇状に残
す工程と、前記第2の層をエッチングマスクとして、前
記第1の層をエッチングする工程と、前記第1の層の除
去された領域上に成長し、前記マスクパターンの表面上
には成長しない条件で、半導体材料からなる第4の層を
選択的に成長させる工程とを有し、前記第3の層をエッ
チングする工程において、該第3の層がサイドエッチン
グされないか、または該第3の層のサイドエッチング量
が、前記第2の層をエッチングする工程における該第2
の層のサイドエッチング量よりも少ない半導体装置の製
造方法が提供される。
層がエッチングマスクとして作用する。誘電体等からな
るマスクパターンでマスクする場合に比べて、第2の層
と第3の層との界面が安定であるため、サイドエッチン
グの深さを再現性よく制御することができる。サイドエ
ッチングの深さを精度よく制御すると、第4の層の選択
成長時の異常成長を抑制することができる。
半導体基板と、前記半導体基板の主面の一部の領域上に
形成され、半導体材料からなる活性層と、前記活性層の
上に形成された第1のクラッド層と、前記半導体基板の
主面のうち、前記活性層の形成されていない領域上に形
成された導波路層であって、該活性層と該導波路層とが
端面を介して接触し、光が導波する前記導波路層と、前
記導波路層の上に形成され、前記第1のクラッド層の端
面に接触する第2のクラッド層とを有し、前記第1のク
ラッド層の、前記第2のクラッド層に接する端面が、該
第1のクラッド層の(111)A面もしくはその近傍の
面である半導体装置が提供される。
るような異方性エッチングにより第1のクラッド層を選
択的にエッチングすると、その端面に(111)A面も
しくはその近傍の面が現れる。
の実施例による半導体装置の製造方法について説明す
る。
主面とするn型InP基板1を準備する。InP基板1
の主面に、レーザ構造形成領域2及び導波路構造形成領
域3が画定されている。2つの領域2と3との境界線
は、InP基板の[011]方向に垂直な方向(例えば
[0−11]方向)と平行である。ここで、−1は、1
のオーバーバーを意味する。なお、境界線が[0−1
1]方向と結晶学的に等価な他の方向(<1−10>方
向)と平行になるような構成としてもよい。いいかえれ
ば、<110>方向と垂直になるようにしてもよい。ま
た、境界線と<1−10>方向が平行でなくとも、<1
−10>方向からのずれが10°以下となるようにして
もよい。InP基板1の主面の、レーザ構造形成領域2
内に回折格子4を形成する。回折格子4は、例えば光干
渉露光法により形成される。
面上に、厚さ50nmの光閉じ込め層5、活性層6、厚
さ50nmの光閉じ込め層7を順番に成長させる。光閉
じ込め層5及び7は、ノンドープのInGaAsPで形
成される。活性層6は、バリア層と井戸層とを交互に積
層して形成される。バリア層は9層配置され、井戸層は
8層配置される。活性層6の厚さは100nmである。
バリア層は、フォトルミネッセンス波長1.3μmのI
nGaAsPで形成され、井戸層は、フォトルミネッセ
ンス波長1.54μmのInGaAsPで形成される。
この活性層6により、波長1.55μmのフォトルミネ
ッセンスが得られる。
る厚さ0.5μmのクラッド層8、p型InGaAsP
からなる厚さ20nmの下キャップ層9、及びp型In
Pからなる厚さ20nmの上キャップ層10を順番に成
長させる。下キャップ層7は、室温での発光波長が1.
15μmとなる組成比を有する。これらの各層は、有機
金属化学気相成長(MO−CVD)により形成すること
ができる。
層10の表面を、酸化シリコンからなるマスクパターン
11で覆う。
11をエッチングマスクとして上キャップ層10をエッ
チングする。上キャップ層10のエッチングは、塩酸
(HCl)と過酸化水素(H2O2)と水(H2O)との
混合液を用いて行うことができる。塩酸と過酸化水素と
水との体積混合比は1:1:4である。なお、用いた塩
酸は、濃度36重量%のものであり、過酸化水素は、濃
度31重量%のものである。このとき、サイドエッチン
グはほとんど生じない。
11及びその下に残っている上キャップ層10をマスク
として、下キャップ層9をエッチングする。下キャップ
層9のエッチングは、硫酸(H2SO4)と過酸化水素と
水との混合液を用いて行うことができる。硫酸と過酸化
水素と水との体積混合比は、1:1:1である。なお、
用いた硫酸の濃度は96重量%である。
ングされ、マスクパターン11と上キャップ層10とが
庇状に残る。上キャップ層10は、このまま残しておい
ても後工程の光導波路層やクラッド層の成長において問
題となることはないが、通常は下キャップ層9がサイド
エッチングされた領域に、上キャップ層10の下面が露
出するため、後工程のクラッド層8のエッチング時に、
上キャップ層10の露出部分が除去されてしまう。
sPからなる下キャップ層9の上に酸化シリコンからな
るマスクパターン11を直接形成した場合には、サイド
エッチングの深さを再現性よく制御することが困難であ
った。これは、InGaAsPからなる下キャップ層と
酸化シリコンからなるマスクパターンとの接合界面の状
態が安定しないためと考えられる。
ッチング時には、上キャップ層10がマスクとして作用
する。両者はともに化合物半導体であり、両者の界面の
状態は安定していると考えられる。このため、サイドエ
ッチングの深さを再現性よく制御することができる。な
お、このとき、マスクパターン11は、上キャップ層1
0の上面をエッチャントから保護する役割を担う。
するためには、下キャップ層9及び上キャップ層10の
厚さを、100nm以下とすることが好ましい。
をマスクとしてクラッド層8をエッチングする。クラッ
ド層8のエッチングは、臭化水素(HBr)と水との混
合液を用いた異方性エッチングにより行う。臭化水素と
水との体積混合比は2:1である。用いた臭化水素は、
濃度47重量%のものである。このとき、クラッド層8
の端面に、(111)A面もしくはそれに近い結晶面が
現れる。このような異方性エッチングを用いると、クラ
ッド層8のサイドエッチングが、下キャップ層9の縁で
ほぼ停止する。
マスクとして、光閉じ込め層7、活性層6、及び光閉じ
込め層5をエッチングする。これらの層のエッチング
は、硫酸と過酸化水素と水とを体積混合比で15:1:
1に混合したエッチャントを用いて行う。このとき、こ
れらの層がサイドエッチングされ、クラッド層8の端部
が庇状に張り出す。
nGaAsPからなる光導波路層12を選択成長させ
る。さらに、光導波路層12の上に、n型のInPから
なるクラッド層13を選択成長させる。クラッド層8の
端面(斜面)に(111)A面もしくはそれに近い面が
露出していると、光導波路層12を選択成長させる時
に、光導波路層12がクラッド8の斜面上に這い上がっ
て成長することを抑制できる。
クパターン11を除去する。このとき、上キャップ層1
0及び下キャップ層9も除去される。なお、上キャップ
層10及び下キャップ層9がクラッド層8の上に残って
いてもよい。
構造形成領域2と導波路構造形成領域3との境界線に直
交する方向に延在するメサが残るように、クラッド層8
及び13の上面からInP基板1の表面層までを、酸化
シリコンマスクを用いて選択的にエッチングする。メサ
の両側を、n型のInP及びp型のInPで埋め込み、
電流狭窄層を形成する。この埋め込みは、選択成長によ
り行われる。埋め込まれたp型InP領域の上に、p型
のInGaAsPコンタクト層を形成する。このコンタ
クト層の上面及びInP基板1の裏面に、電極を形成す
る。このようにして、DFBレーザ装置と光導波路とが
形成された半導体光集積装置が得られる。
層12内に入射し、導波路層12に沿って伝搬する。
成長させた光導波路層12の成長の様子と、クラッド層
8の庇状部分の張り出し量との関係について説明する。
図3(A)、(B)及び(C)は、それぞれクラッド層
8の庇状部分の張り出し量が170nm、220nm、
及び480nmの場合を示す。いずれの図面も、活性層
6の端面から十分離れた領域における光導波路層12の
厚さが、光閉じ込め層5、活性層6、及び光閉じ込め層
7の合計の厚さとほぼ等しくなるまで成長させた状態を
示す。
出し量が220nmのとき、光導波路層12の表面がほ
ぼ平坦になる。張り出し量が少ない場合には、図3
(A)に示すように、活性層6とのバットジョイント部
近傍において光導波路層12が厚くなり、クラッド層8
の端面の一部が光導波路層12で覆われてしまう。張り
出し量が多い場合には、図3(C)に示すように、バッ
トジョイント部近傍に窪みが形成される。
状部分の好適な張り出し量は、0.2〜0.3μmであ
ることがわかった。
で成長させたクラッド層13の成長の様子と、マスクパ
ターン11の庇状部分の張り出し量との関係について説
明する。図4(A)、(B)及び(C)は、それぞれマ
スクパターン11の庇状部分の張り出し量が110n
m、260nm、及び480nmの場合を示す。いずれ
の図面も、クラッド層8の端面から十分離れた領域にお
けるクラッド層13の厚さが、クラッド層8の厚さとほ
ぼ等しくなるまで成長させた状態を示す。
出し量が260nmのとき、クラッド層13の表面がほ
ぼ平坦になる。張り出し量が少ない場合には、図4
(A)に示すように、クラッド層8と13とのバットジ
ョイント部近傍においてクラッド層13が異常成長し、
尾根状部分13aが形成されてしまう。張り出し量が多
い場合には、図4(C)に示すように、バットジョイン
ト部近傍に窪みが形成されてしまう。
1の庇状部分の好適な張り出し量は、0.2〜0.3μ
mであることがわかった。図1及び図2に示す実施例に
よる方法を用いれば、マスクパターン11の庇状部分の
張り出し量を再現性よく制御できるため、クラッド層1
3の表面をほぼ平坦にすることが可能になる。
ずレーザ積層構造を、全面成長とエッチングにより形成
し、その後導波路構造を選択再成長によって形成する場
合を説明した。成長順序を逆にし、最初に導波路構造
を、全面成長とエッチングにより形成し、その後レーザ
積層構造を選択再成長により形成してもよい。また、レ
ーザ積層構造の他に、受光装置を形成してもよい。
びクラッド層の材料として、活性層の屈折率がクラッド
層の屈折率よりも小さくなるような半導体材料を選択す
る。受光装置を形成する場合には、受光窓及びクラッド
層の材料として、受光層の屈折率がクラッド層の屈折率
よりも大きくなるような半導体材料を選択する。導波路
構造を形成する場合には、導波路(コア)の屈折率がク
ラッド層の屈折率よりも大きくなるような半導体材料を
選択する。
状態から、半導体基板1の露出した表面上に光導波路層
12を直ちに成長させる場合を説明したが、光導波路層
12を成長させる前に、半導体基板1の露出した表面層
をエッチングし、エッチングされた部分にInPからな
るバッファ層を成長させてもよい。この場合、光導波路
層12は、バッファ層の上に形成される。
イント部の断面に着目した。次に、図1(A)に示すマ
スクパターン11の平面形状について説明する。
形状を示す。複数の細長い長方形状のパターンが、行列
状に配置されている。図5の長方形パターンの短辺と直
交する一点鎖線A1−A1における断面図が図1及び図
2の断面図に相当する。マスクパターン11の短辺と直
交し、マスクパターン11よりも狭い帯状領域20が、
ひとつのDFBレーザ装置及び光導波路に相当する。
ッチングすると、図5に示すように、マスクパターン1
1の角においてサイドエッチングが過剰に進み、オーバ
エッチング部21が形成されてしまう。このため、オー
バエッチング部21が、帯状領域20内に入り込まない
ように、マスクパターン11の幅に余裕を持たせる必要
がある。なお、オーバエッチング部21は、図2(A)
に示す下キャップ層9及び上キャップ層10を配置した
場合にも生ずる。
すぎると、下記に示すような問題が発生する。
s、幅方向の配列ピッチをP、マスクパターン11の長
さ方向に隣り合う2つのマスクパターン11の間隔をD
とする。間隔Dを1mmとし、ピッチP及び幅Wsを変
えて図2(C)に示すクラッド層13の選択再成長を行
った。選択成長後、マスクパターン11の長さ方向の間
隔部のほぼ中央の点Aにおけるクラッド層13の膜厚T
Aと、マスクパターン11の短辺近傍の点Bにおける膜
厚TBとの比を測定した。
m及び20μmとした場合、TB/TAは、それぞれ
1.10及び1.26であった。幅Wsを広くすると、
膜厚比TB/TAが増大していることがわかる。このた
め、マスクパターン11の幅Wsを広げすぎると、クラ
ッド層13の上面の平坦性が悪くなる。
法で用いるマスクパターンの平面形状を示す。マスクパ
ターン11は、行列状に配置された複数の長方形領域1
1Aを含んで構成される。各長方形領域11Aは、図の
縦方向に長い形状を有する。各長方形領域11Aの短辺
を、その両側に延長させた仮想直線に沿って、細い帯状
領域11Bが形成されている。帯状領域11Bは、隣の
長方形領域11Aから延在する帯状領域11Bと連結さ
れている。すなわち、マスクパターン11は、はしご状
の形状を有する。
一点鎖線A1−A1における断面図が図1及び図2の断
面図に相当する。長方形領域11Aの短辺と直交し、長
方形領域11Aよりも狭い帯状領域20が、ひとつのD
FBレーザ装置及び光導波路に相当する。
領域11Bが延びているため、図2に示すようにクラッ
ド層8をエッチングしても、図5のようなオーバエッチ
ング部21が発生しない。このため、長方形領域11A
の幅を細くすることができる。長方形領域11Aの幅を
細くすると、長方形領域11Aの短辺近傍の点Bにおけ
るクラッド層13(図2(C)参照)の膜厚TBと、長
方形領域11Aの長さ方向に関して隣り合う2つの長方
形領域11Aの間のほぼ中央の点Aにおける膜厚TAと
の差を小さくすることができる。
m、幅方向の配列ピッチPを10μm、長方形領域11
Aの長さ方向の間隔Dを1mm、帯状領域11Bの幅W
rを3μmとしたとき、TB/TAは1.18であっ
た。周期Pを20μmに広げ、幅Wsを10μmにする
と、TB/TAは1.26であった。これは、図5に示
す従来の場合において、ピッチPを100μm、幅Ws
を20μmとした場合と同等の値である。
11Aの幅を10μmまで細くしても、図5に示す従来
の長方形領域11の幅を20μmとした場合と同程度の
実効幅を確保することができる。このとき、選択再成長
したクラッド層13の表面は、従来の場合と同等の平坦
度を維持することができる。
比TB/TAが大きくなり、平坦度が悪くなってしま
う。このため、長方形領域11Aの幅を10μm以下と
することが好ましい。
び上キャップ層10を配置しない場合には、クラッド層
8をエッチングしたときに、長方形領域11Aと帯状領
域11Bとの連結部分に、図6に示すようなオーバエッ
チング部22が発生することがわかった。オーバエッチ
ング部22が発生すると、図5の従来の場合と同様に長
方形領域11Aの幅に、オーバエッチング部22の幅だ
けの余裕を持たせる必要が生ずる。図2(A)に示した
ように、下キャップ層9及び上キャップ層10を配置す
ることにより、オーバエッチング部22の発生を防止す
ることができる。
AsP系のレーザ構造を形成する場合を例にとって説明
したが、他のIII−V族化合物半導体材料を用いても
よい。例えば、InP基板上にInGaAs系レーザ構
造を形成してもよいし、InP基板上にAlInGaA
s系レーザ構造を形成してもよい。
と下キャップ層9とは、相互にエッチング耐性の異なる
半導体材料で形成し、下キャップ層9と上キャップ層1
0とは、相互にエッチング耐性の異なる半導体材料で形
成される。
本発明はこれらに制限されるものではない。例えば、半
導体光増幅器、変調器、検出器、ファブリペローレーザ
装置等にも適用可能であり、その他種々の変更、改良、
組み合わせ等が可能なことは当業者に自明であろう。
半導体層のサイドエッチング量を再現性よく制御するこ
とが可能になる。サイドエッチングされた部分の上に残
された庇状部分の張り出し量を再現性よく制御できる。
この庇状部分の張り出し量を好適化することにより、選
択再成長時の異常成長を抑制することができる。
の基板の断面図(その1)である。
の基板の断面図(その2)である。
選択再成長の様子と、庇状に張り出したクラッド層の張
り出し量との関係を説明するためのバットジョイント部
の断面図である。
の選択再成長の様子と、庇状に張り出したマスクパター
ンの張り出し量との関係を説明するためのバットジョイ
ント部の断面図である。
ーンの平面図である。
Claims (5)
- 【請求項1】 半導体基板の主面上に、第1の半導体材
料からなる第1の層を成長させる工程と、 前記第1の層の上に、前記第1の半導体材料とはエッチ
ング耐性の異なる第2の半導体材料からなる第2の層を
成長させる工程と、 前記第2の層の上に、前記第2の半導体材料とはエッチ
ング耐性の異なる第3の半導体材料からなる第3の層を
成長させる工程と、 前記第3の層の表面のうち一部の領域をマスクパターン
で覆う工程と、 前記マスクパターンをエッチングマスクとして前記第3
の層をエッチングし、該マスクパターンで覆われていな
い領域に前記第2の層を露出させる工程と、 露出した前記第2の層をエッチングするとともに、前記
マスクパターンの下方の該第2の層を横方向にエッチン
グし、該マスクパターンを庇状に残す工程と、 前記第2の層をエッチングマスクとして、前記第1の層
をエッチングする工程と、 前記第1の層の除去された領域上に成長し、前記マスク
パターンの表面上には成長しない条件で、半導体材料か
らなる第4の層を選択的に成長させる工程とを有し、前
記第3の層をエッチングする工程において、該第3の層
がサイドエッチングされないか、または該第3の層のサ
イドエッチング量が、前記第2の層をエッチングする工
程における該第2の層のサイドエッチング量よりも少な
い半導体装置の製造方法。 - 【請求項2】 前記第1の層を成長させる工程の前に、
さらに、半導体下地基板の主面上に、前記第1の層の屈
折率よりも大きな屈折率を有する半導体材料からなる第
5の層を成長させる工程を含み、 前記第1の層をエッチングする工程の後に、該第1の層
をエッチングマスクとして前記第5の層をエッチングす
るとともに、該第1の層の端部の下方の該第5の層を横
方向にもエッチングする工程と、 前記第5の層のエッチングされた領域に現れた基板表面
上に成長し、前記マスクパターンの表面上には成長しな
い条件で、前記第4の層の屈折率よりも大きな屈折率を
有する半導体材料からなる第6の層を選択的に成長させ
る工程とを含み、 前記第4の層を選択的に成長させる工程において、該第
4の層を前記第6の層の上に成長させる請求項1に記載
の半導体装置の製造方法。 - 【請求項3】 前記第5の層をエッチングする工程の
後、さらに、 前記第5の層をエッチングされた領域に現れた半導体下
地基板の表面層をエッチングする工程と、 露出している半導体下地基板の表面上に、該半導体下地
基板と同一半導体材料からなるバッファ層を選択的に成
長させる工程とを含む請求項2に記載の半導体装置の製
造方法。 - 【請求項4】 前記マスクパターンが、第1の方向に延
在する長方形領域と、該長方形領域の頂点の各々から該
第1の方向と直交する第2の方向に向かって延びる帯状
領域とを含んだ平面形状を有する請求項1から3のいず
れかに記載の半導体装置の製造方法。 - 【請求項5】 主面を有する半導体基板と、 前記半導体基板の主面の一部の領域上に形成され、半導
体材料からなる活性層と、 前記活性層の上に形成された第1のクラッド層と、 前記半導体基板の主面のうち、前記活性層の形成されて
いない領域上に形成された導波路層であって、該活性層
と該導波路層とが端面を介して接触し、光が導波する前
記導波路層と、 前記導波路層の上に形成され、前記第1のクラッド層の
端面に接触する第2のクラッド層とを有し、前記第1の
クラッド層の、前記第2のクラッド層に接する端面が、
該第1のクラッド層の(111)A面もしくはその近傍
の面である半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37467099A JP4514868B2 (ja) | 1999-12-28 | 1999-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37467099A JP4514868B2 (ja) | 1999-12-28 | 1999-12-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001189523A true JP2001189523A (ja) | 2001-07-10 |
JP4514868B2 JP4514868B2 (ja) | 2010-07-28 |
Family
ID=18504238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37467099A Expired - Fee Related JP4514868B2 (ja) | 1999-12-28 | 1999-12-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4514868B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007096939A1 (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Limited | 光半導体装置とその製造方法 |
WO2007108094A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | 光半導体装置の製造方法 |
JP2010129957A (ja) * | 2008-12-01 | 2010-06-10 | Fujitsu Ltd | 光半導体集積化装置及びその製造方法 |
JP2011183469A (ja) * | 2010-03-04 | 2011-09-22 | Fujitsu Ltd | Memsデバイスの製造方法およびmemsデバイス |
JP2012119426A (ja) * | 2010-11-30 | 2012-06-21 | Fujitsu Ltd | 可変キャパシタとその製造方法 |
JP2012204622A (ja) * | 2011-03-25 | 2012-10-22 | Sumitomo Electric Ind Ltd | 半導体集積素子を作製する方法 |
JP2012222193A (ja) * | 2011-04-11 | 2012-11-12 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
US8457451B2 (en) | 2009-04-27 | 2013-06-04 | Mitsubishi Electric Corporation | Semiconductor optical element |
JP2013149723A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
JP2013149746A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
US8565279B2 (en) | 2010-03-29 | 2013-10-22 | Fujitsu Limited | Semiconductor optical integrated device and method for fabricating the same |
JP2015512139A (ja) * | 2012-01-13 | 2015-04-23 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板上に第iii−v族層を堆積させる方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63108305A (ja) * | 1986-10-27 | 1988-05-13 | Hitachi Ltd | 光導波路の結合方法 |
JPH03198392A (ja) * | 1989-12-26 | 1991-08-29 | Fujitsu Ltd | 光半導体集積装置の製造方法 |
JPH0451569A (ja) * | 1990-06-20 | 1992-02-20 | Nec Corp | 半導体集積化光源の製造方法 |
JPH07221410A (ja) * | 1994-01-21 | 1995-08-18 | Alcatel Nv | セグメント化単結晶基板の製造方法 |
JPH09102649A (ja) * | 1995-10-03 | 1997-04-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子接合構造及びその接合部の製造方法 |
JPH1187844A (ja) * | 1997-07-08 | 1999-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光結合回路及びその製造方法 |
JPH11307867A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 半導体光集積素子の作製方法及び半導体光集積素子 |
-
1999
- 1999-12-28 JP JP37467099A patent/JP4514868B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63108305A (ja) * | 1986-10-27 | 1988-05-13 | Hitachi Ltd | 光導波路の結合方法 |
JPH03198392A (ja) * | 1989-12-26 | 1991-08-29 | Fujitsu Ltd | 光半導体集積装置の製造方法 |
JPH0451569A (ja) * | 1990-06-20 | 1992-02-20 | Nec Corp | 半導体集積化光源の製造方法 |
JPH07221410A (ja) * | 1994-01-21 | 1995-08-18 | Alcatel Nv | セグメント化単結晶基板の製造方法 |
JPH09102649A (ja) * | 1995-10-03 | 1997-04-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子接合構造及びその接合部の製造方法 |
JPH1187844A (ja) * | 1997-07-08 | 1999-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光結合回路及びその製造方法 |
JPH11307867A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 半導体光集積素子の作製方法及び半導体光集積素子 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8273585B2 (en) | 2006-02-20 | 2012-09-25 | Fujitsu Limited | Optical semiconductor device and method for manufacturing the same |
WO2007096939A1 (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Limited | 光半導体装置とその製造方法 |
US8093581B2 (en) | 2006-02-20 | 2012-01-10 | Fujitsu Limited | Optical semiconductor device and method for manufacturing the same |
JP4983790B2 (ja) * | 2006-02-20 | 2012-07-25 | 富士通株式会社 | 光半導体装置とその製造方法 |
WO2007108094A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | 光半導体装置の製造方法 |
JPWO2007108094A1 (ja) * | 2006-03-20 | 2009-07-30 | 富士通株式会社 | 光半導体装置の製造方法 |
JP2010129957A (ja) * | 2008-12-01 | 2010-06-10 | Fujitsu Ltd | 光半導体集積化装置及びその製造方法 |
US8457451B2 (en) | 2009-04-27 | 2013-06-04 | Mitsubishi Electric Corporation | Semiconductor optical element |
JP2011183469A (ja) * | 2010-03-04 | 2011-09-22 | Fujitsu Ltd | Memsデバイスの製造方法およびmemsデバイス |
US8565279B2 (en) | 2010-03-29 | 2013-10-22 | Fujitsu Limited | Semiconductor optical integrated device and method for fabricating the same |
US8987117B2 (en) | 2010-03-29 | 2015-03-24 | Fujitsu Limited | Semiconductor optical integrated device and method for fabricating the same |
JP2012119426A (ja) * | 2010-11-30 | 2012-06-21 | Fujitsu Ltd | 可変キャパシタとその製造方法 |
JP2012204622A (ja) * | 2011-03-25 | 2012-10-22 | Sumitomo Electric Ind Ltd | 半導体集積素子を作製する方法 |
JP2012222193A (ja) * | 2011-04-11 | 2012-11-12 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
JP2015512139A (ja) * | 2012-01-13 | 2015-04-23 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板上に第iii−v族層を堆積させる方法 |
JP2013149723A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
JP2013149746A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4514868B2 (ja) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001189523A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5056347B2 (ja) | 光半導体デバイスの作製方法 | |
JP4857702B2 (ja) | 集積型光半導体装置の製造方法 | |
US6642075B2 (en) | Method for manufacturing semiconductor laser device | |
JP2002243964A (ja) | 半導体光集積素子およびその製造方法 | |
US8741670B2 (en) | Method for producing integrated optical device | |
US6741630B2 (en) | Ridge waveguide distributed feedback laser | |
JP2863677B2 (ja) | 半導体レーザ及びその製造方法 | |
JP3287331B2 (ja) | 半導体光素子の製造方法 | |
EP1198043A2 (en) | Method of fabricating a III-V compound semiconductor device with an Aluminium-compound layer | |
JP2767676B2 (ja) | 化合物半導体の微細構造形成方法 | |
JP5277877B2 (ja) | 光導波路素子の製造方法 | |
JP3344096B2 (ja) | 半導体レーザ及びその製造方法 | |
JP2804197B2 (ja) | 半導体レーザの製造方法 | |
JP2000188441A (ja) | 光半導体装置及びその製造方法 | |
JP5025898B2 (ja) | 半導体レーザ素子の製造方法 | |
JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
JP2001111169A (ja) | 半導体レーザ素子 | |
JP3217653B2 (ja) | リッジ導波路型半導体素子の形成方法 | |
JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
JPH02260636A (ja) | 半導体レーザの製造方法 | |
JP2710248B2 (ja) | 半導体レーザの製造方法 | |
JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
JP3727748B2 (ja) | 半導体装置及びその製造方法 | |
JP2996221B2 (ja) | 半導体レーザ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060714 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100512 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |