JPH03198392A - 光半導体集積装置の製造方法 - Google Patents

光半導体集積装置の製造方法

Info

Publication number
JPH03198392A
JPH03198392A JP34096289A JP34096289A JPH03198392A JP H03198392 A JPH03198392 A JP H03198392A JP 34096289 A JP34096289 A JP 34096289A JP 34096289 A JP34096289 A JP 34096289A JP H03198392 A JPH03198392 A JP H03198392A
Authority
JP
Japan
Prior art keywords
mask
layer
waveguide
optical semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34096289A
Other languages
English (en)
Other versions
JP2780829B2 (ja
Inventor
Haruhisa Soda
晴久 雙田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34096289A priority Critical patent/JP2780829B2/ja
Publication of JPH03198392A publication Critical patent/JPH03198392A/ja
Application granted granted Critical
Publication of JP2780829B2 publication Critical patent/JP2780829B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要コ 2つ以上の光半導体素子の導波路を互いに突き合わせて
整合した直接結合(バットジヨイント)型の光半導体集
積装置の製造方法に関し、直接結合型の光半導体集積装
置を製造する方法において、複数の光半導体素子の光導
波路層の所望の厚さを確保しつつ、結合部における厚さ
の変化を低減することのできる光半導体装置の製造方法
を提供することを目的とし、 同一半導体基板上に第1および第2の光半導体素子をそ
の導波路部分を直接結合型に配置して、集積する光半導
体集積装置の製造方法であって、第1の導波路を形成す
べき第1の半導体層を選択的に形成し、その上に第1の
導波路を覆う第1のマスクの領域と、第1の導波路を形
成すべき領域から所定距離以上群され、第2の導波路を
形成すべき領域に沿って形成された第2のマスクの領域
とを形成し、これら第1、第2のマスクの領域を用いて
第2の導波路を形成すべき第2の半導体層を選択的に成
長する工程とを含むように構成する。
[産業上の利用分野] 本発明は、光半導体集積装置装置の製造方法に関し、特
に2つ以上の光半導体素子の導波路を互いに突き合わせ
て整合した直接結合(バットジヨイント)型の光半導体
集積装置の製造方法に関する。
し従来の技術] 従来、2つ以上の光半導体素子をそれぞれの導波路を突
き合わせて直接結合型で作成する際には、一方の光半導
体素子をある程度まで作成し、マスクで覆い、他方の光
半導体素子を形成すべき領域上の不要物をエツチングで
除去し、他方の光半導体素子を一方の光半導体素子に隣
接して形成することによって作成していた。この模様を
第2図を参照して説明する。
第2図(A)において、下地結晶50上に、方の光半導
体素子を形成すべき第1導波路層54およびその上に保
護N 55 aを形成した後、たとえばSiO□等から
なるマスク51を形成し、このマスク51を用いて露出
部分の保護層55a、第1導波路層54をエツチングし
て除去し、露出した下地結晶51上に今度は第2光半導
体素子を形成すべき第2導波路層56と保護層55bを
形成していた。
ところが、第2光半導体素子を第1光半導体素子に隣接
して形成する際、マスク51の近傍で第2導波路層56
の成長膜厚か厚くなり、成長層の膜厚が不均一になる現
象が生じる。すなわち、図に示すように、結合部からご
く近傍で成長膜厚が急に厚くなり、やがて徐々に減少し
て盛り上かり部を形成し、ある程度以上群れたところに
おいてはほぼ均一な厚さになる。第2導波路層56の上
の保護層55bにおいては、不均一な厚さ分布は緩和す
る方向に向かうが、厚さの変化は直ちには解消しない、
このなめ、マスク51を除去した後、再びクラッド層を
成長し、平坦な平面を得るようにしている。
第2図(A)においては、第1光半導体素子の導波路層
54と第2光半導体素子の第2導波路層56の均一部と
がほぼ同一な厚さを有するように成長を行った場合を示
したが、この場合は、図示のように結合部において大き
な段差が発生してしまう、このような段差は製造工程に
おいて差し障りとなるばかりでなく、光散乱等の原因と
もなり、光半導体素子の特性上好ましくない。
結合部において、2つの光半導体素子の導波路層がほぼ
同じ厚さになるように制御することはできる。これを第
2図(B)に示す、第2光半導体素子の第2導波路層5
6の厚さを小さめに制御して、第1導波路層54との結
合部においてほぼ同じ厚さを持つようにした場合、第2
導波路層56は全体の厚さが薄くなる。このため、結合
部から離れるに従って第2導波路層56の厚さは薄くな
り、均一部においては薄くなり過ぎて所望の特性を示す
ことができなくなる。このため、薄い均−部において光
が逃散する現象等が生じ、光半導体素子の所期の特性を
実現することができなくなる。
このように、結合部において厚さの差を無くすようにす
ることは可能であるが、この場合には光半導体素子の特
性そのものが保障されされなくなってしまう。
マスクに近接しな層厚の厚い部分とマスクからiliす
れな均一な厚さを有する均一部の厚さとは、たとえば3
〜4倍も異なる。そこで、均一部で所望の厚さを得よう
とした場合、結合部からその近傍約20〜30μm程度
に亘って、所望の厚さよりも3〜4@も厚い部分が発生
し、結合部には大きな段差が発生してしまう。
[発明が解決しようとする課題] 以上説明したように、従来の技術によって直接結合型の
光半導体集積装置を製造しようとすると、2つの光半導
体素子の結合部において、光導波路層の厚さに大きな段
差が生じてしまう。
本発明の目的は、直接結合型の光半導体集積装置を製造
する方法において、複数の光半導体素子の光導波路層の
所望の厚さを確保しつつ、結合部における厚さの変化を
低減することのできる光半導体装置の製造方法を提供す
ることである。
[課題を解決するための手段] 第1図は本発明の原理説明図である。
第1図(A)は、製造すべき光半導体集積装置の構造を
概略的に示す、半導体基板1の上に第1の導波路2aと
第2の導波路3aとが直線上に当接し、直接結合を構成
している。第1の導波1i42a内の光は、第1の導波
路に沿って進み、第2の導波路3aに進入する。これら
の導波路2a、3aは、半平面に形成した第1の半導体
層2と残り半平面に形成した第2の半導体層がらストラ
イプ状領域以外の不要部分を除去することによって形成
できる。
第1図(A)に示すような、光半導体集積装置の製造方
法を第1図(B)〜(E)を参照して説明する。
第1図(B)において、半導体基板1上に第1の導波F
#I2 aを形成すべき第1の半導体層2が選択的に形
成され、その上に結晶成長を抑制する機能を有する第1
のマスク4が準備されている。さらに、第2の導波#1
3aを形成すべき領域に沿って第2のマスク5を準備す
る。第1の導波路2aとなる領域の近傍では、第2のマ
スク5は切り欠かれている。
これら第1および第2のマスク4.5を用いて、半導体
基板1上に結晶成長を行って第2の半導体層3を成長さ
せる。
第1図(C)は、第1および第2のマスク4.5の配置
を説明するための平面図である。第1のマスク4の下に
は既に第1の導波路2aを形成すべき第1の半導体層2
が形成されており、その上に第1のマスク4が作成され
ている。第1の導波路の延長上に第2の導波路3aを作
成することか予定されている。第2のマスク5は第2の
導波路3aを形成すべき領域に沿って作成され、第1の
マスク4の近傍では第2の導波路3a(第1の導波路2
a)を形成すべき領域から所定距離以上順されている。
このようなマスク4.5を用いて、第1図(D)に示す
ように半導体基板1上に第2の導波路層3の結晶成長を
行う、第2の半導体層3の厚さは第1の半導体層2の厚
さとほぼ同等とする。
[作用] 従来の技術においては、第1のマスク4に相当するマス
クのみを用いて結晶成長を行っていた。
その時には結合部近傍で成長した半導体層の厚さが増大
し、全体として厚さに不均一が生じてしまった。
上述の方法によって、結晶成長を行うと、第1図(D>
に示すようにほぼ均一な厚さを有する第2の半導体層3
が成長できる。この原因は以下のように考えられる。
第1図(E)は、第1および第2のマスクの作用を概念
的に示す、第1のマスク4と第2のマスク5は結晶成長
を抑制する機能を有するので、ソース材料がマスク面に
到達してもその上で結晶成長は生じない、一方、半導体
基板1が露出している部分6では、表面に到達したソー
ス材料が結晶となって固化する。従って、半導体基板1
の露出部分6に対しては、上方からソース材料の輸送が
連続的に行われる。これに対して第1のマスク4および
第2のマスク5に向かったソース材料は、表面上で堆積
できず、横方向に拡散することになる。これを第1図(
E)の矢印で示している。すなわち、マスク4.5上か
ら拡散するソース材料が、半導体基板1の露出部分6上
に到達するとそこで結晶成長を起こす、従って、マスク
4.5の端部に近い半導体基板1の露出表面では結晶成
長が盛んになる。
従来は第1のマスク4のみが存在したので、マスク4近
傍のみで成長層が厚くなった。第1のマスク4から離れ
た所では成長層は相対的に薄くなってしまう、そこで、
この薄くなる領域において、第2の導波路3aを形成す
べき領域に沿って、第2のマスク5を作成することによ
って、第2の導波路3aを形成すべき領域全長に両マス
ク4.5から均等にソース材料が供給されるようにして
やれば、第2の導波1i!83 aを形成すべき領域上
の結晶成長は均等となる。
図中、第2のマスク5からより下方に離れた部分では、
第2のマスク5の影響はなくなり、膜厚分布が出現する
が、そのような部分は光半導体集積装置として使用しな
いので影響はない。
このようにして、第1のマスク4および第2のマスク5
を用いて第2の半導体層3を形成した後、第1の導波路
2aおよび第2の導波路3aの部分上にマスクを形成し
、ストライプ状にエツチングを行うことにより、直接結
合型で結合部の段差を低減した第1図(A)に示すよう
な光半導体集積装置構造を得ることができる。
[実施例] 第3図(A)、(B)は、本発明に従って製造すべき光
半導体集積装置の一例を示す、第3図(A)は縦断面図
を示し、第3図(B)は斜視図を示す。
図において、n型1nP基板11上にDFBレーザ20
と光変調器21を集積化して製造する。n型]nP基板
11の左側部分の表面には、回折格子12が作成されて
いる。基板11の上に、たとえばInGaAsPから成
る導波層(ガイド層)13が作成され、その上に選択エ
ツチングをストップさせるためのたとえばInPからな
るエツチングストップ層17が作成される。このエツチ
ングストップ層17の上に、たとえば組成の異なるJn
GaASPからなる活性層14、吸収層16が形成され
ている。
これらの活性層、吸収層は、まず活性層を全面に成長し
た後、不要部分をエツチング除去し、残り部分に吸収層
を選択的に成長させることによって作成される0図の場
合は、ホトルミネッセンス(PL)発光波長の相対的に
長いDFBレーザ20の活性層14が先に形成され、エ
ツチングによって右側部分が除去された後、PL波長が
相対的に短い光変調器21の吸収層16が形成されてい
る。活性層上、吸収層上には、たとえばp型1nPから
なるクラッド層15が形成され、その一部はたとえばF
eをドーグした高抵抗分離層18に変換されている。ク
ラッド層15の上には、p+型InGaAsPからなる
コンタクト層22が形成され、その上にp側電極23a
、23bが形成されている。
なお、InP基板11上にはn側基板24が形成されて
いる。また、光変調器21の端面上には、たとえば窒化
シリコン(SiN)からなる反射防止(AR)膜25が
形成されている。
第3図(A)において、第1の活性層14と第2の吸収
層16の厚さが異なると、その結合部において、段差が
発生してしまう0段差はその後の製造工程において差し
障りとなるばかりでなく、光学的にも光散乱の原因を作
る等好ましくない効果を及ぼす、従って段差なるべく小
さい方がよい。
第4図(A)〜(H)は、第3図(A>、(B)に示す
ような、光半導体集積装置を製造する製造方法を説明す
るための図である。
第4図(A)において、n型1nP基板11の表面には
光干渉法により選択的に回折格子12が形成され、その
上にPL波長1.1μmのInGaASPからなる厚さ
約0.15μmのガイド層13が液相成長法で成長され
ている。この上に厚さ約200〜300人のInP層か
らなるエツチングストップ層17が成長され、その上に
PL波長1.55μmのノンドーグ]nGaAsPから
なる厚さ約0.15μmの発光層となる第1の活性層1
4、P型InPの保護層15aが形成されている。保護
層15aは、第1の活性層14の保護の役割を果たすと
共に、後にクラッド層15の一部を構成する。保護層1
5aの上に、5102からなるマスク31が”CVDで
厚さ約2500λ作成される。マスク31はDFBレー
ザ部分を覆ってエツチングさせない役目を有する。さら
にこのマスク31は、後に説明するように光変調器部分
の光導波路部分を挾むように延在している。
第4図(B)は、選択エツチング工程を示す。
マスク31を用いて、その下の保護層15aおよび第1
の活性層14を選択的にエツチングする。
エツチングはその下のエツチングストップ層17に当た
って停止する。
その後、第4図(C)に示すように、このマスク31を
そのit結晶成長用マスクとして用い、露出しなInP
エッチングストッグ層17の上に選択的に結晶成長を行
う、結晶成長はたとえば液晶成長で行う、エツチングス
トップ層17の上に、PL波長1.40μmのノンドー
プInGaAsPからなる光吸収層となる吸収層16か
第1の活性層14と同等の厚さまで成長され、その上に
p型1nPの保護層15bが厚さ0.3μm以上成長さ
れる。
吸収層16およびその上の保護層15bが均一な厚さで
成長できるのは、マスク31の形状に原因がある。
第4図(D)は、SiO□のマスク31の平面形状の例
を示す0図中マスク31は、第1の導波路3a側の第1
のマスク4のみでなく、第2の導波路3bの部分の両側
にも延びて第2のマスク5を形成している。すなわち、
先端を平らにしたしゃもじ型開口部を形成するように第
2導波路3bを挾む形状となっている。また、第2の導
波路3bから所定距離以上能れた部分32ではマスクが
除去されている。
たとえば、液晶成長の場合で説明すると、メルト中を下
方に移動したソース材料は、結晶表面に到達するとそこ
で結晶成長を行うが、マスク上に到達した場合は、結晶
成長をすることができないので、過飽和度を維持したま
ま周辺に移動することになる。そこで過飽和度が第1、
第2のマスク4.5上からその周辺に移動することにな
る。この過飽和度の流れが第2の導波路3b上で均一に
なるようにしてやれば、最終的に得る第2の導波路3b
の厚さは均一にすることができる。そこで、第1の導波
路3aとある程度以上能れた部分には、第2の導波路3
bに沿って第2のマスク5を配置してやればよいことに
なる。第1の導波路3aに近い部分では、第1のマスク
4から供給される過飽和度があるので、さらに過飽和度
を相乗すると、過飽和度が高くなり過ぎてやはり膜厚の
不均一を招いてしまう、そこで、第1の導波路3a上の
第1のマスク4の近傍では、第2の導波路3b側の第2
のマスク5はある程度以上導波路部分から離すように配
置される。たとえば、マスク上から供給される過飽和度
の流れは、幅20μm程度まで及び、特に幅10μnl
程度までその影響が高い。
30 Jtm以上離れるとほとんど影響はない、そこで
、たとえば第2の導波路3bを形成すべき領域の幅をた
とえば約10μmとし、その両側に幅20μm以上の第
2のマスク5を配置する。また、第1の導波路3a上の
第1のマスク4から幅20μm以上までは導波路に第2
のマスク5を近付かせず、たとえば、図中膜も幅の広い
ところの幅は約100μmにする。なお、第2の導波路
3bの部分でマスク間の幅を約10μmとしたのは、最
終的にたとえば幅約1.5μmの均一な厚さを有する導
波路を得るためである。この幅を余り狭くすると端部に
おいて盛り上がった形状となることがある。
このように、マスク部分から供給される過飽和度を調節
した結晶成長を行った時の膜厚分布の例を第4図(E)
に示す、第1の導波路を形成する第1の半導体層14と
第2の導波路を形成する第2の半導体層16とはほぼ均
一な厚さ分布を有する。
その後、マスク31を除去し、第4図(F)に示すよう
に、その上にp型1nPを成長してクラッド層15を形
成する。この上に、コンタクトを形成するためP十型1
nGaAsPからなるキャップ層22を成長する。この
ように積層成長を行った後、第4図(G)に示すように
、縦方向にストライプ状の幅約3μm、厚さ約2500
人のSiO□層からなるマスク35を形成し、メサエッ
チングを行う、メサエッチングは基板11に到達するま
で行われている。
次に、第4図(H)に示すように、メサ部分を収り囲ん
で高抵抗1nP(reドープ)層19をMOCVDで成
長する。さらにTi/Pt積層からなるp@電極、Au
−Ge合金からなるn IIl!I電極を作成し、Si
NからなるAR膜を出射面上に作成することによって、
第3図(A)、(B)に示すような光半導体集積装置を
作成する。
以上実施例に治って、光半導体集積装置の製造方法を説
明したが、ここで結晶成長の際に用いるマスクについて
さらに説明する。
第5図(A)〜(E)は、種々のマスクの形状を示す、
第5図(A)は、はぼ′F字型の開口部分を有するマス
ク31aを示す、T字型の上の部分が第1のマスク4を
構成し、それよりも図中右側の部分が第2のマスク5を
構成する。Tの字の縦棒に沿う部分は、作成すべき導波
路に治って配置される。また、第1のマスク4の近傍で
は第2のマスク5側からの過飽和度の供給がほぼOにな
るまで第2のマスク5間は十分な距離離されている。
Tの字の1棒と縦棒の接続部においては、第2のマスク
5が供給する過飽和度と第1のマスク4か供給する過飽
和度の和がほぼ一定なるようにその開口周縁形状が設計
されている。
第5図(B)は、マスクの別の形状31bを示す、第1
の導波路上に配置される第1のマスク4はほぼ半平面状
の形状を有し、第2の導波路を挾んで形成される第2の
マスク5は、第1のマスク4から所定圧M離され、第2
の導波路に平行にその両側に配置されている。第2のマ
スク5が在る幅に作成されているのは、結晶成長する面
積を余り小さくし過ぎると、結晶成長の制御が難しくな
ることがあるのを考慮したものである。たとえは、下地
結晶の面積が100ある場合にマスクで99の部分を覆
ってしまうと残り1の部分に行われる結晶成長を精密に
制御することは難しくなることがある。
第5図(C)は、さらに他の形態を示す、第5図(C)
においては、第1のマスク4らその幅を制限されている
。最終的に利用するのは、短い幅の第1の導波路部のみ
であるので、それよりも外側の結晶はあってもなくても
余り意味がない。その一方、結晶成長すべき面積が狭く
なり過ぎると結晶成長の制御が困難になることがあるの
で、第1のマスク4もその幅を制限し、その両側には結
晶成長が行われるようにしたものである。
第5図(D)はさらに第1のマスク4と第2のマスク5
か与える影響が相加される部分での第2のマスク形状を
修正したものである。第1のマスク4から供給される過
飽和度は第1のマスク4からの距離が大きくなるに従っ
て減少する。これに合せて徐々に第2のマスク5から供
給される過飽和度が大さくなるように、一対の第1のマ
スク5間の距離を次第に狭め、やがて平行に延びるよう
に配置した。
結晶成長を抑制する過飽和度の流れは、マスク上からマ
スクのない露出表面へと向かうが、マスクの微細な形状
にはさほど敏感ではない、第5図(E)に示すように、
第2のマスク5に切り欠き状の部分41が存在しても、
一対の第2のマスク5に挾まれた領域においてほぼ均一
な過飽和度を供給することは可能である。また、第2の
マスク5の先端部42のように、マスク自体の幅を制御
することによって供給される過飽和度を制御することも
可能である。
以上実施例に沿って本発明を説明したが、本発明はこれ
らに制限されるものではない、たとえば、種々の変更、
改良、組み合わせ等が可能なことは当業者に自明であろ
う。
[発明の効果コ 以上説明したように、本発明によれば、ゲ1の半導体層
を選択的に形成した後、その上にマスクを準備し、残り
の部分に第2の半導体層を選択的に成長させる際、結合
部における段差を減少させることができる。
結合部における段差を減少させ、かつ第2の半導体層か
ら作成される第2の導波路の厚さ分布をほぼ均一にする
ことができる。
このため、光結合効率の優れた光半導体集積装置を製造
することができる。
【図面の簡単な説明】
第1図(A)〜(E)は本発明の原理説明図であり、第
1図(A)は光半導体集積装置の概略斜視図、第1図(
B)はマスクを形成した構造の斜視図、第1図(C)は
マスクの平面図、第1図(D)は結晶成長を行った構造
の概略断面図、第1図(E)はマスクの作用を説明する
ための概念図、 第2図(A>、(B)は従来の技術を示し、第2図(A
)は第2の半導体層の成長量が大きい場合、第2図(B
)は第2の半導体層の成長蓋が小さい場合を示す断面図
、 第3図(A)、(B)は本発明の実施例に従って製造す
る光半導体集積装置の例を示す断面図とS1視図、 第4図(A)〜()[)は本発明の実施例による光半導
体集積装置の製造方法を説明する図てあり、第4図(A
)〜(C)は種々の製造工程を説明するための断面図、
第4図(D)はマスクの平面図、第4図(E)は選択成
長を行った成長層の膜厚分布を概略的に示す断面図、第
4図(F)はエピタキシャル成長を終わった基板の断面
図、第4図(G)はメサエッチ工程を示す断面図、第4
図(H)は埋め込み成長工程を示す断面図、第5図(A
)〜(E)は種々のマスクの形状を示す概略平面図であ
る。 図において、 a a 4.5 1 2 3 4 5 半導体基板 第1の半導体層 第1の導波路 第2の半導体層 第2の導波路 マスク 半導体基板の露出部分 n型]nP基板 回折格子 導波層 活性層 クラッド層 6 7 8 9 0 1 3 4 5 1 2 5 1 2 吸収層(光吸収層) エツチングストップ層 高抵抗分離層 高抵抗TnP埋め込み層 DFBレーザ 光変調器 プラス電極 マイナス電極 AR膜 5102マスク 切り欠き スl−ライブ状エッチマスク 切り欠き 先端部 (A)光半導体集積装置 (B)マスク準備 (C)マスクの平面図 第1図(その1) 1 (D)結晶成長 (E)マスクの作用 本発明の原理説明図 第1図(その2) (A)断面図 CB)断面図 第3図 54:第1導波路層 (A)成長量大 1 (B)成長1小 従来の技術 第2図 31:5iO27スク (A)DFBレーザ部積層積層構造 作成)選択エツチング (Calf択成長 実施例による製造方法 第4図(その1) 32:切欠 (D)SiO2マスク平面 1 (E)選択成長の膜厚分布 実施例による製造方法 第4図(その2) (A)その1 (B)その2 マスクの形状 第5図(その1) (F)エピタキシャル成長 35ニスドライブ状エツチマスク (G)メサエッチ (H)埋込成長 実施例による製造方法 第4図(その3) (E)その5 マスクの形状 第5図(その2)

Claims (3)

    【特許請求の範囲】
  1. (1)、同一半導体基板(1)上に第1および第2の光
    半導体素子をその導波路部分(2a、3a)を直接結合
    型に配置して、集積する光半導体集積装置の製造方法で
    あって、 第1の導波路(2a)を形成すべき第1の半導体層(2
    )を選択的に形成し、その上に第1の導波路(2a)を
    覆う第1のマスク(4)の領域と、第1の導波路(2a
    )を形成すべき領域から所定距離以上離され、第2の導
    波路(3a)を形成すべき領域に沿つて形成された第2
    のマスク(5)の領域とを形成し、これら第1、第2の
    マスクの領域を用いて第2の導波路(3a)を形成すべ
    き第2の半導体層(3)を選択的に成長する工程 を含む光半導体集積装置の製造方法。
  2. (2)、前記第2のマスク(5)は、第2の導波路(3
    a)を形成すべき領域の両側に形成される請求項1記載
    の光半導体集積装置の製造方法。
  3. (3)、前記第1のマスク(4)の領域と第2のマスク
    (5)の領域間には、第2のマスク(5)の領域の開口
    幅より広い開口幅を有するマスク領域が設けられてなる
    ことを特徴とする請求項2記載の光半導体集積装置の製
    造方法。
JP34096289A 1989-12-26 1989-12-26 光半導体集積装置の製造方法 Expired - Fee Related JP2780829B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34096289A JP2780829B2 (ja) 1989-12-26 1989-12-26 光半導体集積装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34096289A JP2780829B2 (ja) 1989-12-26 1989-12-26 光半導体集積装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03198392A true JPH03198392A (ja) 1991-08-29
JP2780829B2 JP2780829B2 (ja) 1998-07-30

Family

ID=18341916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34096289A Expired - Fee Related JP2780829B2 (ja) 1989-12-26 1989-12-26 光半導体集積装置の製造方法

Country Status (1)

Country Link
JP (1) JP2780829B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2002232069A (ja) * 2001-02-02 2002-08-16 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置の製造方法
JP2009194230A (ja) * 2008-02-15 2009-08-27 Sumitomo Electric Ind Ltd 半導体光集積素子の製造方法
JP2012204622A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 半導体集積素子を作製する方法
JP2017017112A (ja) * 2015-06-29 2017-01-19 富士通株式会社 光半導体素子の製造方法
JP2018046309A (ja) * 2017-12-26 2018-03-22 日本オクラロ株式会社 半導体光素子及び光通信モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2002232069A (ja) * 2001-02-02 2002-08-16 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置の製造方法
JP2009194230A (ja) * 2008-02-15 2009-08-27 Sumitomo Electric Ind Ltd 半導体光集積素子の製造方法
JP2012204622A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 半導体集積素子を作製する方法
JP2017017112A (ja) * 2015-06-29 2017-01-19 富士通株式会社 光半導体素子の製造方法
JP2018046309A (ja) * 2017-12-26 2018-03-22 日本オクラロ株式会社 半導体光素子及び光通信モジュール

Also Published As

Publication number Publication date
JP2780829B2 (ja) 1998-07-30

Similar Documents

Publication Publication Date Title
US4589117A (en) Butt-jointed built-in semiconductor laser
KR100582114B1 (ko) 반도체 디바이스 제작 방법 및 반도체 광 디바이스
JPH03198392A (ja) 光半導体集積装置の製造方法
US5790577A (en) High output semiconductor laser element having robust electrode structure
JP2894186B2 (ja) 光半導体装置
JP2792826B2 (ja) 光スイッチおよびその製造方法
JP3346975B2 (ja) 光半導体装置およびその製造方法
JP2009071067A (ja) 半導体光素子およびその製造方法
US11264781B2 (en) Optical semiconductor device and manufacturing method thereof
JPH04369269A (ja) 光集積回路の製造方法
JPH01129478A (ja) 発光ダイオード
JP2005520328A (ja) 光通信デバイスを製造する方法および光通信デバイス
JPS62176184A (ja) 変調器付半導体発光装置
JPS56112786A (en) Manufacture of semiconductor laser
JPH04199680A (ja) 光半導体装置及びその製造方法
JPH05327119A (ja) 多波長集積化半導体レーザの製造方法
JPH01215087A (ja) 半導体発光素子
JPH09181388A (ja) 埋め込み型半導体レーザの埋め込み層形成用マスクおよびこれを用いた埋め込み型半導体レーザの製造方法
JPS6129183A (ja) 半導体レ−ザ
JPS63311786A (ja) 光集積素子
JPH0243789A (ja) 埋込型半導体レーザ素子の製造方法
JPH03183182A (ja) 半導体レーザ素子及びその製造方法
JPH02174180A (ja) 分布反射型半導体レーザの製造方法
JPH0666521B2 (ja) 半導体レ−ザ
JPH04206985A (ja) 光半導体素子の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080515

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees