JPH09181388A

JPH09181388A - 埋め込み型半導体レーザの埋め込み層形成用マスクおよびこれを用いた埋め込み型半導体レーザの製造方法

Info

Publication number: JPH09181388A
Application number: JP33861695A
Authority: JP
Inventors: Yoshinori Yamauchi; 義則山内; Saeko Oshiba; 小枝子大柴; Koji Nakamura; 幸治中村; Hideaki Horikawa; 英明堀川
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1995-12-26
Filing date: 1995-12-26
Publication date: 1997-07-11

Abstract

(57)【要約】【課題】ＭＯＶＰＥ法を用いて選択成長を行っても、
ポリクリスタルが形成されのない埋め込み型半導体レー
ザの埋め込み層形成用マスク。【解決手段】半導体レーザの埋め込み層形成用マスク
の幅を、以下のように規定しする。すなわち、半導体基
板１１上に予備活性層１４までが少なくとも設けられて
いて表面が平坦な構造体１０上に、所定の間隔をもって
並置される３枚の帯状のマスク２０（中心のマスク２０
ａ、両わきのマスク２０ｂ）であって、このマスク２０
を用いて前述の構造体１０をエッチングして、活性層を
含むメサ構造と該メサ構造の両側にエッチング溝を形成
した後、エッチング溝にＭＯＶＰＥ法を用いて埋め込み
型半導体レーザの埋め込み層を形成するための当該マス
ク２０において、これらのマスク２０のうち、両わきの
マスク２０ｂの幅を、活性層の幅を決める中心のマスク
の幅２０ａと同等あるいはそれ以上の幅であって、かつ
ＭＯＶＰＥに用いる原料の構造体に対する拡散長を超え
ない範囲の幅とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、光通信用の光源
として用いる半導体レーザ、特に高速変調動作をする埋
め込み型半導体レーザに関する。

【０００２】

【従来の技術】高速変調動作に適した半導体レーザの例
として、文献：Electron Lett.22,1986,1214-1215 に開
示されているものがある。この文献に開示されている半
導体レーザは、いわゆる埋め込み型半導体レーザであ
り、活性層を含むストライプ状のメサ構造の両脇に高抵
抗を有する埋め込み層が設けられているのが特徴であ
る。この埋め込み層は、レーザを動作させる時に、活性
層に電流および光を効果的に閉じ込める電流ブロック層
として働くため、発光効率の優れたレーザが得られる。

【０００３】図６の（Ａ）に、文献に開示されている、
従来の埋め込み型半導体レーザの概略的な斜視図を示
す。１は半導体基板であり、２は第１クラッド層、３は
活性層、４は第２クラッド層、５はコンタクト層であ
り、これらの層２、３、４および５で構成されるメサ構
造６の両わきに埋め込み層７が設けられている。また、
上側にｐ側電極９ａ、下側にｎ側電極９ｂが設けられて
いる。この図からも理解できるように、文献のレーザの
場合、埋め込み層７をメサ構造６に沿った狭い領域に形
成した溝８内に設けている。溝８を狭い領域に形成する
ことにより、埋め込み層を、表面が平坦となるように成
長させることが可能となり、高周波応答性が改善される
等、素子特性の向上を図ることに成功している。

【０００４】このような埋め込み層の形成方法を簡単に
説明する。まず、半導体基板上に予備活性層までが少な
くとも設けられていて表面が平坦な構造体上に、所定の
間隔をもって３枚の帯状のマスクを並置する。次にこの
マスクを用いて構造体をエッチングして、活性層を含む
メサ構造と、メサ構造の両側にエッチング溝（ダブルチ
ャンネル）を形成した後、このエッチング溝に埋め込み
層を選択成長させる。文献では、埋め込み層の成長にハ
イドライド（Hydride ）ＶＰＥ（Vapor phaseepitaxy
）法を用いて、平坦な埋め込み層を得ることに成功し
ている。

【０００５】

【発明が解決しようとする課題】しかし、上述した文献
に開示されている従来構造の半導体レーザには、以下に
示すような問題点があった。

【０００６】上述したように、文献に開示されている半
導体レーザは、埋め込み層の成長を、ハイドライドＶＰ
Ｅ法を用いて行っている。しかし、ハイドライドＶＰＥ
法は、レーザを構成する他の層（クラッド層、活性層
等）の成長には適していないため、埋め込み層と他の層
との形成に、それぞれ別々の装置を用いなければなら
ず、製造プロセスが煩雑になる。このため、同一の装置
でこれらの層の形成が可能なＭＯＶＰＥ（Metal Organi
c Vapor Phase Epitaxy ）法を用いて、埋め込み層を形
成することが試みられてきている。

【０００７】しかし、ＭＯＶＰＥ法を用いて選択成長
（ここでは、成長させたい場所にのみ成長させることで
ある。）を行う場合、選択成長に用いるマスクの幅が広
いと、マスク上にポリクリスタルが成長するおそれがあ
ることが知られている。

【０００８】図６の（Ｂ）に、文献に記載されているタ
イプのレーザの埋め込み層を形成するのに用いるマスク
パターンの例を示す。この図に示されるように、文献の
レーザの埋め込み層を形成する場合に用いるマスクは、
構造体上に並置された３枚のマスクのうち、中心のマス
クと比較して、両脇のマスクの幅が広くなると考えられ
る。ＭＯＶＰＥ法に用いる原料のうち、III 族原子の原
料の拡散長よりも、用いるマスクの幅が広い場合にマス
ク上にポリクリスタルが成長することが知られているの
で、文献のレーザのような埋め込み層を形成する場合、
この両脇のマスク上にポリクリスタルが成長してしまう
おそれがある。

【０００９】本来、選択成長に用いるマスクには、拡散
材料に用いる原料の原子間を結びつけるボンドは存在し
ないからこそ、選択成長用のマスクとして用いることが
できるといえる。しかし、実際のマスク上には汚れや凹
凸が存在するため、この汚れや凹凸を核として原料の成
長が進み、その結果、ボンドが存在するわけではないの
で結合が正確なシングルクリスタルではなく、ポリクリ
スタルが成長すると考えられる。マスクの幅がある程度
以上の広さをもたないと、ポリクリスタルは成長しない
ので、マスクの幅が広いとポリクリスタルが成長しやす
いことがわかる。マスク上にポリクリスタルが成長する
と、その後の工程でマスクを除去しても、構造体の表面
上にポリクリスタルが残存してしまい、その後の工程に
悪影響をもたらす。例えば、電極を平坦に形成するのが
困難になる。そのため、素子特性の低下、また、歩留り
の低下を招くおそれがあった。

【００１０】このため、工程の簡易化が可能なＭＯＶＰ
Ｅ法を用いて埋め込み層の選択成長を行っても、ポリク
リスタルが形成されることなく、その後の工程に悪影響
をもたらさないような、埋め込み型半導体レーザの埋め
込み層形成用マスクの出現が望まれていた。

【００１１】また、ＭＯＶＰＥ法を用いて埋め込み層の
選択成長を行っても、埋め込み層の表面が平坦で、高い
素子特性を維持できるような埋め込み型半導体レーザの
製造方法の出現が望まれていた。

【００１２】

【課題を解決するための手段】このため、この出願の第
一の発明によれば、半導体レーザの埋め込み層形成用マ
スクの幅を、以下のように規定したことを特徴とする。
すなわち、半導体基板上に予備活性層までが少なくとも
設けられていて表面が平坦な構造体上に、所定の間隔を
もって並置される３枚の帯状のマスクであって、このマ
スクを用いて前述の構造体をエッチングして、活性層を
含むメサ構造と該メサ構造の両側にエッチング溝を形成
した後、エッチング溝にＭＯＶＰＥ法を用いて埋め込み
型半導体レーザの埋め込み層を形成するための当該マス
クにおいて、これらのマスクのうち、両わきのマスクの
幅を、活性層の幅を決める中心のマスクの幅と同等ある
いはそれ以上の幅であって、かつＭＯＶＰＥに用いる原
料の構造体に対する拡散長を超えない範囲の幅としたこ
とを特徴とする。このように、両側のマスクの幅を、Ｍ
ＯＶＰＥに用いる原料の拡散長を超えない範囲の幅とす
ると、ＭＯＶＰＥを行っているときに、マスク上に供給
された原料は、マスク上を拡散し、マスク外の半導体表
面で反応して結晶成長が進むので、マスク上にポリクリ
スタルが成長するおそれがない。また、マスクの幅をあ
まり狭くしてしまうと、エッチング溝を形成するとき
に、両わきのマスクの下側に形成されるメサが首切れを
起こしてしまうおそれがあるため、活性層の幅を決める
中心のマスクの幅と同等かそれ以上の幅として首切れを
起こさないようにする。

【００１３】また、この出願の第二の発明の埋め込み型
半導体レーザの製造方法によれば、半導体基板上に設け
られている、活性層を含むストライプ状のメサ構造と、
このメサ構造のうちの少なくとも前記活性層に沿った両
わきに形成されている埋め込み層とを少なくとも含んで
構成される埋め込み型半導体レーザを製造するに当た
り、次の（ａ）〜（ｄ）に示される工程を含むことを特
徴としている。

【００１４】（ａ）前述の基板上の全面に、予備活性層
までが少なくとも設けられていて表面が平坦な構造体を
形成する工程。

【００１５】（ｂ）前述の構造体上に、上述したこの発
明のマスクを、中心のマスクが活性層形成予定領域の上
側に設置されるように、フォトリソグラフィ技術を用い
て設ける工程。

【００１６】（ｃ）マスクから露出した構造体部分の表
面側から、少なくとも予備活性層の下の層に達する深さ
までをエッチング除去することによりエッチング溝を形
成すると同時に、上述のメサ構造を形成する工程。

【００１７】（ｄ）マスクから露出したエッチング溝
に、ＭＯＶＰＥ法を用いて埋め込み層を選択成長させる
工程。

【００１８】このように、埋め込み層の形成に、この出
願の第一の発明のマスクを用いている。このマスクは、
上述したように、半導体基板上に予備活性層までが少な
くとも設けられていて表面が平坦な構造体上に、所定の
間隔をもって並置される３枚の帯状のマスクのうち、両
側のマスクの幅を、ＭＯＶＰＥに用いる原料の構造体に
対する拡散長を超えない範囲の幅としてあるため、ＭＯ
ＶＰＥを行っているときに、マスク上にポリクリスタル
が成長するおそれがない。また、活性層の幅を決める中
心のマスクの幅と同等かそれ以上の幅としてあるため、
エッチング時に首切れを起こすことがない。このため、
ＭＯＶＰＥ法を用いて埋め込み層の成長を行っても、ポ
リクリスタルが成長するおそれもなく、素子特性の安定
した半導体レーザを得ることができる。また、レーザを
構成する層をすべてＭＯＶＰＥ法を用いて形成できるた
め、レーザの製造工程を簡略化することができる。

【００１９】レーザを構成する材料は限定されないが、
好適例として、半導体基板をｎ導電型のＩｎＰ基板と
し、活性層をＩｎＧａＡｓ層とし、埋め込み層をＦｅを
ドープしたＩｎＰ層とする。このときは、埋め込み層の
成長（ＭＯＶＰＥ）に用いるＩｎの原料を、ＴＭＩ（ト
リメチルインジウム）またはＴＥＩ（トリエチルインジ
ウム）とする。マスクの幅は、これらＴＭＩやＴＥＩの
拡散長を超えないように、設定すればよい。

【００２０】また、少なくとも予備活性層までが少なく
とも設けられていて、しかも表面が平坦な構造体であれ
ば、埋め込み層を形成することができるので、上述のメ
サ構造は、第１クラッド層およびその上に形成された活
性層の２層構造とで少なくとも構成された構造とするこ
ともでき、また、第１クラッド層、活性層、および第２
クラッド層が順次積層された３層構造を少なくとも含む
積層構造とすることもできる。

【００２１】なお、ここでＭＯＶＰＥ法と称している膜
成長方法は、ＭＯＣＶＤ（Metal Organic Chemical Vap
or Deposition ）、またはＯＭＶＰＥ法ともいう。

【００２２】

【発明の実施の形態】以下、図を参照して、この発明の
実施の形態の一例につき説明をする。各図は、発明が理
解できる程度に各構成成分の大きさ、形状および位置関
係等を概略的に示してあるにすぎず、したがって図示例
にのみ限定されるものではない。

【００２３】この出願の第一の発明の埋め込み型半導体
レーザ（以下、単にレーザと称する場合もある。）の埋
め込み層形成用マスクは、半導体基板上に予備活性層ま
でが少なくとも設けられていて表面が平坦な構造体上
に、所定の間隔をもって並置される３枚の帯状のマスク
であって、このマスクを用いて前述の構造体をエッチン
グして、活性層を含むメサ構造とこのメサ構造の両側に
エッチング溝を形成した後、エッチング溝にＭＯＶＰＥ
法を用いて埋め込み型半導体レーザの埋め込み層を形成
するためのマスクにおいて適用されるものである（条件
１とする。）。

【００２４】また、この出願の第二の発明の埋め込み型
半導体レーザ（以下、単にレーザと称する場合もあ
る。）の製造方法は、半導体基板上に設けられている、
活性層を含むストライプ状のメサ構造と、このメサ構造
のうちの少なくとも活性層に沿った両わきに形成されて
いる埋め込み層とを少なくとも含んで構成されるレーザ
の製造に適用される（条件２とする）。

【００２５】ここでは、この出願の第二の発明のレーザ
の製造方法について、その製造工程順に説明をしなが
ら、この出願の第一の発明の埋め込み型半導体レーザの
埋め込み層形成用マスクについても説明する。なお、以
下、「この出願の第一の発明」および、「この出願の第
二の発明」を、いずれも「この発明」と記載する。

【００２６】図３〜図４は、この発明の埋め込み型半導
体レーザの製造方法を説明するための斜視図であり、レ
ーザの製造工程を段階的に示してある。

【００２７】この発明のレーザの製造方法によれば、上
述の条件２を満たす半導体レーザを製造するに当たり、
まず、半導体基板上の全面に、予備活性層までが少なく
とも設けられていて表面が平坦な構造体を形成する。こ
こでは、まず、ｎ導電型のＩｎＰ半導体基板（以下、単
に基板と称する場合もある。）１１上の全面に、１）第１の予備クラッド層１２としてｎ導電型のＩｎＰ
層２）予備活性層１４としてノンドープのＩｎＧａＡｓＰ
層３）第２予備クラッド層１６としてｐ導電型のＩｎＰ層４）予備コンタクト層１８として、ｐ導電型のＩｎＧａ
ＡｓＰ層を、ＭＯＶＰＥ法を用いて順次に成長させる。これらの
層１１、１２、１４、１６、および１８を合わせて構造
体１０とする（図３の（Ａ））。ここで、各構成要素の
名称に「予備」が付加されているものは、後にエッチン
グで所定の形状に形成されるものであることを示す。

【００２８】次に、この発明のレーザの製造方法によれ
ば、前述の構造体１０上に、この発明の、埋め込み型半
導体レーザの埋め込み層形成用マスクを、中心のマスク
が活性層形成予定領域１４ａの上側に設置されるよう
に、フォトリソグラフィ技術を用いて設ける。

【００２９】ここで、この発明の埋め込み層形成用マス
クについて説明をする。図１は、この発明のマスクの実
施の形態のマスク２０の説明に供する概略的な斜視図で
あり、前述の構造体１０上に形成されたマスク２０を、
ハッチングを施して示してある。

【００３０】この発明の埋め込み型半導体レーザの埋め
込み層形成用マスクによれば、上述の条件１を満たすマ
スクにおいて、両わきのマスクの幅を、活性層の幅を決
める中心のマスクの幅と同等あるいはそれ以上の幅であ
って、かつＭＯＶＰＥに用いる原料の構造体に対する拡
散長を超えない範囲の幅とする。また、これらマスクは
互いに平行に設けてある。そして、ここでは、中心のマ
スク２０ａと、両わきのマスク２０ｂとを合わせて、埋
め込み型半導体レーザの埋め込み層形成用マスク（マス
ク）２０とする。また、後に形成する埋め込み層を、Ｆ
ｅドープのＩｎＰ層としたため、Ｉｎの原料をＴＭＩと
し、また、ＴＭＩの拡散長が約１０μｍとなるようにし
た。この拡散長は、結晶条件を変化させて所望の値に調
節することが可能である。また、マスク２０の幅ｘ、ｚ
や、隣接するマスクの対向する縁（辺）間の間隔ｙを、
次のような条件を考慮して、経験的に好適であるとわか
っている値にした。

【００３１】１）中心のマスク２０ａの幅ｘは約４〜６
μｍの範囲内とした。これは、この後のエッチング工程
により２μｍ以上の高いメサ構造を得るためである。

【００３２】２）中心のマスク２０ａと両わきのマスク
２０ｂとの間隔ｙは、５〜１０μｍの範囲内とした。こ
れは、埋め込み層が平坦に成長できるようにするためで
ある。

【００３３】３）両わきのマスク２０ｂの幅ｚを、４〜
１０μｍの範囲内とした。これは、このマスク２０ｂ
の下に、エッチングにより形成されるメサを、首切れし
ないように形成するために、マスク２０ａと同等の幅以
上の幅にする。マスク２０上にポリクリスタルが生じ
ないように、ＴＭＩが構造体１０に対して拡散する拡散
長（１０μｍ）を超えない幅にする。という条件を、同
時に満たす。

【００３４】次に、図２を用いて、上述のマスク２０の
形成方法について簡単に説明する。図２の（Ａ）〜
（Ｄ）は、実施の形態のマスク２０の形成方法の説明に
供する概略的な斜視図である。

【００３５】まず、マスク２０の材料となるＳｉＯ₂ 膜
２００（ハッチングを施して示してある。）を、構造体
１０上の全面に、好適な方法、例えば蒸着法等により設
ける（図２の（Ａ））。次に、レジスト膜２１０をＳｉ
Ｏ₂ 膜２００上の全面に、例えば蒸着法等により設ける
（図２の（Ｂ））。次に、フォトリソグラフィ技術を用
いて、ＳｉＯ₂ 膜２００のうちの、マスク形成予定領域
２００ａおよび２００ｂ（図２の（Ｂ）に示す線幅の細
いハッチング部分）の上側に相当する部分を除くレジス
ト膜部分を除去し、レジストパターン２１０ａを形成す
る。このとき、中心のマスクの形成予定領域２００ａの
位置が予備活性層（ＩｎＧａＡｓＰ層）１４のうち活性
層形成予定領域１４ａ（ハッチングを施して示してあ
る）の上側に設置されるような位置関係となるようにす
る（図２の（Ｃ））。次に、レジストパターン２１０ａ
をマスクとして、このレジストパターン２１０ａから露
出したＳｉＯ₂ 膜部分を、好適な方法によりエッチング
除去することにより、マスク２０（２０ａおよび２０
ｂ）が完成する（図２の（Ｄ））。

【００３６】こうして、マスク２０（２０ａおよび２０
ｂ）が、中心のマスク２０ａが活性層形成予定領域１４
ａの上側となるような位置関係で、構造体１０上に形成
される（図３の（Ｂ））。活性層形成予定領域１４ａお
よびマスク２０は、ハッチングを施して示してある。

【００３７】次に、この発明のレーザの製造方法によれ
ば、マスクから露出した構造体部分の表面側から、少な
くとも予備活性層の下の層に達する深さまでをエッチン
グ除去することによりエッチング溝を形成すると同時
に、活性層を含むストライプ状のメサ構造を形成する。
ここでは、ＨＢｒ系またはＨＣｌ系のエッチャントを用
いて、マスク２０（２０ａおよび２０ｂ）から露出した
構造体１０部分の表面側から異方性のドライエッチング
をすることにより、幅が約１０μｍ、深さが約２μｍの
エッチング溝（溝）２２を形成した。また、このエッチ
ングにより、溝２２にはさまれ、第１クラッド層１３、
活性層１５、第２クラッド層１７、コンタクト層１９を
含んで構成された、高さ約２μｍのメサ構造２３が形成
された。また、このメサ構造２３と同時に、溝２２を隔
てたメサ構造２３の両わきに、メサ３０ａおよび３０ｂ
が形成されている（図３の（Ｃ））。この両わきのメサ
３０ａおよび３０ｂは、埋め込み層を平坦に形成するた
めに必要であるが、レーザの動作には寄与しない。ま
た、メサ３０ａおよび３０ｂからみて溝２２を内側とし
たとき、このメサ３０ａおよび３０ｂの外側もエッチン
グ除去されている。

【００３８】次に、この発明のレーザの製造方法によれ
ば、マスク２０から露出したエッチング溝に、ＭＯＶＰ
Ｅ法を用いて埋め込み層を選択成長させる。ここでは、
埋め込み層をＦｅドープのＩｎＰ層とするため、Ｉｎの
原料のＴＭＩと、また、Ｐの水素化物（例えばＰＨ₃ ）
のガスとの原料の熱分解によって、溝２２を埋め込むよ
うに成長を行う。このとき、マスク２０の形状から、メ
サ３０ａおよび３０ｂの外側のエッチング除去された部
分も埋め込まれることになる。また、これらの原料ガス
と一緒に不純物Ｆｅを含むガスを流す。溝２２は、メサ
構造２３に沿った狭い領域に形成してあるため、ここを
埋め込むＦｅドープのＩｎＰ層は、表面が実用上支障が
ない程度に平坦になっている。ここでは、溝２２を埋め
込むＦｅドープのＩｎＰ層を、特に埋め込み層２４とす
る（図４の（Ａ））。メサ３０ａおよび３０ｂの外側の
エッチング除去された部分に埋め込まれたＦｅドープＩ
ｎＰ層はレーザの動作には関係がなく、電流ブロック層
として働くものではない。また、このとき、すでに述べ
てあるように、中心のマスク２０ａの幅は４μｍ〜６μ
ｍ、また、両わきのマスク２０ｂの幅は５μｍ〜１０μ
ｍの範囲内としてあり、ＴＭＩの拡散長（約１０μｍ）
を超えないため、マスク２０（２０ａおよび２０ｂ）上
にポリクリスタルが成長するのを抑えることができる。

【００３９】その後、好適な方法によりマスク２０（２
０ａおよび２０ｂ）を除去し、メサ構造２３の上側表面
を除く部分にＳｉＯ₂ 膜等の絶縁膜２５を好適な方法、
例えば蒸着法により設ける（図４の（Ｂ））。次に、以
上の工程が終了した構造体の表面にｐ側電極３６を例え
ば蒸着法により形成し、構造体の裏面にはｎ側電極３８
を形成する。こうして、半導体レーザ１００が完成する
（図４の（Ｃ））。

【００４０】図５の（Ａ）は、レーザ１００を、メサ構
造２３の配列方向に切断したときの概略的な断面図であ
る。なお、断面を示すハッチングは、一部分を除き省略
してある。このレーザ１００のように、第１クラッド層
１３、活性層１５、および第２クラッド層１７、コンタ
クト層１９を含む積層構造でメサ構造を構成してもよ
い。

【００４１】図５の（Ｂ）は、変形例を示す断面図であ
り、例示の形態のレーザ１００に対し、第１のクラッド
層１３０と活性層１５０との２層構造を含むメサ構造２
３０とした場合のレーザ１０１の断面図を、図５の
（Ａ）に倣って示したものである。ここでも、断面を示
すハッチングは一部分を除き省略してある。この場合、
第２クラッド層１７０、コンタクト層１９０は、メサ構
造２３０上のみではなく、全面に形成されている。ただ
し、レーザ１０１の動作に寄与する部分は、メサ構造２
３０の上側の第２クラッド層１７０およびコンタクト層
１９０部分である。このような半導体レーザ１０１は、
基板１１上の全面に第１の予備クラッド層と、予備活性
層とを設けた構造体の上に、マスク２０（２０ａおよび
２０ｂ）を用いて、レーザ１００の製造方法と同様にし
て埋め込み層２４０を形成すればよい。その他の部分
は、例示の形態と同様であるため、詳細な説明を省略す
る。

【００４２】この発明は例示の形態にのみ限定されるも
のではないことは明らかである。例えば、用いるマスク
の材料や、ＭＯＶＰＥ法に用いる原料も、例示のものに
限らない。また、例示の形態のレーザ１００では、基板
やクラッド層を、ＩｎＰで構成しているが、ＧａＡｓ系
の材料で構成するようにしてもよい。その他、エッチン
グ溝の形成は、ドライエッチングまたはウエットエッチ
ングのどちらの方法で行ってもよい。

【００４３】

【発明の効果】上述した説明からも明らかなように、こ
の発明の埋め込み型半導体レーザの埋め込み層形成用マ
スクによれば、両わきのマスクの幅を、活性層の幅を決
める中心のマスクの幅と同等あるいはそれ以上の幅とし
ている。このため、エッチング溝を形成する時に、両わ
きのマスクの下側に形成されるメサが首切れを起こして
しまう心配がない。また、同じく両わきのマスクの幅
を、ＭＯＶＰＥに用いる原料の構造体に対する拡散長を
超えない範囲の幅としている。このため、ＭＯＶＰＥ法
を用いて埋め込み層の成長を行っても、マスク上にポリ
クリスタルが成長するのを抑えることができる。

【００４４】また、この発明の埋め込み型半導体レーザ
の製造方法によれば、埋め込み層の形成にこの発明のマ
スクを用いる。このマスクは、エッチング時に首切れを
起こすことがなく、ＭＯＶＰＥ法を用いて埋め込み層の
成長を行っても、ポリクリスタルが生じるおそれがな
い。このため、平坦な電極が形成できる。したがって、
半導体レーザを構成する層をすべてＭＯＶＰＥ法を用い
て成長し、工程を簡略化しながらも、高周波応答特性が
良好で、素子特性の優れた半導体レーザを得ることがで
きる。

【図面の簡単な説明】

【図１】この発明の、埋め込み型半導体レーザの埋め込
み層形成用マスクの実施の形態の説明に供する、概略的
な斜視図である。

【図２】（Ａ）〜（Ｄ）は、マスクの形成工程を示す概
略的な斜視図である。

【図３】（Ａ）〜（Ｃ）は、この発明の埋め込み型半導
体レーザの製造方法の実施の形態の説明に供する斜視図
であり、段階的な工程図で示してある。

【図４】（Ａ）〜（Ｃ）は、図３に続く、レーザの工程
図である。

【図５】（Ａ）は例示の形態のレーザの断面図であり、
（Ｂ）は変形例のレーザの断面図である。

【図６】（Ａ）は従来の埋め込み型半導体レーザの概略
的な斜視図であり、（Ｂ）はこのようなレーザの埋め込
み層形成用マスクのパターン例を示す概略的な斜視図で
ある。

【符号の説明】

１０：構造体１１：半導体基板１２：第１の予備クラッド層１３、１３０：第１のクラッド層１４：予備活性層１４ａ：活性層形成予定領域１５、１５０：活性層１６：第２の予備クラッド層１７、１７０：第２のクラッド層１８：予備コンタクト層１９、１９０：コンタクト層２０：マスク２０ａ：中心のマスク２０ｂ：両わきのマスク２２：エッチング溝２３、２３０：メサ構造２４、２４０：埋め込み層２５：絶縁膜３０ａ、３０ｂ：メサ３６：ｐ側電極３８：ｎ側電極１００、１０１：埋め込み型半導体レーザ２００：ＳｉＯ₂ 膜２００ａ、２００ｂ：マスク形成予定領域２１０：レジスト膜２１０ａ：レジストパターン

───────────────────────────────────────────────────── フロントページの続き (72)発明者堀川英明東京都港区虎ノ門１丁目７番12号沖電気工業株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体基板上に予備活性層までが少なく
とも設けられていて表面が平坦な構造体上に、所定の間
隔をもって並置される３枚の帯状のマスクであって、該
マスクを用いて前記構造体をエッチングして、活性層を
含むメサ構造と該メサ構造の両側にエッチング溝を形成
した後、該エッチング溝にＭＯＶＰＥ法を用いて埋め込
み型半導体レーザの埋め込み層を選択成長させるための
当該マスクにおいて、前記マスクのうち、両わきのマスクの幅を、前記活性層
の幅を決める中心のマスクの幅と同等あるいはそれ以上
の幅であって、かつ前記ＭＯＶＰＥに用いる原料の前記
構造体に対する拡散長を超えない範囲の幅としたことを
特徴とする埋め込み型半導体レーザの埋め込み層形成用
マスク。
【請求項２】請求項１に記載の半導体レーザの埋め込
み層形成用のマスクにおいて、前記中心のマスクの幅を４〜６μｍの範囲内とし、前記間隙を５〜１０μｍの範囲内とし、前記両わきのマスクの幅を、４〜１０μｍの範囲内とし
たことを特徴とする埋め込み型半導体レーザの埋め込み
層形成用マスク。
【請求項３】半導体基板上に設けられている、活性層
を含むストライプ状のメサ構造と、該メサ構造のうちの
少なくとも前記活性層に沿った両わきに形成されている
埋め込み層とを少なくとも含んで構成される埋め込み型
半導体レーザを製造するに当たり、（ａ）前記基板上の
全面に、予備活性層までが少なくとも設けられていて表
面が平坦な構造体を形成する工程と、（ｂ）前記構造体
上に、請求項１に記載のマスクを、前記中心のマスクが
活性層形成予定領域の上側に設置されるように、フォト
リソグラフィ技術を用いて設ける工程と、（ｃ）前記マ
スクから露出した前記構造体部分の表面側から、少なく
とも前記予備活性層の下の層に達する深さまでをエッチ
ング除去することによりエッチング溝を形成すると同時
に、前記メサ構造を形成する工程と、（ｄ）前記マスク
から露出した前記溝に、ＭＯＶＰＥ法を用いて埋め込み
層を選択成長させる工程とを含むことを特徴とする埋め
込み型半導体レーザの製造方法。
【請求項４】請求項３に記載の埋め込み型半導体レー
ザの製造方法において、前記基板をｎ導電型のＩｎＰ基板とし、前記活性層をＩｎＧａＡｓ層とし、前記埋め込み層をＦｅをドープしたＩｎＰ層とし、前記ＭＯＶＰＥに用いるＩｎの原料を、ＴＭＩ（トリメ
チルインジウム）またはＴＥＩ（トリエチルインジウ
ム）としたことを特徴とする埋め込み型半導体レーザの
製造方法。
【請求項５】請求項３に記載の埋め込み型半導体レー
ザの製造方法において、前記メサ構造を、第１クラッド
層およびその上に形成された活性層の２層構造とで少な
くとも構成したことを特徴とする埋め込み型半導体レー
ザの製造方法。
【請求項６】請求項３に記載の埋め込み型半導体レー
ザの製造方法において、前記メサ構造を、第１クラッド
層、活性層、および第２クラッド層が順次積層された３
層構造を少なくとも含む積層構造としたことを特徴とす
る埋め込み型半導体レーザの製造方法。