JPH0770508B2 - デバイスの製造方法 - Google Patents

デバイスの製造方法

Info

Publication number
JPH0770508B2
JPH0770508B2 JP2145570A JP14557090A JPH0770508B2 JP H0770508 B2 JPH0770508 B2 JP H0770508B2 JP 2145570 A JP2145570 A JP 2145570A JP 14557090 A JP14557090 A JP 14557090A JP H0770508 B2 JPH0770508 B2 JP H0770508B2
Authority
JP
Japan
Prior art keywords
opening
substrate
layer
etching
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2145570A
Other languages
English (en)
Other versions
JPH0323634A (ja
Inventor
ケー．イー．ストレジ
Original Assignee
アメリカン テレフォン アンド テレグラフ カムパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフォン アンド テレグラフ カムパニー filed Critical アメリカン テレフォン アンド テレグラフ カムパニー
Publication of JPH0323634A publication Critical patent/JPH0323634A/ja
Publication of JPH0770508B2 publication Critical patent/JPH0770508B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/095—Laser devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/941—Loading effect mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体デバイスの製造に関する。
［従来の技術］ 或る種の半導体デバイスの製造は半導体基板にチャネル
をエッチングする工程を含む。これらのデバイスのうち
注目に値するものは、チャネル基板直埋ヘテロ構造（Ch
annel Substrate Buried Heterostructure（CSBH））レ
ーザのようなレーザデバイスである。このようなデバイ
スは米国特許第4660208号明細書に開示されている。申
し分なく形成されたチャネルは良好なデバイス性能にと
って絶対に必要である。現在使用されている大抵の技術
では、チャネルは開口を有する適当なエッチングマスク
を使用することにより形成されている。この開口はチャ
ネルを構成する基板領域の上部に形成されている。その
後、露光基板を化学的エッチング剤（例えば、基板がIn
Pである場合、HClとH3PO4の混合液）によりエッチング
する。これらの処理については米国特許第4595454号明
細書に開示されている。
［発明が解決しようとする課題］ 現在の技術は適当であると思われる。しかし、ベーパー
エッチングは従来の化学的エッチングよりも遥かにクリ
ーンなので、代替技術として魅力的である。更に、気相
成長により様々なデバイス層を引き続き形成することを
望む場合、エッチングと気相成長を同じチャンバ内で実
施できるので、コスト低下とスループットの向上が期待
できる。しかし、マスクを用いるベーパーエッチングに
は一つの大きな問題が存在する。すなわち、ガスエッチ
ング剤がマスク表面に沿って流動し、チャネル開口部中
の露出基板を攻撃することである。これによりエッチン
グ速度が増大し、その結果、エッチングのコントロール
が困難になる。この問題を解決するためにエッチング剤
の量を減らす試みがなされたが、一般的に、濃度が或る
値以下にまで減少すると、粗いチャネル側壁が形成され
やすいので、十分な効果は得られなかった。
マスクされた基板の露出部分に気相成長を行う場合にも
同様な問題が確認された。すなわち、反応体がマスク表
面に沿って流動しやすいので、成長速度のコントロール
が困難である。
従って、本発明の目的は半導体基板におけるチャネルの
ベーパーエッチングおよび／または材料の気相成長をコ
ントロールすることである。
［課題を解決するための手段］ 前記目的を達成するために、本発明では、半導体基板の
主要表面上にマスク層を形成し、デバイスの活性部分を
画成する基板領域上のマスク層中に第１の開口部を形成
する工程を含むデバイスの製造方法を提供する。付加的
開口部もデバイスの不活性部分を構成する基板部分のマ
スク層中に形成する。その後、この基板を蒸気（ベーパ
ー）に暴露し、第１の開口部により露出された部分で反
応を起こさせる。第１の開口部と付加的開口部との距離
は、第１の開口部における気相反応の量をコントロール
するようなものである。
［実施例］ 以下、図面を参照しながら本発明について更に詳細に説
明する。
第１図は本発明により製造できるタイプの代表的な半導
体レーザデバイスの断面図である。当業者にチャネル基
板直埋ヘテロ構造（CSBH）レーザとして知られている第
１図の構造体は一般的に、例えば、有機金属化学気相成
長法により堆積されたｎ形ドープトInPからなる基板10
と、Feドープト高抵抗率InP層11を含む。層11は、層11
を通り基板10内にまでエッチングされた溝18により二又
に分けられている。ｎ形InPクラッド層12は通常、層11
上および溝18中に、液相エピタキシーにより成長されて
いる。InGaAsPからなる非ドープト層13も同様に液相エ
ピタキシーにより層12上に形成されている。層13の一部
分は溝18内に、三日月形の活性領域20を形成する。エピ
タキシャル成長は溝の上端に沿っては起こらないので、
この活性領域は層13の残りの部分から分離される。再び
液相エピタキシーにより、ｐ形InPからなる第２のクラ
ッド層14と、ｐ形InGaAsまたはInGaAsPからなるコンタ
クト層15を形成することにより半導体構造物の形成が完
了する。デバイスへの電気接点は金属層16および17によ
り形成される。金属層16はコンタクト層15上に披着さ
れ、金属層17は基板10にそれぞれ披着される。CSBHレー
ザに関する一層詳細な説明は米国特許第4660208号明細
書に開示されている。
第２図および第３図は本発明によるCSBHレーザの製造の
一工程を示す断面図と平面図である。層11を基板10の主
要表面上に堆積した後、マスク層21を同じ表面上に形成
する。マスク材料は通常、厚さが約2000オングストロー
ムのSiO2層であり、基板のほぼ全表面に均一に堆積され
る。（以下、「基板」という用語は層11を含むものとす
る。）その後、マスク層21上にホトレジスト層（図示さ
れていない）を形成し、このレジスト層を選択的に露光
し、レジストを現像し、特定部分のマスク層をエッチン
グし、そして、レジストを剥離することからなる標準的
なホトリソグラフィ技術により開口部をマスク層中に形
成する。得られた構造を第２図および第３図に示す。図
から明らかなように、開口部22は、溝（第４図における
符号18）がエッチング形成される基板部分に形成されて
いる。標準的な施工によれば、第３図に示されるよう
に、開口部は基板の全長（例えば、19〜50.8mm）にわた
って存在する。また、溝はデバイスの活性領域の大きさ
を規定する。溝の幅は一般的に２ミクロンである。従っ
て、図示された構造は説明の便宜のために著しく誇張さ
れている。
通常、溝領域の外の基板の全部分（ここは、デバイスの
不活性部分である）はマスク層により被覆されている。
しかし、本発明の主な特徴によれば、付加的開口部23お
よび24が、溝を画成する開口部22の端部から所定の距離
ｄでマスク中に形成される。これらの付加的開口部の機
能は、次の工程で十分な量のベーパーエッチング剤を消
費し、これにより過剰なエッチング剤が開口部22に達す
ることを防止し、溝のエッチングに悪影響が出ることを
防止するためである。従って、下記で詳細に説明するよ
うに、溝開口部から付加的開口部までの距離ｄを適当に
選択することにより、溝のエッチングをコントロールす
ることができる。
その後、基板をベーパーエッチング処理し、第４図に示
す構造体を形成する。使用されるエッチング剤は、700
℃の温度で約１分間、基板に入射する水素中のHClとPH3
からなる標準的な混合物である。２種類の成分のモル分
量はそれぞれ3.6×10-4と4.8×10-4であり、総流量は21
00sccmである。言うまでもなく、前記以外のベーパーエ
ッチング剤および流量も本発明で使用できる。このエッ
チングにより、開口部22により露出された基板部分にチ
ャネル18が形成される。このチャネルは（111B）面に側
壁を有し、（001）面に平坦な底面を有する。しかし、
その他の配向も使用可能である。例えば、ストライプが
図示された面に対して垂直に配向している場合、（111
A）面に側壁を有する溝は、平坦な底部を有しない状態
で形成される。チャネル18が層11中に様々に延び、か
つ、基板10内に僅か（すなわち、深さが約２ミクロン）
に延びるようにエッチングパラメータを選択する。開口
部23および24により露出された基板部分もエッチングさ
れるが、エッチング剤の流動によりチャネル開口部より
も遥かに遅い。すなわち、各開口部23および24はマスク
21の表面からのエッチング剤の流れを一方の側面からし
か受けないが、チャネル開口部は両方の側面から受け
る。マスクの表面からのエッチング剤の流れは、開口部
23および24中のマスク開口部の端部付近の深くエッチン
グされた部分からも明白である。
チャネルのエッチング速度および開口部23および24中の
エッチング速度はエッチングマスクの幅ｄの平方根に従
属することが発見された。この関係は第５図のグラフに
示されている。第５図において、曲線30はチャネル深さ
を示し、曲線31はマスク端部付近のフィールド領域にお
けるエッチングの最大深さを示す。従って、ｄは開口部
中のエッチング深さの所望の比率を与えるように選択さ
れる。この具体例では、マスク部分の幅ｄは約100ミク
ロンであり、開口部22と開口部23および24におけるエッ
チング比率は約2:1となる。マスクの幅ｄは30ミクロン
よりも大きくなければならないことが発見された。30ミ
クロン以下の幅では、粗いチャネル側壁と底面を形成し
やすい。これは、チャネル開口部へのエッチング剤の流
れ込みが不十分なことを示している。また、マスクの幅
は500ミクロン未満でなければならない。これよりも広
い幅ではエッチング速度のコントロールが極めて困難に
なる。一般的に、開口部の幅は少なくとも幅ｄと同程度
でなければならない。この例では、開口部の幅は300μ
ｍである。
チャネルを形成するのにベーパーエッチング剤を使用す
ることの利点の一つは、残りの層全てを標準的な気相エ
ピタキシャル法によりその場で形成できることである。
従って、第６図に示されるように、最初にｎ形InPクラ
ッド層12を基板の露出部分に成長させる。続いて、非ド
ープトInGaAsP層からなる活性層13を成長させる。ｐ形I
nPからなる第２のクラッド層14を活性層上に成長させ、
ｐ形InGaAsまたはInGaAsPからなるコンタクト層15を第
２のクラッド層上に成長させる。チャネル領域上に金属
接点16を選択的に堆積し、また、基板12の反対側のほぼ
全表面に金属層17を堆積することにより構造体を完成さ
せる。
活性層13は基板のかなりの部分に形成されるが、それに
も拘らず、デバイスの活性部分はチャネル領域に限定さ
れる。電流はチャネル中に存在する層内しか流れないか
らである。これは、金属層16が本質的にチャネル領域に
限定され、また、半絶縁InP層11がチャネル外の領域中
の各種の活性層下に存在するという事実に基づく。
本発明をCSBHレーザの製造について説明してきたが、本
発明はこれに限定されないことは当然である。むしろ、
本発明の技術はデバイスの活性部分を画成するために基
板の選択的気相反応が必要な全ての半導体デバイスの製
造に使用できる。例えば、本発明はダブルチャネルプレ
ーナー直埋ヘテロ構造（DCPBH）レーザ（米国特許第466
0208号明細書参照）の製造に使用することもできる。実
施例に記載されたように、選択的部分を剥離する必要は
なく、マスク中の開口部により画成されるような任意の
形状をとることができる。同様に、活性領域外に形成さ
れる付加的開口部も任意の所望の形状をとることができ
る。
また、１個のデバイスしか図示されていないが、一般的
に、１枚の基板上に多数のデバイスが形成される。この
ような場合、付加的開口部23および24の幅は隣接するデ
バイスのエッチングを妨害しないように十分な大きさで
なければならない。このような場合、開口部23および24
の幅は、通常のレーザ製造用として、少なくとも100μ
ｍ、好ましくは300μｍであることが推奨される。
［発明の効果］ 以上説明したように、本発明によれば、第１の開口部か
ら付加的開口部までの距離ｄを適当に選択することによ
り、半導体基板におけるチャネルのベーパーエッチング
および／または材料の気相成長をコントロールすること
ができる。
【図面の簡単な説明】
第１図は従来技術によるレーザデバイスの断面図であ
る。 第２図および第３図は本発明の実施例による製造過程の
デバイスの断面図と平面図である。 第４図は製造の後の方の段階の断面図である。 第５図は前記と同じ実施例におけるマスク寸法の関数と
してのエッチング速度を示す特性図である。 第６図は前記と同じ実施例による製造の最終段階におけ
るデバイスの断面図である。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】（Ａ） 半導体基板（10,11）の主要表面
    上にマスク層（21）を形成するステップと、 （Ｂ） 前記基板部分上のマスク層に、デバイスの活性
    部分に対応する第１の開口部（22）と、前記開口部の両
    側に所定距離（ｄ）だけ離間した不活性部分に対応する
    付加的開口部（23,24）とを形成するステップ（第２
    図）と、 （Ｃ） 前記ステップにより部分的にマスク層を有する
    基板を気相エッチングするステップ（第４図）と、 （Ｄ） 前記エッチングステップの後、マスク中の前記
    開口部により露出された基板部分に気相エピタキシーに
    より複数の層（12〜15）を成長させるステップと、 からなるデバイスの製造方法において、 前記第１の開口部（22）からの付加的開口部（23,24）
    までの距離（ｄ）は、前記第１の開口部（22）における
    気相反応の量をコントロールするような大きさである ことを特徴とするデバイスの製造方法。
  2. 【請求項２】前記複数の層（12〜15）のうちの一つの層
    （13）は、デバイスの活性部分（16,17）に電気的バイ
    アスが印加されたときに発光することを特徴とする請求
    項１のデバイスの製造方法。
  3. 【請求項３】前記第１の開口部（22）の深さは、前記距
    離（ｄ）の平方根の一次関数である ことを特徴とする請求項１のデバイスの製造方法。
  4. 【請求項４】前記第１の開口部（22）の深さは、前記付
    加的開口部（23,24）の深さより、深い ことを特徴とする請求項１のデバイスの製造方法。
  5. 【請求項５】前記基板は、InPからなり、 形成されるデバイスは、チャネル基板直埋ヘテロ構造レ
    ーザである ことを特徴とする請求項１のデバイアスの製造方法。
JP2145570A 1989-06-06 1990-06-05 デバイスの製造方法 Expired - Lifetime JPH0770508B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US362128 1989-06-06
US07/362,128 US4980314A (en) 1989-06-06 1989-06-06 Vapor processing of a substrate

Publications (2)

Publication Number Publication Date
JPH0323634A JPH0323634A (ja) 1991-01-31
JPH0770508B2 true JPH0770508B2 (ja) 1995-07-31

Family

ID=23424796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2145570A Expired - Lifetime JPH0770508B2 (ja) 1989-06-06 1990-06-05 デバイスの製造方法

Country Status (2)

Country Link
US (1) US4980314A (ja)
JP (1) JPH0770508B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY104857A (en) * 1989-01-24 1994-06-30 Rohm Co Ltd Semiconductor lasers
US5563094A (en) * 1989-03-24 1996-10-08 Xerox Corporation Buried reverse bias junction configurations in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth and device structures utilizing the same
GB8913070D0 (en) * 1989-06-07 1989-07-26 Bt & D Technologies Ltd Semiconductor device
US5179040A (en) * 1990-07-16 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor laser device
US5114877A (en) * 1991-01-08 1992-05-19 Xerox Corporation Method of fabricating quantum wire semiconductor laser via photo induced evaporation enhancement during in situ epitaxial growth
US5138625A (en) * 1991-01-08 1992-08-11 Xerox Corporation Quantum wire semiconductor laser
GB2299893B (en) * 1992-09-10 1997-01-22 Mitsubishi Electric Corp Method for producing a quantum wire structure
JPH06232099A (ja) 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
US5346581A (en) * 1993-04-01 1994-09-13 At&T Bell Laboratories Method of making a compound semiconductor device
JP3374878B2 (ja) * 1994-09-02 2003-02-10 三菱電機株式会社 半導体エッチング方法
US6284606B1 (en) 2000-01-18 2001-09-04 Chartered Semiconductor Manufacturing Ltd Process to achieve uniform groove depth in a silicon substrate
KR100584376B1 (ko) * 2004-11-10 2006-05-26 삼성전자주식회사 산화 차단층들을 갖는 레이저 다이오드의 제작 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317085A (en) * 1979-09-12 1982-02-23 Xerox Corporation Channeled mesa laser
US4354898A (en) * 1981-06-24 1982-10-19 Bell Telephone Laboratories, Incorporated Method of preferentially etching optically flat mirror facets in InGaAsP/InP heterostructures
DE3277278D1 (en) * 1981-10-19 1987-10-15 Nec Corp Double channel planar buried heterostructure laser
FR2525033B1 (fr) * 1982-04-08 1986-01-17 Bouadma Noureddine Laser a semi-conducteur a plusieurs longueurs d'onde independantes et son procede de realisation
JPS5972787A (ja) * 1982-10-19 1984-04-24 Nec Corp 半導体レ−ザ
JPS60119729A (ja) * 1983-11-30 1985-06-27 Matsushita Electric Works Ltd メサエッチングの方法
JPS60136281A (ja) * 1983-12-26 1985-07-19 Toshiba Corp 半導体レ−ザの製造方法
US4660208A (en) * 1984-06-15 1987-04-21 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices employing Fe-doped MOCVD InP-based layer for current confinement
US4595454A (en) * 1984-06-15 1986-06-17 At&T Bell Laboratories Fabrication of grooved semiconductor devices
GB2160823B (en) * 1984-06-28 1987-05-28 Stc Plc Semiconductor devices and their fabrication
CA1247947A (en) * 1984-07-31 1989-01-03 Masaru Wada Method of manufacturing semiconductor device
JPS61171136A (ja) * 1985-01-25 1986-08-01 Toshiba Corp 半導体結晶のメサエツチング方法
JPH0658907B2 (ja) * 1985-06-16 1994-08-03 日本電気株式会社 ガリウムヒ素結晶の気相エツチング方法
US4652333A (en) * 1985-06-19 1987-03-24 Honeywell Inc. Etch process monitors for buried heterostructures
JPS63226989A (ja) * 1987-03-16 1988-09-21 Nec Corp 埋込み構造半導体レ−ザの製造方法

Also Published As

Publication number Publication date
US4980314A (en) 1990-12-25
JPH0323634A (ja) 1991-01-31

Similar Documents

Publication Publication Date Title
US5390205A (en) Semiconductor laser
EP0420143B1 (en) Method of manufacturing semiconductor laser
US4496403A (en) Method of making a compound semiconductor laser
JPH0770508B2 (ja) デバイスの製造方法
KR940006782B1 (ko) 반도체 레이저
US5665612A (en) Method for fabricating a planar buried heterostructure laser diode
JP4514868B2 (ja) 半導体装置の製造方法
US4966863A (en) Method for producing a semiconductor laser device
JP2804197B2 (ja) 半導体レーザの製造方法
US5360763A (en) Method for fabricating an optical semiconductor device
JP3038424B2 (ja) 埋め込み構造半導体レーザとその製造方法
JPH077232A (ja) 光半導体装置
JPH0194690A (ja) 埋め込み型半導体レーザ素子の製造方法
JPH0824208B2 (ja) 半導体レ−ザの製造法
JPS5884483A (ja) 埋め込みヘテロ構造半導体レ−ザ
JPH09181388A (ja) 埋め込み型半導体レーザの埋め込み層形成用マスクおよびこれを用いた埋め込み型半導体レーザの製造方法
JP2000174388A (ja) 半導体レーザその製造方法
JPH01215087A (ja) 半導体発光素子
KR100289146B1 (ko) 매몰 헤테로구조체인 레이저 다이오드의 메사를 형성시키는 방법
JPS595688A (ja) 半導体レ−ザ
JPS6181688A (ja) 分布反射型半導体レ−ザ
GB2299708A (en) Semiconductor laser and method of manufacture
JPH04133315A (ja) 半導体装置の製造方法
JPS6360522A (ja) 有機金属熱分解気相成長法
JPS61144894A (ja) 半導体レ−ザ−の製法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100731

Year of fee payment: 15

EXPY Cancellation because of completion of term