JPS60119729A - メサエッチングの方法 - Google Patents

メサエッチングの方法

Info

Publication number
JPS60119729A
JPS60119729A JP22808483A JP22808483A JPS60119729A JP S60119729 A JPS60119729 A JP S60119729A JP 22808483 A JP22808483 A JP 22808483A JP 22808483 A JP22808483 A JP 22808483A JP S60119729 A JPS60119729 A JP S60119729A
Authority
JP
Japan
Prior art keywords
mesa
etching
window
groove
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22808483A
Other languages
English (en)
Inventor
Yukio Iitaka
幸男 飯高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP22808483A priority Critical patent/JPS60119729A/ja
Publication of JPS60119729A publication Critical patent/JPS60119729A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は高耐圧半導体の製造時等に使用するメサエッ
チングの方法に関する。
〔背景技術］ 従来、メサエッチングを行う場合は、第１図に示すよう
にシリコン基板（１）上のアルミニウム等のメタルマス
ク、二酸化ケイ素（ｓｔｏ２１　＠窒化ケイ素（Ｓ　ｉ
　３Ｎ４）等からなるメサエッチングマスク（２）に窓
（３）と称する開口部を設け、該シリコン基板＋１）　
を工７チンダ液（主に弗硝酸）に浸し、窓３の部分のみ
會エツチング除去する。
この時、第２図に示す如く、エツチングさｎたメｆ：濤
＋４１の両開にメサエッチングマスク（２）の庇（５）
が生じる。
この庇（５）は、次の工程で該メサ溝（４）にガラス保
護膜を形成する時に陰となり、庇（５）の直下の７リコ
／のメサ溝（４）表面へのガラス膜の形成を不可能とし
、そのため電気的に安定な半導体素子が得られなかった
。
〔発明の目的〕
この発明はメサエッチングマスクの底台・生シサせない
メサエンチングの方法を提供することを目的とする。
〔発明の開示〕
不発明の要旨とするところは半導体ウニ・・の一部にメ
サ１４を掘るメサエンチングの方法においてメサエッチ
ングマスク（２）のメサエッチング用の窓（３）の面周
辺部に少し距ｌｌ！をおいて細い純忠（６）七あけるこ
とｔ−特徴とするメサエッチングの方法である。以−ド
この発ＢＡを図示例に基づ＠説明する。
本発明は第３図に示す如く本来メサ溝（４）を形成すべ
きところの両側数十ミクロンから巨ミクロン離れた場所
に、数ミクロンの幅の純忠（６）を開けることを特徴と
している。
一般にメサエッチング液は、常に撓拌しなければ、エツ
チング速度が極端に低下する。
それ故、エツチング中は液を攪拌するが、エツチングマ
スクの開口部、この場合の純忠（６）が、その厚みと比
べて、大きな差がない場合、エツチング液の攪拌がその
部分では充分なされず、わずかしかエツチングはさｎな
い。第４図はこの状態を示す。
しかし、本来メサエッチングを行いｔいところの窓（３
）は大きいため、エツチングは進み数ｔミクロン離れた
挙式な４窓（６）まで到達する。第５図はこの状帽を示
す。
この状幡からさらに、しばらくエラチングラ行うことに
より窓（３）と純忠（６）間はメサエッチングマスク（
２）の下で連通し、両者の間にあった細い巾のメサエッ
チングマスク（２）は支持全失ｆｚｉて脱落除去さｎる
。そして第６図の如く庇のほとんどないメサ溝（４）全
形成することができるのである。
〔発明の効果〕
本発明により、メサエッチング工程で庇のほとんどない
メサ溝が形成できる。従ってこのメサ溝上には均一なガ
ラス保護膜全付層させられ、電気的に安定な高耐圧半導
体を容易に作成できるようになった。
【図面の簡単な説明】
第１図及び第２図は従来例を示す断面図、第３図カギ第
６図はこの発明の一実施例を示す断面図である。 特許出願人 松下電工株式会社 代理人弁理士　竹　元　敏　丸 （ほか２名） 第１図 第２図 第３図 第４図

Claims (1)

    【特許請求の範囲】
  1. （１）　半導体ウェハーの一部にメサ溝を掘るメサエッ
    チングの方法において、メサエッチングマスク（２）の
    メサエッチング用の窓（３）の面周辺部に少し距離をお
    いて細い純忠（６）をあけることを特徴とするメサエッ
    チングの方法。
JP22808483A 1983-11-30 1983-11-30 メサエッチングの方法 Pending JPS60119729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22808483A JPS60119729A (ja) 1983-11-30 1983-11-30 メサエッチングの方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22808483A JPS60119729A (ja) 1983-11-30 1983-11-30 メサエッチングの方法

Publications (1)

Publication Number Publication Date
JPS60119729A true JPS60119729A (ja) 1985-06-27

Family

ID=16870937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22808483A Pending JPS60119729A (ja) 1983-11-30 1983-11-30 メサエッチングの方法

Country Status (1)

Country Link
JP (1) JPS60119729A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980314A (en) * 1989-06-06 1990-12-25 At&T Bell Laboratories Vapor processing of a substrate
FR3131658A1 (fr) * 2022-01-06 2023-07-07 Stmicroelectronics (Tours) Sas Procédé de formation d'une cavité

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980314A (en) * 1989-06-06 1990-12-25 At&T Bell Laboratories Vapor processing of a substrate
FR3131658A1 (fr) * 2022-01-06 2023-07-07 Stmicroelectronics (Tours) Sas Procédé de formation d'une cavité

Similar Documents

Publication Publication Date Title
US4902635A (en) Method for production of compound semicondutor devices
GB1487546A (en) Semiconductor devices
US3676921A (en) Semiconductor device comprising an insulated gate field effect transistor and method of manufacturing the same
US4125427A (en) Method of processing a semiconductor
JPS60119729A (ja) メサエッチングの方法
JPS5910059B2 (ja) 半導体装置の製法
JPH0351095B2 (ja)
JP2879841B2 (ja) プレーナ型ダイオードの製造方法
JPS58178B2 (ja) 半導体装置の製造方法
JPS5852327B2 (ja) ハンドウタイソシノ セイゾウホウホウ
KR920001034B1 (ko) 2중 절연층구조를 갖는 반도체장치 및 제조방법
KR100226483B1 (ko) 반도체장치의 소자분리방법
JPS6459858A (en) Manufacture of semiconductor device
JPH01232744A (ja) 半導体装置の製造方法
JPS61154177A (ja) 半導体装置の製造方法
JPS5858814B2 (ja) 絶縁ゲ−ト半導体装置の製造法
KR920007342B1 (ko) 반도체 소자의 제조방법
JPH0897182A (ja) 半導体装置のｐｓｇ膜エッチング方法
JPS61105848A (ja) 半導体装置の製造方法
JPS58101456A (ja) 半導体装置
JPS595631A (ja) メサ型半導体装置及びその製造方法
JPH05868B2 (ja)
JP2006093185A (ja) メサ型半導体装置の製造方法
JPS6297331A (ja) 半導体装置の製造方法
JPS6313328A (ja) 化合物半導体素子の製造方法