JPS5852327B2 - ハンドウタイソシノ セイゾウホウホウ - Google Patents

Description

【発明の詳細な説明】 本発明は半導体素子の製造方法に関するものである。

従来、トランジスタ、ＩＣなどの半導体素子は、半導体
ウェハーにフォトエツチング技術及び不純物拡散技術な
どを使ってきわめて多数個の素子を形成した後、ダイヤ
モンドスクラビングなどによりウェハーを分割して１個
ずつの半導体素子を取り出す方法により製造されている
。

しかしながら、この方法により製造された半導体素子は
、１枚のウェハーを多数個の素子に分割したものである
から、その側面に半導体が露出する構造になっている。

一方、この半導体素子は金属ベースリボンの素子載置部
にマウントされ、この素子のポンディングパッドと前記
ベースリボンの内部リードとを金属細線によりボンディ
ングした後、セラミック又は樹脂の容器に封入され、前
記ベースリボンの容器外の部分を切断して外部リードを
形成して半導体装置が完成される。

しかしながら、上記のボンディング工程において、ポン
ディングパッドと内部リードの間に山形にボンディング
された前記金属細線が垂れ下がりやすく、この垂れ下が
った金属細線が前記素子の側面すなわち半導体の露出面
に接触して短縮不良の原因となっている。

特に設計上、ポンディングパッドと内部リードとの距離
を長くしなければならない場合には、上記の垂れ下がり
不良がひん発するようになる。

この不良を軽減するために、通常はボンディング作業終
了後に顕微鏡を用いてチェック腰前記金属細線が退れ下
がっている場合には、かぎ形の治具などを用いてこの金
属細線を引っばって山形に修正する方法が採られている
が、この方法はきわめて多くの工数を要するばかりでな
く、修正する際に引っばりすぎて前記金属細線を破断さ
せてしまうなどの欠点もある。

また、上記の金属細線の垂れ下がりは、ボンディング後
の工程においても、又は半導体装置の組立が完了した後
においても発生することが多く、半導体装置の信頼性低
下の原因となっている。

本発明の目的は、上記金属細線の垂れ下がりが発生して
も、短絡不良にならない構造の半導体素子の製造方法を
提供することである。

以下、実施例に基づき図面を参照して本発明の詳細な説
明する。

第１図ａないしｄは本発明をＮＰＮ型トランジスタ素子
の製造方法に実施した場合の一実施例を示す工程順の［
図である。

まず、Ｖ半導体基板１上にＮ型エピクキシャル層２を成
長させた１枚のウェハーに、Ｐ型ベース領域３、Ｎ型エ
ミッタ領域４、それらの上に被覆された絶縁膜５、及び
この絶縁膜に開けられたコンタクト窓６ａ、６ｂ並びに
エミッタ電極７ａ及びベース電極７ｂなどよりなるＮＰ
Ｎ型トランジスタ素子を、多数個形成する（第１図ａ）
。

ただし、同図は１個のみに素子を中心に示しである。

次に、前記ウェハー全面にフォトレジスト８を塗布し、
フォトエツチング技術により、各素子に分割すべき個所
いわゆるスクライブ線に沿って前記絶縁膜５を幅１００
μ程度エツチング除去して、エピタキシャル層２の表面
を露出する。

次いで、フォトレジスト８及び酸化膜５をマスクにして
、ＣＦ４カスフラズマによりエピタキシャル層の前記露
出面をエツチングして溝９を形成する（同図ｂ）。

このときの溝９の深さは数μないし数１０μ程度でよく
、エピタキシャル層２が薄い場合には下の基板１の一部
にまで達する溝を形成しても差しつかえない。

次いで、アルコール系の有機溶剤に溶かしたポリシロキ
サンをウェハー全面に塗布し、１５０°Ｃで５分間ベー
クした後、１７０°Ｃで１時間焼きしめると、前記溝９
内及びフォトレジスト８上全面にポリシロキサンフィル
ム１０及び１１が形成される（同図Ｃ）。

次に、前記フォトレジスト８を除去すると、その上のポ
リシロキサンフィルム１１も一緒に除去される。

その後、溝中のポリシロキサンフィルム１０を酸化雰囲
気中６００℃で酸化すると、ポリシロキサン中のアルキ
ル基が離脱するとともに酸素がシリコンに結合して絶縁
性の高いシリコン酸化膜１２が形成される。

次いで、以上の工程を経たウェハーを、ダイヤモンドカ
ッティング法又はレーザースクライビング法などを用い
て、前記溝部９内に形成されたシリコン酸化膜１２の中
央から切断して、各素子に分割することによりＮＰＮト
ランジスタ素子２０を完成する（同図ｄ）。

第２図は上記方法により製造されたトランジスタ素子の
ボンディング完成後の断面図である。

すなわち、トランジスタ素子２０をろう材Ｕを用いて金
属ベースリボンの素子載置部１４にマウントした後、素
子のベース電極７ｂのボンディングバンドとベースリボ
ンの内部リード１５とを金属細線１６によりボンディン
グしたものである。

この場合に、金属細線１６が図に示すように垂れ下がっ
ても、素子の側面にシリコン酸化膜１２が形成されてい
るので、短絡不良は発生せず、トランジスタの組立歩留
り及び信頼性を大幅に向上させることができる。

又、従来ボンディング工程後に行なわれていた顕微鏡に
よるボンディング状態のチェック及び垂れ下がった金属
細線の修正作業を行なう必要がないので、組立工数を非
常に低減させることができる。

第３図は第１図の実施例を更に改良した場合の一実施例
を示す断面図である。

すなわち、前記実施例におけるポリシロキサンの塗布工
程前に（第１図す及びＣ参照）、フォトレジスト８を全
部除去してから、ポンディングパッド部上にのみフォト
レジストをあらためて形成し、その後ポリシロキサンを
全面に塗布して、以下第１図の実施例と同じ工程を行な
えば、第３図に示すように、ポンディングパッド１７上
以外の部分はすべてシリコン酸化膜１８によって被覆さ
れることになる。

このような素子においては、エミッタ及びベース電極上
にシリコン酸化膜があるので、素子を容器に封入する際
の影響が緩和される。

すなわち、例えばセラミック容器に素子を封入する場合
には、セラミック同志を低融点ガラスにより封着する方
法が行なわれているが、この場合に低融点ガラス中の金
属が微量ではあるがとび出して素子表面に付着して、エ
ミッタ及びベース電極間のリーク電流を増大させること
がある。

このような場合でも、本実施例のように電極がシリコン
酸化膜により保護されていれば、リーク電流の増大を防
止することができるのである。

以上の実施例においては、ＮＰＮ型トランジスタ素子の
製造方法について述べたが、本発明はＰＮＰ型トランジ
スタ素子にも実施することができるのは勿論のこと、Ｉ
Ｃ素子の製造方法にも実施することができる。

以上詳細に説明したように、本発明は半導体素子の側面
にポリシロキサンを利用したシリコン酸化膜を形成する
ことにより、ボンディング工程における金属細線の垂れ
下がりによる短縮不良を防止して、製造歩留り及び信頼
性の向上並びに製造工数の低減をはかるものである。

【図面の簡単な説明】

第１図ａないしｄは本発明の一実施例を示す断面図、第
２図は上記実施例によるトランジスタ素子のボンディン
グ後の断面図、第３図は本発明の他の実施例を示す断面
図である。 １・・・・・・Ｎ＋半導体基板、２・・・・・・Ｎ型エ
ピタキシャル層、３・・・・・・Ｐ型ベース領域、４・
・・・・・Ｎ型エミッタ領域、５・・・・・・絶縁膜、
６ａ、６ｂ・・・・・・コンタクト窓、１ａ・・・・・
・エミッタ電極、７ｂ・・・・・・ベース電極、８・・
・・・・フォトレジスト、９・・・・・・溝、１０゜１
１・・・・・・ポリシロキサンフィルム、１２．１８・
・・・・・シリコン酸化膜、１３・・・・・・ろう材、
１４・・・・・・素子載置部、１５・・・・・・内部リ
ード、１６・・・・・・金属細線、１１・・・・・・ポ
ンディングパッド、２０・・・・・・トランジスタ素子
。

Claims (1)

【特許請求の範囲】
1. １ 半導体ウェハーに複数個の半導体素子を形成する工
   程と、前記各半導体素子の境界に溝を設ける工程と、前
   記溝以外のウェハー表面に予め形成したホトレジスト層
   上にポリシロキサン膜を形成すると同時に前記溝内にポ
   リシロキサンを充てんする工程と、前記ホトレジスト層
   およびその上のポリシロキサン膜を除去する工程と、前
   記溝内のポリシロキサンを絶縁酸化物に変換する工程と
   、前記絶縁酸化物のほぼ中央から切断して各半導体素子
   に分割する工程と、前記分割された半導体素子をベース
   リボンもしくはパッケージの所定箇所に搭載する工程と
   、前記半導体素子の上面よりも下方にある前記ベースリ
   ボンもしくはパッケージの内部リードと前記半導体素子
   のポンディングパッドを金属細線で接続する工程を含む
   ことを特徴とする半導体素子の製造方法。