JPS6255698B2 - - Google Patents
Info
- Publication number
- JPS6255698B2 JPS6255698B2 JP54164987A JP16498779A JPS6255698B2 JP S6255698 B2 JPS6255698 B2 JP S6255698B2 JP 54164987 A JP54164987 A JP 54164987A JP 16498779 A JP16498779 A JP 16498779A JP S6255698 B2 JPS6255698 B2 JP S6255698B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- semiconductor chip
- tip
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導チツプ構造の改良にかかり、特に
チツプボンデイングに適した半導体チツプの構造
に関するものである。
チツプボンデイングに適した半導体チツプの構造
に関するものである。
半導体集積回路或いは個別半導体素子が形成さ
れている半導体チツプの表面は、一般に配線層等
が形成されている機能領域が最も高く突出した形
状を有している。そしてこれら半導体チツプを半
導体パツケージに金／シリコン（Au／Si）共晶
合金を形成させて固着させる構造の半導体装置の
チツプボンデイングに於ては、チツプ・ボンデイ
ングに際してスクラブを行う必要があり、その際
のチツプ・コレツトからチツプに加えられる圧力
やチツプとチツプ・コレツトの間の滑りによつて
前記のような表面形状を有する半導体チツプの機
能部に特性劣化、断線或るいは絶縁膜破壊等の障
害を与えないために、従来第１図の共晶ボンデイ
ング説明用断面図に示すように周縁部に堤状突出
部１を有するチツプ・コレツト２を用い、半導体
チツプ３を抱くように吸引保持して、半導体パツ
ケージのチツプ・ステージ４上に半導体チツプ３
を圧しつけ、矢印Ｘのようにスクラブしてボンデ
イングする方法で行つていた。然し該従来の共晶
ボンデイング法に於ては、半導体チツプの外形寸
法毎に該外形寸法に適合した堤状突出部形状を有
するチツプ・コレツトを用いなければならないの
で、処理する半導体チツプの外形寸法が変る度に
チツプ・コレツトを交換する手間がかかり、又チ
ツプ・コレツトで半導体チツプを拾う際に半導体
チツプをチツプ・コレツトの堤状突出部内に正し
く吸引保持させねばならないので、チツプ・ボン
デイングの作業能率が大幅に低下するという問題
があつた。
れている半導体チツプの表面は、一般に配線層等
が形成されている機能領域が最も高く突出した形
状を有している。そしてこれら半導体チツプを半
導体パツケージに金／シリコン（Au／Si）共晶
合金を形成させて固着させる構造の半導体装置の
チツプボンデイングに於ては、チツプ・ボンデイ
ングに際してスクラブを行う必要があり、その際
のチツプ・コレツトからチツプに加えられる圧力
やチツプとチツプ・コレツトの間の滑りによつて
前記のような表面形状を有する半導体チツプの機
能部に特性劣化、断線或るいは絶縁膜破壊等の障
害を与えないために、従来第１図の共晶ボンデイ
ング説明用断面図に示すように周縁部に堤状突出
部１を有するチツプ・コレツト２を用い、半導体
チツプ３を抱くように吸引保持して、半導体パツ
ケージのチツプ・ステージ４上に半導体チツプ３
を圧しつけ、矢印Ｘのようにスクラブしてボンデ
イングする方法で行つていた。然し該従来の共晶
ボンデイング法に於ては、半導体チツプの外形寸
法毎に該外形寸法に適合した堤状突出部形状を有
するチツプ・コレツトを用いなければならないの
で、処理する半導体チツプの外形寸法が変る度に
チツプ・コレツトを交換する手間がかかり、又チ
ツプ・コレツトで半導体チツプを拾う際に半導体
チツプをチツプ・コレツトの堤状突出部内に正し
く吸引保持させねばならないので、チツプ・ボン
デイングの作業能率が大幅に低下するという問題
があつた。
又導電性接着剤等を用いるペースト・ボンデイ
ング方式の半導体装置に於ては、第２図のペース
ト・ボンデイング説明用断面図に示すようにチツ
プ・ボンデイングに際してスクラブを行う必要が
ないので管状チツプ・コレツト５が使用され、該
管状チツプ・コレツト５により半導体チツプ３を
吸引保持し、管状チツプ・コレツト５を矢印Ｙの
方向に押圧させながら、接着剤６を介して半導体
パツケージのチツプ・ステージ４上に半導体チツ
プ３を圧しつけてチツプ・ボンデイングがなされ
るが、この方法に於ては半導体チツプの外形寸法
による制約はないが半導体チツプのチツプ・コレ
ツトと接する部分がダメージを受け半導体装置の
品質低下や信頼性低下を招くという問題があつ
た。
ング方式の半導体装置に於ては、第２図のペース
ト・ボンデイング説明用断面図に示すようにチツ
プ・ボンデイングに際してスクラブを行う必要が
ないので管状チツプ・コレツト５が使用され、該
管状チツプ・コレツト５により半導体チツプ３を
吸引保持し、管状チツプ・コレツト５を矢印Ｙの
方向に押圧させながら、接着剤６を介して半導体
パツケージのチツプ・ステージ４上に半導体チツ
プ３を圧しつけてチツプ・ボンデイングがなされ
るが、この方法に於ては半導体チツプの外形寸法
による制約はないが半導体チツプのチツプ・コレ
ツトと接する部分がダメージを受け半導体装置の
品質低下や信頼性低下を招くという問題があつ
た。
本発明は上記問題点に鑑み、種々なチツプサイ
ズに対して般用性があり、然かも作業能率を大幅
に向上することができる平板状先端部を有するチ
ツプ・コレツトを使用して、性能，品質及び信頼
性を低下せしめることなくチツプ・ボンデイング
を行うことが可能な構造を有する半導体チツプを
提供する。
ズに対して般用性があり、然かも作業能率を大幅
に向上することができる平板状先端部を有するチ
ツプ・コレツトを使用して、性能，品質及び信頼
性を低下せしめることなくチツプ・ボンデイング
を行うことが可能な構造を有する半導体チツプを
提供する。
即ち本発明は半導体チツプに於て、機能部が形
成される領域の外側のチツプ周縁部に、該機能部
形成領域を一重に取り囲んで、該機能部形成領域
内の最も高い部分よりも更に高く突出し、且つ該
チツプ面に対して平行な一平面上に頂部を有する
単数若しくは複数の台状領域を設け、該台状領域
の頂部において平板状先端部を有するチツプ・コ
レツトのコレツト先端部に該チツプをチツプ面に
対してほぼ平行に支持し得るごとくしてなること
を特徴とする。
成される領域の外側のチツプ周縁部に、該機能部
形成領域を一重に取り囲んで、該機能部形成領域
内の最も高い部分よりも更に高く突出し、且つ該
チツプ面に対して平行な一平面上に頂部を有する
単数若しくは複数の台状領域を設け、該台状領域
の頂部において平板状先端部を有するチツプ・コ
レツトのコレツト先端部に該チツプをチツプ面に
対してほぼ平行に支持し得るごとくしてなること
を特徴とする。
以下本発明を図示実施例により詳細に説明す
る。
る。
第３図ａは本発明の構造を有する半導体チツプ
に於ける第１の実施例の上面図、第３図ｂは同じ
く中央断面図、第４図ａは本発明の構造を有する
半導体チツプに於ける第２の実施例の上面図第４
図ｂは同じく中央断面図、第５図は本発明の半導
体チツプのボンデイング説明用断面図、第６図ａ
乃至ｄは本発明の半導体チツプの製造方法に於け
る第１の実施例を示す工程説明用断面図、第７図
は本発明の半導体チツプ製造方法に於ける第２の
実施例を示す工程説明図断面図である。
に於ける第１の実施例の上面図、第３図ｂは同じ
く中央断面図、第４図ａは本発明の構造を有する
半導体チツプに於ける第２の実施例の上面図第４
図ｂは同じく中央断面図、第５図は本発明の半導
体チツプのボンデイング説明用断面図、第６図ａ
乃至ｄは本発明の半導体チツプの製造方法に於け
る第１の実施例を示す工程説明用断面図、第７図
は本発明の半導体チツプ製造方法に於ける第２の
実施例を示す工程説明図断面図である。
例えば本発明の構造を有する半導体チツプの第
１の実施例に於ては第３図ａ及び第３図ｂに示す
ように半導体チツプ３の周縁部に、その半導体チ
ツプの外形寸法に見合つた幅、即ち数〔μｍ〕〜
数10〔μｍ〕程度の幅を有し該チツプ表面におけ
る機能部形成領域内の最も高い突出部より0.3
〔μｍ〕程度以上高い枠状を有する単数の台状領
域８が形成された構造を有している。
１の実施例に於ては第３図ａ及び第３図ｂに示す
ように半導体チツプ３の周縁部に、その半導体チ
ツプの外形寸法に見合つた幅、即ち数〔μｍ〕〜
数10〔μｍ〕程度の幅を有し該チツプ表面におけ
る機能部形成領域内の最も高い突出部より0.3
〔μｍ〕程度以上高い枠状を有する単数の台状領
域８が形成された構造を有している。
又本発明の構造を有する半導体チツプの第２の
実施例に於ては第４図ａ及び第４図ｂに示すよう
に、半導体チツプ３の周縁部の四隅に幅数〔μ
ｍ〕〜数10〔μｍ〕程度で、該チツプ表面に於け
る機能部形成領域内の最も高い突出部より0.3
〔μｍ〕程度一平面上に頂部を有するＬ字型の台
状領域８が形成された構造を有している。然して
何れの場合も上記台状領域は熱酸化膜，アルミニ
ウム・カバーガラス或いはチツプ保護膜等により
形成される。
実施例に於ては第４図ａ及び第４図ｂに示すよう
に、半導体チツプ３の周縁部の四隅に幅数〔μ
ｍ〕〜数10〔μｍ〕程度で、該チツプ表面に於け
る機能部形成領域内の最も高い突出部より0.3
〔μｍ〕程度一平面上に頂部を有するＬ字型の台
状領域８が形成された構造を有している。然して
何れの場合も上記台状領域は熱酸化膜，アルミニ
ウム・カバーガラス或いはチツプ保護膜等により
形成される。
上記本発明の構造を有する半導体チツプのチツ
プ・ボンデイングを行つている状態を示すのが第
５図であるが、本発明の半導体チツプ３はその表
面の周縁部に、前記のようにチツプ表面に於ける
機能部形成領域内の最も高い突出部よりも0.3
〔μｍ〕程度以上高い台状領域８が形成されてい
るので、図に示すように平板状先端部を有するチ
ツプ・コレツト９に該半導体チツプ３を吸引保持
して、半導体パツケージのチツプ・ステージ４上
に共晶合金或るいは接着剤１０によりボンデイン
グを行つても、半導体チツプ３の機能部に損傷を
与えることがないので、半導体装置の性能，品質
及び信頼性が確保できる。
プ・ボンデイングを行つている状態を示すのが第
５図であるが、本発明の半導体チツプ３はその表
面の周縁部に、前記のようにチツプ表面に於ける
機能部形成領域内の最も高い突出部よりも0.3
〔μｍ〕程度以上高い台状領域８が形成されてい
るので、図に示すように平板状先端部を有するチ
ツプ・コレツト９に該半導体チツプ３を吸引保持
して、半導体パツケージのチツプ・ステージ４上
に共晶合金或るいは接着剤１０によりボンデイン
グを行つても、半導体チツプ３の機能部に損傷を
与えることがないので、半導体装置の性能，品質
及び信頼性が確保できる。
次に本発明の構造を有する半導体チツプの製造
方法を第６図ａ乃至ｄ及び第７図を用いて説明す
る。
方法を第６図ａ乃至ｄ及び第７図を用いて説明す
る。
製造方法の第一の実施例は第６図ａに示すよう
にアイソレーシヨン層１１の形成を完了した集積
回路を形成しようとする半導体基板１２上のフイ
ールド酸化膜１３を、第６図ｂに示すように選択
的に除去して半導体基板１２上のチツプ領域周縁
部にフイールド酸化膜１３を選択的に残留させ
る。次に第６図ｃに示すように該基板面に於ける
前記フイールド酸化膜１３に囲まれた機能部形成
領域にベース層１４及びエミツタ層１５を拡散形
成せしめるが、この際基板表面には酸化膜１３′
が形成され前記機能部形成領域周辺部のフイール
ド酸化膜１３は更に厚くなる。次に第６図ｄに示
すように各機能層上の酸化膜１３′に窓明けを行
つた後、該基板上にアルミニウム等の金属皮膜を
被着しパターンニングを行つて配線層１６を形成
するが、その際前記チツプ周縁部のフイールド酸
化膜１３上にも前記金属皮膜１７を残留させる。
次に該基板面全面にカバーガラス膜１８を被着す
る。以上の説明からも明らかなように上記方法で
形成される機能部形成領域周辺部の台状領域８は
機能部形成領域上のどの部分よりも高くなる。
にアイソレーシヨン層１１の形成を完了した集積
回路を形成しようとする半導体基板１２上のフイ
ールド酸化膜１３を、第６図ｂに示すように選択
的に除去して半導体基板１２上のチツプ領域周縁
部にフイールド酸化膜１３を選択的に残留させ
る。次に第６図ｃに示すように該基板面に於ける
前記フイールド酸化膜１３に囲まれた機能部形成
領域にベース層１４及びエミツタ層１５を拡散形
成せしめるが、この際基板表面には酸化膜１３′
が形成され前記機能部形成領域周辺部のフイール
ド酸化膜１３は更に厚くなる。次に第６図ｄに示
すように各機能層上の酸化膜１３′に窓明けを行
つた後、該基板上にアルミニウム等の金属皮膜を
被着しパターンニングを行つて配線層１６を形成
するが、その際前記チツプ周縁部のフイールド酸
化膜１３上にも前記金属皮膜１７を残留させる。
次に該基板面全面にカバーガラス膜１８を被着す
る。以上の説明からも明らかなように上記方法で
形成される機能部形成領域周辺部の台状領域８は
機能部形成領域上のどの部分よりも高くなる。
第７図は製造方法の第２の実施例の説明図で、
この方法に於ては半導体基板にアイソレーシヨン
層１１、ベース層１４、エミツタ層１５、配線層
１６及び素子形成領域上へのカバーガラス膜１８
の形成を完了せしめた後、該半導体基板に於ける
チツプ領域周縁部のフイールド酸化膜１３上にア
ルミニウム又はカバーガラス或るいはポリイミド
等によりチツプ領域内の最高の突出部より0.3
〔μｍ〕程度以上高い台状領域８を選択的に形成
せしめる。
この方法に於ては半導体基板にアイソレーシヨン
層１１、ベース層１４、エミツタ層１５、配線層
１６及び素子形成領域上へのカバーガラス膜１８
の形成を完了せしめた後、該半導体基板に於ける
チツプ領域周縁部のフイールド酸化膜１３上にア
ルミニウム又はカバーガラス或るいはポリイミド
等によりチツプ領域内の最高の突出部より0.3
〔μｍ〕程度以上高い台状領域８を選択的に形成
せしめる。
上記実施例に於ては本発明の構造を有する半導
体チツプに於ける台状領域を半導体チツプ周縁部
に枠状に形成する場合及び周縁部の四隅に形成す
る場合について説明したが、台状領域が複数設け
られる場合該台状領域はチツプの周縁部に、チツ
プが傾むかないように三箇所以上設ければ有効で
ある。
体チツプに於ける台状領域を半導体チツプ周縁部
に枠状に形成する場合及び周縁部の四隅に形成す
る場合について説明したが、台状領域が複数設け
られる場合該台状領域はチツプの周縁部に、チツ
プが傾むかないように三箇所以上設ければ有効で
ある。
以上説明したように本発明の構造を有する半導
体チツプはチツプ・ボンデイングの際、チツプの
機能領域に損傷が与えられることがなく、又チツ
プ・ボンデイングの作業性も大幅に向上するの
で、半導体装置の性能，品質，信頼性の向上及び
製造に於ける歩留り、能率の向上に対して有効で
ある。
体チツプはチツプ・ボンデイングの際、チツプの
機能領域に損傷が与えられることがなく、又チツ
プ・ボンデイングの作業性も大幅に向上するの
で、半導体装置の性能，品質，信頼性の向上及び
製造に於ける歩留り、能率の向上に対して有効で
ある。
第１図は従来の共晶ボンデイング説明用断面
図、第２図は従来のペースト・ボンデイング説明
明用断面図、第３図ａは本発明の構造を有する半
導体チツプに於ける第１の実施例の上面図で第３
図ｂは同じく中央断面図、第４図ａは本発明の構
造を有する半導体チツプに於ける第２の実施例の
上面図で第４図ｂは同じく中央断面図、第５図は
本発明の半導体チツプのボンデイング説明用断面
図、第６図ａ乃至ｄは本発明の半導体チツプの製
造方法に於ける第１の実施例を示す工程説明用断
面図、第７図は本発明の半導体チツプの製造方法
に於ける第２の実施例を示す工程説明用断面図で
ある。 図に於て３は半導体チツプ、４はチツプ・ステ
ージ、８は台状領域、９は平板状先端部を有する
チツプ・コレツト、１０は共晶合金或るいは接着
剤、１１はアイソレーシヨン層、１２は半導体基
板、１３はフイールド酸化膜、１３′は酸化膜、
１４はベース層、１５はエミツタ層、１６は配線
層、１７は金属皮膜、１８はカバーガラス膜。
図、第２図は従来のペースト・ボンデイング説明
明用断面図、第３図ａは本発明の構造を有する半
導体チツプに於ける第１の実施例の上面図で第３
図ｂは同じく中央断面図、第４図ａは本発明の構
造を有する半導体チツプに於ける第２の実施例の
上面図で第４図ｂは同じく中央断面図、第５図は
本発明の半導体チツプのボンデイング説明用断面
図、第６図ａ乃至ｄは本発明の半導体チツプの製
造方法に於ける第１の実施例を示す工程説明用断
面図、第７図は本発明の半導体チツプの製造方法
に於ける第２の実施例を示す工程説明用断面図で
ある。 図に於て３は半導体チツプ、４はチツプ・ステ
ージ、８は台状領域、９は平板状先端部を有する
チツプ・コレツト、１０は共晶合金或るいは接着
剤、１１はアイソレーシヨン層、１２は半導体基
板、１３はフイールド酸化膜、１３′は酸化膜、
１４はベース層、１５はエミツタ層、１６は配線
層、１７は金属皮膜、１８はカバーガラス膜。
Claims (1)
- １ 機能部が形成される領域の外側のチツプ周縁
部に、該機能部形成領域を一重に取り囲んで、該
機能部形成領域内の最も高い部分よりも更に高く
突出し、且つ該チツプ面に対して平行な一平面上
に頂部を有する単数若しくは複数の台状領域を設
け、該台状領域の頂部において平板状先端部を有
するチツプ・コレツトのコレツト先端部に該チツ
プをチツプ面に対してほぼ平行に支持し得るごと
くしてなることを特徴とする半導体チツプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16498779A JPS5687332A (en) | 1979-12-19 | 1979-12-19 | Semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16498779A JPS5687332A (en) | 1979-12-19 | 1979-12-19 | Semiconductor chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5687332A JPS5687332A (en) | 1981-07-15 |
| JPS6255698B2 true JPS6255698B2 (ja) | 1987-11-20 |
Family
ID=15803674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16498779A Granted JPS5687332A (en) | 1979-12-19 | 1979-12-19 | Semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5687332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0813992A (ja) * | 1994-06-30 | 1996-01-16 | Taiyo Tekko Kk | 覆工用セグメントおよびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004294406A (ja) | 2003-03-28 | 2004-10-21 | Denso Corp | 半導体力学量センサ及びその搬送方法並びにコレット吸着方法 |
-
1979
- 1979-12-19 JP JP16498779A patent/JPS5687332A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0813992A (ja) * | 1994-06-30 | 1996-01-16 | Taiyo Tekko Kk | 覆工用セグメントおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5687332A (en) | 1981-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU718934B2 (en) | Semiconductor device and method for making same | |
| TW484194B (en) | Semiconductor device and method of manufacturing the same | |
| KR100332967B1 (ko) | 디지털 마이크로-미러 디바이스 패키지의 제조 방법 | |
| JP4100936B2 (ja) | 半導体装置の製造方法 | |
| JP2003303921A (ja) | 半導体装置の製造方法 | |
| JPH10112447A (ja) | 不連続絶縁層領域を有する半導体集積回路素子及びその製造方法 | |
| JP2000182995A (ja) | 半導体装置の製造方法 | |
| US8101470B2 (en) | Foil based semiconductor package | |
| JPS6255698B2 (ja) | ||
| JP4422380B2 (ja) | 半導体装置の製造方法 | |
| JPH097975A (ja) | 半導体装置およびその製造方法 | |
| JPS62112348A (ja) | 半導体装置の製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP3173493B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3882648B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0547988A (ja) | 半導体装置 | |
| JP2734025B2 (ja) | 大規模集積回路の製造方法 | |
| JPH09293905A (ja) | 半導体素子及びその製造方法 | |
| JPH0249732Y2 (ja) | ||
| JPH0198253A (ja) | 立体型半導体装置の製造方法 | |
| JPS5852327B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| CN101174572B (zh) | 半导体装置及其制造方法 | |
| JPH11307483A (ja) | 半導体装置の製法および半導体装置 | |
| KR100728956B1 (ko) | 반도체 패키지의 제조방법 | |
| KR100195509B1 (ko) | 멀티 칩 패키지의 제조방법 |