JP3173493B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP3173493B2
JP3173493B2 JP03998799A JP3998799A JP3173493B2 JP 3173493 B2 JP3173493 B2 JP 3173493B2 JP 03998799 A JP03998799 A JP 03998799A JP 3998799 A JP3998799 A JP 3998799A JP 3173493 B2 JP3173493 B2 JP 3173493B2
Authority
JP
Japan
Prior art keywords
base substrate
semiconductor chip
semiconductor device
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03998799A
Other languages
English (en)
Other versions
JP2000243784A (ja
Inventor
壯和 田中
伸彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03998799A priority Critical patent/JP3173493B2/ja
Publication of JP2000243784A publication Critical patent/JP2000243784A/ja
Application granted granted Critical
Publication of JP3173493B2 publication Critical patent/JP3173493B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関する。特に、小型薄型化され且つ
より安定性が高い半導体装置及び生産性の高い半導体装
置の製造方法に関する。
【従来の技術】
【０００２】近年、半導体装置は、電子機器の高機能
化、小型軽量化及び高速化の要求に応えるために、新し
い形態が次々に開発されている。
【０００３】従来のトランジスタ及びその製造工程を図
６に示す。図６（ａ）に示されるようなリードフレーム
５１内のアイランド５２上にダイシング済みの半導体チ
ップ１を設置した後（図６（ｂ）・図６（ｃ）参照）、
リードフレーム５１内の内部リード５７と半導体チップ
１とをボンディングワイヤ５３によりワイヤボンディン
グする（図６（ｄ）参照）。次に、半導体チップ１を樹
脂５５で封止してモールド成形を行ってから（図６
（ｅ）参照）、リードフレーム５１の表裏面にはみ出し
固化した樹脂材料を除去する。さらに、個々の半導体チ
ップ１毎に切断した後、リード成形することにより、図
６（ｇ）に示すような個々のトランジスタが得られる。
【０００４】
【発明が解決しようとする課題】しかしながら、図６に
示される従来のトランジスタでは以下に示すような問題
が生じていた。前述したような近年の半導体装置の小型
化・薄型化の要求に対応するために、従来のトランジス
タにおいては半導体ウエハを研磨することにより半導体
チップを薄くすることでパッケージの薄型化を図ってい
た。一方、従来のトランジスタは、図６（ｄ）に示され
るように、リードフレーム５１内の内部リード５７と半
導体チップ１とをボンディングワイヤ５３を用いてワイ
ヤボンディングして接合することにより得られる。この
場合、半導体チップ１上のボンディングワイヤ５３と接
合しているパッド５９以外の部分と、ボンディングワイ
ヤ５３とが絶縁されている必要がある。そのため、半導
体チップ１の上面とボンディングワイヤ５３との間の距
離ｈを、少なくとも半導体チップ１のエッジ部５８がボ
ンディングワイヤ５３に接触しないような長さに設定す
る必要がある。したがって、半導体チップ１を研磨等で
薄くすることによってパッケージの薄型化がある程度図
れたとしても、半導体チップ１上のボンディングワイヤ
５３と接合しているパッド５９以外の部分と、ボンディ
ングワイヤ５３とが接触しないように、半導体チップ１
の上面とボンディングワイヤ５３との間隔を所定の長さ
以上取らなければならないため、小型化・薄型化が十分
に図れないという問題が生じていた。
【０００５】また、前述した従来のトランジスタの製造
工程ではワイヤボンディング工程を用いる。このワイヤ
ボンディング工程では、図６（ｄ）に示さように、半導
体チップ１毎にボンディングワイヤ５３を半導体チップ
１上に設けられたパッド５９に１つ１つ接合するため膨
大な労力を必要とし、製造コストが高く生産性が低いと
いう問題が生じていた。また、集積回路においても同様
に小型化・薄型化の要求が高まっている。係る集積回路
の製造工程においても、前述したワイヤボンディング工
程を用いるため、同様の問題が発生していた。
【０００６】本発明は、以上の従来技術における問題に
鑑みてなされたものである。本発明の目的は、より小型
化・薄型化された半導体装置を提供することである。ま
た、本発明の目的は、生産性に優れた半導体装置の製造
方法を提供することである。
【０００７】
【課題を解決するための手段】以上の課題を解決するた
め提供する本出願第１の発明は、金属バンプを介して第
１ベース基板上に設置されてなる半導体チップの前記金
属バンプの設置面の反対面と、前記第１ベース基板とは
分離して前記第１ベース基板と同一面上に形成されてな
る第２ベース基板とが金属箔で接続されてなることを特
徴とする半導体装置である。
【０００８】上記構成を有する本出願第１の発明の半導
体装置によると、金属バンプを介して第１ベース基板上
に設置されてなる半導体チップの前記金属バンプの設置
面の反対面と、前記第１ベース基板とは分離して前記第
１ベース基板と同一面上に形成されてなる第２ベース基
板とが金属箔で接続されてなることにより、半導体チッ
プ上面に隙間を設けてショートを防止する必要がなくな
るため半導体装置全体の薄型化を図ることができる。こ
れに対し、従来の半導体装置においては、ボンディング
ワイヤで半導体チップと内部リードとが接続される結果
として半導体チップとボンディングワイヤが接触してシ
ョートしないように半導体チップ上面に隙間を設ける必
要が生じ、本実施の形態に係る半導体装置は係る従来の
半導体装置と比較してスペース効率の向上を図ることが
できるということができる。
【０００９】また、本出願第２の発明は、同一面上に第
１ベース基板及び第２ベース基板を分離させて形成し、
前記第１ベース基板上に金属バンプを介して半導体チッ
プを接合してから、第２ベース基板と前記半導体チップ
の前記金属バンプ設置面の反対面とを金属箔で接続した
後樹脂を堆積し、しかる後に所定の単位毎に切断するこ
とを特徴とする半導体装置の製造方法である。
【００１０】ワイヤボンディング方式を用いる従来の半
導体装置の製造工程では、半導体チップ毎にボンディン
グワイヤを半導体チップ上に設けられたパッドに１つ１
つ接合する工程を含むために膨大な労力を必要とするう
え、前記接合に用いるワイヤボンダ、リードフレーム上
のアイランドに半導体チップ１を位置決めして装着する
ために用いるダイボンダ、及び樹脂でモールド成形を行
うモールド装置等の装置が必要になる。しかしながら、
上記構成を有する本出願第２の発明の半導体装置の製造
方法によると、同一面上に第１ベース基板及び第２ベー
ス基板を分離させて形成し、前記第１ベース基板上に金
属バンプを介して半導体チップを接合してから、第２ベ
ース基板と前記半導体チップの前記金属バンプ設置面の
反対面とを金属箔で接続した後樹脂を堆積し、しかる後
に所定の単位毎に切断することにより、前記装置を使用
することなく半導体装置を製造することができることか
ら、前記装置への投資が不要になるうえ、複数の半導体
チップとそれに対応する前記第１ベース基板とを一括し
て接合することができるので、生産性の向上を図ること
ができるとともに接合に加工費を節減することができる
ため、製造コストを削減することができる。以上によ
り、半導体装置の生産性の向上を図ることができる。
【００１１】また、本出願第３の発明は、同一面上に複
数の第１ベース基板及び前記複数の第１ベース基板に対
応する第２ベース基板を分離させて形成し、前記複数の
第１ベース基板上に金属バンプを介して前記複数の第１
ベース基板に対応する半導体チップを接合してから、前
記半導体チップに対応する金属箔が設置されたシート
を、前記金属箔と１組の前記半導体チップ及び第２ベー
ス基板上とが接するように設置し一括して接合を行った
後樹脂を堆積し、しかる後に所定の単位毎に切断するこ
とを特徴とする半導体装置の製造方法である。
【００１２】本出願にいう前記複数の第１ベース基板に
対応する第２ベース基板とは、第一義的には、前記複数
の第１ベース基板の数と同数設置されてなる前記第２ベ
ース基板のことをいう。また、本出願にいう前記複数の
第１ベース基板に対応する半導体チップとは、第一義的
には、前記複数の第１ベース基板の数と同数設置されて
なる前記半導体チップのことをいい、前記半導体チップ
に対応する金属箔とは、前記半導体チップの数と同数設
置されてなる前記金属箔のことをいう。さらに、前記金
属箔と１組の前記半導体チップ及び第２ベース基板上と
が接するようにとは、第一義的には、１の前記半導体チ
ップ及び１の第２ベース基板がそれぞれ同じ１の金属箔
と接することをいう。上記構成を有する本出願第３の発
明の半導体装置の製造方法によると、前記半導体チップ
に対応する金属箔が設置されたシートを、前記金属箔と
１組の前記半導体チップ及び第２ベース基板上とが接す
るように設置し一括して接合を行うことにより、複数の
半導体チップとそれに対応する前記第１ベース基板とを
一括して接合することができるので、接合に加工費を節
減することができるため、生産性の向上を図ることがで
きる。さらに、半導体チップ及び第２ベース基板上の必
要最小限な位置のみに金属箔を設置することができるた
め、配線間でショートが発生する危険性を低減すること
ができる。
【００１３】また、本出願第４の発明は、同一面上に複
数の第１ベース基板及び前記複数の第１ベース基板に対
応する第２ベース基板を分離させて形成し、前記複数の
第１ベース基板上に金属バンプを介して前記複数の第１
ベース基板に対応する半導体チップを接合してから、１
枚の金属箔を前記半導体チップ及び第２ベース基板上に
設置し一括して接合を行い、続いて前記半導体チップ毎
に前記金属箔を切断した後樹脂を堆積し、しかる後に所
定の単位毎に切断することを特徴とする半導体装置の製
造方法である。
【００１４】本出願にいう前記複数の第１ベース基板に
対応する第２ベース基板とは、第一義的には、前記第２
ベース基板が前記複数の第１ベース基板の数と同数設置
されてなることをいう。また、本出願にいう前記複数の
第１ベース基板に対応する半導体チップとは、前記半導
体チップが前記複数の第１ベース基板の数と同数設置さ
れてなることをいう。上記構成を有する本出願第４の発
明の半導体装置の製造方法によると、１枚の金属箔を前
記半導体チップ及び第２ベース基板上に設置し一括して
接合を行い、続いて前記半導体チップ毎に前記金属箔を
切断することにより、複数の半導体チップとそれに対応
する前記第１ベース基板とを一括して接合することがで
きるので、接合に要する加工費を節減することができる
ため、生産性の向上を図ることができる。さらに、１枚
の金属箔を一括して複数の半導体チップ及び第２ベース
基板に接合してから前記半導体チップ毎に前記金属箔を
切断することにより、係る半導体装置の製造コストを低
減することができ、半導体装置の生産性の向上を図るこ
とができる。
【００１５】また、本出願第５の発明の半導体装置の製
造方法は、本出願第２の発明〜本出願第４の発明の何れ
か一の半導体装置の製造方法であって、複数の半導体チ
ップをダイシングシートに貼着しエキスパンドした後
に、前記半導体チップ上に第１ベース基板及び第２ベー
ス基板を載置し、前記第１ベース基板上への金属バンプ
を介した半導体チップの接合を行うことを特徴とする。
【００１６】上記構成を有する本出願第５の発明の半導
体装置の製造方法によると、半導体チップをダイシング
シートに貼着しエキスパンドした後に、前記半導体チッ
プ上に第１ベース基板及び第２ベース基板を載置し、前
記第１ベース基板上への金属バンプを介した半導体チッ
プの接合を行うことにより、複数の半導体チップとそれ
に対応する前記第１ベース基板とを一括して接合するこ
とができるため、接合に要する加工費を節減することが
でき、生産性の向上を図ることができる。
【００１７】また、本出願第６の発明は、同一面上に第
１ベース基板及び第２ベース基板を分離させて形成し、
前記第１ベース基板上に半導体チップを接合してから、
第２ベース基板と前記半導体チップとを金属箔で接続し
た後樹脂を堆積し、しかる後に所定の単位毎に切断する
ことにより得られた半導体装置の高さが底面の短辺の長
さ以下であることを特徴とする半導体装置である。
【００１８】本出願において底面とは、第一義的には、
直方体形状を有してなる半導体装置において、半導体チ
ップ、第１ベース基板、及び第２ベース基板と平行であ
る側の面をいい、高さとは、第一義的には、直方体形状
を有してなる半導体装置において前記底面に垂直に接し
ている辺をいう。上記構成を有する本出願第６の発明の
半導体装置によると、同一面上に第１ベース基板及び第
２ベース基板を分離させて形成し、前記第１ベース基板
上に半導体チップを接合してから、第２ベース基板と前
記半導体チップとを金属箔で接続した後樹脂を堆積し、
しかる後に所定の単位毎に切断することにより得られた
半導体装置の高さが底面の短辺の長さ以下であることに
より、前記半導体装置を回路基板等に実装する際の転倒
を防ぐことができるため、実装時の安定性の向上を図る
ことができる。
【００１９】また、本出願第７の発明の半導体装置は、
本出願第１の発明の半導体装置又は本出願第６の発明の
半導体装置であって、複数の半導体チップを含み１のユ
ニットとして構成されることを特徴とする。
【００２０】上記構成を有する本出願第７の発明の半導
体装置によると、複数の半導体チップを含み１のユニッ
トとして構成されることにより、複数の半導体チップを
一度に実装することができるため、半導体装置の実装時
の労力を軽減することができる。さらに、要求に応じて
１のユニットに含ませる半導体チップの数及び半導体チ
ップの配列を変えることができるため、用途に応じて最
適な形状を有してなる半導体装置として得ることができ
る。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態に係る
半導体装置及び半導体装置の製造方法を、図面を参照し
て説明するが、以下の実施の形態は本発明に係る半導体
装置及び半導体装置の製造方法の一例にすぎない。図１
は、本実施の形態に係る半導体装置を示す断面図及び斜
視図である。図２は、本実施の形態に係る半導体装置の
一製造工程を示す図である。図３は、本実施の形態に係
る半導体装置の一製造工程を示す断面図である。図４
は、本実施の形態に係る一実施例を示す断面図である。
図５は、本実施の形態に係る一実施例を示す断面図であ
る。
【００２２】本実施形態に係る半導体装置は、トランジ
スタ、ダイオード、又はサイリスタ等の個別半導体及び
裏面電極を必要とする集積回路であり、図１（ａ）に示
されるように、金属バンプ３を介して第１ベース基板２
１上に設置されてなる半導体チップ１の前記金属バンプ
３の設置面の反対面と、前記第１ベース基板２１とは分
離して前記第１ベース基板２１と同一面上に形成されて
なる第２ベース基板２２とが金属箔４で接続されてな
る。また、半導体チップ１と第１ベース基板２１との間
には、接合材又は金属共晶７が施されてなる。金属共晶
を用いる場合、必ずしも接合材が必要でない。また、接
合材としては絶縁性が高い材料又は異方性導電性樹脂等
が挙げられる。半導体チップ１は、拡散済みであり、ダ
イシングされ個々に分割され、電解めっき等により金属
バンプが表面に形成されてなるものを用いる。また、ベ
ース基板２１及びベース基板２２は、絶縁物からなる基
板８上に金属を用いて形成された導電性電極であり、基
板８の同一面上に分離して形成されることにより相互に
絶縁した状態となっているうえ、これらのベース基板２
１及びベース基板２２は半導体チップ１の一主面及びそ
の反対面でそれぞれ半導体チップ１と接続されてなる。
ここで一主面とは半導体チップ１の金属バンプ設置面の
ことをいう。第１ベース基板２１は、金属バンプ３を介
して半導体チップ１と接続され、第２ベース基板２２は
半導体チップ１の上面（金属バンプ３設置面と反対側の
面）から金属箔４を介して半導体チップ１と接続され
る。すなわち、金属バンプ３を介して半導体チップ１を
堆積するための第１ベース基板２１と、この第１ベース
基板２１と分離して形成され金属箔４を介して半導体チ
ップ１と接続されたベース基板２２とが１つの半導体装
置を形成するために用いられる。ここで、第１ベース基
板２１と分離してとは、第１ベース基板２１と第２ベー
ス基板２２とが接していない状態のことをいう。また、
基板８は、ガラスエポキシ樹脂、ポリイミド樹脂、ＢＴ
レジン、又はセラミック基板等からなるテープやセラミ
ック等の絶縁性材料からなる。金属バンプ３は半導体チ
ップ１と第１ベース基板２１とを接続するために設置さ
れ、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、Ｓｎ、Ｐｂ又はこれらの
金属の合金を用い、電解めっき等することにより得られ
る。金属箔４は、Ａｌ、Ｃｕ、Ａｕ、若しくはこれらを
含む合金であり、半導体チップ１と第２ベース基板２２
とを接続するために、半導体チップ１の前記金属バンプ
３の設置面の反対面及び第２ベース基板２２の上面と接
している。ここで、金属バンプ３の設置面の反対面と
は、半導体チップ１の第１ベース基板２１との接続面と
反対側の面をいう。このように、本実施の形態に係る半
導体装置においては、半導体チップ１と第２ベース基板
２２とが金属箔４で接続されることにより、半導体チッ
プ１上面に隙間を設けてショートを防止する必要がなく
なるため半導体装置全体の薄型化を図ることができる。
これに対し、従来の半導体装置においては、ボンディン
グワイヤで半導体チップと内部リードとが接続される結
果として半導体チップとボンディングワイヤが接触して
ショートしないように半導体チップ上面に隙間を設ける
必要が生じ、本実施の形態に係る半導体装置は係る従来
の半導体装置と比較してスペース効率の向上を図ること
ができるということができる。
【００２３】次に、図１に示される半導体装置の製造方
法について図２及び図３を参照して説明する。まず、本
実施の形態に係る半導体装置を製造する際に使用する半
導体チップ１と、半導体チップ１と金属バンプ３を介し
て接続されるベース基板２１とを接合する工程について
図２を参照して説明する。まず、図２（ａ）に示すよう
に、ダイシングにより個々に切断された半導体チップ１
をリング１１に張られたダイシングシート１０に貼着さ
せた後、図２（ｂ）に示すように、エキスパンド装置１
２に設置し、ダイシングシート１０を外周から引き伸ば
して半導体チップ１のエキスパンドを行うことで、図２
（ｃ）に示すような相互の間隔が広げられた半導体チッ
プ１が得られる。エキスパンドが不十分な場合には、図
２（ｄ）に示されるように、シートを張り替えた後シー
ト１３をエキスパンド装置上に設置して再度エキスパン
ドを行い（図２（ｅ）参照）、半導体チップ１の間隔を
さらに拡大する（図２（ｆ）参照）。なお、エキスパン
ドがさらに必要な場合は、図２（ｄ）及び図２（ｅ）の
工程を繰り返して行う。次に、図２（ｅ）に示される工
程に引き続いて、図２（ｇ）に示すように、半導体チッ
プ１が貼着されたダイシングシート１０を接合ツール１
６上に設置したのち、このダイシングシート１０上にベ
ース基板２が貼付されたリング１４を載せて、半導体チ
ップ１上の電極パッド５とベース基板２のうち第１ベー
ス基板２１上の電極パッド６とを金属バンプ３を介して
接合する。係る接合には接合材又は金属共晶等を用い
る。金属共晶を用いる場合、必ずしも接合材が必要でな
い。また、接合材としては絶縁性が高い材料又は異方性
導電性樹脂等が挙げられる。なお、接合方法は、半導体
チップ１と第１ベース基板２１とを接合することができ
る方法であれば図２（ｇ）に示した方法に限定されな
い。また、本実施の形態で用いられるベース基板２は、
相互に分離された第１ベース基板２１及び第2ベース基
板２２からなり（図２（ｈ）参照）、この第１ベース基
板２１及び第２ベース基板２２が同一面上に交互に設置
されてなる。このように、半導体チップ１と第１ベース
基板２１とを接合して図２（ｈ）（半導体チップ１とベ
ース基板２との接続部の拡大図）に示される半導体装置
が得られる。半導体チップ１はそれぞれベース基板２１
上に設置され接続される。図２に示される工程により半
導体チップ１と第１ベース基板２１との接続を行うこと
により、前記接続時に半導体チップ１間の間隔を大きく
することができるので、半導体チップ１と第１ベース基
板２１との接続を一括して行うことができるため、半導
体装置の生産性が向上し、係る製造に要する加工費を節
減することができる。また、図２に示される工程の代わ
りに、インナリードボンディングにより第１ベース基板
２１と半導体チップ１とを接続してもよいし、図２
（ａ）〜図２（ｆ）に示される半導体チップ１のエキス
パンド工程を省いて図２（ｇ）に示すような半導体チッ
プ１と第２ベース基板２１との接合を行ってもよい。
【００２４】図２（ｇ）に示される工程に続いて、半導
体チップ１及び第２ベース基板２２と接するようにベー
ス基板２対向する面に金属箔４を配置したシート１７
（図３（ａ）参照）を半導体チップ１及びベース基板２
上に積載した後（図３（ｂ）参照）、シート１７上から
ツール１８を用いて金属箔４と半導体チップ１及び第２
ベース基板２２を接合する（図３（ｃ）参照）。前記接
合は超音波、熱、又はこれらを併用して行う。また、金
属箔４としては、半導体チップ１毎に分離してシート１
７に配置されているものを使用する。これにより、必要
最小限の位置に金属箔４が設置されるため、装置動作時
の配線間のショートの発生のリスクを低減することがで
きる。次に、金属箔４をシート１７から剥がしたのち
（図３（ｄ）参照）、樹脂１９を半導体チップ１、第１
ベース基板２１、及び第２ベース基板２２を含む装置上
全体に施す（図３（ｅ）参照）。最後に、１つの半導体
チップ１毎に樹脂１９から切断面Ａで切断することによ
り半導体装置を得る。
【００２５】従来の半導体装置の製造工程では、図６
（ｄ）に示されるように、半導体チップ１毎にボンディ
ングワイヤ５３を半導体チップ１上に設けられたパッド
５９に１つ１つ接合する方式を用いるために膨大な労力
を必要とするうえ、前記接合に用いるワイヤボンダ、リ
ードフレーム上のアイランド５２に半導体チップ１を位
置決めして装着するために用いるダイボンダ、及び樹脂
５５でモールド成形を行うモールド装置等の装置が必要
になる。一方、本実施の形態に係る半導体装置の製造方
法では、これらの装置を使用することなく半導体装置を
製造することができることから、これらの装置への投資
が不要になるため、製造コストを削減することができ
る。
【００２６】また、図２及び図３に示される工程により
得られた本実施の形態に係る半導体装置の斜視図を図１
（ｂ）に示す。本実施の形態に係る半導体装置は、半導
体チップ１、第１ベース基板２１、第２ベース基板２
２、及び金属箔４が樹脂１９中にモールドされており、
図３に示される工程により形成されることにより、図１
（ｂ）に示されるように高さＺが底面の短辺Ｘの長さ以
下であるような形状を有してなる。すなわち、本実施の
形態においては、図３に示される工程により形成される
ことにより、半導体装置を従来の半導体装置よりも薄型
化することができることから、半導体装置の高さＺが底
面の短辺Ｘの長さ以下であるような形状に設定すること
ができる。これにより、本実施の形態に係る半導体装置
を実装する際の転倒を防ぐことができるため、実装時の
安定性の向上を図ることができる。
【００２７】また、図３に示される半導体装置の製造工
程では、金属箔４を予め所定の大きさに分離して形成し
たものをシート１７に配置してから半導体チップ１及び
第２ベース基板２２と接続する方法を用いたが、この方
法の代わりに、図４（ａ）及び（ｂ）に示されるよう
に、１枚の連続した形状を有する金属箔４１を半導体チ
ップ１及びベース基板２上に設置してから、半導体チッ
プ１及び第２ベース基板２２と接続した後（図４（ｃ）
参照）、切断面Ａで金属箔４１を切断する方法を用いて
もよい（図４（ｄ）参照）。この方法を用いることによ
り、金属箔４を位置決めして半導体チップ１及び第２ベ
ース基板２２に接続する必要がないため、位置決めの際
の金属箔４の位置ずれが発生することがなく正確な位置
で半導体チップ１及び第２ベース基板２２に接続するこ
とができる。
【００２８】一方、図３及び図４に示される工程におい
ては、１つの半導体チップ１毎に切断することにより、
１つの半導体装置につき半導体チップ１を１つ含む半導
体装置を製造しているが、図３（ｅ）に示す工程に引き
続いて、図５（ａ）に示すように、１つの半導体装置が
複数の半導体チップ１を含むように切断面Ｂから切断す
ることにより、複数の半導体チップを含み１のユニット
として構成される半導体装置として得ることができる。
これにより、複数の半導体装置を同時に実装する必要が
生じた場合に、切断面Ｂの位置を変えることにより、図
５（ｂ）に示すように、１のユニットとして複数の半導
体チップ１を有してなる半導体装置を実装することによ
り、複数の半導体チップ１を一度に実装することができ
るため、半導体装置の実装時の労力を軽減することがで
きる。なお、図５（ｂ）においては、半導体チップ１が
並列に順列してなるユニットの例を示したが、半導体チ
ップ１の配列は順列に限定されず、切断面Ｂの位置を変
えることにより用途に応じた形状に配列するようにする
ことができる。このように、要求に応じて１のユニット
に含ませる半導体チップ１の数及び半導体チップ１の配
列を変えることで、所定の半導体チップの数及びユニッ
トの形状を得ることができるため、用途に応じて最適な
形状を有してなる半導体装置として得ることが可能であ
る。
【００２９】
【発明の効果】以上のように、本発明に係る半導体装置
によると、金属バンプを介して第１ベース基板上に設置
されてなる半導体チップの前記金属バンプの設置面の反
対面と、前記第１ベース基板とは分離して前記第１ベー
ス基板と同一面上に形成されてなる第２ベース基板とが
金属箔で接続されてなることにより、ワイヤボンディン
グ方式を用いて半導体チップと内部リードを接続するこ
とにより得られる従来の半導体装置とは異なり、半導体
チップとボンディングワイヤとを絶縁する必要がないた
め、半導体チップの上面に空間を設ける必要がない。し
たがって、より小型化・薄型化された半導体装置として
得ることができる。
【００３０】また、本発明に係る半導体装置の製造方法
によると、同一面上に第１ベース基板及び第２ベース基
板を分離させて形成し、前記第１ベース基板上に金属バ
ンプを介して半導体チップを接合してから、第２ベース
基板と前記半導体チップの前記金属バンプ設置面の反対
面とを金属箔で接続した後樹脂を堆積し、しかる後に所
定の単位毎に切断することにより、複数の半導体チップ
とそれに対応する前記第１ベース基板とを一括して接合
することができるので、生産性の向上を図ることができ
るとともに接合に加工費を節減することができるため、
製造コストを削減することができる。以上により、半導
体装置の生産性の向上を図ることができる。
【００３１】また、本発明に係る半導体装置の製造方法
によると、同一面上に複数の第１ベース基板及び前記複
数の第１ベース基板に対応する第２ベース基板を分離さ
せて形成し、前記複数の第１ベース基板上に金属バンプ
を介して前記複数の第１ベース基板に対応する半導体チ
ップを接合してから、前記半導体チップに対応する金属
箔が設置されたシートを、前記金属箔と１組の前記半導
体チップ及び第２ベース基板上とが接するように設置し
一括して接合を行った後樹脂を堆積し、しかる後に所定
の単位毎に切断することにより、複数の半導体チップと
それに対応する前記第１ベース基板とを一括して接合す
ることができるので、接合に加工費を節減することがで
きるため、生産性の向上を図ることができる。
【００３２】また、本発明に係る半導体装置の製造方法
によると、同一面上に複数の第１ベース基板及び前記複
数の第１ベース基板に対応する第２ベース基板を分離さ
せて形成し、前記複数の第１ベース基板上に金属バンプ
を介して前記複数の第１ベース基板に対応する半導体チ
ップを接合してから、１枚の金属箔を前記半導体チップ
及び第２ベース基板上に設置し一括して接合を行い、続
いて前記半導体チップ毎に前記金属箔を切断した後樹脂
を堆積し、しかる後に所定の単位毎に切断することによ
り、複数の半導体チップとそれに対応する前記第１ベー
ス基板とを一括して接合することができるので、接合に
要する加工費を節減することができるため、生産性の向
上を図ることができる。さらに、１枚の金属箔を一括し
て複数の半導体チップ及び第２ベース基板に接合してか
ら前記半導体チップ毎に前記金属箔を切断することによ
り、係る半導体装置の製造コストを低減することがで
き、半導体装置の生産性の向上を図ることができる。
【００３３】また、本発明に係る半導体装置によると、
同一面上に第１ベース基板及び第２ベース基板を分離さ
せて形成し、前記第１ベース基板上に半導体チップを接
合してから、第２ベース基板と前記半導体チップとを金
属箔で接続した後樹脂を堆積し、しかる後に所定の単位
毎に切断することにより得られた半導体装置の高さが底
面の短辺の長さ以下であることにより、前記半導体装置
を集積回路等に実装する際の転倒を防ぐことができるた
め、実装時の安定性の向上を図ることができる。
【図面の簡単な説明】
【図１】 本実施の形態に係る半導体装置を示す断面図
及び斜視図である。
【図２】 本実施の形態に係る半導体装置の一製造工程
を示す図である。
【図３】 本実施の形態に係る半導体装置の一製造工程
を示す断面図である。
【図４】 本実施の形態に係る一実施例を示す断面図で
ある。
【図５】 本実施の形態に係る一実施例を示す断面図で
ある。
【図６】 従来の半導体装置及びその製造工程を示す図
である。
【符号の説明】
１ 半導体チップ ２ ベース基板 ３ 金属バンプ ４ 金属箔 ５、６ 電極パッド ７ 接合材又は金属共晶 ８ 基板 １０ ダイシングシート １１、１４ リング １２ エキスパンド装置 １３ シート １５ 押えステージ １６ 接合ツール １７ シート １８ ツール １９、５５ 樹脂 ２１ 第１ベース基板 ２２ 第２ベース基板 ４１ 金属リボン ４２ カッター ５１ リードフレーム ５２ アイランド ５３ ボンディングワイヤ ５４ ボール ５６ 外部リード ５７ 内部リード ５８ エッジ部 ５９ パッド Ａ、Ｂ 切断面 ｈ 高さ Ｘ 高さ Ｚ 底面の短辺の長さ
フロントページの続き (56)参考文献 特開 平３−22544（ＪＰ，Ａ) 特開 平２−288257（ＪＰ，Ａ) 特開 平３−149842（ＪＰ，Ａ) 特開 昭59−61951（ＪＰ，Ａ) 特開 平11−177222（ＪＰ，Ａ) 実開 昭63−165855（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12 H01L 23/48

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】金属バンプを介して第１ベース基板上に設
    置されてなる半導体チップの前記金属バンプの設置面の
    反対面と、前記第１ベース基板とは分離して前記第１ベ
    ース基板と同一面上に形成されてなる第２ベース基板と
    が金属箔で接続されてなることを特徴とする半導体装
    置。
  2. 【請求項２】同一面上に第１ベース基板及び第２ベース
    基板を分離させて形成し、前記第１ベース基板上に金属
    バンプを介して半導体チップを接合してから、第２ベー
    ス基板と前記半導体チップの前記金属バンプ設置面の反
    対面とを金属箔で接続した後樹脂を堆積し、しかる後に
    所定の単位毎に切断することを特徴とする半導体装置の
    製造方法。
  3. 【請求項３】同一面上に複数の第１ベース基板及び前記
    複数の第１ベース基板に対応する第２ベース基板を分離
    させて形成し、前記複数の第１ベース基板上に金属バン
    プを介して前記複数の第１ベース基板に対応する半導体
    チップを接合してから、前記半導体チップに対応する金
    属箔が設置されたシートを、前記金属箔と１組の前記半
    導体チップ及び第２ベース基板上とが接するように設置
    し一括して接合を行った後樹脂を堆積し、しかる後に所
    定の単位毎に切断することを特徴とする半導体装置の製
    造方法。
  4. 【請求項４】同一面上に複数の第１ベース基板及び前記
    複数の第１ベース基板に対応する第２ベース基板を分離
    させて形成し、前記複数の第１ベース基板上に金属バン
    プを介して前記複数の第１ベース基板に対応する半導体
    チップを接合してから、１枚の金属箔を前記半導体チッ
    プ及び第２ベース基板上に設置し一括して接合を行い、
    続いて前記半導体チップ毎に前記金属箔を切断した後樹
    脂を堆積し、しかる後に所定の単位毎に切断することを
    特徴とする半導体装置の製造方法。
  5. 【請求項５】複数の半導体チップをダイシングシートに
    貼着しエキスパンドした後に、前記半導体チップ上に第
    １ベース基板及び第２ベース基板を載置し、前記第１ベ
    ース基板上への金属バンプを介した半導体チップの接合
    を行うことを特徴とする請求項２乃至請求項４何れか１
    項に記載の半導体装置の製造方法。
  6. 【請求項６】同一面上に第１ベース基板及び第２ベース
    基板を分離させて形成し、前記第１ベース基板上に半導
    体チップを接合してから、第２ベース基板と前記半導体
    チップとを金属箔で接続した後樹脂を堆積し、しかる後
    に所定の単位毎に切断することにより得られた半導体装
    置の高さが底面の短辺の長さ以下であることを特徴とす
    る半導体装置。
  7. 【請求項７】複数の半導体チップを含み１のユニットと
    して構成されることを特徴とする請求項１又は請求項６
    に記載の半導体装置。
JP03998799A 1999-02-18 1999-02-18 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3173493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03998799A JP3173493B2 (ja) 1999-02-18 1999-02-18 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03998799A JP3173493B2 (ja) 1999-02-18 1999-02-18 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000243784A JP2000243784A (ja) 2000-09-08
JP3173493B2 true JP3173493B2 (ja) 2001-06-04

Family

ID=12568306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03998799A Expired - Fee Related JP3173493B2 (ja) 1999-02-18 1999-02-18 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3173493B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009108300A2 (en) * 2008-02-28 2009-09-03 General Dynamics Advanced Information Systems, Inc. Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001027871A2 (de) * 1999-10-08 2001-04-19 Andreas Plettner Verfahren zur herstellung kontaktloser chipkarten sowie zur herstellung von elektrischen einheiten, bestehend aus chips mit kontaktelementen
JP4112816B2 (ja) 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP2006059146A (ja) * 2004-08-20 2006-03-02 Toppan Forms Co Ltd 半導体部品およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009108300A2 (en) * 2008-02-28 2009-09-03 General Dynamics Advanced Information Systems, Inc. Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards
WO2009108300A3 (en) * 2008-02-28 2009-10-22 General Dynamics Advanced Information Systems, Inc. Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards

Also Published As

Publication number Publication date
JP2000243784A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
US7863723B2 (en) Adhesive on wire stacked semiconductor package
US6621152B2 (en) Thin, small-sized power semiconductor package
JP5215244B2 (ja) 半導体装置
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
JPH08213427A (ja) 半導体チップおよびマルチチップ半導体モジュール
JP2005294443A (ja) 半導体装置及びその製造方法
US7226813B2 (en) Semiconductor package
JP3173493B2 (ja) 半導体装置及び半導体装置の製造方法
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
US6339253B1 (en) Semiconductor package
US7579680B2 (en) Packaging system for semiconductor devices
JPH08241940A (ja) 半導体装置およびその製造方法
JPH10335366A (ja) 半導体装置
JP2713879B2 (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ
JP4033780B2 (ja) 半導体装置とその製造方法
US11024603B2 (en) Manufacturing method and a related stackable chip package
US20040207065A1 (en) [stack-type multi-chip package and method of fabricating bumps on the backside of a chip]
JP2002124597A (ja) プラスチックで取り囲まれた構成素子を製作する方法及びプラスチックで取り囲まれた構成素子
JP2001284370A (ja) 半導体装置の製造方法
JPH08250545A (ja) 半導体装置およびその製造方法
JPH04162638A (ja) 半導体集積回路装置の製造方法
JP2001135781A (ja) 半導体装置およびその製造方法
JPH09252020A (ja) 半導体装置およびその製造方法
JP2002299548A (ja) 積層型半導体装置およびその製造方法
JP2002026181A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080330

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees