JP2002299548A - 積層型半導体装置およびその製造方法 - Google Patents

積層型半導体装置およびその製造方法

Info

Publication number
JP2002299548A
JP2002299548A JP2001095761A JP2001095761A JP2002299548A JP 2002299548 A JP2002299548 A JP 2002299548A JP 2001095761 A JP2001095761 A JP 2001095761A JP 2001095761 A JP2001095761 A JP 2001095761A JP 2002299548 A JP2002299548 A JP 2002299548A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
thickness
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001095761A
Other languages
English (en)
Inventor
Hiroaki Fujimoto
博昭 藤本
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001095761A priority Critical patent/JP2002299548A/ja
Publication of JP2002299548A publication Critical patent/JP2002299548A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ２つ以上の半導体素子を配線基板上に搭載し
た場合、熱膨張による配線基板の反りなどで接続部分へ
のダメージが懸念されていた。 【解決手段】 配線基板１０上に搭載された第１の半導
体素子１２の厚みは配線基板１０の厚みよりも薄く、第
２の半導体素子１４の厚みはその下方の第１の半導体素
子１２の厚みよりも薄く構成し、配線基板１０の上面を
封止樹脂１６で封止した際、上面の熱膨張による応力の
増大を防止し、反りや接続の信頼性低下を防止すること
ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は複数の機能の半導体
素子を三次元方向に積層搭載した積層型半導体装置およ
びその製造方法に関するものであり、特に複数の半導体
素子が１パッケージ内に収納された際の信頼性向上を実
現できる積層型半導体装置およびその製造方法に関する
ものである。
【０００２】
【従来の技術】近年、回路構成された１つの配線基板
（キャリア基板）上に複数の機能の半導体素子を積層搭
載し、１パッケージを構成する積層型半導体装置が開発
されている。
【０００３】以下、開発されている従来の積層型半導体
装置について、その代表構造として２つの半導体素子が
基板上に積層搭載されたタイプの積層型半導体装置につ
いて説明する。
【０００４】図５は従来の積層型半導体装置の構成を示
す断面図である。
【０００５】図５に示すように、従来の積層型半導体装
置は、配線電極１ａ，１ｂおよび底面に端子電極２を有
した配線基板３と、配線基板３上に樹脂４を介してその
表面側が配線基板３と対向してフリップチップ接続され
た第１の半導体素子５と、第１の半導体素子５の裏面上
に接着剤６を介してその表面側を上にして搭載された第
２の半導体素子７を有し、第１の半導体素子５はその表
面の電極パッド５ａに設けた突起電極５ｂが配線基板３
の配線電極１ａと接続し、第２の半導体素子７はその表
面の電極パッド７ａが配線基板３の配線電極１ｂと金属
細線８で接続され、配線基板３の上面領域が絶縁性の封
止樹脂９で封止された構造である。
【０００６】また配線基板３上に搭載された半導体素子
は、メモリー素子、ロジック素子などの複数の種類の半
導体素子であり、１パッケージで多機能素子による高機
能型の半導体装置である。
【０００７】次に従来の積層型半導体装置の製造方法に
ついて図面を参照しながら説明する。図６，図７は従来
の積層型半導体装置の製造方法を示す工程ごとの主要な
断面図である。
【０００８】まず図６（ａ）に示すように、第１の半導
体素子５の表面の複数の電極パッド５ａ上に突起電極
（バンプ）５ｂを各々形成する。この突起電極の形成は
メッキバンプ、ワイヤーボンド法によるスタッドバンプ
などの工法で形成される。また、ここで用意する第１の
半導体素子５の厚みは、２５０［μｍ］のものである。
【０００９】次に図６（ｂ）に示すように、配線基板３
の上面に対してシート状の異方性導電性（ＡＣＦ）の樹
脂４を供給するとともに、第１の半導体素子５をその突
起電極５ｂの面を配線基板３の上面に対向させる。ここ
で配線基板３への樹脂４の供給は配線基板３の配線電極
１ａを覆うように供給するものであり、シート状以外に
液状の樹脂をポッティングにより供給してもよい。また
配線基板３の厚みは３００［μｍ］である。
【００１０】次に図６（ｃ）に示すように、第１の半導
体素子５を配線基板３の上面に加圧して、第１の半導体
素子５の突起電極５ｂと配線基板３の配線電極１ａとを
接続する。
【００１１】次に図６（ｄ）に示すように、第２の半導
体素子７を配線基板３に搭載した第１の半導体素子５の
裏面（背面側）に対して接着剤６により、その裏面で接
着固定する。また、ここで用意する第２の半導体素子７
の厚みは、２５０［μｍ］のものである。
【００１２】次に図７（ａ）に示すように、搭載した第
２の半導体素子７の電極パッド７ａと配線基板３の上面
の配線電極１ｂとを金属細線８により電気的に接続す
る。
【００１３】そして図７（ｂ）に示すように、配線基板
３の上面領域を絶縁性の封止樹脂９で封止することによ
り積層型半導体装置を形成するものである。
【００１４】以上のような各工程により、従来は配線基
板上に２つの半導体素子を搭載した１パッケージタイプ
の積層型半導体装置を実現していた。
【００１５】
【発明が解決しようとする課題】しかしながら前記従来
の積層型半導体装置では、２つの半導体素子を１枚の配
線基板上に搭載する構造であるため、配線基板の上面領
域へ付加される構成部材が多く、熱膨張によって配線基
板の反り、または熱膨張、反りによる半導体素子と配線
基板の配線電極との接続部分へのダメージが懸念されて
いた。
【００１６】すなわち熱膨張によって、積層型半導体装
置を構成する配線基板、半導体素子、突起電極などの各
構成部材の熱膨張係数の差から、半導体素子が膨張した
場合、パッケージ内部で微動することにより、半導体素
子と配線基板の配線電極との接続部分が破断する恐れが
あった。特に従来は配線基板上に積層搭載する半導体素
子の厚みはほぼ同一厚の半導体素子どうしを積層してい
たため、配線基板の上面の熱膨張度合いが増大し、配線
基板の反りを誘発していた。
【００１７】また配線基板上に複数の半導体素子が積層
搭載されるため、基板上面領域の厚みが厚くなり、薄厚
の半導体装置の実現には種々の課題があった。
【００１８】本発明は前記した従来の課題を解決するも
のであり、２つ以上の半導体素子を配線基板上に３次元
で搭載して１パッケージを構成した積層型半導体装置に
おいて、各半導体素子と配線基板との厚み関係に着目
し、パッケージとして反り、接続劣化などを防止し、信
頼性を高めた積層型半導体装置およびその製造方法を提
供することを目的とする。
【００１９】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の積層型半導体装置は、配線基板上に少
なくとも２つの半導体素子が積層された構造の積層型半
導体装置であって、第１の半導体素子の厚みは前記配線
基板の厚みよりも薄く、第２の半導体素子の厚みは前記
第１の半導体素子の厚みよりも薄い積層型半導体装置で
ある。
【００２０】また本発明の積層型半導体装置は、配線電
極を有した配線基板と、前記配線基板上にその表面側が
前記配線基板と対向し、配線基板と配線電極とフリップ
チップ接続された第１の半導体素子と、前記第１の半導
体素子の裏面上に接着剤を介してその表面側を上にして
搭載され、前記配線基板の配線電極と金属細線で接続さ
れた第２の半導体素子との少なくとも２つの半導体素子
を有した積層型半導体装置であって、前記第１の半導体
素子の厚みは前記配線基板の厚みよりも薄く、前記第２
の半導体素子の厚みは前記第１の半導体素子の厚みより
も薄い積層型半導体装置である。
【００２１】そして具体的には、配線基板の厚みは３０
０〜４００［μｍ］であり、第１の半導体素子の厚みは
２００〜３００［μｍ］であり、第２の半導体素子の厚
みは１００〜２００［μｍ］である積層型半導体装置で
ある。
【００２２】また、配線基板は、上面に配線電極と、下
面に前記上面の配線電極と基板内部で接続した端子電極
とを有した配線基板である積層型半導体装置である。
【００２３】また、第１の半導体素子または第２の半導
体素子の面積と配線基板の面積とは、前記配線基板の面
積が大きい条件で略同等の大きさで構成されてチップサ
イズパッケージを構成している積層型半導体装置であ
る。
【００２４】本発明の積層型半導体装置の製造方法は、
上面に配線電極と、下面に前記上面の配線電極と接続し
た端子電極とを有した配線基板に対して、樹脂を介して
その表面の電極パッドに突起電極が形成され、前記配線
基板よりも薄い厚みの第１の半導体素子をフリップチッ
プ接続し、前記突起電極と前記配線基板の配線電極とを
接続する第１の工程と、前記第１の半導体素子の裏面に
対して、接着剤を介してその表面側を上にして前記第１
の半導体素子よりも薄い厚みの第２の半導体素子を搭載
する第２の工程と、前記第２の半導体素子と前記配線基
板の配線電極とを金属細線で接続する第３の工程と、前
記配線基板の上面領域を封止樹脂で封止する第４の工程
とよりなる積層型半導体装置の製造方法である。
【００２５】そして具体的には、配線基板としてその厚
みが３００〜４００［μｍ］の配線基板を用い、第１の
半導体素子としてその厚みが２００〜３００［μｍ］の
半導体素子を用い、第２の半導体素子としてその厚みが
１００〜２００［μｍ］の半導体素子を用いる積層型半
導体装置の製造方法である。
【００２６】また、第１の工程の後に、第１の半導体素
子の裏面を研削して薄厚にする工程を有する積層型半導
体装置の製造方法である。
【００２７】前記構成の通り、第１の半導体素子の厚み
はそれを搭載している配線基板の厚みよりも薄く、また
第２の半導体素子の厚みはその下方の第１の半導体素子
の厚みよりも薄いように構成しているので、配線基板の
上面を樹脂封止した際、上面の熱膨張による応力の増大
を防止し、基板や半導体装置自体の反り、装置内の接続
の信頼性低下を防止することができる。
【００２８】
【発明の実施の形態】以下、本発明の積層型半導体装置
およびその製造方法の一実施形態について説明する。
【００２９】まず本実施形態の積層型半導体装置につい
て図面を参照しながら説明する。図１は本実施形態の積
層型半導体装置を示す主要な断面図である。
【００３０】本実施形態の積層型半導体装置は、配線基
板上に少なくとも２つの半導体素子が積層された構造の
積層型半導体装置であって、第１の半導体素子の厚みは
配線基板の厚みよりも薄く、第２の半導体素子の厚みは
その下方の第１の半導体素子の厚みよりも薄い積層型半
導体装置である。
【００３１】具体的には図１に示すように、本実施形態
の積層型半導体装置は、上面（表面）に配線電極１０
ａ，１０ｂを有し、下面（裏面）に各配線電極１０ａ，
１０ｂと基板内部で電気的に接続した端子電極１０ｃを
有した配線基板１０と、配線基板１０上に異方性導電性
（ＡＣＦ）の樹脂１１を介してその表面側が配線基板１
０と対向してフリップチップ接続され、配線基板１０の
厚みよりも薄い厚みの第１の半導体素子１２と、第１の
半導体素子１２の裏面上に接着剤１３を介してその表面
側を上にして搭載された第１の半導体素子１２よりも薄
厚の第２の半導体素子１４との少なくとも２つの半導体
素子を有した積層型半導体装置であって、第１の半導体
素子１２はその表面の電極パッド１２ａ上に設けた突起
電極１２ｂが配線基板１０の配線電極１０ａと接続し、
第２の半導体素子１４はその表面の電極パッド１４ａが
金属細線１５により配線基板１０の配線電極１０ｂと接
続した構造である。そして第１の半導体素子１２、第２
の半導体素子１４の外囲を含む配線基板１０の上面領域
は封止樹脂１６で封止されているものである。
【００３２】そして本実施形態の積層型半導体装置にお
いて、配線基板１０の厚みは３００〜４００［μｍ］の
うち３５０［μｍ］であり、第１の半導体素子の厚みは
２００〜３００［μｍ］のうち２５０［μｍ］であり、
第２の半導体素子の厚みは１００〜２００［μｍ］のう
ち１５０［μｍ］としている。もちろん前述の厚みに限
るものではなく、上方に積層するにしたがい順次薄くす
るように構成する。
【００３３】なお本実施形態において、第１の半導体素
子１２は例えばマイコン素子であり、第２の半導体素子
１４は例えばメモリー素子である。
【００３４】また本実施形態の積層型半導体装置は、第
１の半導体素子１２または第２の半導体素子１４の面積
と配線基板１０の面積とは、配線基板１０の面積が大き
い条件で略同等の大きさで構成されてＣＳＰ（チップサ
イズパッケージ）を構成しているものである。
【００３５】以上、本実施形態の積層型半導体装置は、
少なくとも２つ以上の半導体素子を配線基板上に搭載し
て１パッケージＣＳＰを構成したものであり、第１の半
導体素子１２の厚みはそれを搭載している配線基板１０
の厚みよりも薄く、また第２の半導体素子１４の厚みは
その下方の第１の半導体素子１２の厚みよりも薄いよう
に構成しているので、配線基板１０の上面を封止樹脂１
６で樹脂封止した際、上面の熱膨張による応力の増大を
防止し、反りや接続の信頼性低下を防止することができ
る。
【００３６】次に本実施形態の積層型半導体装置の製造
方法について図面を参照しながら説明する。図２，図３
は本実施形態の積層型半導体装置の製造方法を示す工程
ごとの主要な断面図である。
【００３７】まず図２（ａ）に示すように、第１の半導
体素子１２の表面の複数の電極パッド１２ａ上に突起電
極（バンプ）１２ｂを各々形成する。この突起電極の形
成はメッキバンプ、ワイヤーボンド法によるスタッドバ
ンプなどの工法で形成される。また第１の半導体素子１
２としては、後工程で用いる配線基板の厚みよりも薄い
厚みの半導体素子を用い、例えば厚みは２００〜３００
［μｍ］の半導体素子を用いる。
【００３８】次に図２（ｂ）に示すように、その厚みが
３００〜４００［μｍ］の配線基板１０の上面に対して
シート状の異方性導電性（ＡＣＦ）の樹脂１１を供給す
るとともに、マイコン（ロジック）素子などの第１の半
導体素子１２をその突起電極１２ｂの面を配線基板１０
の上面に対向させる。ここで配線基板１０への樹脂１１
の供給は配線基板１０の配線電極１０ａを覆うように供
給するものであり、シート状以外に液状の樹脂をポッテ
ィングにより供給してもよい。またこの樹脂１１の配線
基板１０と第１の半導体素子１２との間隙への充填は、
前述のようにシート状の樹脂１１を予め配線基板１０上
に供給する以外、第１の半導体素子１２と配線基板１０
の配線電極１０ａとを接続した後、注入によって充填形
成してもよい。この後注入による充填では、絶縁性の樹
脂でよい。
【００３９】次に図２（ｃ）に示すように、第１の半導
体素子１２を配線基板１０の上面に加圧して、第１の半
導体素子１２の突起電極１２ｂと配線基板１０の配線電
極１０ａとを接続する。なお、素子接続、固定後におい
て、第１の半導体素子１２の厚みが配線基板１０の厚み
と差が少ない場合や、さらに薄くする場合には、第１の
半導体素子１２の厚みを配線基板１０のそれよりも薄厚
にするため、グラインダーによる研削、さらにポリッシ
ングを行い、素子厚を薄くする工程を付加してもよい。
【００４０】次に図２（ｄ）に示すように、第１の半導
体素子１２の裏面に接着剤１３を供給する。供給する接
着剤１３としては、シート状の接着剤でもよいし、また
は液状の接着剤でもよいが均一厚に供給する。本実施形
態では５［μｍ］程度の厚みで接着剤１３を形成する。
【００４１】次に図３（ａ）に示すように、接着剤１３
を介して第１の半導体素子１２の裏面に第２の半導体素
子１４を搭載する。ここでは第２の半導体素子１４の電
極パッド１４ａが形成された主面（表面）側を上にして
搭載している。また第２の半導体素子１４の厚みとして
は、第１の半導体素子１２の厚みよりも薄い厚みの１０
０〜２００［μｍ］厚である。
【００４２】次に図３（ｂ）に示すように、第２の半導
体素子１４の電極パッド１４ａと配線基板１０の配線電
極１０ｂとを金線、アルミニウム線、銅線などの金属細
線１５により電気的に接続する。
【００４３】そして図３（ｃ）に示すように、配線基板
１０の上面領域を絶縁性のエポキシ樹脂などの封止樹脂
１６で封止する。この樹脂封止においては、金型を用い
たトランスファーモールド法やポッティング工法により
封止できるものである。
【００４４】以上、本実施形態の積層型半導体装置の製
造方法では、配線基板上に順次、厚みが薄く構成された
半導体素子を搭載するので、配線基板の上面を封止樹脂
１６で樹脂封止した際、上面の熱膨張による応力の増大
を防止し、反りや接続の信頼性低下を防止することがで
きる。また必要に応じて、配線基板に対して第１の半導
体素子をフリップチップ接続した後にその第１の半導体
素子の裏面を研削することも可能であり、配線基板より
も薄厚の第１の半導体素子を基板上に搭載することがで
きる。具体的には、本実施形態の積層型半導体装置の製
造方法では、配線基板１０としてその厚みが３００〜４
００［μｍ］の配線基板１０を用い、第１の半導体素子
１２としてその厚みが２００〜３００［μｍ］の半導体
素子を用い、第２の半導体素子１４としてその厚みが１
００〜２００［μｍ］の半導体素子を用いるものであ
る。すなわち３０［％］以上の厚み差を有して配線基板
１０上に各半導体素子を積層搭載するものである。
【００４５】なお、第２の半導体素子上に第３の半導体
素子などの３つ目、さらに４つ目の半導体素子を積層搭
載する際には、順次、その厚みを上方に積層するにした
がって下方よりも薄くして搭載することにより、配線基
板の上面を樹脂封止した際、上面の熱膨張による応力の
増大を防止し、基板や半導体装置自体の反り、装置内の
接続の信頼性低下を防止することができる。
【００４６】次に図４の断面図には、別の実施形態の積
層型半導体装置を示し、第１の半導体素子、第２の半導
体素子の両方が金属細線で配線基板の電極と接続された
形態を示す。
【００４７】図４に示すように、配線基板１０上に接着
剤１３を介して搭載された第１の半導体素子１２と、そ
の上に接着剤１３を介して積層搭載された第２の半導体
素子１４を有するものであり、両半導体素子が配線基板
の配線電極１０ａ，１０ｂと金属細線１５で電気的に接
続されている構造である。そして第１の半導体素子１２
の厚みはそれを搭載している配線基板１０の厚みよりも
薄く、また第２の半導体素子１４の厚みはその下方の第
１の半導体素子１２の厚みよりも薄いように構成してい
るので、配線基板１０の上面を封止樹脂１６で樹脂封止
した際、上面の熱膨張による応力の増大を防止し、反り
や接続の信頼性低下を防止することができる。
【００４８】以上、本実施形態では、配線基板上に搭載
する複数の半導体素子の厚みを上方に配置するにしたが
って順次薄く構成しているので、配線基板の上面の熱膨
張による応力の増大を防止し、反りや接続の信頼性低下
を防止することができる。
【００４９】
【発明の効果】本発明の積層型半導体装置は、２つ以上
の半導体素子を配線基板上に３次元で搭載して１パッケ
ージを構成した積層型半導体装置において、各半導体素
子と配線基板との厚み関係に着目し、第１の半導体素子
の厚みはそれを搭載している配線基板の厚みよりも薄
く、また第２の半導体素子の厚みはその下方の第１の半
導体素子の厚みよりも薄いように構成しているので、配
線基板の上面を樹脂封止した際、上面の熱膨張による応
力の増大を防止し、反りや接続の信頼性低下を防止する
ことができる。
【００５０】また本発明の積層型半導体装置の製造方法
は、配線基板上に順次、厚みが薄く構成された半導体素
子を搭載するので、配線基板の上面を封止樹脂で樹脂封
止した際、上面の熱膨張による応力の増大を防止し、反
りや接続の信頼性低下を防止することができる。また必
要に応じて、配線基板に対して第１の半導体素子をフリ
ップチップ接続した後にその第１の半導体素子の裏面を
研削することも可能であり、配線基板よりも薄厚の第１
の半導体素子を基板上に搭載することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の積層型半導体装置を示す
断面図
【図２】本発明の一実施形態の積層型半導体装置の製造
方法を示す断面図
【図３】本発明の一実施形態の積層型半導体装置の製造
方法を示す断面図
【図４】本発明の一実施形態の積層型半導体装置を示す
断面図
【図５】従来の積層型半導体装置を示す断面図
【図６】従来の積層型半導体装置の製造方法を示す断面
図
【図７】従来の積層型半導体装置の製造方法を示す断面
図
【符号の説明】
１ａ，１ｂ 配線電極 ２ 端子電極 ３ 配線基板 ４ 樹脂 ５ 第１の半導体素子 ５ａ 電極パッド ５ｂ 突起電極 ６ 接着剤 ７ 第２の半導体素子 ７ａ 電極パッド ８ 金属細線 ９ 封止樹脂 １０ 配線基板 １０ａ，１０ｂ 配線電極 １０ｃ 端子電極 １１ 樹脂 １２ 第１の半導体素子 １３ 接着剤 １４ 第２の半導体素子 １５ 金属細線 １６ 封止樹脂

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 配線基板上に少なくとも２つの半導体素
    子が積層された構造の積層型半導体装置であって、 第１の半導体素子の厚みは前記配線基板の厚みよりも薄
    く、第２の半導体素子の厚みは前記第１の半導体素子の
    厚みよりも薄いことを特徴とする積層型半導体装置。
  2. 【請求項２】 配線電極を有した配線基板と、 前記配線基板上にその表面側が前記配線基板と対向し、
    配線基板と配線電極とフリップチップ接続された第１の
    半導体素子と、 前記第１の半導体素子の裏面上に接着剤を介してその表
    面側を上にして搭載され、前記配線基板の配線電極と金
    属細線で接続された第２の半導体素子との少なくとも２
    つの半導体素子を有した積層型半導体装置であって、 前記第１の半導体素子の厚みは前記配線基板の厚みより
    も薄く、 前記第２の半導体素子の厚みは前記第１の半導体素子の
    厚みよりも薄いことを特徴とする積層型半導体装置。
  3. 【請求項３】 配線基板の厚みは３００〜４００［μ
    ｍ］であり、第１の半導体素子の厚みは２００〜３００
    ［μｍ］であり、第２の半導体素子の厚みは１００〜２
    ００［μｍ］であることを特徴とする請求項１または請
    求項２に記載の積層型半導体装置。
  4. 【請求項４】 配線基板は、上面に配線電極と、下面に
    前記上面の配線電極と基板内部で接続した端子電極とを
    有した配線基板であることを特徴とする請求項１または
    請求項２に記載の積層型半導体装置。
  5. 【請求項５】 第１の半導体素子または第２の半導体素
    子の面積と配線基板の面積とは、前記配線基板の面積が
    大きい条件で略同等の大きさで構成されてチップサイズ
    パッケージを構成していることを特徴とする請求項１ま
    たは請求項２に記載の積層型半導体装置。
  6. 【請求項６】 上面に配線電極と、下面に前記上面の配
    線電極と接続した端子電極とを有した配線基板に対し
    て、樹脂を介してその表面の電極パッドに突起電極が形
    成され、前記配線基板よりも薄い厚みの第１の半導体素
    子をフリップチップ接続し、前記突起電極と前記配線基
    板の配線電極とを接続する第１の工程と、 前記第１の半導体素子の裏面に対して、接着剤を介して
    その表面側を上にして前記第１の半導体素子よりも薄い
    厚みの第２の半導体素子を搭載する第２の工程と、 前記第２の半導体素子と前記配線基板の配線電極とを金
    属細線で接続する第３の工程と、 前記配線基板の上面領域を封止樹脂で封止する第４の工
    程とよりなることを特徴とする積層型半導体装置の製造
    方法。
  7. 【請求項７】 配線基板としてその厚みが３００〜４０
    ０［μｍ］の配線基板を用い、第１の半導体素子として
    その厚みが２００〜３００［μｍ］の半導体素子を用
    い、第２の半導体素子としてその厚みが１００〜２００
    ［μｍ］の半導体素子を用いることを特徴とする請求項
    ６に記載の積層型半導体装置の製造方法。
  8. 【請求項８】 第１の工程の後に、第１の半導体素子の
    裏面を研削して薄厚にする工程を有することを特徴とす
    る積層型半導体装置の製造方法。
JP2001095761A 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法 Pending JP2002299548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001095761A JP2002299548A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001095761A JP2002299548A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002299548A true JP2002299548A (ja) 2002-10-11

Family

ID=18949772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001095761A Pending JP2002299548A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002299548A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100353512C (zh) * 2004-07-07 2007-12-05 日月光半导体制造股份有限公司 防止翘曲的封装结构及其制造方法
KR101781799B1 (ko) 2016-08-08 2017-09-26 주식회사 바른전자 칩 휘어짐을 방지하기 위한 칩 적층 방법 및 이를 이용한 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100353512C (zh) * 2004-07-07 2007-12-05 日月光半导体制造股份有限公司 防止翘曲的封装结构及其制造方法
KR101781799B1 (ko) 2016-08-08 2017-09-26 주식회사 바른전자 칩 휘어짐을 방지하기 위한 칩 적층 방법 및 이를 이용한 반도체 패키지

Similar Documents

Publication Publication Date Title
US7485490B2 (en) Method of forming a stacked semiconductor package
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
JP4998268B2 (ja) 半導体装置及びその製造方法
JP2002289769A (ja) 積層型半導体装置およびその製造方法
JP2002222914A (ja) 半導体装置及びその製造方法
JP2001223326A (ja) 半導体装置
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP2002270717A (ja) 半導体装置
JP4175138B2 (ja) 半導体装置
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
JP2002184936A (ja) 半導体装置およびその製造方法
JP2000349228A (ja) 積層型半導体パッケージ
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置
JP2002299548A (ja) 積層型半導体装置およびその製造方法
JP2002299549A (ja) 積層型半導体装置およびその製造方法
JP2002261192A (ja) ウエハレベルｃｓｐ
JP2002289766A (ja) 積層型半導体装置およびその製造方法
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002299547A (ja) 積層型半導体装置およびその製造方法
JP4452767B2 (ja) 半導体装置およびその製造方法
JP2001291818A (ja) 半導体装置およびその製造方法
JPH11135669A (ja) Ｃｓｐ型半導体装置
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050201