JP4998268B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4998268B2
JP4998268B2 JP2007532149A JP2007532149A JP4998268B2 JP 4998268 B2 JP4998268 B2 JP 4998268B2 JP 2007532149 A JP2007532149 A JP 2007532149A JP 2007532149 A JP2007532149 A JP 2007532149A JP 4998268 B2 JP4998268 B2 JP 4998268B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating adhesive
chip
semiconductor
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007532149A
Other languages
English (en)
Other versions
JPWO2007023852A1 (ja
Inventor
隆雄 西村
良明 成沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007532149A priority Critical patent/JP4998268B2/ja
Publication of JPWO2007023852A1 publication Critical patent/JPWO2007023852A1/ja
Application granted granted Critical
Publication of JP4998268B2 publication Critical patent/JP4998268B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、一つの半導体チップ上及び当該半導体チップの電極パッドに接続されたボンディングワイヤ上に、他の半導体チップが配置された構造を有するチップ積層型半導体装置及びその製造方法に関する。
電子機器の高機能化、高速化に伴い、当該電子機器に使用される半導体装置に対しては、小型化、薄型化、多機能化、高性能化、高密度化、低コスト化が要求されている。このような要求に対処するべく、複数の半導体チップを積層配置してなる三次元構造の半導体装置が実用化されている。このような半導体装置は、スタックドパッケージと称される。
半導体装置は、半導体チップを、基板或いはリードフレーム等の半導体チップ搭載部材に搭載し、更に気密封止して構成される。
一方、半導体チップと半導体チップ搭載部材とを電気的に接続する手法としては、ワイヤボンディング法が広く用いられており、スタックドパッケージに於いてもワイヤボンディング法が多用されている。
半導体チップの搭載・支持部材として基板が使用されるスタックドパッケージに於いては、下段側の第１の半導体チップを絶縁性または導電性の接着剤により基板に固着し、次いで当該第１の半導体チップ上に上段側の第２の半導体チップを配置し、第２の半導体チップを絶縁性接着剤により第１の半導体チップに接着、固定する。その後、第１の半導体チップを第１のボンディングワイヤにより基板に電気的に接続し、第２の半導体チップを第２のボンディングワイヤにより基板に電気的に接続する。その後、第１及び第２の半導体チップ及び第１及び第２のワイヤを封止樹脂により封止する。
第２の半導体チップを、第１の半導体チップ上に固着する絶縁性接着剤あるいはダイボンド材は一般にエポキシ系樹脂等からなる接着剤が使用され、液状或いはフィルム状の形態をもって適用されている。
フィルム状の絶縁性接着剤は、作業性及び生産性の点で有利なことから多用されており、例えば予め半導体ウェーハの電子回路非形成面に貼付け、当該半導体ウェーハと一括してダイシング処理することにより、結果としてダイシングされた個々の半導体チップの裏面に均一な量の接着剤が付与される。
半導体チップからの外部接続リードの導出手段としてワイヤボンディング接続法を用いたスタックドパッケージにあっては、下段側の第１の半導体チップが上段側の第２の半導体チップよりも大きく、当該第１の半導体チップの電極パッドが第２の半導体チップよりも外側に位置すれば、ボンディングワイヤによって当該第１の半導体チップの電極パッドと基板上の電極パッドとをワイヤボンディングすることができる。
しかし、積層される半導体チップの組合せによっては、同一の大きさを有する半導体チップが積層して配置される場合がある。
このような積層形態にあっては、基板上に固着された第１の半導体チップの電極パッドと基板上の電極パッドとの間をワイヤボンディング法により接続した後、当該第１の半導体チップ上に絶縁性接着剤によって第２の半導体チップを接着・固定し、しかる後当該第２の半導体チップの電極パッドと基板上の電極パッドとをワイヤボンディング法により接続する。
このような固着・接続構成によれば、下段側の第１の半導体チップの電極パッドに接続されたボンディングワイヤが、上段側の第２の半導体チップの底面等に接触する可能性がある。そこで、第１の半導体チップの電極パッドに接続されたボンディングワイヤが第２の半導体チップの底面等に接触しないよう、第１の半導体チップの電極パッドに接続されたボンディングワイヤを、第２の半導体チップを第１の半導体チップ上に固着する絶縁性接着剤内に入り込ませる提案がなされている（例えば、特許文献１、２、３参照。）。
特許文献１に示される技術にあっては、第１の半導体チップ上に絶縁性接着剤を用いて上段の半導体チップを固着する際に、当該絶縁性接着剤の厚さを、第１の半導体チップの電極パッドに接続されたボンディングワイヤの最上部であるループトップよりも高くなる厚さに設定する。この時、液状の絶縁性接着剤を、第１の半導体チップの上段の第２の半導体チップと重なる領域全面に供給した後に、第２の半導体チップを載置して、絶縁性接着剤を加熱硬化させる。
かかる手法にあっては、ボンディングワイヤのループ形状を変形させないように、第１及び第２の半導体チップ間の距離を、絶縁性接着剤で保つようにしている。このため、当該絶縁性接着剤の厚みに十分大きな値、即ち十分な厚さが必要とされる。
しかしながら、かかる手法によれば、第１の半導体チップに対し供給される液状の絶縁性接着剤の厚さの制御が困難であり、また第２の半導体チップと第１の半導体チップの平行度を制御することも困難である。第２の半導体チップが第１の半導体チップ上に傾斜して載置されると、当該第２の半導体チップの電極パッドと基板上の電極パッドとをボンディングワイヤによって接続する際に、当該第２の半導体チップの電極パッドとボンディングワイヤとの間に接続不良等を生じてしまう。
また、特許文献２に示される技術にあっては、第１の半導体チップに接続されたボンディングワイヤと上段の第２の半導体チップとの間に、ポリイミド系の絶縁性樹脂層を介在させている。即ち、予め第２の半導体チップの裏面に、離間作用を目的としたポリイミド系の絶縁性樹脂膜のような１００℃〜２００℃での塑性変形が少ない樹脂層と、接着作用を目的としたエポキシ系樹脂等の加熱により流動性が高まるような樹脂層とからなる２層構造のフィルム状ダイボンド材を貼りつけておく。当該第２の半導体チップを第１の半導体チップ上に搭載する際には、第１の半導体チップの電極パッドに接続されているボンディングワイヤが前記流動性の高い樹脂層に入り込み、そして塑性変形が少ない樹脂層に当接することにより、第２の半導体チップの裏面がボンディングワイヤに接触することを防止している。尚、当該ボンディングワイヤのループを、流動性の高い樹脂層に埋め込ませるために、加熱しながら第２の半導体チップの積層・搭載が行われる。
この場合の問題点は、第２の半導体チップを第１の半導体チップ上に積層搭載する際に、第１の半導体チップに接続されたボンディングワイヤのループが、上記２層構造からなるダイボンド材に押しつけられることである。加熱により流動性の高い樹脂層の流動性が十分に高まっている場合には、ボンディングワイヤのループがその樹脂層に押しつけられても、ボンディングワイヤのループの変形はわずかである。しかし、ボンディングワイヤのループがその樹脂層を越えて離間層である塑性変形の少ない樹脂層に到達した場合には、塑性変形の少ない樹脂層は固いためにボンディングワイヤのループが変形し易い。
また、流動性の高い樹脂層の流動性が十分でない場合には、ボンディングワイヤのループがその樹脂層に押しつけられ、当該樹脂層に圧入される際に、当該ボンディングワイヤが変形し易い。ボンディングワイヤの変形が生じると、隣接するボンディングワイヤ相互間に於いてショートが生じる。とりわけ、第１の半導体チップの電極パッドのピッチが微細である場合、或いは当該下段の半導体チップの中央部に電極パッドが配置されているような場合には、ボンディングワイヤ相互間のショートが生じ易い。またボンディングワイヤに応力が加わり、ボンディングワイヤの変形が生じると、ボンディングワイヤと下段の半導体チップとの接続部に応力が集中し、当該接続部に於いてボンディングワイヤの断線を生じ易い。
一方、特許文献３に示される技術にあっても、第２の半導体チップと第１の半導体チップとをダイボンド材により接着する際に、第１の半導体チップの電極パッドに接続されたボンディングワイヤがダイボンド材の一部に入り込むように構成されている。
第２の半導体チップを第１の半導体チップ上に積層搭載する際に、ダイボンド材へのボンディングワイヤの埋め込みが十分可能になるようにダイボンド材の粘度を低下させる工程を含む。また、第２の半導体チップの積層・搭載に用いられるダイボンド材は、加熱時の粘度が異なる複数の接着層からなるフィルム状の接着剤であり、第１の半導体チップと接触する側の接着層が低粘度であるように配置される。ダイボンド材は予め第２の半導体チップの裏面側に貼り付けられる。
この場合の問題点は、上記特許文献２に於いて開示される手段と同様に、第２の半導体チップを第１の半導体チップ上に積層搭載する際に、第１の半導体チップの電極パッドに接続されたボンディングワイヤが変形し、隣接するボンディングワイヤとの間に於いてショートが発生し易く、また当該ボンディングワイヤと第１の半導体チップとの接続部に於いてボンディングワイヤの断線を生じ易い点にある。
特開平８−８８３１６号公報 特開２００２−２２２９１３号公報 特開２００４−７２００９号公報
（発明が解決しようとする課題）
本発明は、複数の半導体チップが積層して配置される構成に於いて、下段側の半導体チップの電極パッドに接続されたボンディングワイヤに於ける変形、当該変形によって生ずる当該ボンディングワイヤの断線、隣接するボンディングワイヤ相互間のショート等の発生を抑制することができ、且つ、積層する半導体チップ間の距離を一定に保つことができるチップ積層型半導体装置及びその製造方法を提供しようとするものである。
（課題を解決するための手段）
本発明による半導体装置は、チップ搭載部材と、前記チップ搭載部材上に配設された第１の半導体チップと、前記第１の半導体チップの電極パッドに接続されたボンディングワイヤと、前記電極パッドと前記ボンディングワイヤとの接続部を選択的に被覆する第１の絶縁性接着剤と、前記第１の絶縁性接着剤で被覆されない前記第１の半導体チップの上面に島状又は列状に部分的に配設される第２の絶縁性接着剤と、前記第２の絶縁性接着剤を介して前記第１の半導体チップ上に配置された第２の半導体チップと、前記第１の絶縁性接着剤及び前記第２の絶縁性接着剤とは異なる材料で構成され、前記第１の半導体チップと前記第２の半導体チップとの間の前記第１の絶縁性接着剤及び前記第２の絶縁性接着剤が配設されていない領域に配設された封止用樹脂と、を含む。
また、本発明による半導体装置の製造方法は、チップ搭載部材上に第１の半導体チップを配設する工程と、前記第１の半導体チップの電極パッドにボンディングワイヤを接続する工程と、前記電極パッドとボンディングワイヤとの接続部を第１の絶縁性接着剤により選択的に被覆する工程と、前記第１の絶縁性接着剤を半硬化状態にする工程と、前記第１の絶縁性接着剤が半硬化した状態で、前記第１の絶縁性接着剤と、前記第１の絶縁性接着剤に被覆されない前記第１の半導体チップの上面に第２の絶縁性接着剤を配設する工程と、前記第１の半導体チップ上に前記第１の絶縁性接着剤及び前記第２の絶縁性接着剤を介して第２の半導体チップを配置する工程とを含む。
（発明の効果）
本発明によれば、下段側の第１の半導体チップの電極パッド及び当該電極パッドに接続されたボンディングワイヤの一部が第１の絶縁性接着剤により選択的に被覆されているので、上段側の第２の半導体チップを当該第１の半導体チップ上に積層・搭載する際に、第１の半導体チップの電極パッドに接続されたボンディングワイヤの変形が防止され、隣接するワイヤとワイヤとの間に於けるショートが生ぜず、更にボンディングワイヤと電極パッドとの接続部に於いて当該ボンディングワイヤ断線が生じない。
また、第１の半導体チップ上において、第１の絶縁性接着剤は、第１の電極パッドおよび第１のワイヤの一部を被覆するように選択的に配置されるので、その被覆する高さを制御することが容易である。これにより、第１の半導体チップに第２の半導体チップを積層搭載する際には、当該第１の絶縁性接着剤により第１の半導体チップと第２の半導体チップとの間の距離を一定に制御することが可能となり、また第２の半導体チップを傾斜させることなく第１の半導体チップ上に積層配置することができる。
これにより第２の半導体チップの電極パッドにワイヤボンディングを行う際、接続不良及び／或いは位置ずれが生じない。
従って、少なくとも第１の半導体チップと第２の半導体チップの組み合わせの自由度が高いチップ積層型半導体装置を得ることができる。
図１は本発明の第１の実施例によるチップ積層型半導体装置を示す断面図である。 図２は本発明の第２の実施例によるチップ積層型半導体装置を示す断面図である。 図３は本発明の第３の実施例によるチップ積層型半導体装置を示す断面図である。 図４は本発明の第４の実施例によるチップ積層型半導体装置を示す断面図である。 図５は本発明の第４の実施例によるチップ積層型半導体装置の変形例を示す断面図である。 図６は本発明の第５の実施例によるチップ積層型半導体装置を示す断面図である。 図７は本発明の第６の実施例によるチップ積層型半導体装置を示す断面図である。 図８は本発明の第７の実施例によるチップ積層型半導体装置を示す断面図である。 図９Ａ及び図９Ｂは本発明の第８の実施例によるチップ積層型半導体装置を示す断面図である。 図１０Ａ、図１０Ｂ、及び、図１０Ｃは二つの半導体チップの積層形態を示す模式図である。 図１１Ａ、図１１Ｂ、図１１Ｃ、及び、図１１Ｄは絶縁性接着剤の被着形態を説明する平面図（その１）である。 図１２Ａ、図１２Ｂ、及び、図１２Ｃは絶縁性接着剤の被着形態を説明する平面図（その２）である。 図１３Ａ、図１３Ｂ、図１３Ｃ、図１３Ｄ、及び、図１３Ｅは本発明の第９の実施例によるチップ積層型半導体装置の製造方法を示す工程断面図（その１）である。 図１４Ｆ、図１４Ｇ、図１４Ｈ、及び、図１４Ｉは本発明の第９の実施例によるチップ積層型半導体装置の製造方法を示す工程断面図（その２）である。 図１５Ａ、図１５Ｂ、図１５Ｃ、及び、図１５Ｄは半導体チップ裏面への絶縁性接着剤の被着方法の一例を示す工程断面図である。 図１６Ａ、図１６Ｂ、図１６Ｃ、図１６Ｄ、及び、図１６Ｅは本発明の第１０の実施例によるチップ積層型半導体装置の製造方法を示す工程断面図（その１）である。 図１７Ａ、図１７Ｂ、図１７Ｃ、図１７Ｄ、図１７Ｅ、図１７Ｆ、図１７Ｇ、図１７Ｈ、図１７Ｉ、及び、図１７Ｊは本発明の第１０の実施例によるチップ積層型半導体装置の製造方法を示す工程断面図（その２）である。 図１８Ａ、図１８Ｂ、図１８Ｃ、図１８Ｄ、及び、図１８Ｅは本発明の第１１の実施例によるチップ積層型半導体装置の製造方法を示す工程断面図（その１）である。 図１９Ｆ、図１９Ｇ、図１９Ｈ、及び、図１９Ｉは本発明の第１１の実施例によるチップ積層型半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第１２の実施例によるチップ積層型半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１２の実施例によるチップ積層型半導体装置の製造方法を示す工程断面図（その２）である。
符号の説明
１１：基板
２１，２２：半導体素子（半導体チップ）
２１Ｅ，２２Ｅ： 電極パッド
３１，３２，３３： 絶縁性接着剤
３６，３７：ボンディングワイヤ
４１：封止用樹脂
４６：外部接続用端子
５１：接着剤
６１：ノズル
７０：リードフレーム
７１：ダイステージ
以下、本発明によるチップ積層型半導体装置及びその製造方法について、実施例をもって詳細に説明する。
（実施例１）
本発明によるチップ積層型半導体装置の第１の実施例について、図１をもって説明する。
本実施例に於ける半導体装置１１０は、チップ搭載部材としての基板１１と、当該基板１１の一方の主面（上面）に搭載された下段側の第１の半導体チップ２１、及び当該第１の半導体チップ２１上に絶縁性接着剤を介して積層された上段側の第２の半導体チップ２２を備える。
また、第１の半導体チップ２１の電極パッド２１Ｅと前記基板１１の電極パッド１２とを接続するボンディングワイヤ３６、並びに第２の半導体チップ２２の電極パッド２２Ｅと基板１１の電極パッド１３とを接続するボンディングワイヤ３７を備える。
そして、前記半導体チップ２１、２２、ならびにボンディングワイヤ３６、３７等は、封止用樹脂４１により封止されている。
一方、前記基板１１の他方の主面（下面）には外部接続用端子４６として、はんだボールが複数個配設されている。
ここで、前記基板１１は、ガラス−エポキシ、ガラス−ＢＴ（ビスマレイミドトリアジン）、或いはポリイミド等の有機材絶縁性樹脂、またはセラミック、ガラス等の無機材料を基材として、必要に応じその片面あるいは両面に、もしくは多層配線層構造をもって銅（Ｃｕ）等からなる配線層が配設され、前記一方の主面には電極パッド１２、１３が、また他方の主面には外部接続端子４６の配設用パッド（図示せず）が配設されている。当該基板１１は、配線基板、インターポーザー等とも称される。
また、前記第１の半導体チップ２１ならびに第２の半導体チップ２２それぞれは、所謂ウェーハプロセスが適用されて、シリコン（Ｓｉ）或いはガリウム砒素（ＧａＡｓ）などの半導体基板の一方の主面に、トランジスタ等の能動素子、コンデンサ等の受動素子ならびにこれらの素子を接続する配線層をもって形成された電子回路を含み、それぞれの表面に配設された電極パッド２１Ｅ、２２Ｅは、アルミニウム（Ａｌ）あるいは銅（Ｃｕ）を主体とする金属から形成されている。
そして、当該第１の半導体チップ２１は、エポキシ樹脂からなる絶縁性樹脂あるいは銀（Ａｇ）等の金属粒子を含有したエポキシ樹脂からなる導電性樹脂からなる接着剤５１によって、前記基板１１上に固着されている。
また前記ボンディングワイヤ３６、３７は、金（Ａｕ）線、アルミニウム（Ａｌ）線あるいは銅（Ｃｕ）線からなり、周知のワイヤボンディング法により接続されている。
また、前記封止用樹脂４１としては、エポキシ系樹脂が適用されている。
尚、前記外部接続端子４６は、はんだボール等の突起状電極に限られず、平板状電極が適用されても良い。
本実施例に於ける半導体装置１１０の有する特徴的構成として、前記第１の半導体チップ２１の電極パッド２１Ｅ表出部、並びに当該電極パッド２１Ｅに接続されたボンディングワイヤ３６の一部、少なくとも当該第１の半導体チップ２１上に位置する部分が、第１の絶縁性接着剤３１によって選択的に被覆されている。
また、前記第２の半導体チップ２２は、第１の半導体チップ２１上ならびに第１の絶縁性接着剤３１上を被覆して配設された第２の絶縁性接着剤３２によって、当該第１の半導体チップ２１上に固着されている。
尚、第１絶縁性接着剤３１、及び第２の絶縁性接着剤３２は、エポキシ樹脂、ポリイミド樹脂或いはアクリル樹脂等の熱硬化性または熱可塑性を有する樹脂接着剤である。
また、当該第１の絶縁性接着剤３１、第２の絶縁性接着剤３２は、それぞれ異なる物性を有するものであっても良い。
このような形態によれば、前記電極パッド２１Ｅ及び第１のボンディングワイヤ３６の一部が第１の絶縁性接着剤３１によって選択的に被覆されていることにより、第２の半導体チップ２２を第２の絶縁性接着剤３２を介して第１の半導体チップ２１上に搭載する際に、当該第２の半導体チップ２２と前記第１のボンディングワイヤ３６とに接触を生じない。
また、第１のボンディングワイヤ３６が変形して、第１のボンディングワイヤ３６相互間に於いてショートが生じることが防止され、更に電極パッド２１Ｅとの接続部に於いて当該第１のボンディングワイヤ３６に断線を生じることが防止される。
また、第１の半導体チップ２１上に於いて、前記第１の絶縁性接着剤３１は、電極パッド２１Ｅ上及び第１のボンディングワイヤ３６の一部を被覆するように配置される為、かかる被覆処理の際、当該第１の絶縁性接着剤３１の高さ（厚さ）を制御することが容易である。即ち、高さ制御がされた第１の絶縁性接着剤３１の存在により、当該第１の半導体チップ２１上に第２の半導体チップ２２を積層して搭載する際、当該第１の半導体チップ２１と第２の半導体チップ２２との間の距離を一定として積層・配置することができる。
従って、第１の半導体チップ２１上に、第１の絶縁性接着剤３１上を被覆して配設された第２の絶縁性接着剤３２を介して第２の半導体チップ２２を載置・固着する際、当該第２の半導体チップ２２に傾きを生ずることなく、第１の半導体チップ２１の表面と第２の半導体チップ２２の表面とを並行なものとすることができる。
これによって、当該第２の半導体チップ２２の電極パッド２２Ｅに対し第２のボンディングワイヤ３７を接続する際、接続不良及び／或いは位置ずれの発生を防止することができる。
従って、前記第１の半導体チップ２１の電極パッド２１Ｅは第２の半導体チップ２２と重なる領域に配置することができる。即ち、第２の半導体チップ２２の大きさは、第１の半導体チップ２１に於ける電極パッド２１Ｅの位置によって制限されず、当該第１の半導体チップ２１と第２の半導体チップ２２の組み合わせは高い自由度を有する。
（実施例２）
本発明によるチップ積層型半導体装置の第２の実施例について、図２をもって説明する。
本実施例に於ける半導体装置１２０は、前記第１実施例に於ける半導体装置１１０と同様な構成を有するものであるが、特に下段側の第１の半導体チップ２１と当該第１の半導体チップ２１上に搭載される上段側の第２の半導体素子２２との接着を行う第１絶縁性接着剤３１部と第２の絶縁性接着剤３２部の構成に特徴を有する。
即ち、本実施例に於ける半導体装置１２０の有する特徴的構成として、前記第１の半導体チップ２１の電極パッド２１Ｅ表出部、並びに当該電極パッド２１Ｅに接続されたボンディングワイヤ３６の一部、少なくとも当該第１の半導体チップ２１上に位置する部分が、第１の絶縁性接着剤３１によって選択的に被覆されると共に、当該第１の絶縁性接着剤３１によって被覆されない第１の半導体チップ２１表面領域が第２の絶縁性接着剤３２により被覆されている。
当該第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２は、同等の高さ乃至第２の絶縁性接着剤３２が若干高く（厚く）なるよう、当該第２の絶縁性接着剤３２の被着量が設定されている。
そして、前記第２の半導体チップ２２は、当該第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２によって、当該第１の半導体チップ２１上に固着されている。
尚、第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２は、エポキシ樹脂、ポリイミド樹脂或いはアクリル樹脂等の熱硬化性または熱可塑性を有する樹脂接着剤である。
また、当該第１の絶縁性接着剤３１、第２の絶縁性接着剤３２は、それぞれ異なる物性を有するものであっても良い。
このような形態によれば、前記実施例１と同様、電極パッド２１Ｅ及び第１のボンディングワイヤ３６の一部が第１の絶縁性接着剤３１によって選択的に被覆されていることにより、第２の半導体チップ２２を第２の絶縁性接着剤３２を介して第１の半導体チップ２１上に搭載する際に、当該第２の半導体チップ２２と前記第１のボンディングワイヤ３６との接触を生じない。
また、第１のボンディングワイヤ３６が変形して、第１のボンディングワイヤ３６相互間に於いてショートが生じることが防止され、更に電極パッド２１Ｅとの接続部に於いて当該第１のボンディングワイヤ３６に断線を生じることが防止される。
また、前記実施例１と同様に、第１の半導体チップ２１上に於いて、前記第１の絶縁性接着剤３１は、電極パッド２１Ｅ上及び第１のボンディングワイヤ３６の一部を選択的に被覆するように配置される為、かかる被覆処理の際、当該第１の絶縁性接着剤３１の高さ（厚さ）を制御することが容易である。即ち、高さ制御がされた第１の絶縁性接着剤３１の存在により、当該第１の半導体チップ２１上に第２の半導体チップ２２を積層して搭載する際、当該第１の半導体チップ２１と第２の半導体チップ２２との間の距離を一定として積層・配置することができる。
従って、第１の半導体チップ２１上を被覆して配設された第２の絶縁性接着剤３２を介して第２の半導体チップ２２を載置・固着する際、当該第２の半導体チップ２２に傾きを生ずることなく、第１の半導体チップ２１の表面と第２の半導体チップ２２の表面とを並行なものとすることができる。
更に、第１の半導体チップ２１と第２の半導体チップ２２は、第１の絶縁性接着剤３１及び当該第１の絶縁性接着剤３１と同等の高さ（厚さ）を有して配設された第２の絶縁性接着剤３２により固着される。
従って、前記実施例１に示す構成に比して、第２の半導体チップ２２の搭載高さを低くすることができ、半導体装置１２０全体の厚さを薄く構成することが可能となる。
かかる構成においても、実施例１と同様に、前記第１の半導体チップ２１の電極パッド２１Ｅは第２の半導体チップ２２に重なる領域に配置することができる。即ち、当該第２の半導体チップ２２の大きさは第１の半導体チップ２１に於ける電極パッド２１Ｅの位置によって制限されず、当該第１の半導体チップ２１と第２の半導体チップ２２の組み合わせは高い自由度を有する。
（実施例３）
本発明によるチップ積層型半導体装置の第３の実施例について、図３をもって説明する。
本実施例に於ける半導体装置１３０は、前記第２実施例に於ける半導体装置１２０と同様な構成を有するものであるが、特に下段側の第１の半導体チップ２１と当該第１の半導体チップ２１上に搭載される上段側の第２の半導体素子２２との接着を行う第１の絶縁性接着剤３１部の構成に特徴を有する。
即ち、本実施例に於ける半導体装置１３０の有する特徴的構成として、前記第１の半導体チップ２１の電極パッド２１Ｅの表出部、並びに当該電極パッド２１Ｅに接続されたボンディングワイヤ３６、更には当該ボンディングワイヤ３６の他端が接続された基板１１上の電極パッド１２が第１の絶縁性接着剤３１によって選択的に被覆されると共に、当該第１の絶縁性接着剤３１によって被覆されない第１の半導体チップ２１表面が第２の絶縁性接着剤３２により被覆されている。
当該第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２の高さが同等の高さとなるよう当該第２の絶縁性接着剤３２の被着量が設定されている。
そして、前記第２の半導体チップ２２は、当該第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２によって、第１の半導体チップ２１上に接着、固定されている。
尚、第１絶縁性接着剤３１、及び第２の絶縁性接着剤３２は、エポキシ樹脂、ポリイミド樹脂或いはアクリル樹脂等の熱硬化性または熱可塑性を有する樹脂接着剤である。
また、当該第１の絶縁性接着剤３１、第２の絶縁性接着剤３２は、それぞれ異なる物性を有するものであっても良い。
このような形態によれば、前記実施例１、２と同様に、第１の半導体チップ２１の電極パッド２１Ｅ、及びボンディングワイヤ３６の延在部分の総てが第１の絶縁性接着剤３１によって選択的に被覆されていることにより、第２の半導体チップ２２を第２の絶縁性接着剤３２を介して半導体チップ２１上に搭載する際に、当該第２の半導体チップ２２と前記ボンディングワイヤ３６とが接触することはない。
更に、当該ボンディングワイヤ３６は、その延在部分の総てが第１の絶縁性接着剤３１によって被覆されることにより、第１の半導体チップ２１及び基板１に一体的に固着され、その変形及び／或いは断線がより有効に防止される。
また、かかる構成によれば、ボンディングワイヤ３６が導出・延在される方向に於ける第１の半導体チップ２１の側面が第１の絶縁性接着剤３１によって被覆され、この結果、当該第１の半導体チップ２１の基板１１への固着が、当該第１の絶縁性接着剤３１によって補強される。
従って、当該半導体装置１３０の製造工程中、或いは当該半導体装置１３０が実働する際等に於いて、第１の半導体チップ２１と基板１１との間に応力が集中した場合であっても、当該第１の半導体チップ２１と基板１１との間に於ける剥離が防止され、半導体装置１３０は高い信頼性を有する。
また、前記実施例２と同様に、第１の半導体チップ２１上に於いて、前記第１の絶縁性接着剤３１は、第１の電極パッド２１Ｅ上及び第１のボンディングワイヤ３６を被覆するように配置される為、かかる被覆処理の際、当該第１の絶縁性接着剤３１の高さ（厚さ）を制御することが容易である。
即ち、高さ制御がされた第１の絶縁性接着剤３１の存在により、当該第１の半導体チップ２１上に第２の半導体チップ２２を積層して搭載する際、当該第１の半導体チップ２１と第２の半導体チップ２２との間の距離を一定として積層・配置することができる。
従って、第１の半導体チップ２１上に配設された第２の絶縁性接着剤３２を介して第２の半導体チップ２２を載置・固着する際、当該第２の半導体チップ２２に傾きを生ずることなく、第１の半導体チップ２１の表面と第２の半導体チップ２２の表面とを並行なものとすることができる。
更に、第１の半導体チップ２１と第２の半導体チップ２２は、第１の絶縁性接着剤３１及び当該第１の絶縁性接着剤３１と同等の高さ（厚さ）を有して配設された第２の絶縁性接着剤３２により固着される。
従って、前記実施例１に示す構成に比して、第２の半導体チップ２２の搭載高さを低くすることができ、半導体装置１３０全体の厚さ薄く構成することが可能となる。
かかる構成においても、前記実施例１、実施例２と同様に、前記第１の半導体チップ２１の電極パッド２１Ｅは第２の半導体チップ２２に重なる領域に配置することができる。
即ち、当該第２の半導体チップ２２の大きさが第１の半導体チップ２１に於ける電極パッド２１Ｅの位置によって制限されず、当該第１の半導体チップ２１と第２の半導体チップ２２は高い組み合わせの自由度を有する。
（実施例４）
本発明によるチップ積層型半導体装置の第４の実施例について、図４をもって説明する。
本実施例に於ける半導体装置１４０は、前記第２実施例に於ける半導体装置１２０と同様な構成を有するものであるが、特に下段側の第１の半導体チップ２１と当該第１の半導体チップ２１上に搭載される上段側の第２の半導体素子２２との接着を行う第２の絶縁性接着剤３２部の構成に特徴を有する。
即ち、図４に示される半導体装置１４０は、その特徴的構成として、第２の絶縁性接着剤３２に、絶縁性材料の粒子からなるフィラー３３０が含有されている。
当該フィラー３３０は、酸化アルミニウム（アルミナ）、酸化ケイ素（シリカ）、酸化マグネシウム、窒化ケイ素、窒化ホウ素、又は窒化アルミニウム等の無機材料、あるいはアクリル系樹脂、ポリイミド系樹脂、又はゴム系樹脂等の有機材料等からなる絶縁性材料の粒子をもって形成され、その最大外形寸法（球状であれば直径）がボンディングワイヤ３６の直径よりも大きな値とされたものが第２の絶縁性接着剤３２中に含まれている。
このように、第２の絶縁性接着剤３２にフィラー３３０を含有せしめてなる形態によれば、前記実施例２と同様の効果に加え、第２の絶縁性接着剤３２中にフィラー３３０が分散含有されていることにより、第２の半導体チップ２２を第１の半導体チップ２１上に積層搭載する際に、当該フィラー３３０によって第１の半導体チップ２１と第２の半導体チップ２２との間の距離を規定することができる。
そして、当該第１の半導体チップ２１と第２の半導体チップ２２とを平行に配置することができる。これにより、第２の半導体チップ２２上の電極パッド２４に第２のボンディングワイヤ３７を接続する際に、接続不良及び／或いは位置ずれの発生を防止することができる。
また、第１の半導体チップ２１上に於いて、第１の電極パッド２１Ｅが半導体チップの中央部に配置されている場合、或いは当該半導体チップ２１の一つの縁部にのみ配置されている場合など、第１の絶縁性接着剤３１のみでは、第２の半導体チップ２２を第１の半導体チップ２１と平行となるように支持することが困難である場合にも、第２の絶縁性接着剤３２にフィラー３３０を含有せしめることにより、当該第２の半導体チップ２２の並行な支持が可能となる。
また、第２の半導体チップ２２の厚さが、例えば５０μｍ以下などと薄い場合には、第２の半導体チップ２２を第１の半導体チップ２１上に積層配置したときに、第２の半導体チップ２２が反り変形しやすいため有効に作用する。
また、当該フィラー３３０を、弾性を有する有機材料をもって形成することにより、第２の半導体チップ２２を第１の半導体チップ２１上に積層・搭載する際に、当該第２の半導体チップ２２に加わる荷重によって第１の半導体チップ２１に形成された機能部が押圧される圧力を減じることができ、当該機能部に於ける断線などに基づく動作不良の発生を抑制することができる。
従って、第１の半導体チップ２１の電極パッド２１Ｅを第２の半導体チップ２２に重なる領域に配置されることができ、第１の半導体チップ２１と第２の半導体チップ２２の組み合わせの自由度が高まり、信頼性の高い、より薄型のチップ積層型半導体装置とすることができる。
（実施例４の変形例）
本発明によるチップ積層型半導体装置の前記第４の実施例の変形例について、図５をもって説明する。
本変形例に於ける半導体装置１４５は、第１実施例に於ける半導体装置１１０と基本的構成を同一とするものであるが、特に下段側の第１の半導体チップ２１と当該第１の半導体チップ２１上に搭載される上段側の第２の半導体素子２２との接着を行う第２の絶縁性接着剤３２部の構成に特徴を有する。
即ち、図５に示される半導体装置１４５は、その特徴的構成として、第２の絶縁性接着剤３２に、絶縁性材料の粒子からなるフィラー３４０が含有されている。
前記第４の実施例に於けるフィラー３３０と異なり、当該フィラー３４０は、その最大外形寸法（球状であれば直径）が、ボンディングワイヤ３６の直径よりも大とされ、更に第１の絶縁性接着剤層３１の厚さよりも大なる寸法とされるものであって、第２の絶縁性接着剤層３２中に含まれている。
このような形態にあっても、前記実施例と同様、第２の半導体チップ２２の並行な支持等の効果が発揮される。
（実施例５）
本発明によるチップ積層型半導体装置の第５の実施例について、図６をもって説明する。
本実施例に於ける半導体装置１５０は、前記第２実施例に於ける半導体装置１２０と同様な構成を有するものであるが、特に下段側の第１の半導体チップ２１と当該第１の半導体チップ２１上に搭載される上段側の第２の半導体素子２２との接合部の構成に特徴を有する。
即ち、当該半導体装置１５０の有する特徴的構成として、前記第１の半導体チップ２１の電極パッド２１Ｅ表出部、並びに当該電極パッド２１Ｅに接続されたボンディングワイヤ３６の一部が第１の絶縁性接着剤３１によって選択的に被覆されるが、当該第１の絶縁性接着剤３１によって被覆されない第１の半導体チップ２１表面領域は、封止用樹脂４１により被覆される。
また、第２の半導体チップ２２は、第１の絶縁性接着剤３１、及び第１の半導体チップ２１と第２の半導体チップ２２との間に受容された封止用樹脂４１によって第１の半導体チップ２１上に固着される。
このような形態によれば、前記実施例２と同様な効果に加え、第２の半導体チップ２２が、第１の絶縁性接着剤３１と接する部分を除いて、その上面及び底面を含む表出部全体が封止用樹脂４１により被覆されることによって、当該第２の半導体チップ２２の上面及び裏面に発生する応力の差を小とすることができる。
かかる構成により、半導体チップの上面及び裏面に発生する応力差に起因する、当該第２の半導体チップ２２の上面部に於ける封止用樹脂４１との間の剥離現象の発生を防止することができる。
また、当該第２の半導体チップ２２の厚さが５０μｍ程度と薄い場合に、その上面及び裏面に発生する応力差に起因しての、当該第２の半導体チップ２２の割れを防止することができる。
また、前記実施例２に示した半導体装置１２０に於ける第２の絶縁性接着剤３２を適用しないことにより、構成する部材点数及び製造工程数を減ずることができ、当該半導体装置１５０を、より低コストをもって製造することができる。
尚、前記実施例２と同様に、第１の半導体チップ２１上に於いて、前記第１の絶縁性接着剤３１は、第１の電極パッド２１Ｅ上及び第１のボンディングワイヤ３６を選択的に被覆するように配置される為、かかる被覆処理の際、当該第１の絶縁性接着剤３１の高さ（厚さ）を制御することが容易である。
即ち、高さ制御がされた第１の絶縁性接着剤３１の存在により、当該第１の半導体チップ２１上に第２の半導体チップ２２を積層して搭載する際、当該第１の半導体チップ２１と第２の半導体チップ２２との間の距離を一定として積層・配置することができる。
従って、第１の半導体チップ２１上にあって第２の半導体チップ２２との間に受容された封止用樹脂４１を介して当該第２の半導体チップ２２を載置・固着する際、当該第２の半導体チップ２２に傾きを生ずることなく、第１の半導体チップ２１の表面と第２の半導体チップ２２の表面とを並行なものとすることができる。
従って、第１の半導体チップ２１の電極パッド２１Ｅは第２の半導体チップ２２に重なる領域に配置されることができ、第１の半導体チップ２１と第２の半導体チップ２２の組み合わせは高い自由度を有し、信頼性の高い、より薄型であるチップ積層型半導体装置をより低コストで得ることができる。
（実施例６）
本発明によるチップ積層型半導体装置の第６の実施例について、図７をもって説明する。
本変形例に於ける半導体装置１６０は、第２実施例に於ける半導体装置１２０と基本的構成を同一とするものであるが、特に下段側の第１の半導体チップ２１と当該第１の半導体チップ２１上に搭載される上段側の第２の半導体素子２２との接着を行う第２の絶縁性接着剤３２部の構成に特徴を有する。
即ち、当該半導体装置１６０の有する特徴的構成として、前記第１の半導体チップ２１の電極パッド２１Ｅの表出部、並びに当該電極パッド２１Ｅに接続されたボンディングワイヤ３６の一部が第１の絶縁性接着剤３１によって選択的に被覆されると共に、当該第１の絶縁性接着剤３１によって被覆されない第１の半導体チップ２１表面領域には、第２の絶縁性接着剤３２が島状に部分的に配設されている。
そして、第２の半導体チップ２２は、第１の絶縁性接着剤３１、第２の絶縁性接着剤３２、及び第１の半導体チップ２１と第２の半導体チップ２２との間に注入され受容された封止用樹脂４１によって、第１の半導体チップ２１上に固着される。
このような形態によれば、前記実施例２と同様な効果に加え、第２の半導体チップ２２が、第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２と接する部分を除いて、その上面及び底面を含む表出部全体が封止用樹脂４１により被覆される。これにより、当該第２の半導体チップ２２の上面及び裏面に発生する応力の差を小とすることができる。
また、かかる構成により、半導体チップの上面及び裏面に発生する応力差に起因する、当該第２の半導体チップ２２の上面部に於ける封止用樹脂４１との間の剥離現象の発生を防止することができる。
また、当該第２の半導体チップ２２の厚さが５０μｍ程度と薄い場合に、その上面及び裏面に発生する応力差に起因しての、当該第２の半導体チップ２２の割れを防止することができる。
更に、第１の半導体チップ２１と第２の半導体チップ２２との間が、第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２により固着されることにより、当該第１の半導体チップ２１と第２の半導体チップ２２との間に封止用樹脂４１を充填する際に、当該封止用樹脂４１の充填中に生じる応力による第１の半導体チップ２１と第２の半導体チップ２２との間に於ける剥離の発生が抑制される。
尚、前記実施例５と同様に、第１の半導体チップ２１上に於いて、前記第１の絶縁性接着剤３１は、第１の電極パッド２１Ｅ上及び第１のボンディングワイヤ３６を選択的に被覆するように配置される為、かかる被覆処理の際、当該第１の絶縁性接着剤３１の高さ（厚さ）を制御することが容易である。
即ち、高さ制御がされた第１の絶縁性接着剤３１の存在により、当該第１の半導体チップ２１上に第２の半導体チップ２２を積層して搭載する際、当該第１の半導体チップ２１と第２の半導体チップ２２との間の距離を一定として積層・配置することができる。
従って、第１の半導体チップ２１上に被着された第２の絶縁性接着剤３２並びに封止用樹脂４１を介して第２の半導体チップ２２を載置・固着する際、当該第２の半導体チップ２２に傾きを生ずることなく、第１の半導体チップ２１の表面と第２の半導体チップ２２の表面とを並行なものとすることができる。
従って、第１の半導体チップ２１の電極パッド２１Ｅは第２の半導体チップ２２に重なる領域に配置されることができ、第１の半導体チップ２１と第２の半導体チップ２２の組み合わせが高い自由度を有し、信頼性の高い、より薄型であるチップ積層型半導体装置をより低コストで得ることができる。
（実施例７）
本発明によるチップ積層型半導体装置の第７の実施例について、図８をもって説明する。
本実施例に於ける半導体装置１７０にあっては、チップ搭載部材としてリードフレーム７０が適用される。
即ち、本実施例に於ける半導体装置１７０は、チップ搭載部材及びリード導出部材であるリードフレーム７０と、当該リードフレーム７０のダイステージ７１上に搭載された下段側の第１の半導体チップ２１、及び当該第１の半導体チップ２１上に絶縁性接着剤を介して積層された上段側の第２の半導体チップ２２を備える。
また、第１の半導体チップ２１に於ける電極パッド２１Ｅとリードフレーム７０のインナーリード部７２とを接続するボンディングワイヤ３６、並びに第２の半導体チップ２２の電極パッド２２Ｅとリードフレームのインナーリード部７２とを接続するボンディングワイヤ３７を備える。
そして、前記半導体チップ２１、２２、ボンディングワイヤ３６、３７及びリードフレーム７０等は、封止用樹脂４１により封止され、前記インナーリードの他端アウターリード７３は外部接続端子とされる。
尚、第１の半導体チップ２１は、エポキシ樹脂からなる絶縁性樹脂あるいは銀（Ａｇ）等の金属粒子を含有したエポキシ樹脂からなる導電性樹脂からなる接着剤５１によって、前記ダイステージ７１上に固着されている。
また前記ボンディングワイヤ３６、３７は、金（Ａｕ）線、アルミニウム（Ａｌ）線あるいは銅（Ｃｕ）線からなり、周知のワイヤボンディング法により接続されている。
更に、前記封止用樹脂４１としては、エポキシ系樹脂が適用されている。
かかる構成を有する、本実施例に於ける半導体装置１７０の有する特徴的構成として、前記第１の半導体チップ２１の電極パッド２１Ｅの表出部、並びに当該電極パッド２１Ｅに接続されたボンディングワイヤ３６の一部、少なくとも当該第１の半導体チップ２１上に位置する部分が、第１の絶縁性接着剤３１によって選択的に被覆されると共に、当該第１の絶縁性接着剤３１によって被覆されない第１の半導体チップ２１表面が第２の絶縁性接着剤３２により被覆されている。
当該第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２の高さが同等の高さとなるよう、当該第２の絶縁性接着剤３２の被着量が設定されている。
そして、前記第２の半導体チップ２２は、当該第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２によって、当該第１の半導体チップ２１上に接着、固定されている。
尚、第１絶縁性接着剤３１、及び第２の絶縁性接着剤３２は、エポキシ樹脂、ポリイミド樹脂或いはアクリル樹脂等の熱硬化性または熱可塑性を有する樹脂接着剤である。
また、当該第１の絶縁性接着剤３１、第２の絶縁性接着剤３２は、それぞれ異なる物性を有するものであっても良い。
このような形態によれば、前記実施例２と同様、第１の電極パッド２３及び第１のボンディングワイヤ３６の一部が第１の絶縁性接着剤３１によって選択的に被覆されていることにより、第２の半導体チップ２２を第２の絶縁性接着剤３２を介して第１の半導体チップ２１上に搭載する際に、当該第２の半導体チップ２２と前記第１のボンディングワイヤ３６とが接触することはない。
更に、第１のボンディングワイヤ３６が変形して、第１のボンディングワイヤ３６相互間に於いてショートが生じることが防止され、また電極パッド２３との接続部に於いて当該第１のボンディングワイヤ３６に断線を生じることが防止される。
また、前記実施例２と同様に、第１の半導体チップ２１上に於いて、前記第１の絶縁性接着剤３１は、電極パッド２１Ｅ上及び第１のボンディングワイヤ３６の一部を選択的に被覆するように配置される為、かかる被覆処理の際、当該第１の絶縁性接着剤３１の高さ（厚さ）を制御することが容易である。
これにより、当該第１の半導体チップ２１に第２の半導体チップ２２を積層搭載する際には、高さの制御がなされた第１の絶縁性接着剤３１の存在により、第１の半導体チップ２１と第２の半導体チップ２２との間の距離を一定とすることが可能となる。
即ち、第１の半導体チップ２１上に、第１の絶縁性接着剤３２を介して第２の半導体チップ２２を載置・固着する際、当該第２の半導体チップ２２に傾きを生ずることなく積層・配置することができる。
更に、前記実施例２と同様、第１の半導体チップ２１と第２の半導体チップ２２は、第１の絶縁性接着剤３１及び当該第１の絶縁性接着剤３１と同等の高さ（厚さ）に配設された第２の絶縁性接着剤３２により固着される。
従って、前記実施例１に示す構成に比して、第２の半導体チップ２２の搭載高さを低くすることができ、半導体装置１７０全体の厚さを薄く構成することが可能となる。
更に、第１の半導体チップ２１の電極パッド２１Ｅは第２の半導体チップ２２に重なる領域に配置されることができ、当該第１の半導体チップ２１と第２の半導体チップ２２の組み合わせが高い自由度を有し、信頼性の高い、より薄型であるチップ積層型半導体装置をより低コストで得ることができる。
（実施例８）
本発明によるチップ積層型半導体装置の第８の実施例について、図９Ａ及び図９Ｂをもって説明する。
本実施例に於けるチップ積層型半導体装置１８０にあっては、第１実施例乃至第６実施例に於ける半導体装置と基本的構成を同一とするものであるが、図９Ａに示す様に積層される半導体チップは、その表面の略中央部に於いて複数個の電極パッドが直線状に配置された構造を有する。
即ち、本実施例に於ける当該半導体装置１８０の有する特徴的構成として、半導体チップ２１並びに半導体チップ２２に於ける複数個の電極パッド２１Ｅ（２２Ｅ）は、図９（Ｂ）に示されるように、当該半導体チップ２１，２２それぞれの表面の略中央部に於いて直線状に配置されている。
従って、当該電極パッド２１Ｅ（２２Ｅ）から導出されて基板１１上の電極パッドに接続されるボンディングワイヤ３６（３７）は、前記実施例に示した構成に比してその長さが長い。
かかる長尺状のボンディングワイヤは、その変形、断線、或いは他のボンディングワイヤとの接触等を生じ易い。
この為、前記第１の半導体チップ２１の電極パッド２１Ｅの表出部、並びに当該電極パッド２１Ｅに接続されたボンディングワイヤ３６の一部、少なくとも当該第１の半導体チップ２１上に位置する部分が、第１の絶縁性接着剤３１によって選択的に被覆されている。
そして、当該第１の半導体チップ２１上に位置する当該ボンディングワイヤ３６の残余の部分は、第２の絶縁性接着剤３２によって被覆されている。当該第２の絶縁性接着剤３２は第１の絶縁性接着剤３１上をも覆って配設される。
そして、前記第２の半導体チップ２２は、第１の半導体チップ２１上ならびに第１の絶縁性接着剤３１上を被覆して配設された当該第２の絶縁性接着剤３２によって、第１の半導体チップ２１上に固着されている。
更に、当該第２の半導体チップ２２の電極パッド２２Ｅ表出部、並びに当該電極パッド２２Ｅに接続されたボンディングワイヤ３７の一部、少なくとも当該第２の半導体チップ２２上に位置する部分が、第３の絶縁性接着剤３３によって選択的に被覆されている。
尚、第１絶縁性接着剤３１、第２の絶縁性接着剤３２ならびに第３の絶縁性接着剤３３は、エポキシ樹脂、ポリイミド樹脂或いはアクリル樹脂等の熱硬化性または熱可塑性を有する樹脂接着剤である。
また、当該第１の絶縁性接着剤３１、第２の絶縁性接着剤３２ならびに第３の絶縁性接着剤３３は、それぞれ異なる物性を有するものであっても良い。
このような本実施例に於ける半導体装置１８０に於ける形態によれば、電極パッドが中央部に配置された半導体チップを用いる場合にあっても、チップ積層型半導体装置を容易に構成することができる。
また、積層された第２のチップに結線した第２のボンディングワイヤ３７の一部を第２のチップ上で第３の絶縁性接着剤３３により被覆固定することにより、封止用樹脂４１により封止する際、封止用樹脂４１の流動による当該第２のボンディングワイヤ３７の変形が防止され、もって隣接するボンディングワイヤ間に於ける相互の接触を防止することができる。
本実施例に於ける半導体装置１８０に於ける他の特徴的構成として、前記電極パッド２１Ｅ，２２Ｅ上にバンプ２７，２８が配設され、当該バンプ２７，２８に対して、対応するボンディングワイヤがステッチボンディングされる形態がある。
当該バンプ２７，２８は、金，銅，金合金，或いは銅合金などの金属から形成され、またステッチボンディングは、前記基板上の電極１２，１３への接続を第１ボンディングとし、バンプ２７，２８への接続を第２ボンディングとしてなされる。かかるボンディング形態は、リバースボンディング法と称される。この様に、電極パッド上に予めバンプを形成しておき、リバースボンディング法によって，ワイヤ結線を行うことにより、ワイヤループの高さを低く形成でき，半導体装置を薄型に構成することが可能になる。
また，電極パッドとボンディングワイヤとをバンプを介して接続することにより、ボンディングワイヤの接続強度を高めることができる。
また、当該バンプがスペーサとして機能することにより，ワイヤループが垂れてチップの半導体チップの回路面及び／或いは半導体チップ隅部等と接触することを防止することができる。
かかるリバースボンディング法は、前記実施例の何れに対しても、必要に応じて適用することができる。
ここで、前記実施例１乃至実施例８に示した、本発明によるチップ積層型半導体装置に於ける、二つの半導体チップ２１，２２の積層形態を図１０Ａ、図１０Ｂ、及び、図１０Ｃに示す。
チップ搭載部材１１或いはダイステージ７１に搭載される第１の半導体チップ２１と、当該第１の半導体チップ２１上に積層配置される第２の半導体チップ２２は、両半導体チップのそれぞれの形状、寸法に応じて種々の積層形態が採られる。
下段側の第１の半導体チップ２１と上段側の第２の半導体チップ２２とが、同一の大きさである場合に於けるボンディングワイヤの導出形態を図１０Ａに示す。
かかる構造に於いて、第１のボンディングワイヤ３６は第１の半導体チップ２１に接続され、第２のボンディングワイヤ３７が第２の半導体チップ２２に接続される。
このように、上段側の第２の半導体チップ２２が下段側の第１の半導体チップ２１と同じ大きさの場合に、スタックドパッケージタイプの半導体装置を構成することができる。
積層される第１の半導体チップ２１と第２の半導体チップ２２とが、異なる外形寸法を有する場合に於けるボンディングワイヤの導出形態を、図１０Ｂに示す。
かかる構造に於いて、図上で上下方向には第１の半導体チップ２１が第２の半導体チップ２２よりも大きく、一方、図上左右方向には第２の半導体チップ２２が第１の半導体チップ２１よりも大きい。かかる構成において、第１のボンディングワイヤ３６は第１の半導体チップ２１に接続され、第２のボンディングワイヤ３７が第２の半導体チップ２２に接続される。
この時、第１の半導体チップ２１に於ける電極パッド２１Ｅは所謂千鳥状に配置されている。従って、当該電極パッド２１Ｅに接続されるボンディングワイヤ３６は、当該千鳥状配列に対応して導出される。
このように、下段側の第１の半導体チップ２１と上段側の第２の半導体チップ２２とが異なる大きさの場合に、スタックドパッケージタイプの半導体装置を構成することができる。
また、千鳥配置を採用した半導体チップの場合には、第１のボンディングワイヤ３６のピッチが微細になり、第１のボンディングワイヤ３６の変形時にショートが発生しやすいが、本発明によれば、前記実施例１乃至実施例８に述べたように、ボンディングワイヤ間に於けるショートの発生を防止することができる。
第１の半導体チップ２１と第２の半導体チップ２２とが、異なる外形寸法を有する場合の他の例を図１０Ｃに示す。第１の半導体チップ２１よりも、当該第１の半導体チップ２１上に配置される第２の半導体チップ２２の方が、その縦・横何れの寸法が大きい。
第１のボンディングワイヤ３６は第１の半導体チップ２１に接続され、第２のボンディングワイヤ３７は第２の半導体チップ２２に接続される。
点線で示す第１の半導体チップ２１の電極パッド２１Ｅの位置は、当該第１の半導体チップ２１の外縁部からより内側に配置されており、第１のボンディングワイヤ３６の長さは第２のボンディングワイヤ３７よりも長くされている。
このように、本発明によれば、上段側の第２の半導体チップ２２が下段側の第１の半導体チップ２１よりも大きい場合においても、スタックドパッケージタイプの半導体装置を構成することができる。
また、第１の電極パッドが半導体チップの外縁部からより内側に配置された半導体チップの場合、第１の半導体チップ２１へ接続されるボンディングワイヤ３６の長さが長くなり、その変形、或いはショート等が発生し易いが、実施例１乃至実施例８に述べたようにショートの発生を防止することができる。
また、実施例１乃至実施例８に示した、本発明によるチップ積層型半導体装置の何れにおいても、半導体装置の製造時において、第１の半導体チップの第１の電極パッドに第１のボンディングワイヤをワイヤボンディングした後に、第１の電極パッドおよび第１のボンディングワイヤの少なくとも一部を第１の絶縁性接着剤で覆う。
この第１の絶縁性接着剤による第１の電極パッドおよび第１のボンディングワイヤの被覆は、半導体装置の製造時において、第１の半導体チップの上に第２の半導体チップを積層搭載する際に、第１の電極パッドに接続された第１のボンディングワイヤが第２の半導体チップの底面に接触することを防止し、また、第１のボンディングワイヤが変形して、第１のボンディングワイヤ同士の間でショートが生じることや第１の電極パッドとの接続部でワイヤ断線が生じることを防止する。
また、当該第１の絶縁性接着剤は、第１の半導体チップ上において、局所的に第１の電極パッドおよび第１のボンディングワイヤの一部を被覆するように配置するので、第１のボンディングワイヤを被覆する際に第１の絶縁性接着剤を配在する部分の高さを制御することが容易となる。これにより、第２の半導体チップを第１の半導体チップに積層搭載する際には、この高さ制御がされた第１の絶縁性接着剤の配在部分により第１の半導体チップと第２の半導体チップとの距離を一定に制御することが可能となる。すなわち第２の半導体チップが傾くことなく第１の半導体チップ上に積層配置することができる。これにより第２のボンディングワイヤを第２の半導体チップ上の第２の電極パッドに接続する際に、接続不良や位置ずれを防止することができる。
尚、第１の絶縁性接着剤は、第１の半導体チップと第２の半導体チップとを固着する接着機能を備える。
また、ボンディングパッドと第１のボンディングワイヤとをボールボンディングによりボンディングした後、第１の電極パッドと第１のボンディングワイヤとをステッチボンディングによりボンディングしてボンディングパッドと第１の電極パッドとをワイヤボンディングする、所謂「リバースボンディング法」を用いてワイヤボンディングを行えば、第１のボンディングワイヤのワイヤループ高さを低くすることができる。
これにより、供給する第１の絶縁性接着剤の量を少なくすることができ、また絶縁性接着材を配在する部分の高さをより低くすることができ、且つ高精度に制御することが容易となるため、第２の半導体チップを第１の半導体チップ上に搭載する際、第２の半導体チップの水平度を制御することが容易となり、また半導体装置をより薄型に構成することができる。
次に、前記実施例１乃至実施例８をもって示した、本発明によるチップ積層型半導体装置に於ける、電極パッドへのボンディングワイヤ接続部位に対する絶縁性接着剤の被覆形態、並びに半導体チップ上への絶縁性接着剤の被着形態を図１１Ａ、図１１Ｂ、図１１Ｃ、図１１Ｄ、図１２Ａ、図１２Ｂ、及び、図１２Ｃに示す。
下段側の第１の半導体チップ２１に於いて、対向する２辺の縁部近傍に列状に配置された複数の第１の電極パッド２１Ｅに第１のボンディングワイヤ３６が接続され、当該第１の電極パッド２１Ｅ上及び第１のボンディングワイヤ３６の一部が第１の絶縁性接着剤３１により選択的に被覆された状態を、図１１Ａに示す。
第１の絶縁性接着剤３１は、列状に配置された第１の電極パッド２１Ｅのパッド列及び当該第１の電極パッド２１Ｅに接続された第１のボンディングワイヤ３６のワイヤ列を一体的に被覆している。かかる形態は、前記実施例１、２、４、５、６並びに７に適用し得る形態であって、当該実施例に於いて示した効果が得られる。
また、下段側の第１の半導体チップ２１に於いて、対向する２辺の縁部近傍に列状に配置された複数の電極パッド２１Ｅに第１のボンディングワイヤ３６が接続され、当該電極パッド２１Ｅ上、及び第１のボンディングワイヤ３６の延在部全体が第１の絶縁性接着剤３１により選択的に被覆された形態を図１１Ｂに示す。
第１の絶縁性接着剤３１は、列状に配置された電極パッド２１Ｅのパッド列及び第１のボンディングワイヤ３６のワイヤ列を一体的に、共通に被覆するとともに、当該第１のボンディングワイヤ３６をその延在部に沿って全体を被覆している。
かかる形態は、前記実施例３に示す半導体装置１３０に対応した形態であり、当該実施例３に示した効果が得られる。
また、下段側の前記第１の半導体チップ２１に於いて、対向する２辺の縁部近傍に列状に配置された複数個の電極パッド２１Ｅに第１のボンディングワイヤ３６が接続され、当該電極パッド１及び第１のボンディングワイヤ３６の一部が第１の絶縁性接着剤３１により選択的に被覆された状態を図１１Ｃに示す。
第１の絶縁性接着剤３１は、列状に配置された電極パッド２１Ｅ及び当該電極パッド２１Ｅに接続された第１のボンディングワイヤ３６の一部を個別に被覆している。かかる形態は、前記図１１Ａに示す形態に替えて実施例１、２、４、５、６並びに実施例７に適用し得る形態であって、これも当該実施例に於いて示した効果が得られる。
更に、個々の電極パッド２１Ｅ毎に、第１の絶縁性接着剤３１を供給・被覆することにより、当該第１の絶縁性接着材３１が被着される部分の高さをより低くすることができ、且つその量を高精度に制御することが容易となるため、第２の半導体チップ２２を第１の半導体チップ２１上に搭載する際に、当該第２の半導体チップ２２の表面の傾きを制御することが容易となる。
また、下段側の第１の半導体チップ２１に於いて、４辺の縁部近傍に列状に配置された複数個の電極パッド２１Ｅのそれぞれに第１のボンディングワイヤ３６が接続され、このうち対向する２辺に於ける一部の電極パッド２１Ｅ及び第１のボンディングワイヤ３６の一部が、第１の絶縁性接着剤３１により選択的に被覆された状態を図１１Ｄに示す。
第１の絶縁性接着剤３１は、千鳥状に配置された電極パッド２１Ｅのパッド列及び当該電極パッド２１Ｅに接続された第１のボンディングワイヤ３６のワイヤ列を一体的に被覆している。かかる形態も、前記実施例１、２、４、５、６並びに実施例７に適用し得る形態である。
尚、前記実施例６に示す半導体装置１６０にあっては、下段側の第１の半導体チップ２１に於いて、第１の絶縁性接着剤３１による電極パッド２１Ｅと第１のボンディングワイヤ３６の被覆に留まらず、第１の半導体チップ２１上には第２の絶縁性接着剤３２が選択的に被着される。
当該第２の絶縁性接着剤３２Ｂの被着の形態について、以下に示す。前記図１１Ｃに示す形態即ち、下段側の第１の半導体チップ２１の一組の対向する２辺の外縁部に列状に配置された複数の電極パッド２１Ｅに第１のボンディングワイヤ３６が接続され、電極パッド２１及び第１のボンディングワイヤ３６の一部が第１の絶縁性接着剤３１により個別に被覆された状態に於いて、当該第１の半導体チップ２１の表面に第２の絶縁性接着剤３２が選択的に、孤立した島状に被着された状態を図１２Ａに示す。
これらの第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２によって、当該第１の半導体チップ２１上に第２の半導体チップ２２（図示せず）が固着される。
実施例６にて説明した如く、当該第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２の存在しない第１の半導体チップ２１と第２の半導体チップ２２との間には、封止用樹脂４１が充填される。
また、前記図１１Ａに示す形態即ち、下段側の第１の半導体チップ２１の一組の対向する２辺の外縁部に列状に配置された複数の電極パッド２１Ｅに第１のボンディングワイヤ３６が接続され、電極パッド２１Ｅ及び第１のボンディングワイヤ３６の一部が第１の絶縁性接着剤３１により被覆された状態に於いて、当該第１の半導体チップ２１の表面に、第２の絶縁性接着剤３２が選択的に、帯状に被着された状態を図１２Ｂに示す。
当該第２の絶縁性接着剤３２Ｂの二つの帯は、第１の半導体チップ２１の隅部を結ぶ方向即ち対角線に沿って伸び、Ｘ字状に交差している。
これらの第１の絶縁性接着剤３１Ａ及び第２の絶縁性接着剤３１Ｂにより、当該第１の半導体チップ２１上に第２の半導体チップ２２（図示せず）が固着される。かかる形態によれば、図１２Ａに示した構成に比べ、第２の絶縁性接着剤３２による第１の半導体チップと第２の半導体チップとの固着を、より強固に行うことができる。
尚、ここでは第２の絶縁性接着剤３２の被着形態を、第１の半導体チップ２１の対角線に沿うＸ字型としているが、勿論これに特定されるものではない。また、かかる構成にあっても、第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２の存在しない第１の半導体チップ２１と第２の半導体チップ２２との間には、封止用樹脂４１が充填される。
また、前記図１１Ａに示す形態即ち、下段側の第１の半導体チップ２１の一組の対向する２辺の外縁部に列状に配置された複数の電極パッド２１Ｅに第１のボンディングワイヤ３６が接続され、当該電極パッド２１Ｅ及び第１のボンディングワイヤ３６の一部が第１の絶縁性接着剤３１により被覆された状態に於いて、当該第１の半導体チップ２１の表面に、第２の絶縁性接着剤３２が選択的に、並行する帯状に被着された状態を図１２Ｃに示している。当該第２の絶縁性接着剤３２の二つの帯は、当該第１の半導体チップ２１の電極パッド配列と並行に延びている。
これらの第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２により、当該第１の半導体チップ２１上に第２の半導体チップ２２（図示せず）が固着される。この形態によれば、図１２Ａに示した構成に比べ、第２の絶縁性接着剤３２による第１の半導体チップと第２の半導体チップとの固着を、より強固に行うことができる。
また、かかる構成にあっても、第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２の存在しない第１の半導体チップ２１と第２の半導体チップ２２との間には、封止用樹脂４１が充填される。この時、当該封止用樹脂４１の注入方向を、第１の絶縁性接着剤３１及び第２の絶縁性接着剤３２の配置された方向と並行とする（図示される形態にあっては上下方向）ことにより、当該封止用樹脂４１を速やかに、且つ確実に充填することができる。
上述の如き特徴的構成を有する、本発明によるチップ積層型半導体装置を製造する方法について、実施例をもって詳細に説明する。
（実施例９）
本発明によるチップ積層型半導体装置の製造方法に於ける第１の実施の形態を、第９実施例として、図１３Ａ、図１３Ｂ、図１３Ｃ、図１３Ｄ、図１３Ｅ、図１４Ｆ、図１４Ｇ、図１４Ｈ、及び、図１４Ｉに示す。
本実施例にあっては、まず下段側の第１の半導体チップ２１を、チップ搭載部材である基板１１に搭載する（図１３Ａ参照。）。第１の半導体チップ２１は、その一方の主面（上面）に電子回路及び電極パッド２１Ｅを具備し、一方、基板１１は当該半導体チップ２１の被搭載面にボンディングパッド１２、１３を備える。
第１の半導体チップ２１の裏面には予めフィルム状の接着剤５１が固着され、基板１１を加熱しつつ、当該第１の半導体チップ２１を基板１１に押圧することにより、当該第１の半導体チップ２１を基板１１上に接着・固定する。尚、かかる固着処理に於いて、基板１１を加熱する代わりに、第１の半導体チップ２１を加熱してもよく、また基板１１と第１の半導体チップ２１の両者を加熱してもよい。
加熱温度は、５０℃〜１００℃程として、フィルム状の接着剤５１の粘度が低下する程度の温度とする。また、半導体チップ２１を基板１１に搭載した後、接着剤５１、基板１１及び半導体チップ２１を、１２０℃〜２４０℃程に加熱して、接着剤５１を硬化させてもよい。また、フィルム状の接着剤５１に替えて、液状の接着剤を予め基板１１上に供給しておいてもよい。
次いで、第１の半導体チップ２１の電極パッド２１Ｅと基板１１の電極パッド１２との間を、第１のボンディングワイヤ３６によって接続（ワイヤボンディング）する（図１３Ｂ参照。）。
当該ワイヤボンディングに際しては、第１ボンディングを第１の半導体チップ２１の電極パッド２１Ｅに行った後、第２ボンディングを基板１１の電極パッド１２に行う通常のボンディング法、或いは第１ボンディングを基板１１の電極パッド１２に行った後、第２ボンディングを第１の半導体チップ２１の電極パッド２１Ｅに行う所謂「リバースボンディング法」の何れの方法をも適用することができる。
リバースボンディング法によりワイヤボンディングを行う際には、予め電極パッド２１Ｅ上にバンプを形成しておき、当該バンプ上に第２ボンディングを行ってもよい。当該バンプの形成手段としては、ボールボンディング法或いは選択メッキ法を適用することができる。リバースボンディング法を用いてワイヤボンディングを行えば、通常のワイヤボンディング法に比べ、ボンディングワイヤのループの高さを低くすることができる。
次いで、前記電極パッド２１Ｅの表出部、及び当該電極パッド２１Ｅに接続された第１のボンディングワイヤ３６を含む接続部近傍部位を、第１の絶縁性接着剤３１によって被覆する（図１３Ｃ参照。）。
第１の絶縁性接着剤３１は液状の樹脂接着剤であり、所定の液量をノズル６１から吐出させ、前記図１１Ａ、Ｂ、Ｃ、Ｄに示した被覆形態のうちの何れかとなるよう供給する。尚、第１の絶縁性接着剤３１を供給する際、第１のボンディングワイヤ３６に変形を生じないように、第１の絶縁性接着剤３１を５０℃〜１００℃程に加熱してその流動性を高めてもよい。
かかる第１の絶縁性接着剤３１の供給に際しては、基板１１、第１の半導体チップ２１及び第１のボンディングワイヤ３６を加熱しつつ第１の絶縁性接着剤３１を供給する方法、当該第１の絶縁性接着剤３１を加熱しながら供給する方法、或いは、基板１１、第１の半導体チップ２１及び第１のボンディングワイヤ３６を加熱すると共に、第１の絶縁性接着剤３１を加熱しつつ供給する方法の何れかを選択することができる。尚、第１の絶縁性接着剤３１を複数の領域に供給する場合には、硬化または半硬化状態とされたれときに、それぞれの領域に於ける当該第１の絶縁性接着剤３１の高さが等しくなるように供給量を制御する。
しかる後、第１の絶縁性接着剤３１を硬化または半硬化状態（Ｂステージ状態）として、電極パッド２１Ｅ及び当該電極パッド２１Ｅと第１のボンディングワイヤ３６との接続部を含んでその近傍部位を固定する（図１３Ｄ参照。）。当該第１の絶縁性接着剤３１を硬化または半硬化せしめる処理は、当該第１の絶縁性接着剤３１の材質に応じて選択され、熱硬化性樹脂である場合には１５０℃〜２４０℃程に加熱または室温放置（常温硬化）し、熱可塑性樹脂である場合には、乾燥（溶剤揮発）または１００℃〜２４０℃程に加熱した後に降温処理するなどの手段を適宜選択する。
次いで、前記第１の半導体チップ２１上に、上段側の第２の半導体チップ２２を搭載する（図１３Ｅ参照。）。当該第２の半導体チップ２２は、その一方の主面（上面）に電子回路及び電極パッド２２Ｅを具備し、その裏面（電子回路非形成面）には第２の絶縁性接着剤３２が配設されている。図１３Ｅに示す状態に於いては、第２の半導体チップ２２は、第２の絶縁性接着剤３２を介して、第１の半導体チップ２１上に載置される。
次いで、第２の半導体チップ２２を、５０℃〜２４０℃程に加熱しながら第１の半導体チップ２１上に矢印の如く押圧することにより、当該第２の半導体チップ２２を第２の絶縁性接着剤３２によって第１の半導体チップ２１上に固着する（図１４Ｆ参照。）。この時、第１の半導体チップ２１上には、前記第１の絶縁性接着剤３１が硬化または半硬化状態をもって且つ突出して配置されている。
第２の半導体チップ２２を加熱することにより、第２の絶縁性接着剤３２は粘度が低下し、流動性が増して、第１の絶縁性接着剤３１によって形成された凹部を埋め且つ当該第１の絶縁性接着剤３１上を覆って被着される。
尚、前記第１のボンディングワイヤ３６は第１の絶縁性接着剤３１により被覆されているため、第１の半導体チップ２１上に当該第２の半導体チップ２２を搭載する際に、第１のボンディングワイヤ３６が第２の半導体チップ２２の底面等に接触する恐れは無い。更に、第１のボンディングワイヤ３６が変形して、隣り合う第１のボンディングワイヤ３６間に於ける接触・ショート等、或いは断線が生じることも無い。
また、かかる積層構造にあっては、第１の半導体チップ２１と第２の半導体チップ２２との間隔は、予め高さが制御された第１の絶縁性接着剤３１の高さによって規定される。従って、第１の半導体チップ２１と第２の半導体チップ２２との離間距離を一定とすることができる。即ち、第２の半導体チップ２２は傾くことなく、即ち第１の半導体チップ２１の表面と並行な表面をもって、当該第１の半導体チップ２１上に積層配置される。
尚、第２の絶縁性接着剤３２は、第２の半導体チップ２２を第１の半導体チップ２１に積層して搭載する過程で硬化または半硬化させるか、第２の半導体チップを第１の半導体チップに積層・搭載した後に、搭載配置した図１４Ｆに示した状態で硬化または半硬化させてもよい。
第２の絶縁性接着剤３２を硬化または半硬化せしめる処理は、当該第２の絶縁性接着剤３２の材質に応じて選択され、熱硬化性樹脂である場合には１５０℃〜２４０℃程に加熱または室温放置（常温硬化）し、熱可塑性樹脂である場合には乾燥（溶剤揮発）または１００℃〜２４０℃程に加熱した後に降温処理するなどの手段を適宜選択する。また、当該第２の絶縁性接着剤３２を硬化または半硬化させる処理に於いて、半硬化状態にある前記第１の絶縁性接着剤３１を同時に硬化させてもよい。
次いで、第２の半導体チップ２２の電極パッド２２Ｅと基板１１の電極パッド１３との間を、第２のボンディングワイヤ３７によって接続（ワイヤボンディング）する（図１４Ｇ参照。）。この時、当該第２の半導体チップ２２は、前述の如く、その表面が半導体チップ２１の表面と並行に搭載され、これにより基板１１の表面と並行となるように配置されているため、当該ワイヤボンディングを行う際に、位置ずれ及び／或いは接合不良等の不具合を生じない。
次いで、第１及の半導体チップ２１、第２の半導体チップ２２及び第１及び第２のボンディングワイヤ３６、３７等を、エポキシ樹脂等からなる封止用樹脂４１により一体的に樹脂封止する（図１４Ｈ参照。）。
樹脂封止方法としては、周知のトランスファーモールド法、或いはコンプレッションモールド法を適用することができる。尚、封止用樹脂により封止する際には、当該封止用樹脂を熱硬化させるが、この時、半硬化状態にある第１の絶縁性接着剤３１または第２の絶縁性接着剤３２を同時に硬化させてもよい。
しかる後、基板１１の他方の主面（裏面）に、外部接続端子４６として、複数個のはんだボールを配設する（図１４Ｉ参照。）。このようにして、図１に示したチップ積層型半導体装置１１０が形成される。
尚、前記図１３に示す製造方法に於いて、半導体チップ２１の裏面への接着剤５１の被着、並びに半導体チップ２２の裏面への第２の絶縁性接着剤３２の被着は、例えば図１５に示される手段を用いることができる。
即ち、まず大判のシート状接着剤５１Ｓ（またはシート状絶縁性接着剤３２Ｓ）を準備する。当該シート状接着剤５１Ｓ（またはシート状絶縁性接着剤３２Ｓ）は、第１の半導体チップ２１（或いは第２の半導体チップ２２）が複数個形成された半導体ウェーハ２００に相当する形状・面積を有する（図１５Ａ参照。）。
そして、当該シート状接着剤５１Ｓ（またはシート状絶縁性接着剤３２Ｓ）を、半導体ウェーハ２００の裏面（電子回路非形成面）に貼り付ける（図１５Ｂ参照。）。
次いで、当該シート状接着剤５１Ｓ（またはシート状絶縁性接着剤３２Ｓ）をダイシングシート２１０に貼り合わせる（図１５Ｃ参照。）。
そして、半導体ウェーハ２００に対しダイシング処理を施し、当該半導体ウェーハ２００を半導体チップに個片化する。この時、シート状接着剤５１Ｓ（またはシート状絶縁性接着剤３２Ｓ）も半導体ウェーハ２００と共に一括して分断される（図１５Ｄ参照。）。
しかる後、個片化された半導体チップを、その裏面に貼り付けられたシート状接着剤５１Ｓ（またはシート状絶縁性接着剤３２Ｓ）と共に、ダイシングシート２１０から剥離する。
この様な手法によれば、予め個片化された半導体チップの裏面に接着剤（または絶縁性接着剤）を被着する方法に比して、高い効率をもって当該接着剤（または絶縁性接着剤）を被着することができ、且つ個片化された半導体チップに於ける接着剤の量、厚さ等を均一化することができる。
（実施例１０）
本発明によるチップ積層型半導体装置の製造方法に於ける第２の実施の形態を、第１０実施例として図１６Ａ、図１６Ｂ、図１６Ｃ、図１６Ｄ、図１６Ｅ、図１７Ａ、図１７Ｂ、図１７Ｃ、図１７Ｄ、図１７Ｅ、図１７Ｆ、図１７Ｇ、図１７Ｈ、図１７Ｉ、及び、図１７Ｊに示す。
本実施例にあっては、まず下段側の第１の半導体チップ２１を、チップ搭載部材である基板１１に搭載する（図１６Ａ参照。）。第１の半導体チップ２１は、その一方の主面（上面）に電子回路及び電極パッド２１Ｅを具備し、一方、基板１１は当該半導体チップ２１の被搭載面にボンディングパッド１２、１３を備える。
第１の半導体チップ２１の裏面には予めフィルム状の接着剤５１が固着され、基板１１を加熱しつつ、当該第１の半導体チップ２１を基板１１に押圧することにより、第１の半導体チップ２１を基板１１上に接着・固定する。
尚、かかる固着処理に於いて、基板１１を加熱する代わりに、第１の半導体チップ２１を加熱してもよく、また基板１１と第１の半導体チップ２１の両者を加熱してもよい。
加熱温度は、５０℃〜１００℃程として、フィルム状の接着剤５１の粘度が低下する程度の温度とする。また、半導体チップ２１を基板１１に搭載した後、接着剤５１、基板１１及び半導体チップ２１を、１２０℃〜２４０℃程に加熱して、接着剤５１を硬化させてもよい。また、フィルム状の接着剤５１に替えて、液状の接着剤を予め基板１１上に供給しておいてもよい。
尚、本実施例にあっても、第１の半導体チップ２１裏面にフィルム状の接着剤５１を被着する方法として、前記図１５Ａ乃至図１５Ｄにおいて示した方法を適用することができる。
次いで、第１の半導体チップ２１の電極パッド２１Ｅと基板１１の電極パッド１２との間を、第１のボンディングワイヤ３６によって接続（ワイヤボンディング）する（図１６Ｂ参照。）。
当該ワイヤボンディングに際しては、第１ボンディングを第１の半導体チップ２１の電極パッド２１Ｅに行った後、第２ボンディングを基板１１の電極パッド１２に行う通常のボンディング法、或いは第１ボンディングを基板１１の電極パッド１２に行った後、第２ボンディングを第１の半導体チップ２１の電極パッド２１Ｅに行う所謂「リバースボンディング法」の何れの方法をも適用することができる。
次いで、前記電極パッド２１Ｅの表出部、及び当該電極パッド２１Ｅに接続された第１のワイヤ３６を含む接続部近傍部位を、第１の絶縁性接着剤３１によって被覆する（図１６Ｃ参照。）。
第１の絶縁性接着剤３１は液状の樹脂接着剤であり、所定の液量をノズル６１から吐出させて供給し、前記図１１Ａ、Ｂ、Ｃ、Ｄに示した被覆形態のうちの何れとなるよう供給する。尚、第１の絶縁性接着剤３１を供給する際、第１のボンディングワイヤ３６に変形を生じないように、第１の絶縁性接着剤３１を５０℃〜１００℃程に加熱してその流動性を高めてもよい。
かかる第１の絶縁性接着剤３１の供給に際しては、基板１１、第１の半導体チップ２１及び第１のボンディングワイヤ３６を加熱しつつ第１の絶縁性接着剤３１を供給する方法、当該第１の絶縁性接着剤３１を加熱しながら供給する方法、或いは、基板１１、第１の半導体チップ２１及び第１のボンディングワイヤ３６を加熱すると共に、第１の絶縁性接着剤３１を加熱しつつ供給する方法の何れかを選択することができる。
尚、第１の絶縁性接着剤３１を複数の領域に供給する場合には、硬化または半硬化状態とされたれときに、それぞれの領域に於ける当該第１の絶縁性接着剤３１の高さが等しくなるように供給量を制御する。
しかる後、第１の絶縁性接着剤３１を硬化または半硬化状態（Ｂステージ状態）として、電極パッド２１Ｅ及び当該電極パッド２１Ｅと第１のボンディングワイヤ３６との接続部を含んでその近傍部位を固定する（図１６Ｄ参照。）。
当該第１の絶縁性接着剤３１を硬化または半硬化せしめる処理は、当該第１の絶縁性接着剤３１の材質に応じて選択され、熱硬化性樹脂である場合には１５０℃〜２４０℃程に加熱または室温放置（常温硬化）し、熱可塑性樹脂である場合には、乾燥（溶剤揮発）または１００℃〜２４０℃程に加熱した後に降温処理するなどの手段を適宜選択する。
本実施例にあっては、次いで、前記第１の半導体チップ２１の上の所定の部位に、第２の絶縁性接着剤３２を滴下し供給する（図１６Ｅ参照。）。当該第２の絶縁性接着剤３２は液状の樹脂接着剤であり、所定の液量をノズル６２より吐出して第１の半導体チップ２１の上に供給する。第２の絶縁性接着剤３２としては、前記第１の絶縁性接着剤３１と同一の物性の樹脂を用いてもよい。
当該第２の絶縁性接着剤３２を第１の半導体チップ２１上に供給する部位は、第１の絶縁性接着剤を固着した部位を除いた第１の半導体チップ２１の上面全面の他、図１２Ｅ、Ｆ、Ｇに示したような第１の半導体チップ２１上に散在させた配置に散在させる形態等、任意に選択できる。尚、第２の絶縁性接着剤を供給する際には、当該第２の絶縁性接着剤３２の被着部の高さが、前記第１の絶縁性接着剤３１の被着部の高さよりも高くされるよう供給する。
次いで、前記第１の半導体チップ２１上に、上段側の第２の半導体チップ２２を搭載する（図１７Ｆ参照。）。当該第２の半導体チップ２２は、その一方の主面（上面）に電子回路及び電極パッド２４を具備し、その裏面（電子回路非形成面）は第１の半導体チップ２１に対向する。
当該第２の半導体チップ２２を、図の矢印の方向に押圧することにより、第２の絶縁性接着剤３２に接触させて、第１の半導体チップ２１上に積層して載置する。この時、当該第１の半導体チップ２１上には、硬化または半硬化状態とされた第１の絶縁性接着剤３１が突出して被着されており、また第２の絶縁性接着剤３２が当該突出部の高さよりも高くなるよう供給されている。従って、第２の半導体チップ２２は、第２の絶縁性接着剤３２に接触して載置される。
尚、前記第１のボンディングワイヤ３６は第１の絶縁性接着剤３１により被覆されているため、第１の半導体チップ２１上に当該第２の半導体チップ２２を搭載する際に、第１のボンディングワイヤ３６が第２の半導体チップ２２の底面等に接触することはない。
更に、第１のボンディングワイヤ３６が変形して、隣り合う第１のボンディングワイヤ３６間に於ける接触・ショート等の発生、或いは断線を生じない。
また、かかる積層構造にあっては、第１の半導体チップ２１と第２の半導体チップ２２との間隔は、予め高さが制御された第１の絶縁性接着剤３１の高さによって規定される。従って、第１の半導体チップ２１と第２の半導体チップ２２との離間距離を一定とすることができる。即ち、第２の半導体チップ２２は、傾くことなく、即ち第１の半導体チップ２１の表面と並行な表面をもって、当該第１の半導体チップ２１上に積層配置される。
次いで、第２の半導体チップ２２を、５０℃〜２４０℃程に加熱しながら第１の半導体チップ２１上に矢印の如く押圧することにより、当該第２の半導体チップ２２を第２の絶縁性接着剤３１Ｂによって第１の半導体チップ２１に固着する（図１７Ｇ参照。）。かかる押圧の際、第２の絶縁性接着剤３２を硬化または半硬化させて、第２の半導体チップ２２を第１の半導体チップ２１上に固着する。
当該第２の絶縁性接着剤３２を硬化、又は半硬化させる処理は、第２の絶縁性接着剤３２の種類に応じて、熱硬化性樹脂の場合には、１５０℃〜２４０℃程に加熱または室温放置（常温硬化）し、熱可塑性樹脂の場合には、乾燥（溶剤揮発）または１００℃〜２４０℃程に加熱後に降温するなど適宜選択することができる。
また、第２の絶縁性接着剤を硬化または半硬化させる処理において、同時に半硬化状態の第１の絶縁性接着剤３１を一旦軟化させて硬化させてもよい。この場合は第１の半導体チップ２１と第２の半導体チップ２２とを、第２の絶縁性接着剤３２と第１の絶縁性接着剤３１とにより固着することができる。この時、第１の半導体チップ２１上には、前記第１の絶縁性接着剤３１が硬化または半硬化状態をもって且つ突出して配置されている。
第２の半導体チップ２２を加熱することにより、第２の絶縁性接着剤３２は粘度が低下し、流動性が増して、第１の絶縁性接着剤３１によって形成された凹部を埋め且つ当該第１の絶縁性接着剤３１上を覆って被着される。
尚、図１７Ｆ、図１７Ｇに示す工程に於いて、第２の半導体チップ２２を第１の半導体チップ２１上に積層配置する際に、第２の絶縁性接着剤３２を加熱しながら行うこともできる。
加熱は、第２の半導体チップ２２または第１の半導体チップ２１の何れか、又は両方を５０℃〜２４０℃程に加熱することにより行う。かかる場合には、第２の半導体チップ２２を第１の半導体チップ２１に押付けている状態に於いて、第２の絶縁性接着剤３２を硬化または半硬化させることができる。更に、同時に半硬化状態の第１の絶縁性接着剤３１を加熱することで、一旦軟化させた後に硬化させてもよい。
尚、半硬化状態の第１の絶縁性接着剤３１を加熱して軟化させ、第２の半導体チップ２２を押付ける際に、第１の半導体チップ２１と第２の半導体チップ２２との間隙を所定の距離に保つことができるよう、第２の絶縁性接着剤３２の中に、少なくとも第１のボンディングワイヤ３６の直径よりも大きな外形寸法を有する絶縁物フィラーを含有させてもよい。
次いで、第２の半導体チップ２２の電極パッド２２Ｅと基板１１の電極パッド１３との間を、第２のボンディングワイヤ３７によって接続（ワイヤボンディング）する（図１７Ｈ参照。）。第２の半導体チップ２２は、その表面が基板１１の表面と並行となるように配置されているため、当該ワイヤボンディングを行う際に、位置ずれ及び／或いは接合不良等の不具合を生じることはない。
次いで、第１及の半導体チップ２１及び第２の半導体チップ２２と、第１及び第２のボンディングワイヤ３６、３７等を、エポキシ樹脂等からなる封止用樹脂４１により一体的に樹脂封止する（図１７Ｉ参照。）。樹脂封止方法としては、周知のトランスファーモールド法、或いはコンプレッションモールド法を適用することができる。
尚、封止用樹脂により封止する際には、当該封止用樹脂を熱硬化させるが、この時、半硬化状態にある第１の絶縁性接着剤３１或いは第２の絶縁性接着剤３２を同時に硬化させてもよい。
しかる後、基板１１の他方の主面（裏面）に外部接続端子４６として、複数個のはんだボールを配設する（図１７Ｊ参照。）。このようにして、図２に示したチップ積層型半導体装置１２０が形成される。
（実施例１１）
本発明によるチップ積層型半導体装置の製造方法に於ける第３の実施の形態を、第１１実施例として図１８Ａ、図１８Ｂ、図１８Ｃ、図１８Ｄ、図１８Ｅ、図１９Ｆ、図１９Ｇ、図１９Ｈ、及び、図１９Ｉに示す。本実施例にあっては、まず下段側の第１の半導体チップ２１を、チップ搭載部材である基板１１に搭載する（図１８Ａ参照。）。
第１の半導体チップ２１は、その一方の主面（上面）に電子回路及び電極パッド２１Ｅを具備し、一方、基板１１は当該半導体チップ２１の被搭載面にボンディングパッド１２、１３を備える。第１の半導体チップ２１の裏面には予めフィルム状の接着剤５１が固着され、基板１１を加熱しつつ、当該第１の半導体チップ２１を基板１１に押圧することにより、第１の半導体チップ２１を基板１１上に接着・固定する。
尚、かかる固着処理に於いて、基板１１を加熱する代わりに、第１の半導体チップ２１を加熱してもよく、また基板１１と第１の半導体チップ２１の両者を加熱してもよい。
加熱温度は、５０℃〜１００℃程として、フィルム状の接着剤５１の粘度が低下する程度の温度とする。また、半導体チップ２１を基板１１に搭載した後、接着剤５１、基板１１及び半導体チップ２１を、１２０℃〜２４０℃程に加熱して、接着剤５１を硬化させてもよい。また、フィルム状の接着剤５１に替えて、液状の接着剤を予め基板１１上に供給しておいてもよい。
尚、フィルム状の接着剤５１固着された第１の半導体チップ２１は、前記図１５Ａ乃至図１５Ｄを用いて示した方法により得ることもできる。
次いで、第１の半導体チップ２１の電極パッド２１Ｅと基板１１の電極パッド１２との間を、第１のボンディングワイヤ３６によって接続（ワイヤボンディング）する（図１８Ｂ参照。）。
当該ワイヤボンディングに際しては、第１ボンディングを第１の半導体チップ２１の電極パッド２１Ｅに行った後、第２ボンディングを基板１１の電極パッド１２に行う通常のボンディング法、或いは第１ボンディングを基板１１の電極パッド１２に行った後、第２ボンディングを第１の半導体チップ２１の電極パッド２１Ｅに行う所謂「リバースボンディング法」の何れの方法をも適用することができる。
次いで、前記電極パッド２１Ｅの表出部、及び当該電極パッド２１Ｅに接続された第１のボンディングワイヤ３６を含む接続部近傍部位を、第１の絶縁性接着剤３１によって被覆する（図１８Ｃ参照。）。第１の絶縁性接着剤３１は液状の樹脂接着剤であり、所定の液量をノズル６１から吐出させ、前記図１１Ａ、Ｂ、Ｃ、Ｄに示した被覆形態のうちの何れかとなるよう供給する。
尚、第１の絶縁性接着剤３１を供給する際、第１のボンディングワイヤ３６に変形を生じないように、第１の絶縁性接着剤３１を５０℃〜１００℃程に加熱してその流動性を高めてもよい。かかる第１の絶縁性接着剤３１の供給に際しては、基板１１、第１の半導体チップ２１及び第１のボンディングワイヤ３６を加熱しつつ第１の絶縁性接着剤３１を供給する方法、当該第１の絶縁性接着剤３１を加熱しながら供給する方法、或いは、基板１１、第１の半導体チップ２１及び第１のボンディングワイヤ３６を加熱すると共に、第１の絶縁性接着剤３１を加熱しつつ供給する方法の何れかを選択することができる。
尚、第１の絶縁性接着剤３１を複数の領域に供給する場合には、硬化または半硬化状態とされたれときに、それぞれの領域に於ける当該第１の絶縁性接着剤３１の高さが等しくなるように供給量を制御する。
しかる後、第１の絶縁性接着剤３１を半硬化状態（Ｂステージ状態）として、電極パッド２３及び当該電極パッド２１Ｅと第１のボンディングワイヤ３６との接続部を含んでその近傍部位を固定する（図１８Ｄ参照。）。
当該第１の絶縁性接着剤３１を半硬化せしめる処理は、当該第１の絶縁性接着剤３１の材質に応じて選択され、熱硬化性樹脂である場合には１５０℃〜２４０℃程に加熱または室温放置（常温硬化）し、熱可塑性樹脂である場合には、乾燥（溶剤揮発）または１００℃〜２４０℃程に加熱した後に降温処理するなどの手段を適宜選択する。
次いで、第１の半導体チップ２１上に、上段側の第２の半導体チップ２２を積層して配置し、搭載する（図１８Ｅ参照。）。第２の半導体チップ２２は、上面に回路及び第２の電極パッド２２Ｅを有し、その裏面が第１の半導体チップ２１に対向している。
第２の半導体チップ２２を、５０℃〜２００℃程に加熱しながら第１の半導体チップ２１に向かって図の矢印の方向に移動させることにより、第２の半導体チップ２２を第１の絶縁性接着剤３１に接触させて、第１の半導体チップ２１上に積層して載置する。その際、第１の半導体チップ２１上には半硬化状態の第１の絶縁性接着剤３１が突出して固着されている。
第２の半導体チップ２２を加熱することにより、半硬化状態の第１の絶縁性接着剤３２の第２の半導体チップ２２との接触近傍部分は粘度が低下し、第２の半導体チップ２２を接着保持する。
次いで、第２の半導体チップ２２を第１の半導体チップ２１上に積層配置した状態で、第１の絶縁性接着剤３１を加熱して硬化または半硬化させ、第２の半導体チップ２２と第１の半導体チップ２１とを第１の絶縁性接着剤３１により固着する（図１９Ｆ参照。）。
この硬化または、半硬化させる処理は、第１の絶縁性接着剤の種類に応じて、熱硬化性樹脂の場合には、例えば１５０℃〜２４０℃に加熱または室温放置（常温硬化）、熱可塑性樹脂の場合は、乾燥（溶剤揮発）または１００℃〜２４０℃に加熱後に降温など、適宜選択できる。尚、この処理により、第２の半導体チップ２２をと第１の半導体チップ２１との固着をより強固にすることができるが、第２の半導体チップを第１の半導体チップに積層配置する際の固着状態によっては、この処理を省略してもよい。
尚、前記第１のボンディングワイヤ３６は第１の絶縁性接着剤３１により被覆されており、また、第１の絶縁性接着剤３１は、第２の半導体チップ２２との接触近傍部分のみの粘度を低下させるため、第１の半導体チップ２１上に当該第２の半導体チップ２２を搭載する際に、第１のボンディングワイヤ３６が第２の半導体チップ２２の底面等に接触する恐れは無い。更に、第１のボンディングワイヤ３６が変形して、隣り合う第１のボンディングワイヤ３６間に於ける接触・ショート等の発生、或いは断線が生じることは無い。
また、かかる積層構造にあっては、第１の半導体チップ２１と第２の半導体チップ２２との間隔は、予め高さが制御された第１の絶縁性接着剤３１の高さによって規定される。従って、第１の半導体チップ２１と第２の半導体チップ２２との離間距離を一定とすることができる。即ち、第２の半導体チップ２２は、傾くことなく、即ち第１の半導体チップ２１の表面と並行な表面をもって、当該第１の半導体チップ２１上に積層配置される。
次いで、第２の半導体チップ２２の電極パッド２２Ｅと基板１１の電極パッド１３との間を、第２のボンディングワイヤ３７によって接続（ワイヤボンディング）する（図１９Ｇ参照。）。第２の半導体チップ２２はその表面が基板１１の表面と並行となるように配置されているため、当該ワイヤボンディングを行う際に、位置ずれ及び／或いは接合不良等の不具合を生じることはない。
次いで、第１及の半導体チップ２１、第２の半導体チップ２２及び第１及び第２のボンディングワイヤ３６、３７等を、エポキシ樹脂等からなる封止用樹脂４１により一体的に樹脂封止する（図１９Ｈ参照。）。樹脂封止方法としては、周知のトランスファーモールド法、或いはコンプレッションモールド法を適用することができる。尚、封止用樹脂により封止する際には、当該封止用樹脂を熱硬化させるが、この時、半硬化状態にある第１絶縁性接着剤３１或いは第２の絶縁性接着剤３２を同時に硬化させてもよい。
しかる後、基板１１の他方の主面（裏面）に外部接続端子４６として、複数個のはんだボールを配設する（図１９Ｉ参照。）。このようにして、図６に示したチップ積層型半導体装置１５０が形成される。
（実施例１２）
本発明によるチップ積層型半導体装置の製造方法に於ける第４の実施の形態を、第１２実施例として図２０Ａ、図２０Ｂ、図２０Ｃ、図２０Ｄ、図２０Ｅ、図２１Ｆ、図２１Ｇ、図２１Ｈ、図２１Ｉ、及び、図２１Ｊに示す。本実施例にあっては、チップ搭載部材として、リードフレーム７０が適用される。
本実施例にあっては、まず下段側の第１の半導体チップ２１を、チップ搭載部材であるリードフレーム７０のダイステージ７１上に搭載する（図２０Ａ参照。）。
当該第１の半導体チップ２１は、その一方の主面（上面）に電子回路及び電極パッド２１Ｅを具備し、一方、リードフレーム７０は、当該半導体チップ２１の被搭載部としてダイステージ７１を具備し、また当該半導体チップ２１の電極パッド２１Ｅにボンディングワイヤ３６を介して接続される複数のインナーリード部７２、及び当該インナーリード部７２の延長部にはアウターリード部７３を備える。
前記第１の半導体チップ２１の裏面には予めフィルム状の接着剤５１が固着され、リードフレーム７０を加熱しつつ、当該第１の半導体チップ２１をダイステージ７１に押圧することにより、第１の半導体チップ２１をダイステージ７１上に接着・固定する。尚、かかる固着処理に於いて、リードフレーム７０を加熱する代わりに、第１の半導体チップ２１を加熱してもよく、またリードフレーム７０と第１の半導体チップ２１の両者を加熱してもよい。
加熱温度は、５０℃〜１００℃程として、フィルム状の接着剤５１の粘度が低下する程度の温度とする。また、半導体チップ２１を基板１１に搭載した後、接着剤５１、基板１１及び半導体チップ２１を、１２０℃〜２４０℃程に加熱して、接着剤５１を硬化させてもよい。また、フィルム状の接着剤５１に替えて、液状の接着剤を予めダイステージ７１上に供給しておいてもよい。
次いで、第１の半導体チップ２１の電極パッド２３と、リードフレーム７０のインナーリード部７２とを第１のボンディングワイヤ３６によって接続（ワイヤボンディング）する（図２０Ｂ参照。）。当該ワイヤボンディングに際しては、第１ボンディングを第１の半導体チップ２１の電極パッド２１Ｅに行った後、第２ボンディングをリードフレーム７０のインナーリード部７２に行う通常のボンディング法、或いは第１ボンディングをリードフレーム７０のインナーリード部７２に行った後、第２ボンディングを第１の半導体チップ２１の電極パッド２１Ｅに行う所謂「リバースボンディング法」の何れの方法をも適用することができる。
次いで、前記電極パッド２１Ｅの表出部、及び当該電極パッド２１Ｅに接続された第１のボンディングワイヤ３６を含む接続部近傍部位を、第１の絶縁性接着剤３１によって被覆する（図２０Ｃ参照。）。第１の絶縁性接着剤３１は液状の樹脂接着剤であり、所定の液量をノズル６１から吐出させ、前記図１１Ａ、Ｂ、Ｃ、Ｄに示した被覆形態のうちの何れかとなるよう供給する。尚、第１の絶縁性接着剤３１を供給する際、第１のボンディングワイヤ３６に変形を生じないように、第１の絶縁性接着剤３１を５０℃〜１００℃程に加熱してその流動性を高めてもよい。
かかる第１の絶縁性接着剤３１の供給に際しては、基板１１、第１の半導体チップ２１及び第１のボンディングワイヤ３６を加熱しつつ第１の絶縁性接着剤３１を供給する方法、当該第１の絶縁性接着剤３１を加熱しながら供給する方法、或いは、基板１１、第１の半導体チップ２１及び第１のボンディングワイヤ３６を加熱すると共に、第１の絶縁性接着剤３１を加熱しつつ供給する方法の何れかを選択することができる。
尚、第１の絶縁性接着剤３１を複数の領域に供給する場合には、硬化または半硬化状態とされたれときに、それぞれの第１の絶縁性接着剤３１の高さが等しくなるように供給量を制御する。
しかる後、第１の絶縁性接着剤３１を硬化または半硬化状態（Ｂステージ状態）として、電極パッド２３及び当該電極パッド２３と第１のボンディングワイヤ３６との接続部を含んでその近傍部位を固定する（図２０Ｄ参照。）。当該第１の絶縁性接着剤３１を硬化または半硬化せしめる処理は、当該第１の絶縁性接着剤３１の材質に応じて選択され、熱硬化性樹脂である場合には１５０℃〜２４０℃程に加熱または室温放置（常温硬化）し、熱可塑性樹脂である場合には、乾燥（溶剤揮発）または１００℃〜２４０℃程に加熱した後に降温処理するなどの手段を適宜選択する。
次いで、第１の半導体チップ２１の上の所定の部位に、第２の絶縁性接着剤３２を滴下して供給する（図２０Ｅ参照。）。当該第２の絶縁性接着剤３２は液状の樹脂接着剤であり、所定の液量をノズル６２より吐出して第１の半導体チップ２１の上に供給する。第２の絶縁性接着剤３２としては、前記第１の絶縁性接着剤３１と同一の物性の樹脂を用いてもよい。
当該第２の絶縁性接着剤３２を第１の半導体チップ２１上に供給する部位は、第１の絶縁性接着剤３１を被着した部位を除いた第１の半導体チップ２１の上面全面の他、図１２Ｅ、Ｆ、Ｇに示したような第１の半導体チップ２１上に散在させた配置に散在させる形態等、任意に選択することができる。尚、第２の絶縁性接着剤３２を供給する際には、当該第２の絶縁性接着剤３２の高さ（厚さ）が第１の絶縁性接着剤３１の高さ（厚さ）よりも高くされるように供給する。
次いで、前記第１の半導体チップ２１上に、上段側の第２の半導体チップ２２を搭載する（図２１Ｆ参照。）。当該第２の半導体チップ２２は、その一方の主面（上面）に電子回路及び電極パッド２４を具備し、その裏面（電子回路非形成面）は第１の半導体チップ２１に対向する。当該第２の半導体チップ２２を、図の矢印の方向に押圧することにより、第２の絶縁性接着剤３２に接触させて、第１の半導体チップ２１上に積層して載置する。
この時、当該第１の半導体チップ２１上には、硬化または半硬化状態とされた第１の絶縁性接着剤３１が突出して被着されており、また第２の絶縁性接着剤３２が当該突出部の高さよりも高くなるよう供給されている。従って、第２の半導体チップ２２は、第２の絶縁性接着剤３２に接して載置される。
尚、前記第１のボンディングワイヤ３６は第１の絶縁性接着剤３１により被覆されているため、第１の半導体チップ２１上に第２の半導体チップ２２を搭載する際に、第１のボンディングワイヤ３６が当該第２の半導体チップ２２の底面等に接触する恐れは無い。更に、第１のボンディングワイヤ３６が変形して、隣り合う第１のボンディングワイヤ３６間に於ける接触・ショート等の発生、或いは断線が生じることは無い。
また、かかる積層構造にあっては、第１の半導体チップ２１と第２の半導体チップ２２との間隔は、予め高さが制御された第１の絶縁性接着剤３１の高さによって規定される。従って、第１の半導体チップ２１と第２の半導体チップ２２との離間距離を一定とすることができる。即ち、第２の半導体チップ２２は、傾くことなく、即ち第１の半導体チップ２１の表面と並行な表面をもって、当該第１の半導体チップ２１上に積層配置される。
次いで、第２の半導体チップ２２を、５０℃〜２４０℃程に加熱しながら第１の半導体チップ２１上に矢印の如く押圧することにより、当該第２の半導体チップ２２を第２の絶縁性接着剤３２によって第１の半導体チップ２１上に固着する（図２１Ｇ参照。）。かかる押圧の際、第２の絶縁性接着剤３２を硬化または半硬化させて、第２の半導体チップ２２と第１の半導体チップ２１とを固着する。
当該第２の絶縁性接着剤３２を硬化、又は半硬化させる処理は、第２の絶縁性接着剤３１Ｂの種類に応じて、熱硬化性樹脂の場合には、１５０℃〜２４０℃程に加熱または室温放置（常温硬化）し、熱可塑性樹脂の場合には、乾燥（溶剤揮発）または１００℃〜２４０℃程に加熱後に降温するなど適宜選択することができる。
また、第２の絶縁性接着剤３２を硬化又は半硬化させる処理に於いて、同時に半硬化状態の第１の絶縁性接着剤３１を一旦軟化させて硬化させてもよい。この場合は第１の半導体チップ２１と第２の半導体チップ２２とを、第２の絶縁性接着剤３２と第１の絶縁性接着剤３１とにより固着することができる。この時、第１の半導体チップ２１上には、前記第１の絶縁性接着剤３１が硬化または半硬化状態をもって且つ突出して配置されている。従って、第２の半導体チップ２２を加熱することにより、第２の絶縁性接着剤３２は粘度が低下し、流動性が増して、第１の絶縁性接着剤３１によって形成された凹部を埋め且つ当該第１の絶縁性接着剤３１上を覆って被着される。
その際、第１の半導体チップ２１上には硬化または半硬化状態の第１の絶縁性接着剤３１が突出して固着されており、第２の絶縁性接着剤３２はこの突出高さよりも高く供給されている。従って、第２の半導体チップ２２は第１の半導体チップ２１上に供給した第２の絶縁性接着剤３２に接触する。
また、第１の半導体チップ２１と第２の半導体チップ２２との間隔は、予め高さが制御された第１の絶縁性接着剤３１部の高さによって規定されるため、第１の半導体チップ２１と第２の半導体チップ２２との距離は一定に制御される。すなわち第２の半導体チップ２２が傾くことなく第１の半導体チップ２１上に積層配置される。
尚、図２１Ｇにおいて、上記説明した方法の他、第２の半導体チップ２２を第１の半導体チップ２１に押付けて積層配置する際に、第２の絶縁性接着剤３２を加熱しながら行うこともできる。加熱は、第２の半導体チップ２２または第１の半導体チップ２１のいずれかまたは両方を、例えば５０℃〜２４０℃程度に加熱することにより行う。その場合、第２の半導体チップ２２を第１の半導体チップ２１に押付けている状態で第２の絶縁性接着剤３２を硬化または半硬化することができる。更に、この時、同時に半硬化状態の第１の絶縁性接着剤３１を加熱することで、一旦軟化させた後に硬化させてもよい。
尚、半硬化状態の第１の絶縁性接着剤３１を加熱して軟化させ、第２の半導体チップ２２を押付ける際に、第１の半導体チップ２１と第２の半導体チップ２２との間隙を所定の距離に保つことができるよう、第２の絶縁性接着剤３２の中に、少なくとも第１のボンディングワイヤ３６の直径よりも大きな外形寸法を有する絶縁物フィラーを含有させてもよい。
次いで、第２の半導体チップ２２の電極パッド２２Ｅとリードフレーム７０のインナーリード部７２との間を、第２のボンディングワイヤ３７によって接続（ワイヤボンディング）する（図２１Ｈ参照。）。第２の半導体チップ２２は、その表面がリードフレーム７０のダイステージ部７１の表面と並行となるように配置されているため、当該ワイヤボンディングを行う際に、位置ずれ及び／或いは接合不良等の不具合を生じることはない。
次いで、第１及の半導体チップ２１、第２の半導体チップ２２及び第１及び第２のボンディングワイヤ３６、３７等を、エポキシ樹脂等からなる封止用樹脂４１により一体的に樹脂封止する（図２１Ｉ参照。）。
樹脂封止方法としては、周知のトランスファーモールド法、或いはコンプレッションモールド法を適用することができる。尚、封止用樹脂により封止する際には、当該封止用樹脂を熱硬化させるが、この時、半硬化状態にある第１の絶縁性接着剤３１或いは第２の絶縁性接着剤３２を同時に硬化させてもよい。
しかる後、前記リードフレーム７０を切断分離し、リード部の整形を行って、個片化された半導体装置を形成する（図２１Ｊ参照。）。このようにして、図８に示したチップ積層型半導体装置１７０が形成される。
尚、図２１Ｊ等に於いては、ボンディングワイヤ３６，３７が、一つのインナーリード７２に接続される状態を示しているが、勿論かかる形態に限られるものではなく、それぞれが異なるインナーリード７２に接続される形態もある（図示せず。）。
本発明によるチップ積層型半導体装置の構成は、ここで例示した構成に限定されるものではなく、チップ搭載部材に搭載された第１の半導体チップのワイヤボンディングした部位を絶縁性接着剤によって被覆し、第２の半導体チップの積層工程における機械的な応力による断線やショートなどを抑制するものであれば、種々の変形が可能である。
本発明は、半導体装置及び製造方法に関し、より具体的には、一つの半導体チップ上及び当該半導体チップの電極パッドに接続されたボンディングワイヤ上に、他の半導体チップが配置された構造を有するチップ積層型半導体装置及びその製造方法に適用することができる。

Claims (13)

  1. チップ搭載部材と、
    前記チップ搭載部材上に配設された第１の半導体チップと、
    前記第１の半導体チップの電極パッドに接続されたボンディングワイヤと、
    前記電極パッドと前記ボンディングワイヤとの接続部を選択的に被覆する第１の絶縁性接着剤と、
    前記第１の絶縁性接着剤で被覆されない前記第１の半導体チップの上面に島状又は列状に部分的に配設される第２の絶縁性接着剤と、
    前記第２の絶縁性接着剤を介して前記第１の半導体チップ上に配置された第２の半導体チップと、
    前記第１の絶縁性接着剤及び前記第２の絶縁性接着剤とは異なる材料で構成され、前記第１の半導体チップと前記第２の半導体チップとの間の前記第１の絶縁性接着剤及び前記第２の絶縁性接着剤が配設されていない領域に配設された封止用樹脂と、
    を含むことを特徴とする半導体装置。
  2. 前記第２の絶縁性接着剤に、絶縁性材料の粒子からなるフィラーが含有されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記フィラーの最大直径は、前記ボンディングワイヤの直径よりも大きな値とされていることを特徴とする請求項２に記載の半導体装置。
  4. 前記フィラーの最大直径は、前記ボンディングワイヤの直径よりも大きな値とされ、更に第１の絶縁性接着剤の厚さよりも大きな値とされることを特徴とする請求項２に記載の半導体装置。
  5. チップ搭載部材と、
    前記チップ搭載部材上に配設された第１の半導体チップと、
    前記第１の半導体チップの電極パッドに接続されたボンディングワイヤと、
    前記電極パッドと前記ボンディングワイヤとの接続部を選択的に被覆する第１の絶縁性接着剤と、
    前記第１の絶縁性接着剤を介して前記第１の半導体チップ上に配置された第２の半導体チップと、
    前記第１の絶縁性接着剤とは異なる材料で構成され、前記チップ搭載部材上において、前記第１の半導体チップ、前記第２の半導体チップ、前記ボンディングワイヤ、及び前記第１の絶縁性接着剤を封止するとともに、前記第１の半導体チップと前記第２の半導体チップとの間に配設される封止用樹脂と、
    を含むことを特徴とする半導体装置。
  6. 前記第１の絶縁性接着剤は、前記電極パッドと前記ボンディングワイヤとの複数の接続部を各々に個別に被覆することを特徴とする請求項１又は５に記載の半導体装置。
  7. 前記第１の絶縁性接着剤は、前記電極パッドと前記ボンディングワイヤとの複数の接続部を跨がって一体的に被覆することを特徴とする請求項１又は５に記載の半導体装置。
  8. 前記ボンディングワイヤ全体が前記第１の絶縁性接着剤で被覆されていることを特徴とする請求項１又は５に記載の半導体装置。
  9. 前記チップ搭載部材がリードフレームのダイステージであり、前記ボンディングワイヤの他方の端部が前記リードフレームのインナーリードに接続されていることを特徴とする請求項１又は５に記載の半導体装置。
  10. 前記ボンディングワイヤと前記電極パッドとがバンプを介して接続されていることを特徴とする請求項１又は５に記載の半導体装置。
  11. チップ搭載部材上に第１の半導体チップを配設する工程と、
    前記第１の半導体チップの電極パッドにボンディングワイヤを接続する工程と、
    前記電極パッドと前記ボンディングワイヤとの接続部を第１の絶縁性接着剤により選択的に被覆する工程と、
    前記第１の絶縁性接着剤を半硬化状態にする工程と、
    前記第１の絶縁性接着剤が半硬化した状態で、前記第１の絶縁性接着剤と、前記第１の絶縁性接着剤に被覆されない前記第１の半導体チップの上面に第２の絶縁性接着剤を配設する工程と、
    前記第１の半導体チップ上に前記第１の絶縁性接着剤及び前記第２の絶縁性接着剤を介して第２の半導体チップを配置する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  12. チップ搭載部材上に第１の半導体チップを配設する工程と、
    前記第１の半導体チップの電極パッドにボンディングワイヤを接続する工程と、
    前記電極パッドと前記ボンディングワイヤとの接続部を第１の絶縁性接着剤により選択的に被覆する工程と、
    前記第１の半導体チップ上に前記第１の絶縁性接着剤を介して第２の半導体チップを配置する工程と、
    前記チップ搭載部材上において、前記第１の半導体チップ、前記第２の半導体チップ、前記ボンディングワイヤ、及び前記第１絶縁性接着剤を樹脂で封止するとともに、前記第１の半導体チップ、前記第２の半導体チップとの間も前記樹脂を配置する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  13. 前記第１の半導体チップ上に前記第２の半導体チップを配置する工程のあとに、
    前記第２の半導体チップの電極パッドにボンディングワイヤを接続する工程を含むことを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
JP2007532149A 2005-08-24 2006-08-23 半導体装置及びその製造方法 Expired - Fee Related JP4998268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007532149A JP4998268B2 (ja) 2005-08-24 2006-08-23 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005242780 2005-08-24
JP2005242780 2005-08-24
PCT/JP2006/316489 WO2007023852A1 (ja) 2005-08-24 2006-08-23 半導体装置及びその製造方法
JP2007532149A JP4998268B2 (ja) 2005-08-24 2006-08-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007023852A1 JPWO2007023852A1 (ja) 2009-03-26
JP4998268B2 true JP4998268B2 (ja) 2012-08-15

Family

ID=37771595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007532149A Expired - Fee Related JP4998268B2 (ja) 2005-08-24 2006-08-23 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8841776B2 (ja)
JP (1) JP4998268B2 (ja)
KR (1) KR101185479B1 (ja)
CN (1) CN100570871C (ja)
WO (1) WO2007023852A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070216037A1 (en) * 2006-03-16 2007-09-20 Dennis Pai Memory card structure and method for manufacturing the same
JP4523611B2 (ja) * 2007-02-20 2010-08-11 日東電工株式会社 半導体装置の製造方法
US7969023B2 (en) * 2007-07-16 2011-06-28 Stats Chippac Ltd. Integrated circuit package system with triple film spacer having embedded fillers and method of manufacture thereof
SG150395A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8304917B2 (en) * 2009-12-03 2012-11-06 Powertech Technology Inc. Multi-chip stacked package and its mother chip to save interposer
KR101195460B1 (ko) 2010-01-06 2012-10-30 에스케이하이닉스 주식회사 적층 반도체 패키지
US8815645B2 (en) 2010-09-23 2014-08-26 Walton Advanced Engineering, Inc. Multi-chip stacking method to reduce voids between stacked chips
US8093104B1 (en) * 2010-09-23 2012-01-10 Walton Advanced Engineering, Inc. Multi-chip stacking method to reduce voids between stacked chips
DE102010047128A1 (de) * 2010-09-30 2012-04-05 Infineon Technologies Ag Hallsensoranordnung zum redundanten Messen eines Magnetfeldes
JP2012174996A (ja) * 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5696602B2 (ja) * 2011-06-29 2015-04-08 コニカミノルタ株式会社 インクジェットヘッドの駆動回路及びインクジェットヘッド
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
JP2014167973A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 半導体装置およびその製造方法
JP2014187135A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体装置
US20140374151A1 (en) * 2013-06-24 2014-12-25 Jia Lin Yap Wire bonding method for flexible substrates
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置
US10418330B2 (en) * 2014-04-15 2019-09-17 Micron Technology, Inc. Semiconductor devices and methods of making semiconductor devices
JP6483498B2 (ja) 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
KR102422077B1 (ko) * 2015-11-05 2022-07-19 삼성디스플레이 주식회사 도전성 접착 필름 및 이를 이용한 전자기기의 접착 방법
JPWO2018012272A1 (ja) 2016-07-12 2019-05-09 パナソニックＩｐマネジメント株式会社 磁気センサとこれを用いた検出装置
US10325863B2 (en) * 2017-02-28 2019-06-18 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US10083896B1 (en) * 2017-03-27 2018-09-25 Texas Instruments Incorporated Methods and apparatus for a semiconductor device having bi-material die attach layer
JP6901197B2 (ja) * 2017-05-09 2021-07-14 住友電工デバイス・イノベーション株式会社 半導体モジュール、及び半導体モジュールの製造方法
US12040300B2 (en) * 2021-11-04 2024-07-16 Airoha Technology Corp. Semiconductor package using hybrid-type adhesive

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197476A (ja) * 1997-09-22 1999-04-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
JP2002368190A (ja) * 2001-04-06 2002-12-20 Hitachi Ltd 半導体装置およびその製造方法
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
JP2004193363A (ja) * 2002-12-11 2004-07-08 Fujitsu Ltd 半導体装置及びその製造方法
JP2004253529A (ja) * 2003-02-19 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法
JP2004259749A (ja) * 2003-02-24 2004-09-16 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
JP2005340415A (ja) * 2004-05-26 2005-12-08 Sony Corp 半導体パッケージ及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2707979B2 (ja) 1994-09-16 1998-02-04 日本電気株式会社 ハイブリッドｉｃ及びその製造方法
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP3913481B2 (ja) 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
US20030042615A1 (en) * 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
JP3912223B2 (ja) 2002-08-09 2007-05-09 富士通株式会社 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197476A (ja) * 1997-09-22 1999-04-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
JP2002368190A (ja) * 2001-04-06 2002-12-20 Hitachi Ltd 半導体装置およびその製造方法
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
JP2004193363A (ja) * 2002-12-11 2004-07-08 Fujitsu Ltd 半導体装置及びその製造方法
JP2004253529A (ja) * 2003-02-19 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法
JP2004259749A (ja) * 2003-02-24 2004-09-16 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
JP2005340415A (ja) * 2004-05-26 2005-12-08 Sony Corp 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
JPWO2007023852A1 (ja) 2009-03-26
US20080150120A1 (en) 2008-06-26
CN101248526A (zh) 2008-08-20
KR20080049760A (ko) 2008-06-04
WO2007023852A1 (ja) 2007-03-01
KR101185479B1 (ko) 2012-10-02
US8841776B2 (en) 2014-09-23
CN100570871C (zh) 2009-12-16

Similar Documents

Publication Publication Date Title
JP4998268B2 (ja) 半導体装置及びその製造方法
US6897552B2 (en) Semiconductor device wherein chips are stacked to have a fine pitch structure
KR100401020B1 (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US7358117B2 (en) Stacked die in die BGA package
US7061125B2 (en) Semiconductor package with pattern leads and method for manufacturing the same
US11894358B2 (en) Semiconductor device and manufacturing method thereof
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US8093104B1 (en) Multi-chip stacking method to reduce voids between stacked chips
US20120217657A1 (en) Multi-chip module package
CN107507809B (zh) 倒装芯片
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP4496241B2 (ja) 半導体素子とそれを用いた半導体パッケージ
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
JP4473668B2 (ja) 半導体装置およびその製造方法
KR100404683B1 (ko) 멀티칩 패키지 및 그 제조 방법
JP2012015351A (ja) 半導体装置
JP2002299548A (ja) 積層型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

R150 Certificate of patent or registration of utility model

Ref document number: 4998268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees