JP4523611B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4523611B2
JP4523611B2 JP2007039667A JP2007039667A JP4523611B2 JP 4523611 B2 JP4523611 B2 JP 4523611B2 JP 2007039667 A JP2007039667 A JP 2007039667A JP 2007039667 A JP2007039667 A JP 2007039667A JP 4523611 B2 JP4523611 B2 JP 4523611B2
Authority
JP
Japan
Prior art keywords
adhesive sheet
semiconductor device
manufacturing
semiconductor element
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007039667A
Other languages
English (en)
Other versions
JP2008205195A (ja
Inventor
麻美 荒井
健 松村
貞仁 三隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2007039667A priority Critical patent/JP4523611B2/ja
Publication of JP2008205195A publication Critical patent/JP2008205195A/ja
Application granted granted Critical
Publication of JP4523611B2 publication Critical patent/JP4523611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01056Barium [Ba]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Description

本発明は、半導体装置の製造方法、及びその方法に使用する接着シートに関する。
半導体装置の微細化、高機能化の要求に対応すべく、半導体チップ(半導体素子)主面の全域に配置された電源ラインの配線幅や信号ライン間の間隔が狭くなってきている。この為、インピーダンスの増加や異種ノードの信号ライン間での信号の干渉が生じ、半導体チップの動作速度、動作電圧余裕度、体静電破壊強度等に於いて、十分な性能の発揮を阻害する要因となっている。これらの問題を解決する為、半導体素子を積層したパッケージ構造が提案されている(特許文献1及び特許文献2参照)。
一方、半導体素子を基板等に固着する際に使用されるものとしては、熱硬化性ペースト樹脂を用いる例(例えば、特許文献3参照)や、熱可塑性樹脂及び熱硬化性樹脂を併用した接着シートを用いる例(例えば、特許文献2及び4参照)が提案されている。
従来の半導体装置の製造方法に於いては、半導体素子と、基板、リードフレーム又は半導体素子との接着に際し、接着シート又は接着剤を使用する。接着は、半導体素子と基板等との圧着の後(ダイアタッチ)、接着シート等を加熱工程により硬化させて行う。更に、半導体素子と基板とを電気的に接続する為にワイヤーボンディングを行い、その後に封止樹脂でモールドし、後硬化して当該封止樹脂の封止を行う。
しかしながら、ワイヤーボンディングを行う際、超音波振動や加熱により、基板等上の半導体素子が動く。この為、ワイヤーボンディングの前に加熱工程を行って熱硬化性ペースト樹脂や熱硬化性接着シートを加熱硬化して、半導体素子が動かないように固着する必要がある。
更に、熱可塑性樹脂からなる接着シートや、熱硬化性樹脂と熱可塑性樹脂を併用した接着シートに於いては、ダイアタッチ後、ワイヤーボンディング前に接着対象物との接着力の確保や濡れ性の向上の目的で加熱工程を必要としている。
特開昭55−111151号公報 特開2002−261233号公報 特開2002−179769号公報 特開2000−104040号公報
しかしながら、ワイヤーボンディングの前に行う接着シート等の加熱により、接着シート等から揮発ガスが発生するという問題点がある。揮発ガスはボンディングパットを汚染し、多くの場合、ワイヤーボンディングを行うことができなくなる。
また、接着シート等を加熱硬化することにより当該接着シート等の硬化収縮等が生じる。これに伴い応力が発生し、リードフレーム又は基板に(同時に、半導体素子にも)そりが発生するという問題点を有している。加えて、ワイヤーボンディング工程に於いては、応力に起因して半導体素子にクラックが発生するという問題点も有している。近年、半導体素子の薄型化・小型化に伴い、半導体素子の厚さが従来の200μmからそれ以下へ、更には100μm以下にまで薄層化している現状を勘案すると、基板等の反りや半導体素子のクラックの問題は一層深刻なものであり、その問題解決は益々重要である。
本発明は前記問題点に鑑みなされたものであり、その目的は、従来よりも歩留まりの向上が可能な半導体装置の製造方法、及び当該方法に使用する接着シートを提供することにある。
本願発明者等は、前記従来の問題点を解決すべく、半導体装置の製造方法及びその方法に使用する接着シートについて検討した。その結果、下記方法を採用することにより、前記目的を達成できることを見出して、本発明を完成させるに至った。
即ち、本発明に係る半導体装置の製造方法は、前記の課題を解決する為に、接着シートを介して、半導体素子を被着体上に仮固着する仮固着工程と、前記接着シートを所定条件で加熱することにより、前記被着体に対するせん断接着力が0.5MPa以上の半硬化状態にする半硬化工程と、前記接着シートが半硬化された状態で、半導体素子をワイヤーボンディングするワイヤーボンディング工程を有することを特徴とする。
本発明は、接着シートを介して半導体素子を被着体上に仮固着した後、この接着シートを加熱により半硬化状態にして、半導体素子のワイヤーボンディングを行う。これにより、接着シートの硬化収縮による応力の発生を極力抑制し、リードフレーム、基板又は半導体素子に発生する反りや、半導体素子に生じるクラックも低減することができる。その結果、半導体素子の一層の薄型化が可能となる。
また、加熱は半硬化状態にする為であるので、加熱温度を低く設定することができる。その結果、接着シートから発生する揮発ガスを低減し、ボンディングパッドの汚染を防ぐことができる。
更に、半硬化状態の接着シートの被着体に対するせん断接着力は0.5MPa以上であるので、仮固着の状態でワイヤーボンディング工程を行っても、当該工程に於ける超音波振動や加熱により接着シートと被着体との接着面でずり変形は生じない。この為、歩留まりの低下を抑制してワイヤーボンディングが可能となる。
尚、「半硬化状態」とは、接着シートが完全にキュアされることなく、高温下の状態でも、その濡れ性を保持し得る範囲内で硬化の進行を中止させた状態を言う。また、接着シートによる半導体素子と被着体の固定は、ワイヤーボンディング工程の終了後に於いても仮固着の状態にある。
前記接着シートが熱硬化性樹脂としてのエポキシ樹脂を含み構成されており、加熱温度175℃、加熱時間10時間で加熱したときのエポキシ消失率を100%とした場合に、半硬化状態に於けるエポキシ消失率が30%以下であることが好ましい。これにより、接着シートの硬化収縮による応力の発生を一層抑制し、リードフレーム又は基板等に発生する反りや、半導体素子に生じるクラックの発生を防止することができる。また、半硬化工程に於ける加熱温度を一層低く設定できるので、接着シートからの揮発ガスの発生によるボンディングパッドの汚染も防止することができる。
前記エポキシ樹脂は、接着シートの全樹脂成分に対し10〜70重量%の範囲内で含有されていることが好ましい。
前記半硬化工程に於ける加熱は、加熱温度80〜170℃、加熱時間0.5〜10時間の範囲内で行うことが好ましい。この加熱条件であると、接着シートが完全に硬化するのを防止するので、接着シートの硬化収縮に起因するリードフレーム又は基板等の反りや、半導体素子のクラックの発生を抑制できる。また、接着シートから揮発ガスが発生するのを低減するので、ボンディングパッドの汚染も防止できる。
前記被着体は、基板、リードフレーム又は半導体素子であることが好ましい。
前記半導体素子を封止樹脂により封止する封止工程と、前記封止樹脂の後硬化を行う後硬化工程とを含み、前記封止工程又は硬化工程の少なくとも何れか一方に於いて、加熱により封止樹脂を硬化させると共に、前記接着シートを介して半導体素子と被着体とを固着させることが好ましい。
前記被着体が半導体素子である場合に、半導体素子と半導体素子との間に、前記接着シートを介してスペーサを積層する工程を含み、半硬化された前記接着シートの被着体に対するせん断接着力が0.5MPa以上であることが好ましい。
前記封止工程又は後硬化工程の何れか一方に於いて、加熱により封止樹脂を硬化させると共に、前記接着シートを介して半導体素子とスペーサとを固着させることが好ましい。
前記ワイヤーボンディング工程は、80℃〜250℃の範囲内で行われることが好ましい。これにより、当該工程では、接着シートによって半導体素子と被着体等とが完全に固着するのを防止することができる。
前記接着シートとして、熱硬化性樹脂と熱可塑性樹脂の双方を含むものを使用することが好ましい。
前記熱可塑性樹脂として、アクリル樹脂を使用することが好ましい。アクリル樹脂はイオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。
前記熱硬化性樹脂として、更にフェノール樹脂を使用することが好ましい。フェノール樹脂はイオン性不純物が少なく耐熱性も向上させるので、半導体素子の信頼性を確保できる。
前記接着シートとして、架橋剤が添加されているものを使用することが好ましい。
また、本発明に係る接着シートは、前記の課題を解決する為に、前記に記載の半導体装置の製造方法に於いて使用されるものである。
本発明の半導体装置の製造方法は、接着シートを半硬化した状態でワイヤーボンディング工程を行うので、製造工程中に接着シートが硬化収縮するのを抑制し、リードフレーム又は基板のそりや、半導体素子のクラックの発生を防止することができる。また、製造工程中に接着シートから揮発ガスが発生するのを極力抑制するので、ボンディングパットの汚染を防止することができる。更に、半硬化された接着シートの被着体に対するせん断接着力は0.5MPa以上であるので、ワイヤーボンディング工程に於いて、接着シートと被着体との接着面でずり変形が生じることもない。即ち、本発明によれば、従来よりも歩留まりを一層向上させて半導体装置を製造することができる。
以上に述べたことは、前記半導体素子の上に1又は2以上の半導体素子を、前記接着シートを介して積層する場合や、必要に応じて、前記半導体素子と半導体素子との間に前記接着シートを介してスペーサを積層する場合にも同様の作用効果を奏する。また、前記の製造工程の簡素化は、複数の半導体素子等の3次元実装に於いて、製造効率の一層の向上を図ることができる。
(実施の形態1)
本発明の実施の形態について、図1を参照しながら説明する。図1は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。但し、説明に不要な部分は省略し、また、説明を容易にする為に拡大又は縮小等して図示した部分がある。以上のことは、以下の図面に対しても同様である。
本実施の形態に係る半導体装置の製造方法は、半導体素子13を基板又はリードフレーム(被着体、以下単に基板等と称する)11上に接着シート12で仮固着する仮固着工程と、接着シートを所定条件で加熱することにより半硬化状態にする半硬化工程と、半導体素子をワイヤーボンディングするワイヤーボンディング工程とを有する。更に、半導体素子13を封止樹脂15で封止する封止工程と、当該封止樹脂15をアフターキュアする後硬化工程とを有する。
前記仮固着工程は、図1(a)に示すように、半導体素子13を、接着シート12を介して基板等11に仮固着する工程である。半導体素子13を基板等11上に仮固着する方法としては、例えば基板等11上に接着シート12を積層した後、接着シート12上に、ワイヤーボンド面が上側となる様にして半導体素子13を順次積層して仮固着する方法が挙げられる。また、予め接着シート12が仮固着された半導体素子13を基板等11に仮固着して積層してもよい。
前記基板としては、従来公知のものを使用することができる。また、前記リードフレームとしては、Cuリードフレーム、42Alloyリードフレーム等の金属リードフレームやガラスエポキシ、BT(ビスマレイミド−トリアジン)、ポリイミド等からなる有機基板を使用することができる。しかし、本発明は之に限定されるものではなく、半導体素子をマウントし、半導体素子と電気的に接続して使用可能な回路基板も含まれる。
前記半硬化工程は、接着シート12を所定条件下で加熱することにより半硬化の状態にする工程である。半硬化を行う際の加熱条件は、接着シート12の構成材料の種類や含有量により適宜設定される。本実施形態の場合、加熱温度としては、80〜170℃、好ましくは80〜150℃の範囲内で行われる。半硬化を行う加熱時間としては、0.5〜10時間、好ましくは2〜8時間の間で行われる。当該条件下で行うことにより、接着シート12が完全に硬化し、半導体素子を被着体に完全に固着させるのを防止することができる。加熱温度が80℃未満、又は加熱時間が0.5時間未満であると、接着シート12の被着体又は半導体素子に対する接着力が不足し、ワイヤーボンディング性が低下する場合がある。その一方、加熱温度が170℃を超え、又は加熱時間が10時間を超えると、接着シート12の硬化収縮が起こり、リードフレームや基板の反り、半導体素子のクラックが発生する場合がある。更に、接着シート12から揮発ガスが発生し、ボンディングパットの汚染を招来する場合がある。
また、半硬化状態の接着シート12のせん断接着力は、基板11に対して0.5MPa以上であり、より好ましくは0.5〜10MPaの範囲内である。接着シート12のせん断接着力が少なくとも0.5MPa以上であるので、半硬化後に更に加熱工程を経ることなくワイヤーボンディング工程を行っても、当該工程に於ける超音波振動や加熱により、接着シート12と半導体素子13又は基板等11との接着面でのずり変形を生じることがない。その結果、ワイヤーボンディングの際の超音波振動により半導体素子が動くことがなく、ワイヤーボンディングの成功率が低下するのを防止することができる。尚、接着シート12については、後段に於いて更に詳述する。
前記ワイヤーボンディング工程は、基板等11の端子部(インナーリード)の先端と半導体素子13上の電極パッド(図示しない)とをボンディングワイヤー14で電気的に接続する工程である(図1(b)参照)。前記ボンディングワイヤー14としては、例えば金線、アルミニウム線又は銅線等が用いられる。ワイヤーボンディングを行う際の温度は、80〜250℃、好ましくは80〜220℃の範囲内で行われる。また、加熱時間は数秒〜数分間行われる。結線は、前記温度範囲内となる様に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により行われる。
本工程は、接着シート12による固着を行うことなく実行される。また、本工程の過程で接着シート12により半導体素子13と基板等11とが固着することはない。ここで、接着シート12のせん断接着力は、80〜250℃の温度範囲内であっても0.5MPa以上であることが必要である。当該温度範囲内でせん断接着力が0.5MPa未満であると、ワイヤーボンディングの際の超音波振動により半導体素子が動き、ワイヤーボンディングを行うことができず、歩留まりが低下するからである。
前記封止工程は、封止樹脂15により半導体素子13を封止する工程である(図1(c)参照)。本工程は、基板等11に搭載された半導体素子13やボンディングワイヤー14を保護する為に行われる。本工程は、封止用の樹脂を金型で成型することにより行う。封止樹脂15としては、例えばエポキシ系の樹脂を使用する。
樹脂封止の際の加熱温度は、通常175℃で60〜90秒間行われるが、本発明はこれに限定されず、例えば165〜185℃で、数分間キュアすることができる。これにより、封止樹脂を硬化させると共に、接着シート12を完全に硬化させる。また、接着シート12の完全硬化と共に、半導体素子13と基板等11も固着させる。即ち、本発明に於いては、後述する後硬化工程が行われない場合に於いても、本工程に於いて接着シート12の完全硬化及び半導体素子13と基板等11の固着が可能であり、製造工程数の減少及び半導体装置の製造期間の短縮に寄与することができる。
前記後硬化工程に於いては、前記封止工程で硬化不足の封止樹脂15を完全に硬化させる。封止工程に於いて接着シート12が完全に硬化されず、半導体素子13と基板等11の固着がされない場合でも、本工程に於いて封止樹脂15の硬化と共に可能となる。本工程に於ける加熱温度は、封止樹脂の種類により異なるが、例えば165〜185℃の範囲内であり、加熱時間は0.5〜8時間程度である。
ここで、前記接着シート12について詳述する。接着シート12は熱硬化性樹脂を含み構成されるものであり、半硬化状態で被着体に対して0.5MPa以上のせん断接着力が得られるものであれば、その構成は特に限定されない。具体的には、例えば接着剤層の単層のみからなる接着シートや、コア材料の片面又は両面に接着剤層を形成した多層構造の接着シート等が挙げられる。ここで、前記コア材料としては、フィルム(例えばポリイミドフィルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等)、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板、シリコン基板又はガラス基板等が挙げられる。また、接着シートとダイシングシートとの一体型のものも使用することができる。
また、接着シート12は、熱硬化性樹脂と熱可塑性樹脂とを併用したものであってもよい。更に、熱可塑性樹脂単独でも使用可能である。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、PETやPBT等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又はフッ素樹脂等が挙げられる。これらの熱可塑性樹脂は単独で、又は2種以上を併用して用いることができる。これらの熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、半導体素子の信頼性を確保できるアクリル樹脂が特に好ましい。
前記アクリル樹脂としては、特に限定されるものではなく、炭素数30以下、特に炭素数4〜18の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの1種又は2種以上を成分とする重合体等が挙げられる。前記アルキル基としては、例えばメチル基、エチル基、プロピル基、イソプロピル基、n−ブチル基、t−ブチル基、イソブチル基、アミル基、イソアミル基、ヘキシル基、ヘプチル基、シクロヘキシル基、2−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ラウリル基、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基、又はドデシル基等が挙げられる。
また、前記重合体を形成する他のモノマーとしては、特に限定されるものではなく、例えばアクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマール酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸2−ヒドロキシプロピル、(メタ)アクリル酸4−ヒドロキシブチル、(メタ)アクリル酸6−ヒドロキシヘキシル、(メタ)アクリル酸8−ヒドロキシオクチル、(メタ)アクリル酸10−ヒドロキシデシル、(メタ)アクリル酸12−ヒドロキシラウリル若しくは(4−ヒドロキシメチルシクロヘキシル)−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート若しくは(メタ)アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は2−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマーが挙げられる。
前記熱硬化性樹脂としては、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、又は熱硬化性ポリイミド樹脂等が挙げられる。これらの樹脂は、単独で又は2種以上を併用して用いることができる。特に、半導体素子を腐食させるイオン性不純物等の含有が少ないエポキシ樹脂が好ましい。また、エポキシ樹脂の硬化剤としてはフェノール樹脂が好ましい。
接着シート12がエポキシ樹脂を含み構成される場合、その半硬化状態に於けるエポキシ消失率は30%以下であることが好ましい。また、エポキシ消失率の下限を10%以上にすると、半硬化状態での接着シート12の被着体に対する接着力を0.5MPa以上に維持できるので、特に好ましい。
前記エポキシ樹脂の含有量としては、接着シート12の全樹脂成分に対し10〜70重量%であることが好ましく、より好ましくは20〜60重量%である。10重量%未満であると、架橋による効果が小さくなり、ワイヤーボンディングの際の接着力が低下する場合がある。その一方、70重量%を超えると、架橋密度が高くなり過ぎる結果、半硬化の状態でもその後の濡れ性を発現しにくくなる場合がある。
前記エポキシ樹脂は、接着剤組成物として一般に用いられているものであれば特に限定はなく、例えばビスフェノールA型、ビスフェノールF型、ビスフェノールS型、臭素化ビスフェノールA型、水添ビスフェノールA型、ビスフェノールAF型、ビフェニル型、ナフタレン型、フルオレイン型、フェノールノボラック型、オルソクレゾールノボラック型、トリスヒドロキシフェニルメタン型、テトラフェニロールエタン型等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型、トリスグリシジルイソシアヌレート型若しくはグリシジルアミン型等のエポキシ樹脂が用いられる。これらは単独で、又は2種以上を併用して用いることができる。これらのエポキシ樹脂のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型樹脂又はテトラフェニロールエタン型エポキシ樹脂が特に好ましい。このエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。
更に、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。これらは単独で、又は2種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
前記エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基1当量当たりフェノール樹脂中の水酸基が0.5〜2.0当量になるように配合することが好適である。より好適なのは、0.8〜1.2当量である。即ち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。
尚、本発明に於いては、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含む接着シートが特に好ましい。これらの樹脂は、イオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。この場合の配合比は、アクリル樹脂成分100重量部に対して、エポキシ樹脂とフェノール樹脂の混合量が10〜200重量部である。
本発明の接着シート12は、予めある程度架橋させておく為、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておくのがよい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図る。
前記架橋剤としては、従来公知のものを採用することができる。特に、トリレンジイソシアネート、ジフェニルメタンジイソシアネート、p−フェニルレンジイソシアネート、1,5−ナフタレンジイソシアネート、多価アルコールとジイソシアネートの付加物等のポリイソシアネート化合物がより好ましい。架橋剤の添加量としては、前記の重合体100重量部に対し、通常0.05〜7重量部とするのが好ましい。架橋剤の添加量が7重量部より多いと、接着力が低下するので好ましくない。その一方、0.05重量部より少ないと凝集力が不足するので好ましくない。また、ポリイソシアネート化合物と共に必要に応じてエポキシ樹脂等の他の多官能性化合物を一緒に含ませるようにしてもよい。
また、本発明の接着シート12には、その用途に応じて無機充填剤を適宜配合することができる。無機充填剤の配合は、導電性の付与や熱伝導性の工場、弾性率の調整等を可能にする。前記無機充填剤としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田等の金属、又は合金類、その他カーボン等からなる種々の無機粉末が挙げられる。これらは、単独で又は2種以上を併用して用いることができる。なかでも、シリカ、特に溶融シリカが好適に用いられる。また、無機充填剤の平均粒径は、0.1〜80μmの範囲内であることが好ましい。
前記無機充填剤の配合量は、有機樹脂成分100重量部に対し0〜80重量%に設定することが好ましい。特に好ましくは0〜70重量%である。
尚、本発明の接着シート12には、前記無機充填剤以外に、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば硬化触媒、難燃剤、シランカップリング剤又はイオントラップ剤が挙げられる。
前記硬化触媒としては、例えば、3級アミン、イミダゾ−ル類、イミダゾリン類、ジアザビシクロアルケン類、脂肪族アミン類及び芳香族アミン類等の窒素原子含有化合物、トリアリールホスフィン、モノアルキルジアリールホスフィン、テトラアリールホスホニウムテトラアリルボレート等のホスホニウム塩、更にはトリアリールホスフィントリアリールボロン錯体等のリン化合物、アルミニウムトリアセチルアセトナート等の金属錯体が挙げられる。これらは、単独で、又は2種以上を併用して用いることができる。
前記硬化触媒の配合量は、熱硬化性樹脂100部に対して0.001〜5.0部の範囲に設定することが好ましい
前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。これらは、単独で、又は2種以上を併用して用いることができる。
前記シランカップリング剤としては、例えば、β−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。これらの化合物は、単独で又は2種以上を併用して用いることができる。
前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。これらは、単独で又は2種以上を併用して用いることができる。
(実施の形態2)
本実施の形態2に係る半導体装置の製造方法について、図2を参照しながら説明する。図2は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。
本実施の形態は、前記実施の形態1に係る半導体装置の製造方法と比較して、複数の半導体素子を積層して3次元実装とした点が異なる。より詳細には、半導体素子の上に、他の半導体素子を、前記接着シートを介して積層する工程を含む点が異なる。
先ず、図2(a)に示すように、所定のサイズに切り出した少なくとも1つ以上の接着シート12を被着体である基板等11に仮固着する。次に、接着シート12上に半導体素子13を、ワイヤーボンド面が上側となる様にして仮固着する(図2(b)参照)。更に、半導体素子13上に、その電極パッド部分を避けて接着シート14を仮固着する(図2(c)参照)。更に、接着シート14上に、ワイヤーボンド面が上側となる様にして半導体素子13を形成する(図2(d)参照)。
次に、接着シート12・14を前記実施の形態1で述べた条件下で加熱することにより、半硬化状態にする。更に、図2(e)に示すように、ワイヤーボンディング工程を行う。これにより、半導体素子13に於ける電極パッドと基板等11とをボンディングワイヤー16で電気的に接続する。
続いて、封止樹脂により半導体素子13を封止する封止工程を行い、封止樹脂を硬化させると共に接着シート12・14を硬化させ、更に、基板等11と半導体素子13との間、及び半導体素子13同士の間を固着させる。また、封止工程の後、後硬化工程を行ってもよい。
本実施の形態によれば、半導体素子の3次元実装の場合に於いても、接着シート12・14を半硬化状態にしてワイヤーボンディングを行うので、製造工程の簡素化及び歩留まりの向上が図れる。また、基板等11に反りが生じたり、半導体素子13にクラックが発生したりすることもないので、半導体素子の一層の薄型化が可能となる。
(実施の形態3)
本実施の形態3に係る半導体装置の製造方法について、図3を参照しながら説明する。図3は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。
本実施の形態に係る半導体装置は、前記実施の形態2に係る半導体装置と比較して、積層した半導体素子間にスペーサを介在させた点が異なる。より詳細には、半導体素子と半導体素子との間に、接着シートを介してスペーサを積層する工程を含む点が異なる。
先ず、図3(a)〜(c)に示すように、前記実施の形態2と同様にして、基板等11上に接着シート12、半導体素子13及び接着シート14を順次積層して仮固着する。更に、接着シート14上に、スペーサ21、接着シート14及び半導体素子13を順次積層して仮固着する(図3(d)〜(f)参照)。
次に、接着シート12・14を前記実施の形態1で述べた条件下で加熱することにより、半硬化状態にする。更に、図3(g)に示すように、ワイヤーボンディング工程を行う。これにより、半導体素子13に於ける電極パッドと基板等11とをボンディングワイヤー16で電気的に接続する。
次に、封止樹脂により半導体素子を封止する封止工程を行い、封止樹脂を硬化させると共に接着シート12・14を硬化させ、更に、基板等11と半導体素子13との間、及び半導体素子13とスペーサ21との間を固着させる。また、封止工程の後、後硬化工程を行ってもよい。以上の製造工程を行うことにより、本実施の形態に係る半導体装置を得ることができる。
尚、前記スペーサとしては、特に限定されるものではなく、例えば従来公知のシリコンチップ、ポリイミドフィルム等を用いることができる。
(実施の形態4)
本実施の形態4に係る半導体装置の製造方法について、図4を参照しながら説明する。図4は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。
先ず、図4(a)に示すように、接着シート12’を半導体ウェハ13’の裏面に貼り付けて接着シート付きの半導体ウェハを作製する。次に、半導体ウェハ13’にダイシングテープ33に仮固着する(図4(b)参照)。更に、接着シート付きの半導体ウェハを所定の大きさとなる様にダイシングしてチップ状にし(図4(c)参照)、ダイシングテープ33から接着剤が付いたチップを剥離する。
次に、図4(d)に示すように、接着シート12が付いた半導体素子13を、ワイヤーボンド面が上側となる様にして基板等11上に仮固着する。更に、接着シート31が付いた大きさの異なる半導体素子32を、ワイヤーボンド面が上側となる様にして半導体素子13上に仮固着する。
次に、接着シート12・31を前記実施の形態1で述べた条件下で加熱することにより、半硬化状態にする。更に、図4(e)に示すように、ワイヤーボンディング工程を行う。これにより、半導体素子13・32に於ける電極パッドと基板等11とをボンディングワイヤー16で電気的に接続する。
次に、封止樹脂により半導体素子を封止する封止工程を行い、封止樹脂を硬化させると共に接着シート12・31を硬化させ、更に、基板等11と半導体素子13との間、及び半導体素子13と半導体素子32との間を固着させる。また、封止工程の後、後硬化工程を行ってもよい。以上の製造工程を行うことにより、本実施の形態に係る半導体装置を得ることができる。
(実施の形態5)
本実施の形態5に係る半導体装置の製造方法について、図5を参照しながら説明する。図5は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。
本実施の形態に係る半導体装置の製造方法は、前記実施の形態4に係る半導体装置の製造方法と比較して、ダイシングテープ33上に接着シート12’を積層した後、更に接着シート12’上に半導体ウェハ13’を積層した点が異なる。
先ず、図5(a)に示すように、ダイシングテープ33上に接着シート12’を積層する。更に、接着シート12’上に半導体ウェハ13’を積層する(図5(b)参照)。更に、接着シート付きの半導体ウェハを所定の大きさとなる様にダイシングしてチップ状にし(図5(c)参照)、ダイシングテープ33から接着剤が付いたチップを剥離する。
次に、図5(d)に示すように、接着シート12が付いた半導体素子13を、ワイヤーボンド面が上側となる様にして基板等11上に仮固着する。更に、接着シート31が付いた大きさの異なる半導体素子32を、ワイヤーボンド面が上側となる様にして半導体素子13上に仮固着する。この際、半導体素子32の固着は、下段の半導体素子13の電極パッド部分を避けて行われる。
次に、接着シート12・31を前記実施の形態1で述べた条件下で加熱することにより、半硬化状態にする。更に、図5(e)に示すように、ワイヤーボンディング工程を行う。これにより、半導体素子13・32に於ける電極パッドと基板等11に於ける内部接続用ランドとをボンディングワイヤー16で電気的に接続する。
次に、封止樹脂により半導体素子を封止する封止工程を行い、封止樹脂を硬化させると共に接着シート12・31を硬化させ、更に、基板等11と半導体素子13との間、及び半導体素子13と半導体素子32との間を固着させる。また、封止工程の後、後硬化工程を行ってもよい。以上の製造工程を行うことにより、本実施の形態に係る半導体装置を得ることができる。
(実施の形態6)
本実施の形態6に係る半導体装置の製造方法について、図6及び図7を参照しながら説明する。図6は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。図7は、本実施の形態に係る半導体装置の製造方法により得られた半導体装置の概略を示す断面図である。
本実施の形態に係る半導体装置は、前記実施の形態3に係る半導体装置と比較して、スペーサとしてコア材料を採用した点が異なる。
先ず、前記実施の形態5と同様にして、ダイシングテープ33上に接着シート12’を積層する。更に、接着シート12’上に半導体ウェハ13’を積層する。更に、接着シート付きの半導体ウェハを所定の大きさとなる様にダイシングしてチップ状にし、ダイシングテープ33から接着剤が付いたチップを剥離する。これにより、接着シート12を備えた半導体素子13を得る。
他方、ダイシングテープ33の上に接着シート41形成し、該接着シート41上にコア材料42を貼り付ける。更に、所定のサイズとなる様にダイシングしてチップ状にし、ダイシングテープ33から接着剤が付いたチップを剥離する。これにより、接着シート41’を備えたチップ状のコア材料42’を得る。
次に、前記半導体素子13を、ワイヤーボンド面が上側となる様に、基板等11上に接着シート12を介して仮固着する。更に、半導体素子13上に接着シート41’を介してコア材料42’を仮固着する。更に、コア材料42’上に接着シート12を介して半導体素子13を、ワイヤーボンド面が上側となる様に仮固着する。以上の製造工程を行うことにより、本実施の形態に係る半導体装置を得ることができる。
次に、接着シート12・31を前記実施の形態1で述べた条件下で加熱することにより、半硬化状態にする。更に、ワイヤーボンディング工程を行う。これにより、半導体素子13に於ける電極パッドと基板等11に於ける内部接続用ランドとをボンディングワイヤー16で電気的に接続する(図7参照)。
次に、封止樹脂により半導体素子を封止する封止工程を行い、封止樹脂を硬化させると共に接着シート12・41’を硬化させ、更に、基板等11と半導体素子13との間、及び半導体素子13とコア材料42’との間を固着させる。また、封止工程の後、後硬化工程を行ってもよい。以上の製造工程を行うことにより、本実施の形態に係る半導体装置を得ることができる。
尚、前記コア材料としては特に限定されるものではなく、従来公知のものを用いることができる。具体的には、フィルム(例えばポリイミドフィルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等)、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板、ミラーシリコンウェハ、シリコン基板又はガラス基板等を使用できる。
(実施の形態7)
本実施の形態7に係る半導体装置の製造方法について、図8を参照しながら説明する。図8は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。
本実施の形態に係る半導体装置の製造方法は、前記実施の形態6に係る半導体装置の製造方法と比較して、コア材料のダイシングに替えて、打ち抜き等によりチップ化した点が異なる。
先ず、前記実施の形態6と同様にして、接着シート12を備えた半導体素子13を得る。他方、接着シート41上にコア材料42を貼り付ける。更に、所定のサイズとなる様に打ち抜き等によりチップ状にし、接着シート41’を備えたチップ状のコア材料42’を得る。
次に、前記実施の形態6と同様にして、接着シート12・41’を介してコア材料42’及び半導体素子13を順次積層して仮固着する。
更に、接着シート12・41’を前記実施の形態1で述べた条件下で加熱することにより、半硬化状態にする。続いて、ワイヤーボンディング工程、封止工程、必要に応じて後硬化工程を行い、本実施の形態に係る半導体装置を得ることができる。
(その他の事項)
前記基板等上に半導体素子を3次元実装する場合、半導体素子の回路が形成される面側には、バッファーコート膜が形成されている。当該バッファーコート膜としては、例えば窒化珪素膜やポリイミド樹脂等の耐熱樹脂からなるものが挙げられる。
また、半導体素子の3次元実装の際に、各段で使用される接着シートは同一組成からなるものに限定されるものではなく、製造条件や用途等に応じて適宜変更可能である。
また、前記実施の形態に於いて述べた積層方法は例示的に述べたものであって、必要に応じて適宜変更が可能である。例えば、前記実施の形態2に係る半導体装置の製造方法に於いては、2段目以降の半導体素子を前記実施の形態3に於いて述べた積層方法で積層することも可能である。
また、前記実施の形態に於いては、基板等に複数の半導体素子を積層させた後に、一括してワイヤーボンディング工程を行う態様について述べたが、本発明はこれに限定されるものではない。例えば、半導体素子を基板等の上に積層する度にワイヤーボンディング工程を行うことも可能である。
以下に、この発明の好適な実施例を例示的に詳しく説明する。但し、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではなく、単なる説明例に過ぎない。また各例中、部は特記がない限りいずれも重量基準である。
(実施例1)
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(根上工業(株)製、パラクロンW−197CM)100部に対して、フェノールノボラック型多官能エポキシ樹脂(ジャパンエポキシレジン(株)製、エピコート152)23部、フェノール樹脂(三井化学(株)製、ミレックスXLC−CC)6部をメチルエチルケトンに溶解させ、濃度20重量%の接着剤組成物溶液を調整した。
この接着剤組成物の溶液を剥離ライナーとしてシリコーン処理したポリエチレンテレフタレートフィルム(厚さ50μm)からなる離型処理フィルム上に塗布した。更に、120℃で3分間乾燥させたことにより、厚さ25μmの本実施例1に係る接着シートを作製した。
(実施例2)
本実施例2に於いては実施例1にて使用したフェノールノボラック型多官能エポキシ樹脂に替えて、クレゾールノボラック型の多官能エポキシ樹脂(東都化成(株)製、YDCN−701)を用いた以外は、前記実施例1と同様にして、本実施例2に係る接着シート(厚さ25μm)を作製した。
(比較例1)
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(根上工業(株)製、パラクロンW−197CM)100部に対して、ビスフェノールA型エポキシ樹脂(ジャパンエポキシレジン(株)製、エピコート1004)23部、フェノール樹脂(三井化学(株)製、ミレックスXLC−CC)6部をメチルエチルケトンに溶解させ、濃度20重量%の接着剤組成物溶液を調整した。
この接着剤組成物の溶液を、剥離ライナーとしてシリコー離型処理したポリエチレンテレフタレートフィルム(厚さ50μm)からなる離型処理フィルム上に塗布した。更に、120℃で3分間乾燥させたことにより、比較例1に係る接着シート(厚さ25μm)を作製した。
(比較例2)
本比較例2に於いては、前記比較例1にて使用したビスフェノールA型エポキシ樹脂に替えて、ビスフェノールF型エポキシ樹脂(EPIKOTE806 ジャパンエポキシレジン(株)製)を用いた以外は、比較例1と同様にして、比較例2に係る接着シート(厚さ25μm)を作製した。
〔せん断接着力の測定〕
前記実施例及び比較例に於いて作製した接着シートについて、基板、リードフレーム又は半導体素子に対する半硬化後のせん断接着力を以下の通り測定した。
先ず、基板、リードフレーム及び半導体素子について各種資料を作製した。
即ち、基板(UniMicron Technology Corporation製、商品名TFBGA16×16(2216−001A01))の場合に於いては、得られた接着シートをセパレーターから剥離した後、2mm□に切断したものを用いた。一方、アルミ蒸着ウェハをダイシングして、縦2mm×横2mm×厚さ500μmのチップを作製した。このチップを、基板にダイアタッチして試験片を作製した。ダイアタッチは、120℃の温度下で荷重(0.125MPa)をかけ、1秒間加熱するという条件下で、ダイボンダー((株)新川製SPA−300)を用いて行った。
また、リードフレーム(新光電気株式会社製、商品名CA−F313(MF202))の場合に於いても、前記基板の場合と同様にして試験片を作製した。
また、半導体素子の場合に於いては、得られた接着シートをセパレーターから剥離した後、6mm□に切断したものを用いた。リードフレーム(新光電気株式会社製、商品名CA−F313(MF202))のダイパッドに、評価用モデルパターンが形成された評価用素子(フェニックス・セミコンダクター(株)製、型番:NT−103、パシベーション層Si3N4/5000Å厚み)を縦6mm×横6mm×厚さ500μmにダイシングしたものをダイアタッチした。その後、前記接着シートを2mm□に切断したものを用い、アルミ蒸着ウェハから縦2mm×横2mm×厚さ500μmにダイシングしたチップを前記評価用素子の上にダイアタッチして試験片を作製した。ダイアタッチは、基板及びリードフレームの場合と同様の条件で行った。
基板、リードフレーム又は半導体素子のダイアタッチ後、実施例1及び2に係る接着シートについては、150℃で2時間加熱し、半硬化させた。その一方、比較例1及び2に係る接着シートについては、加熱を行わずに、仮固着の状態で試験を行った。
せん断接着力の測定は、温度制御可能な熱板に各試験片を固定し、ダイアタッチされた半導体素子をプッシュプルゲージにて速度0.1mm/秒の速度で水平に押して、せん断接着力を測定した。測定は、熱板温度がそれぞれ80、175、250℃の場合について行った。また、測定装置としてSeries4000 DS100KG(DAGE製)を使用した。尚、ダイアタッチ後に資料の加熱工程は行っていない。また、半導体素子の場合では、せん断接着力測定時には2mm□のアルミ蒸着の半導体素子をプッシュプルゲージで押してせん断接着力を測定した。
それらの結果を下記表1に示す。
Figure 0004523611
表1に示すように実施例1及び2に係る接着シートは、いずれの熱板温度に於いても、0.5MPa以上のせん断接着力を示した。その一方、比較例1及び2に係る接着シートのせん断接着力は最大でも0.2MPaであった。
〔ワイヤーボンディング性〕
実施例及び比較例の接着シートを用い、半導体素子とリードフレーム、基板、半導体素子を用いた場合のワイヤーボンディング性を評価した。
先ず、基板、リードフレーム及び半導体素子について各種試料を作製した。
即ち、基板(UniMicron Technology Corporation製、商品名TFBGA16×16(2216−001A01))の場合に於いては、得られた接着シートをセパレーターから剥離した後、6mm□に切断したものを用いた。一方、アルミ蒸着ウェハをダイシングして、縦6mm×横6mm×厚さ100μmのチップを作製した。このチップを、基板にダイアタッチして試験片を作製した。ダイアタッチは、120℃の温度下で荷重(0.125MPa)をかけ、1秒間加熱するという条件下で、ダイボンダー((株)新川製SPA−300)を用いて行った。
また、リードフレーム(新光電気株式会社製、商品名CA−F313(MF202))の場合に於いては、接着シートをセパレーターから剥離した後、7.5mm□に切断したものを用いた。一方、アルミ蒸着ウェハをダイシングして、縦7.5mm×横7.5mm×厚さ100μmのチップを作製した。このチップを基板にダイアタッチして試験片を作製した。ダイアタッチは、基板の場合と同様の条件で行った。
また、半導体素子の場合に於いては、得られた接着シートをセパレーターから剥離した後、6mm□に切断したものを用いた。リードフレーム(新光電気株式会社製、商品名CA−F313(MF202))のダイパッドに、評価用モデルパターンが形成された評価用素子(フェニックス・セミコンダクター(株)製、型番:NT−103、パシベーション層Si3N4/5000Å厚み)を縦6mm×横6mm×厚さ100μmにダイシングしたものをダイアタッチした。この評価用素子を第1の半導体素子とする。前記接着シートを5mm□に切断したものを用い、アルミ蒸着ウェハから縦5mm×横5mm×厚さ100μmにダイシングしたチップを前記評価用素子の上にダイアタッチして試験片を作製した。このチップを第2半導体素子とする。尚、各試料はそれぞれ20個ずつ作製した。
次に、各種試料について、超音波熱圧着法によりワイヤーボンド用金線(直径25μm)をボンディングした。試料1個当たりのワイヤーボンド数は80点とした。ワイヤーボンディング条件は、超音波出力時間10ms、超音波出力120、ボンド荷重980mN、ステージ温度は80℃、175℃、250℃とした。また、ワイヤーボンディング装置としては、UTC−300((株)新川製)を使用した。また、ワイヤーボンドの成功率の評価は、テンションゲージによるプル強度評価で5g以上とした場合と成功とした。尚、半導体素子の場合に於いては、第2の半導体素子とリードフレームとの間でワイヤーボンドを施した。それらの結果を下記表2に示す。
Figure 0004523611
表2に示すように、実施例1及び2に係る接着シートについては、何れの熱板温度に於いても成功率100%であった。その一方、比較例1及び2に係る接着シートについては、0%であった。実施例1及び2に係る接着シートについて成功率が100%だったのは、各々十分なせん断接着力を有していたことによりチップがずれを生じなかった為である。
〔エポキシ消失率〕
実施例及び比較例の接着シート中に含まれる樹脂成分中のエポキシ基の消失率をIRにより測定した。
先ず、基板、リードフレーム及び半導体素子について各種試料を作製した。即ち、基板(UniMicron Technology Corporation製、商品名TFBGA16×16(2216−001A01))の場合に於いては、得られた接着シートをセパレーターから剥離した後、6mm□に切断したものを用いた。一方、アルミ蒸着ウェハをダイシングして、縦6mm×横6mm×厚さ100μmのチップを作製した。このチップを、基板にダイアタッチして試験片を作製した。ダイアタッチは、120℃の温度下で荷重(0.125MPa)をかけ、1秒間加熱するという条件下で、ダイボンダー((株)新川製SPA−300)を用いて行った。更に150℃での加熱を所定の時間行った後、接着シートだけを回収し、NEXUS670(Thermo electron製 )にてFT−IR分析を行った。
また、エポキシ消失率の評価は、全く加熱していない状態の接着シートの吸光度を0%、接着シートを175℃で10時間硬化した際の吸光度を100%として、各試料の吸光度比からエポキシ消失率を、下記表3に示す各硬化時間毎に求めた。
Figure 0004523611
本発明の実施の形態1に係る半導体装置の製造方法を説明する為の工程図である。 本発明の実施の形態2に係る半導体装置の製造方法を説明する為の工程図である。 本発明の実施の形態3に係る半導体装置の製造方法を説明する為の工程図である。 本発明の実施の形態4に係る半導体装置の製造方法を説明する為の工程図である。 本発明の実施の形態5に係る半導体装置の製造方法を説明する為の工程図である。 本発明の実施の形態6に係る半導体装置の製造方法を説明する為の工程図である。 前記実施の形態6に係る半導体装置の製造方法により得られた半導体装置の概略を示す断面図である。 本発明の実施の形態7に係る半導体装置の製造方法を説明する為の工程図である。
符号の説明
11 基板等(被着体)
12、31、41 接着シート
13 半導体素子
14、16 ボンディングワイヤー
15 封止樹脂
21 スペーサ
32 半導体素子
33 ダイシングテープ
41’、42’ コア材料(スペーサ)

Claims (14)

  1. 接着シートを介して、半導体素子を被着体上に仮固着する仮固着工程と、
    前記接着シートを加熱温度80〜170℃、加熱時間0.5〜10時間の範囲内で加熱することにより、前記被着体に対するせん断接着力が0.5MPa以上の半硬化状態にする半硬化工程と、
    前記接着シートが半硬化された状態で、半導体素子をワイヤーボンディングするワイヤーボンディング工程を有することを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記接着シートが熱硬化性樹脂としてのエポキシ樹脂を含み構成されており、
    前記接着シートを加熱しなかったときのエポキシ基の消失率を0%とし、加熱温度175℃、加熱時間10時間で加熱したときのエポキシ基の消失率を100%とした場合に、半硬化状態に於けるエポキシ基の消失率が30%以下であることを特徴とする半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法であって、
    前記エポキシ樹脂は、接着シートの全樹脂成分に対し10〜70重量%の範囲内で含有されていることを特徴とする半導体装置の製造方法。
  4. 請求項2又は3に記載の半導体装置の製造方法であって、
    前記接着シートには架橋剤が含まれておらず、かつ、前記エポキシ樹脂は、フェノールノボラック型多官能エポキシ樹脂、又はクレゾールノボラック型多官能エポキシ樹脂であることを特徴とする半導体装置の製造方法。
  5. 請求項1〜4の何れか1項に記載の半導体装置の製造方法であって、
    前記被着体は、基板、リードフレーム又は半導体素子であることを特徴とする半導体装置の製造方法。
  6. 請求項1〜5の何れか1項に記載の半導体装置の製造方法であって、
    前記半導体素子を封止樹脂により封止する封止工程と、前記封止樹脂の後硬化を行う後硬化工程とを含み、
    前記封止工程又は硬化工程の少なくとも何れか一方に於いて、加熱により封止樹脂を硬化させると共に、前記接着シートを介して半導体素子と被着体とを固着させることを特徴とする半導体装置の製造方法。
  7. 請求項5に記載の半導体装置の製造方法であって、
    前記被着体が半導体素子である場合に、半導体素子と半導体素子との間に、前記接着シートを介してスペーサを積層する工程を含み、
    半硬化された前記接着シートの被着体に対するせん断接着力が0.5MPa以上であることを特徴とする半導体装置の製造方法。
  8. 請求項7に記載の半導体装置の製造方法であって、
    前記封止工程又は後硬化工程の何れか一方に於いて、加熱により封止樹脂を硬化させると共に、前記接着シートを介して半導体素子とスペーサとを固着させることを特徴とする半導体装置の製造方法。
  9. 請求項1〜8の何れか1項に記載の半導体装置の製造方法であって、
    前記ワイヤーボンディング工程は、80℃〜250℃の範囲内で行われることを特徴とする半導体装置の製造方法。
  10. 請求項1〜9に何れか1項に記載の半導体装置の製造方法であって、
    前記接着シートとして、熱硬化性樹脂と熱可塑性樹脂の双方を含むものを使用することを特徴とする半導体装置の製造方法。
  11. 請求項10に記載の半導体装置の製造方法であって、
    前記熱可塑性樹脂として、アクリル樹脂を使用することを特徴とする半導体装置の製造方法。
  12. 請求項10又は11に記載の半導体装置の製造方法であって、
    前記熱硬化性樹脂として、更にフェノール樹脂を使用することを特徴とする半導体装置の製造方法。
  13. 請求項10〜12の何れか1項に記載の半導体装置の製造方法であって、
    前記接着シートとして、架橋剤が添加されているものを使用することを特徴とする半導体装置の製造方法。
  14. 請求項1〜13の何れか1項に記載の半導体装置の製造方法に於いて使用される接着シート。
JP2007039667A 2007-02-20 2007-02-20 半導体装置の製造方法 Active JP4523611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007039667A JP4523611B2 (ja) 2007-02-20 2007-02-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007039667A JP4523611B2 (ja) 2007-02-20 2007-02-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008205195A JP2008205195A (ja) 2008-09-04
JP4523611B2 true JP4523611B2 (ja) 2010-08-11

Family

ID=39782377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007039667A Active JP4523611B2 (ja) 2007-02-20 2007-02-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4523611B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1858069A1 (en) 2005-02-21 2007-11-21 Nitto Denko Corporation Semiconductor device manufacturing method
US7772040B2 (en) 2006-09-12 2010-08-10 Nitto Denko Corporation Manufacturing method of semiconductor device, adhesive sheet used therein, and semiconductor device obtained thereby
US8592260B2 (en) 2009-06-26 2013-11-26 Nitto Denko Corporation Process for producing a semiconductor device
JP2011103440A (ja) * 2009-10-14 2011-05-26 Nitto Denko Corp 熱硬化型ダイボンドフィルム

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593779A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 磁気バブルチツプの実装方法
JPH03222441A (ja) * 1990-01-29 1991-10-01 Toshiba Corp 半導体モジュールの製造方法
JPH0574829A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 半導体集積回路装置の製造方法
JPH07102225A (ja) * 1993-10-04 1995-04-18 Fujitsu Ltd 電子部品接合用接着剤
JPH08255803A (ja) * 1995-03-16 1996-10-01 Sony Corp 半導体モジュール及びその製造方法
JPH10335534A (ja) * 1997-03-31 1998-12-18 Toray Ind Inc ワイヤーボンディング接続用接着剤付きテープおよびそれを用いた銅張り積層板、半導体接続用基板ならびに半導体装置
JP2001081439A (ja) * 1999-09-17 2001-03-27 Fujitsu Ltd 接着剤
JP2001313301A (ja) * 2000-04-28 2001-11-09 Nichia Chem Ind Ltd ボンディング方法
JP2002105428A (ja) * 2000-09-29 2002-04-10 Nitto Denko Corp ダイボンド用接着フィルム及びこれを用いた半導体装置
JP2002118144A (ja) * 2000-10-06 2002-04-19 Sony Chem Corp 接着剤及び電気装置
JP2002158276A (ja) * 2000-11-20 2002-05-31 Hitachi Chem Co Ltd ウエハ貼着用粘着シートおよび半導体装置
JP2002179769A (ja) * 2000-12-12 2002-06-26 Hitachi Chem Co Ltd 樹脂ペースト組成物及びこれを用いた半導体装置
JP2002249753A (ja) * 2001-02-23 2002-09-06 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体接続用基板ならびに半導体装置
JP2002261233A (ja) * 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP2002322457A (ja) * 2001-04-26 2002-11-08 Tomoegawa Paper Co Ltd 半導体装置用接着剤組成物及び半導体装置用接着シート
JP2003045902A (ja) * 1996-10-08 2003-02-14 Hitachi Chem Co Ltd 半導体装置、半導体チップ搭載用基板、それらの製造法、接着剤、および、両面接着フィルム
JP2003060127A (ja) * 1996-10-08 2003-02-28 Hitachi Chem Co Ltd 半導体装置、半導体チップ搭載用基板、それらの製造法、接着剤、および、両面接着フィルム
JP2003264205A (ja) * 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003297861A (ja) * 2002-03-29 2003-10-17 Tomoegawa Paper Co Ltd 半導体装置用接着テープ
JP2005183703A (ja) * 2003-12-19 2005-07-07 Nitto Denko Corp 半導体装置の製造方法
JP2006114586A (ja) * 2004-10-13 2006-04-27 Nitto Denko Corp 半導体装置の製造方法、当該方法に用いる接着シート及び当該方法より得られる半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023852A1 (ja) * 2005-08-24 2007-03-01 Fujitsu Limited 半導体装置及びその製造方法

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593779A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 磁気バブルチツプの実装方法
JPH03222441A (ja) * 1990-01-29 1991-10-01 Toshiba Corp 半導体モジュールの製造方法
JPH0574829A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 半導体集積回路装置の製造方法
JPH07102225A (ja) * 1993-10-04 1995-04-18 Fujitsu Ltd 電子部品接合用接着剤
JPH08255803A (ja) * 1995-03-16 1996-10-01 Sony Corp 半導体モジュール及びその製造方法
JP2003045902A (ja) * 1996-10-08 2003-02-14 Hitachi Chem Co Ltd 半導体装置、半導体チップ搭載用基板、それらの製造法、接着剤、および、両面接着フィルム
JP2003060127A (ja) * 1996-10-08 2003-02-28 Hitachi Chem Co Ltd 半導体装置、半導体チップ搭載用基板、それらの製造法、接着剤、および、両面接着フィルム
JPH10335534A (ja) * 1997-03-31 1998-12-18 Toray Ind Inc ワイヤーボンディング接続用接着剤付きテープおよびそれを用いた銅張り積層板、半導体接続用基板ならびに半導体装置
JP2001081439A (ja) * 1999-09-17 2001-03-27 Fujitsu Ltd 接着剤
JP2001313301A (ja) * 2000-04-28 2001-11-09 Nichia Chem Ind Ltd ボンディング方法
JP2002105428A (ja) * 2000-09-29 2002-04-10 Nitto Denko Corp ダイボンド用接着フィルム及びこれを用いた半導体装置
JP2002118144A (ja) * 2000-10-06 2002-04-19 Sony Chem Corp 接着剤及び電気装置
JP2002158276A (ja) * 2000-11-20 2002-05-31 Hitachi Chem Co Ltd ウエハ貼着用粘着シートおよび半導体装置
JP2002179769A (ja) * 2000-12-12 2002-06-26 Hitachi Chem Co Ltd 樹脂ペースト組成物及びこれを用いた半導体装置
JP2002249753A (ja) * 2001-02-23 2002-09-06 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体接続用基板ならびに半導体装置
JP2002261233A (ja) * 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP2002322457A (ja) * 2001-04-26 2002-11-08 Tomoegawa Paper Co Ltd 半導体装置用接着剤組成物及び半導体装置用接着シート
JP2003264205A (ja) * 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003297861A (ja) * 2002-03-29 2003-10-17 Tomoegawa Paper Co Ltd 半導体装置用接着テープ
JP2005183703A (ja) * 2003-12-19 2005-07-07 Nitto Denko Corp 半導体装置の製造方法
JP2006114586A (ja) * 2004-10-13 2006-04-27 Nitto Denko Corp 半導体装置の製造方法、当該方法に用いる接着シート及び当該方法より得られる半導体装置

Also Published As

Publication number Publication date
JP2008205195A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
JP4732472B2 (ja) 熱硬化型ダイボンドフィルム
JP4562118B2 (ja) 半導体装置の製造方法
JP2011181960A (ja) 半導体装置の製造方法
JP5390209B2 (ja) 熱硬化型ダイボンドフィルム
JP4988531B2 (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP4780653B2 (ja) 半導体装置の製造方法
JP2009049400A (ja) 熱硬化型ダイボンドフィルム
US8975759B2 (en) Manufacturing method of semiconductor device, adhesive sheet used therein, and semiconductor device obtained thereby
JP4523611B2 (ja) 半導体装置の製造方法
JP4714450B2 (ja) 半導体装置の製造方法
US8592260B2 (en) Process for producing a semiconductor device
JP5149121B2 (ja) 半導体装置の製造方法に用いる接着シート及び当該方法より得られる半導体装置
US20090001611A1 (en) Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method
JP2010245546A (ja) 接着シート
JP5187923B2 (ja) 半導体装置の製造方法に用いる接着シート及び当該接着シートを用いて得られる半導体装置
JP4441335B2 (ja) 半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置
JP2012069953A (ja) 半導体装置製造用接着シート、及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090514

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090630

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090630

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100527

R150 Certificate of patent or registration of utility model

Ref document number: 4523611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160604

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250