JP4714450B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4714450B2
JP4714450B2 JP2004298470A JP2004298470A JP4714450B2 JP 4714450 B2 JP4714450 B2 JP 4714450B2 JP 2004298470 A JP2004298470 A JP 2004298470A JP 2004298470 A JP2004298470 A JP 2004298470A JP 4714450 B2 JP4714450 B2 JP 4714450B2
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
adhesive sheet
semiconductor element
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004298470A
Other languages
English (en)
Other versions
JP2006114586A (ja
Inventor
貞仁 三隅
健 松村
和人 細川
広行 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2004298470A priority Critical patent/JP4714450B2/ja
Publication of JP2006114586A publication Critical patent/JP2006114586A/ja
Application granted granted Critical
Publication of JP4714450B2 publication Critical patent/JP4714450B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
半導体装置の微細化、高機能化の要求に対応すべく、半導体チップ（半導体素子）主面の全域に配置された電源ラインの配線幅や信号ライン間の間隔が狭くなってきている。この為、インピーダンスの増加や、異種ノードの信号ライン間での信号の干渉が生じ、半導体チップの動作速度、動作電圧余裕度、耐静電破壊強度等に於いて、十分な性能の発揮を阻害する要因となっている。これらの問題を解決する為、半導体素子を積層したパッケージ構造が提案されている（下記、特許文献１及び特許文献２参照）。
一方、半導体素子を基板等に固着する際に使用されるものとしては、熱硬化性ペースト樹脂を用いる例（例えば、下記特許文献３参照）や、熱可塑性樹脂及び熱硬化性樹脂を併用した接着シートを用いる例（例えば、下記特許文献４参照）が提案されている。
従来の半導体装置の製造方法に於いては、半導体素子と、基板、リードフレーム又は半導体素子との接着に際し、接着シート又は接着剤を使用する。接着は、半導体素子と基板等との圧着の後（ダイアタッチ）、接着シート等を加熱工程により硬化させて行う。さらに半導体素子と基板とを電気的に接続する為にワイヤーボンディングを行い、その後に封止樹脂でモールドし、後硬化して当該封止樹脂の封止を行う。
近年、半導体素子の薄型化・小型化に伴い、半導体素子の厚さが従来の２００μｍからそれ以下へ、更には１００μｍ以下にまで薄層化している現状がある。１００μｍ以下の半導体素子を用いてダイアタッチを行うと、該半導体素子に反りが発生することがある。その結果、ダイアタッチ後の半導体素子と被着体との間に空隙が生じる場合がある。空隙を残したまま半導体装置を製造すると、その信頼性が低下するという問題がある。
特開昭５５−１１１１５１号公報 特開２００２−２６１２３３号公報 特開２００２−１７９７６９号公報 特開２０００−１０４０４０号公報
本発明は、前記問題点に鑑みなされたものであり、その目的は、従来の製造工程を変更することなく、高信頼性の半導体装置を製造することが可能な半導体装置の製造方法を提供することにある。
本願発明者等は、前記従来の問題点を解決すべく、半導体装置の製造方法、当該方法に使用する接着シート及び当該方法により得られる半導体装置について鋭意検討した。その結果、下記構成とすることにより前記目的を達成できることを見出して、本発明を完成させるに至った。
即ち、前記の課題を解決する為に、本発明に係る半導体装置の製造方法は、半導体素子を被着体上に、１７５℃での損失弾性率が２０００〜１×１０６Ｐａの接着シートを介して前記接着シートを完全に硬化させることなく仮固着する仮固着工程と、前記半導体素子にワイヤーボンディングをするワイヤーボンディング工程と、１５０℃〜２００℃の範囲内で加熱することにより封止樹脂を硬化させて、前記半導体素子を封止する封止工程と、前記封止樹脂の後硬化を行う後硬化工程とを含み、前記半導体素子と被着体との固着は、前記後硬化工程で、加熱により前記接着シートを完全に硬化させることにより行われ、前記封止工程の際に当該接着シートの流動性を低下させて固着の状態に近づけ、前記樹脂封止において加わる圧力により前記半導体素子と被着体との間の空隙を低減させることを特徴とする。

また、前記の方法に於いて、前記封止後の半導体素子と被着体との間の接着面積が９０％以上であることが好ましい。
また、前記の方法に於いて、前記被着体は、基板、リードフレーム又は半導体素子であることが好ましい。
前記の方法に於いて、前記被着体が半導体素子である場合に、半導体素子と半導体素子との間に、前記接着シートを介してスペーサを積層する工程を含むことができる。
前記接着シートとして、熱可塑性樹脂を含むものを使用することができる。
また、前記接着シートとして、熱硬化性樹脂と熱可塑性樹脂の双方を含むものを使用することができる。
ここで、前記熱可塑性樹脂としては、アクリル樹脂を使用するのが好ましい。
また、前記熱硬化性樹脂としては、エポキシ樹脂及び／又はフェノール樹脂を使用するのが好ましい。
更に、前記接着シートとしては、架橋剤が添加されているものを使用するのが好ましい。
また、前記の課題を解決する為に、本発明に係る接着シートは、前記半導体装置の製造方法に於いて使用されるものであることを特徴とする。
また、前記の課題を解決する為に、本発明に係る半導体装置は、前記半導体装置の製造方法により得られたものであることを特徴とする。
本発明は、前記に説明した手段により、以下に述べるような効果を奏する。
即ち、従来の製造方法の様に、半導体素子と被着体との貼り合わせ当初から接着シートを固着させると、半導体素子と被着体との間に空隙が生じた場合には、これを塞ぐことが困難になる。該空隙は、半導体素子の薄型化に伴い、凹状または凸状に反った状態になることに起因して生じるものである。よって本発明に於いては、半導体素子と被着体との貼り合わせは、接着シートを完全固着させずに仮固着の状態に留めておく。そして、半導体素子の封止工程に於いて固着させる。この封止工程に於いては、例えば１５０℃〜２００℃の範囲内で樹脂封止が行われると、接着シートの流動性が除々に低くなり固着の状態に向かう。その過程で封止樹脂から接着シートに加わる圧力が、半導体素子の反りを低減し空隙を塞ぐ力として作用する。この結果、半導体素子が隙間無く被着体に接着固定して、高信頼性の半導体装置を製造することが可能となる。
かかる効果は、前記半導体素子の上に１又は２以上の半導体素子を、前記接着シートを介して積層する場合や、必要に応じて、前記半導体素子と半導体素子との間に前記接着シートを介してスペーサを積層する場合にも同様に奏する。また、前記の製造工程の簡略化は、複数の半導体素子等の３次元実装に於いて、製造効率の一層の向上を図ることができる。
（実施の形態１）
本発明の実施の形態について、図を参照しながら以下に説明する。但し、説明に不要な部分は省略し、また説明を容易にする為に拡大または縮小等して図示した部分がある。
本発明の実施の形態について、図１を参照しながら説明する。図１は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。但し、説明に不要な部分は省略し、また、説明を容易にする為に拡大又は縮小等して図示した部分がある。以上のことは、以下の図面に対しても同様である。
本実施の形態に係る半導体装置の製造方法は、半導体素子１３を基板又はリードフレーム（被着体、以下単に基板等と称する）１１上に接着シート１２で仮固着する仮固着工程と、半導体素子１３にワイヤーボンディングをするワイヤーボンディング工程と、半導体素子１３を封止樹脂１５で封止する封止工程とを含む。
前記仮固着工程は、図１（ａ）に示すように、半導体素子１３を、接着シート１２を介して基板等１１に仮固着する工程である。半導体素子１３を基板等１１上に仮固着する方法としては、例えば基板等１１上に接着シート１２を積層した後、接着シート１２上に、ワイヤーボンド面が上側となる様にして半導体素子１３を順次積層して仮固着する方法が挙げられる。また、予め接着シート１２が仮固着された半導体素子１３を基板等１１に仮固着して積層してもよい。
尚、本発明に於いて、半導体素子１３の厚さは特に限定されない。通常、その厚さは２００μｍ以下であるが、本発明に於いては例えば厚さが１００μｍ以下、更には厚さが２５から５０μｍの半導体素子にも対応可能である。薄型化した半導体素子１３を基板等１１に仮固着すると、半導体素子１３が凹状または凸状に反った状態になることがある。その結果、基板等１１との間に隙間が生じ、高信頼性の半導体装置が得られないという不具合が生じる。しかし、本発明に於いては、後述の封止工程を行うことにより半導体素子１３を基板等１１に固着すると共に、当該隙間を塞ぐことが可能となる。その詳細については後述する。
前記基板としては、従来公知のものを使用することができる。また、前記リードフレームとしては、Ｃｕリードフレーム、４２Ａｌｌｏｙリードフレーム等の金属リードフレームやガラスエポキシ、ＢＴ（ビスマレイミド−トリアジン）、ポリイミド等からなる有機基板を使用することができる。しかし、本発明はこれに限定されるものではなく、半導体素子をマウントし、半導体素子と電気的に接続して使用可能な回路基板も含まれる。
前記接着シート１２としては、１７５℃に於ける損失弾性率が２０００Ｐａ以上のものを使用し、より好ましくは２０００〜１×１０６Ｐａの範囲内のものを使用する。損失弾性率とは粘弾性体に加えられたエネルギーの内で、いったん貯蔵された後、熱として失われるエネルギーの尺度であり、熱として失われたエネルギーを弾性率に換算して表したものである。エネルギー損失は摩擦エネルギーの形で失われ、摩擦が大きければエネルギー損失が大きくなる。損失弾性率は、動的粘度に角周波数を乗じて得られる。一般に樹脂組成物に熱を加えると、損失弾性率はその硬化反応とともに上昇するが、ある程度硬化が進み固体に近づくと、樹脂組成物の粘性成分が減少する結果、動的粘度が減少しはじめる。故に、損失弾性率が減少するということは、ある程度硬化反応が進行し、固体になりつつある状態のことを意味する。本発明に於いて、接着シート１２の１７５℃に於ける損失弾性率は２０００Ｐａ以上であるので、後述の封止工程の際には流動性が低くなり固着の状態に近づく。その際、樹脂封止に於いて加わる圧力は、一定程度の剛性を有するに至った接着シートを介して空隙を埋める圧力となる。この結果、半導体素子１３と基板等１１との間に存在する空隙を低減し、高信頼性の半導体装置を製造することが可能となる。また、半導体素子の一層の薄型化にも対応することができる。
また接着シート１２としては、仮固着時の剪断接着力が基板等１１に対して０．２ＭＰａ以上であることが好ましく、０．２〜１０ＭＰａであることがより好ましい。接着シート１２の剪断接着力を０．２ＭＰａ以上とすると、加熱工程を経ることなくワイヤーボンディング工程を行っても、当該工程に於ける超音波振動や加熱により、接着シート１２と半導体素子１３又は基板等１１との接着面でのずり変形の発生を抑制できる。即ち、ワイヤーボンディングの際の超音波振動により半導体素子１３が動くのを抑制し、これによりワイヤーボンディングの成功率が低下するのを防止する。尚、接着シート１２については、後段に於いて更に詳述する。
前記ワイヤーボンディング工程は、基板等１１の端子部（インナーリード）の先端と半導体素子１３上の電極パッド（図示しない）とをボンディングワイヤー１６で電気的に接続する工程である（図１（ｂ）参照）。前記ボンディングワイヤー１６としては、例えば金線、アルミニウム線又は銅線等が用いられる。ワイヤーボンディングを行う際の温度は、８０〜２５０℃、好ましくは８０〜２２０℃の範囲内で行われる。また、その加熱時間は数秒〜数分間行われる。結線は、前記温度範囲内となる様に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着工ネルギーの併用により行われる。
本工程は、接着シート１２による固着を行うことなく実行される。また、本工程の過程で接着シート１２により半導体素子１３と基板等１１とが固着することはない。ここで、接着シート１２の剪断接着力は、８０〜２５０℃の温度範囲内であっても、０．２ＭＰａ以上であることが好ましい。当該温度範囲内で剪断接着力が０．２ＭＰａ未満であると、ワイヤーボンディングの際の超音波振動により半導体素子が動き、ワイヤーボンディングを行うことができず、歩留まりが低下する場合があるからである。
前記封止工程は、封止樹脂１５により半導体素子１３を封止する工程である（図１（ｃ）参照）。本工程は、基板等１１に搭載された半導体素子１３やボンディングワイヤー１６を保護する為に行われる。本工程は、例えば封止用の樹脂を金型で成型することにより行う。封止樹脂１５としては、例えばエポキシ系の樹脂を使用する。樹脂封止の際の加熱温度は、通常１７５℃で６０〜９０秒間行われるが、本発明はこれに限定されず、例えば１５０〜２００℃で数分間キュアすることができる。また本工程に於いては、樹脂封止の際に加圧してもよい。この場合、加圧する圧力は１〜１５ＭＰａであることが好ましく、３〜１０ＭＰａであることがより好ましい。当該範囲内で圧力を加えると、半導体素子１３と基板等１１との間に存在する空隙を確実に塞ぐことができる。これにより、接着シート１２を介して半導体素子１３と基板等１１とを固着すると共に、両者の間に存在する空隙を塞ぐことができる。即ち、本発明に於いては、後述する後硬化工程が行われない場合に於いても、本工程に於いて接着シート１２による固着が可能であり、製造工程数の減少及び半導体装置の製造期間の短縮に寄与することができる。ここで、基板等１１と半導体素子１３との接着面積は９０％以上であることが好ましく、９５％以上であることがより好ましい。接着面積が９０％未満であると、耐湿信頼性に於いて不具合が生じる場合があるからである。尚、接着面積とは、半導体素子１３と基板等１１とが接着シート１２を介して接している領域を言い、接着シート１２が何れか一方にのみ接着している領域は含まない。
本発明に於いては、封止工程の後に、封止樹脂１５をアフターキュアする後硬化工程を行っても良い。本工程に於いては、前記封止工程で硬化不足の封止樹脂１５を完全に硬化させる。後硬化工程に於いて、加熱により封止樹脂を硬化させると共に、前記接着シートを介して半導体素子と被着体とを固着させる。本工程に於ける加熱温度は、封止樹脂の種類により異なるが、例えば１５０〜２００℃の範囲内であり、加熱時間は０．５〜８時間程度である。
次に、接着シート１２について詳述する。接着シート１２は、１７５℃での損失弾性率が２０００Ｐａ以上であれば、その構成は特に限定されない。具体的には、例えば接着剤層の単層のみからなる接着シートや、コア材料の片面又は両面に接着剤層を形成した多層構造の接着シート等が挙げられる。ここで、前記コア材料としては、フィルム（例えばポリイミドフイルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等）、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板、シリコン基板又はガラス基板等が挙げられる。これらのコア材料のうち、１７５℃での損失弾性率が２０００Ｐａ以上とする為には、接着剤層の構成材料との組み合わせにもよるが、例えば架橋された熱可塑性樹脂等を用いるのが好ましい。架橋することにより流動性が低下するからである。また、接着シートとダイシングシートとの一体型のものも使用することができる。
前記接着剤層は接着機能を有する層であり、その構成材料としては、熱可塑性樹脂と熱硬化性樹脂とを併用したものが挙げられる。又、熱可塑性樹脂単独でも使用可能である。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴ等の飽和ポリエステル樹脂、ポリアミドイミド樹脂またはフッ素樹脂等が挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。これらの熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、半導体素子の信頼性を確保できるアクリル樹脂が特に好ましい。ここで、１７５℃に於ける損失弾性率を２０００Ｐａ以上とする為には、前記材料のうち架橋性官能基を有しているアクリル樹脂等を採用するのが好ましい。
前記アクリル樹脂としては、特に限定されるものではなく、炭素数３０以下、特に炭素数４〜１８の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの１種又は２種以上を成分とする重合体等が挙げられる。前記アルキル基としては、例えばメチル基、エチル基、プロピル基、イソプロピル基、ｎ−ブチル基、ｔ−ブチル基、イソブチル基、アミル基、イソアミル基、ヘキシル基、ヘプチル基、シクロヘキシル基、２−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ラウリル基、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基、又はドデシル基等が挙げられる。
また、前記重合体を形成する他のモノマーとしては、特に限定されるものではなく、例えばアクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマール酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、（メタ）アクリル酸２−ヒドロキシエチル、（メタ）アクリル酸２−ヒドロキシプロピル、（メタ）アクリル酸４−ヒドロキシブチル、（メタ）アクリル酸６−ヒドロキシヘキシル、（メタ）アクリル酸８−ヒドロキシオクチル、（メタ）アクリル酸１０−ヒドロキシデシル、（メタ）アクリル酸１２−ヒドロキシラウリル若しくは（４−ヒドロキシメチルシクロヘキシル）−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート若しくは（メタ）アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は２−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマーが挙げられる。
前記熱硬化性樹脂としては、フェノール樹脂．アミノ樹脂、不飽和ポリエステル樹脂、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、又は熱硬化性ポリイミド樹脂等が挙げられる。これらの樹脂は、単独で又は２種以上併用して用いることができる。特に、半導体素子を腐食させるイオン性不純物等含有が少ないエポキシ樹脂が好ましい。また、エポキシ樹脂の硬化剤としてはフェノール樹脂が好ましい。
前記エポキシ樹脂は、接着剤組成物として一般に用いられるものであれば特に限定は無く、例えばビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＳ型、臭素化ビスフェノールＡ型、水添ビスフェノールＡ型、ビスフェノールＡＦ型，ビフェニル型、ナフタレン型、フルオンレン型、フェノールノボラック型、オルソクレゾールノボラック型、トリスヒドロキシフェニルメタン型、テトラフェニロールエタン型等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型、トリスグリシジルイソシアヌレート型若しくはグリシジルアミン型等のエポキシ樹脂が用いられる。これらは単独で、又は２種以上を併用して用いることができる。これらのエポキシ樹脂のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型樹脂又はテトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。
さらに前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。これらは単独で、又は２種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
前記エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基１当量当たりフェノール樹脂中の水酸基が０．５〜２．０当量になるように配合することが好適である。より好適なのは０．８〜１．２当量である。即ち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。
なお、本発明に於いては、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含む接着シートが特に好ましい。これらの樹脂は、イオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。この場合の配合比は、アクリル樹脂成分１００重量部に対して、エポキシ樹脂とフェノール樹脂の混合量が１０〜２００重量部である。
本発明の接着シート１２は、予めある程度架橋をさせておく為、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておくのがよい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図る。
前記架橋剤としては、従来公知のものを採用することができる。特に、トリレンジイソシアネート、ジフェニルメタンジイソシアネート、ｐ−フェニレンジイソシアネート、１，５−ナフタレンジイソシアネート、多価アルコールとジイソシアネートの付加物等のポリイソシアネート化合物がより好ましい。架橋剤の添加量としては、前記の重合体１００重量部に対し、通常０．０５〜７重量部とするのが好ましい。架橋剤の量が７重量部より多いと、接着力が低下するので好ましくない。その一方、０．０５重量部より少ないと、凝集力が不足するので好ましくない。また、このようなポリイソシアネート化合物と共に、必要に応じて、エポキシ樹脂等の他の多官能性化合物を一緒に含ませるようにしてもよい。
また、本発明の接着シート１２には、その用途に応じて無機充填剤を適宜配合することができる。無機充填剤の配合は、導電性の付与や熱伝導性の向上、弾性率の調節等を可能とする。前記無機重点材としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鈴、錫、亜鉛、パラジウム、半田などの金属、又は合金類、その他カーボンなどからなる種々の無機粉末が挙げられる。これらは単独で又は２種以上を併用して用いることができる。なかでも、シリカ、特に溶融シリ力が好適に用いられる。また、無機充填剤の平均粒径は０．１〜８０μｍの範囲内であることが好ましい。
前記無機充填剤の配合量は、有機樹脂成分１００重量部に対し０〜８０重量％に設定することが好ましい。特に好ましくは０〜７０重量％である。
なお、本発明の接着シート１２には、前記無機充填剤以外に、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば灘燃剤、シランカップリング剤又はイオントラップ剤等が挙げられる。
前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。これらは、単独で、又は２種以上を併用して用いることができる。
前記シランカップリング剤としては、例えば、６‐（３，４‐エポキシシクロヘキシル）エチルトリメトキシシラン、γ‐グリシドキシプロピルトリメトキシシラン、γ‐グリシドキシプロピルメチルジエトキシシラン等が挙げられる。これらの化合物は、単独で、又は２種以上を併用して用いることができる。
前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。これらは、単独で、又は２種以上を併用して用いることができる。
（実施の形態２）
本発明に形態２に係る半導体装置の製造方法について、図２を参照しながら説明する。図２は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。
本実施の形態に係る半導体装置は、前記実施の形態１に係る半導体装置と比較して、複数の半導体素子を積層して３次元実装とした点が異なる。より詳細には、半導体素子の上に他の半導体素子を、前記接着シートを介して積層する工程を含む点が異なる。
先ず、図２（ａ）に示すように、所定のサイズに切り出した少なくとも１つ以上の接着シート１２を被着体である基板等１１に貼り付ける。次に、接着シート１２上に半導体素子１３を、ワイヤーボンド面が上側となる様にして仮固着する。（図２（ｂ）参照）。さらに、半導体素子１３上に、その電極パッド部分を避けて接着シート１４を貼り付ける（図２（ｃ）参照）。さらに、接着シート１４上に、ワイヤーボンド面が上側となる様にして半導体素子１３を仮固着する（図２（ｄ）参照）。
次に、図２（ｅ）に示すように、ワイヤーボンディング工程を行う。これにより、半導体素子１３に於ける電極パッドと基板等１１とをボンディングワイヤー１６で電気的に接続する。
続いて、封止樹脂により半導体素子１３を封止する封止工程を行い、封止樹脂を硬化させると共に、接着シート１２・１４により基板等１１と半導体素子１３との間、及び半導体素子１３同士の間に生じている隙間を塞ぐ。当該封止工程の後には、後硬化工程を行ってもよい。
本実施の形態によれば、半導体素子の３次元実装の場合に於いても、基板等１１と半導体素子１３等との間の隙間を埋めるので、高信頼性の半導体装置を歩留まり良く製造できる。また、半導体素子１３等を基板等１１に隙間なく確実に接着固定できるので、半導体素子の一層の薄型化も可能になる。
（実施の形態３）
本実施の形態の３に係る半導体装置の製造方法について、図３を参照しながら説明する。図３は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。
本実施の形態に係る半導体装置は、前記実施の形態２に係る半導体装置と比較して、積層した半導体素子間にスペーサを介在させた点が異なる。より詳細には、半導体素子と半導体素子との間に、接着シートを介してスペーサを積層する工程を含む点が異なる。
先ず、図３（ａ）〜（ｃ）に示すように、前記実施の形態２と同様にして、基板等１１上に接着シート１２、半導体素子１３及び接着シート１４を順次積層して仮固着する。さらに、接着シート１４上に、スペーサ２１、接着シート１４及び半導体素子１３を順次積層して仮固着する（図３（ｄ）〜（ｆ）参照）。
次に、図３（ｇ）に示すように、ワイヤーボンディング工程を行う。これにより、半導体素子１３に於ける電極パッドと基板等１１とをボンディングワイヤー１６で電気的に接続する。
次に、封止樹脂により半導体素子１３を封止する封止工程を行い、封止樹脂を硬化させると共に、接着シート１４により基板等１１と半導体素子１３との間、及び半導体素子１３同士の間に生じている隙間を塞ぐ。また、封止工程の後、後硬化工程を行ってもよい。以上の製造工程を行うことにより、本実施の形態に係る半導体装置を得ることができる。
なお、前記スペーサ２１としては、特に限定されるものではなく、例えば従来公知のシリコンチップ、ボリイミドフイルム等を用いることができる。
（実施の形態４）
本実施の形態４に係る半導体装置の製造方法について、図４を参照しながら説明する。図４は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。
先ず、図４（ａ）に示すように、接着シート１２’を半導体ウェハ１３’の裏面に貼り付けて接着シート付きの半導体ウェハを作製する。次に、半導体ウェハ１３’にダイシングテープ３３に貼り合わせる（図４（ｂ）参照）。さらに、接着シート付きの半導体ウェハを所定の大きさとなる様にダイシングしてチップ状にし（図４（ｃ）参照）、ダイシングテープ３３から接着剤が付いたチップを剥離する。
次に、図４（ｄ）に示すように、接着シート１２が付いた半導体素子１３を、ワイヤーボンド面が上側となる様にして基板等１１上に仮固着する。さらに、接着シート３１が付いた大きさの異なる半導体素子３２を、ワイヤーボンド面が上側となる様にして半導体素子１３上に仮固着する。
次に、図４（ｅ）に示すように、ワイヤーボンディング工程を行う。これにより、半導体素子１３・３２に於ける電極パッドと基板等１１とをボンディングワイヤー１６で電気的に接続する。
次に、封止樹脂により半導体素子１３・３２を封止する封止工程を行い、封止樹脂を硬化させると共に、接着シート１２・３１により基板等１１と半導体素子１３との間、及び半導体素子１３と半導体素子３２との間を固着させる。また、封止工程の後、後硬化工程を行ってもよい。以上の製造工程を行うことにより、本実施の形態に係る半導体装置を得ることができる。
（実施の形態５）
本実施の形態５に係る半導体装置の製造方法について、図５を参照しながら説明する。図５は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。
本実施の形態に係る半導体装置の製造方法は、前記実施の形態４に係る半導体装置の製造方法と比較して、ダイシングテープ３３上に接着シート１２’を積層した後、更に接着シート１２’上に半導体ウェハ１３’を積層した点が異なる。
先ず、図５（ａ）に示すように、ダイシングテープ３３上に接着シート１２’を積層する。さらに、接着シート１２’上に半導体ウェハ１３’を仮固着する（図５（ｂ）参照）。さらに、接着シート付きの半導体ウェハを所定の大きさとなる様にダイシングしてチップ状にし（図５（ｃ）参照）、ダイシングテープ３３から接着剤が付いたチップを剥離する。
次に、図５（ｄ）に示すように、接着シート１２が付いた半導体素子１３を、ワイヤーボンド面が上側となる様にして基板等１１上に仮固着する。さらに、接着シート３１が付いた大きさの異なる半導体素子３２を、ワイヤーボンド面が上側となる様にして半導体素子１３上に仮固着する。この際、半導体素子３２の固着は、下段の半導体素子１３の電極パッド部分を避けて行われる。
次に、図５（ｅ）に示すように、ワイヤーボンディング工程を行う。これにより、半導体素子１３・３２に於ける電極パッドと基板等１１に於ける内部接続用ランドとをボンディングワイヤー１６で電気的に接続する。
次に、封止樹脂により半導体素子を封止する封止工程を行い、封止樹脂を硬化させると共に、接着シート１２・３１により基板等１１と半導体素子１３との間、及び半導体素子１３と半導体素子３２との間を固着させる。また、封止工程の後、後硬化工程を行ってもよい。以上の製造工程を行うことにより、本実施の形態に係る半導体装置を得ることができる。
（実施の形態６）
本実施の形態６に係る半導体装置の製造方法について、図６及び図７を参照しながら説明する。図６は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。図７は、本実施の形態に係る半導体装置の製造方法により得られた半導体装置の概略を示す断面図である。
本実施の形態に係る半導体装置は、前記実施の形態３に係る半導体装置と比較して、スペーサとしてコア材料を採用した点が異なる。
先ず、前記実施の形態５と同様にして、ダイシングテープ３３上に接着シート１２’を積層する。さらに、接着シート１２’上に半導体ウェハ１３’を貼り付ける。さらに、接着シート付きの半導体ウェハを所定の大きさとなる様にダイシングしてチップ状にし、ダイシングテープ３３から接着剤が付いたチップを剥離する。これにより、接着シート１２を備えた半導体素子１３を得る。
他方、ダイシングテープ３３の上に接着シート４１を形成し、該接着シート４１上にコア材料４２を貼り付ける。さらに、所定のサイズとなる様にダイシングしてチップ状にし、ダイシングテープ３３から接着剤が付いたチップを剥離する。これにより、接着シート４１’を備えたチップ状のコア材料４２’を得る。
次に、前記半導体素子１３を、ワイヤーボンド面が上側となる様に、基板等１１上に接着シート１２を介して仮固着する。さらに、半導体素子１３上に接着シート４１’を介してコア材料４２’を固着する。さらに、コア材料４２’上に接着シート１２を介して半導体素子１３を、ワイヤーボンド面が上側となる様に仮固着する。以上の製造工程を行うことにより、本実施の形態に係る半導体装置を得ることができる。
次に、ワイヤーボンディング工程を行う。これにより、半導体素子１３に於ける電極パッドと基板等１１に於ける内部接続用ランドとをボンディングワイヤー１６で電気的に接続する（図７参照）。
次に、封止樹脂により半導体素子を封止する封止工程を行い、封止樹脂を硬化させると共に、接着シート１２・４１’により基板等１１と半導体素子１３との間、及び半導体素子１３とコア材料４２’との間を固着させる。また、封止工程の後、後硬化工程を行ってもよい。以上の製造工程を行うことにより、本実施の形態に係る半導体装置を得ることができる。
なお、前記コア材料としては特に限定されるものではなく、従来公知のものを用いることができる。具体的には、フィルム（例えばポリイミドフイルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等）、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板、ミラーシリコンウェハ、シリコン基板又はガラス基板等を使用できる。
（実施の形態７）
本実施の形態７に係る半導体装置の製造方法について、図８を参照しながら説明する。図８は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。
本実施の形態に係る半導体装置の製造方法は、前記実施の形態６に係る半導体装置の製造方法と比較して、コア材料のダイシングに替えて、打ち抜き等によりチップ化した点が異なる。
先ず、前記実施の形態６と同様にして、接着シート１２を備えた半導体素子１３を得る。他方、接着シート４１上にコア材料４２を貼り付ける。さらに、所定のサイズとなる様に打ち抜き等によりチップ状にし、接着シート４１’を備えたチップ状のコア材料４２’を得る。
次に、前記実施の形態６と同様にして、接着シート１２・４１’を介してコア材料４２’及び半導体素子１３を順次積層して仮固着する。
さらに、ワイヤーボンディング工程、封止工程、必要に応じて後硬化工程を行い、本実施の形態に係る半導体装置を得ることができる。
（その他の事項）
前記基板等上に半導体素子を３次元実装する場合、半導体素子の回路が形成される面側には、バッファーコート膜が形成されている。当該バッファーコート膜としては、例えば窒化珪素膜やポリイミド樹脂等の耐熱樹脂からなるものが挙げられる。
また、半導体素子の３次元実装の際に、各段で使用される接着シートは同一組成からなるものに限定されず、製造条件や用途等に応じて適宜変更可能である。
また、前記実施の形態に於いて述べた積層方法は例示的に述べたものであって、必要に応じて適宜変更が可能である。例えば、前記実施の形態２に係る半導体装置の製造方法に於いては、２段目以降の半導体素子を前記実施の形態３に於いて述べた積層方法で積層することも可能である。
また、前記実施の形態に於いては、基板等に複数の半導体素子を積層させた後に、一括してワイヤーボンディング工程を行う態様について述べたが、本発明はこれに限定されるものではない。例えば、半導体素子を基板等の上に積層する度にワイヤーボンディング工程を行うことも可能である。
以下に、この発明の好適な実施例を例示的に詳しく説明する。但し、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではなく、単なる説明例に過ぎない。
（実施例１）
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（根上工業（株）製、パラクロンＷ−１９７ＣＭ）１００部に対して、多官能イソシアネート系架橋剤３部、エポキシ樹脂（ジャパンエポキシレジン（株）製、エビコート１００４）２３部、フェノール樹脂（三井化学（株）製、ミレックスＸＬＣ‐ＬＬ）６部、をメチルエチルケトンに溶解させ、濃度２０重量％の接着剤組成物の溶液を調整した。
この接着剤組成物の溶液を、剥離ライナーとしてシリコーン離型処理したポリエチレンテレフタレートフィルム（厚さ５０μｍ）からなる離型処理フィルム上に塗布した。さらに、１２０℃で３分間乾燥させたことにより、厚さ２５μｍの本実施例１に係る接着シートを作製した。
（実施例２）
本実施例２に於いては、実施例１にて使用したアクリル酸エステル系ポリマーに替えて、ブチルアクリレートを主成分としたポリマー（根上工業（株）製、パラクロンＳＮ−７１０）を用いた以外は、前記実施例１と同様にして、本実施例２に係る接着シート（厚さ２５μｍ）を作製した。
（比較例１）
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（根上工業（株）製、パラクロンＷ−１９７ＣＭ）１００部に対して、エポキシ樹脂（ジャパンエポキシレジン（株）製、エビコート１００４）２３部、フェノール樹脂（三井化学（株）製、ミレックスＸＬＣ‐ＬＬ）６部をメチルエチルケトンに溶解させ、濃度２０重量％の接着剤組成物の溶液を調整した。
この接着剤組成物の溶液を、剥離ライナーとしてシリコーン離型処理したポリエチレンテレフタレートフィルム（厚さ５０μｍ）からなる離型処理フィルム上に塗布した。さらに、１２０℃で３分間乾燥させたことにより、比較例１に係る接着シート（厚さ２５μｍ）を作製した。
（比較例２）
比較例２に於いては、前記比較例１にて使用したアクリル酸エステル系ポリマーに替えて、ブチルアクリレートを主成分としたポリマー（根上工業（株）製、パラクロンＳＮ−７１０）を用いた以外は、比較例１と同様にして、比較例２に係る接着シート（厚さ２５μｍ）作製した。
〔損失弾性率測定〕
前記実施例及び比較例に於いて作製した接着シートについて、損失弾性率を以下の通り測定した。
測定装置は、動的粘弾性測定装置（ＲＳＡＩＩ、Ｒｅｏｍｅｔｒｉｃ Ｓｃｉｅｎｔｉｆ社製）を用いて測定される。測定条件は、シートを縦１０ｍｍ×横５ｍｍに切断し、引張りモードで、一定の周波数（１０Ｈｚ）で、温度を５℃／分で昇温させ、３０℃〜２５０℃での測定を行い、その１７５℃での損失弾性率を決定した。次に、基板、リードフレーム及び半導体素子について接着面積評価用各種試料を作製した。
即ち、基板（ＵｎｉＭｉｃｒｏｎ Ｔｅｃｈｎｏｒｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎｓ製 、商品名ＴＦＢＧＡ１６×１６（２２１６−００１Ａ０１））の場合に於いては、得られた接着フィルムをセパレーターから剥離した後、５ｍｍ□に切断したものを用いた。一方、シリコンウェハをダイシングして、縦５ｍｍ×横５ｍｍ×厚さ１００μｍのチップを作製した。このチップを、基板に仮固着して試験片を作製した。仮固着は、１２０℃の温度下で荷重（０．２５ＭＰａ）をかけ、１秒間加熱するという条件下で、ダイボンダー（（株）新川製ＳＰＡ−３００）を用いて行った。
また、リードフレーム（新光電気株式会社製、品名ＣＡ−Ｆ３１３（ＭＦ２０２））の場合に於いても、前記基板の場合と同様にして試験片を作製した。
また、半導体素子の場合に於いては、得られた接着シートをセパレーターから剥離した後、６ｍｍ□に切断したものを用いた。リードフレーム（新光電気株式会社製、品名ＣＡ−Ｆ３１３（ＭＦ２０２））のダイパッドに、シリコンウェハを縦６ｍｍ×横６ｍｍ×厚さ３００μｍにダイシングしたものをダイアタッチした。その後、前記接着シートを５ｍｍ□に切断したものを用い、アルミ蒸着ウェハから縦５ｍｍ×横５ｍｍ×厚さ１００μｍにダイシングしたチップを前記評価用素子の上にダイアタッチした試験片を作製した。ダイアタッチは、基板及びリードフレームの場合と同様の条件で行った。
次に封止工程は、ＴＯＷＡ ＴＥＣ（株）製オートモールドプレスＣＰＳ‐４０１にて行った。封止条件は、金型温度１７５℃、プレヒート３秒、キュアタイム１２０秒、クランプ圧 ２００ｋＮ、トランスファー圧力５ｋＮにて行った。封止樹脂は日東電工（株）製ＧＥ−１００を使用した。
接着面積の測定は、超音波深傷装置（日本バーンズ社製、Ｓｏｎｏ−Ｓｃａｎ Ｄ−６０００）にて、仮固着後、および封止後のそれぞれについて接着面積を測定した。それらの結果を下記表１に示す。
Figure 0004714450
表１に示す様に、実施例１及び２に係る接着シートは、何れも２０００Ｐａ以上の損失蝉性率を有し、何れの被着体に対しても、封止後の接着面積が９０％以上であった。その一方、比較例１及び２に係る接着シートは、何れも２０００Ｐａ以下であり、何れの接着面積ともダイアタッチ後と封止後とで変化が無かった。
本発明の実施の形態１に係る半導体装置の製造方法を説明する為の工程図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明する為の工程図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明する為の工程図である。 本発明の実施の形態４に係る半導体装置の製造方法を説明する為の工程図である。 本発明の実施の形態５に係る半導体装置の製造方法を説明する為の工程図である。 本発明の実施の形態６に係る半導体装置の製造方法を説明する為の工程図である。 前記実施の形態６に係る半導体装置の製造方法により得られた半導体装置の概略を示す断面図である。 本発明の実施の形態７に係る半導体装置の製造方法を説明する為の工程図である。
符号の説明
１１ 基板等（被着体）
１２、１４、３１、４１ 接着シート
１３ 半導体素子
１５ 封止樹脂
１６ ボンディングワイヤー
２１ スペーサ
３２ 半導体素子
３３ ダイシングテープ
４２、４２’ コア材料（スペーサ）

Claims (10)

  1. 半導体素子を被着体上に、１７５℃での損失弾性率が２０００〜１×１０６Ｐａの接着シートを介して前記接着シートを完全に硬化させることなく仮固着する仮固着工程と、
    前記半導体素子にワイヤーボンディングをするワイヤーボンディング工程と、
    １５０℃〜２００℃の範囲内で加熱することにより封止樹脂を硬化させて、前記半導体素子を封止する封止工程と、
    前記封止樹脂の後硬化を行う後硬化工程とを含み、
    前記半導体素子と被着体との固着は、前記後硬化工程で、加熱により前記接着シートを完全に硬化させることにより行われ、
    前記封止工程の際に当該接着シートの流動性を低下させて固着の状態に近づけ、前記樹脂封止において加わる圧力により前記半導体素子と被着体との間の空隙を低減させることを特徴とする半導体装置の製造方法。
  2. 前記請求項１に記載の半導体装置の製造方法であって、
    前記封止後の半導体素子と被着体との間の接着面積が９０％以上であることを特徴とする半導体装置の製造方法。
  3. 前記請求項１又は２に記載の半導体装置の製造方法であって、
    前記被着体は、基板、リードフレーム又は半導体素子であることを特徴とする半導体装置の製造方法。
  4. 前記請求項３に記載の半導体装置の製造方法であって、
    前記被着体が半導体素子である場合に、半導体素子と半導体素子との間に、前記接着シートを介してスペーサを積層する工程を含むことを特徴とする半導体装置の製造方法。
  5. 前記請求項１〜４の何れか１項に記載の半導体装置の製造方法であって、
    前記接着シートとして、熱可塑性樹脂を含むものを使用することを特徴とする半導体装置の製造方法。
  6. 前記請求項１〜５の何れか１項に記載の半導体装置の製造方法であって、
    前記接着シートとして、熱硬化性樹脂と熱可塑性樹脂の双方を含むものを使用することを特徴とする半導体装置の製造方法。
  7. 前記請求項５又は６に記載の半導体装置の製造方法であって、
    前記熱可塑性樹脂として、アクリル樹脂を使用することを特徴とする半導体装置の製造方法。
  8. 前記請求項６に記載の半導体装置の製造方法であって、
    前記熱硬化性樹脂として、エポキシ樹脂及び／又はフェノール樹脂を使用することを特徴とする半導体装置の製造方法。
  9. 前記請求項５〜８の何れか１項に記載の半導体装置の製造方法であって、
    前記接着シートとして、架橋剤が添加されているものを使用することを特徴とする半導体装置の製造方法。
  10. 前記請求項１〜９の何れか１項に記載の半導体装置の製造方法であって、
    前記封止工程は、封止樹脂に対し加圧しながら行うことを特徴とする半導体装置の製造方法。
JP2004298470A 2004-10-13 2004-10-13 半導体装置の製造方法 Active JP4714450B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004298470A JP4714450B2 (ja) 2004-10-13 2004-10-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004298470A JP4714450B2 (ja) 2004-10-13 2004-10-13 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008270166A Division JP5149121B2 (ja) 2008-10-20 2008-10-20 半導体装置の製造方法に用いる接着シート及び当該方法より得られる半導体装置

Publications (2)

Publication Number Publication Date
JP2006114586A JP2006114586A (ja) 2006-04-27
JP4714450B2 true JP4714450B2 (ja) 2011-06-29

Family

ID=36382878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004298470A Active JP4714450B2 (ja) 2004-10-13 2004-10-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4714450B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4988531B2 (ja) * 2006-12-18 2012-08-01 日東電工株式会社 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP4523611B2 (ja) * 2007-02-20 2010-08-11 日東電工株式会社 半導体装置の製造方法
JP4430085B2 (ja) * 2007-03-01 2010-03-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2008259004A (ja) * 2007-04-06 2008-10-23 Epson Toyocom Corp 圧電デバイスおよびその製造方法
JP5470806B2 (ja) * 2007-11-29 2014-04-16 住友ベークライト株式会社 半導体装置並びに封止用エポキシ樹脂組成物及びその製造方法
JP5406995B2 (ja) * 2013-01-31 2014-02-05 リンテック株式会社 半導体装置の製造方法に用いられる接着剤

Also Published As

Publication number Publication date
JP2006114586A (ja) 2006-04-27

Similar Documents

Publication Publication Date Title
JP4732472B2 (ja) 熱硬化型ダイボンドフィルム
JP4562118B2 (ja) 半導体装置の製造方法
JP2011181960A (ja) 半導体装置の製造方法
JP5390209B2 (ja) 熱硬化型ダイボンドフィルム
JP4988531B2 (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP4780653B2 (ja) 半導体装置の製造方法
US8975759B2 (en) Manufacturing method of semiconductor device, adhesive sheet used therein, and semiconductor device obtained thereby
JP4523611B2 (ja) 半導体装置の製造方法
JP4714450B2 (ja) 半導体装置の製造方法
JP5149121B2 (ja) 半導体装置の製造方法に用いる接着シート及び当該方法より得られる半導体装置
US8592260B2 (en) Process for producing a semiconductor device
US9153556B2 (en) Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method
JP5187923B2 (ja) 半導体装置の製造方法に用いる接着シート及び当該接着シートを用いて得られる半導体装置
JP2010245546A (ja) 接着シート
JP2005353782A (ja) 半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置
JP2012069953A (ja) 半導体装置製造用接着シート、及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090521

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110328

R150 Certificate of patent or registration of utility model

Ref document number: 4714450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250