JP4441335B2 - 半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置 - Google Patents

半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置 Download PDF

Info

Publication number
JP4441335B2
JP4441335B2 JP2004172064A JP2004172064A JP4441335B2 JP 4441335 B2 JP4441335 B2 JP 4441335B2 JP 2004172064 A JP2004172064 A JP 2004172064A JP 2004172064 A JP2004172064 A JP 2004172064A JP 4441335 B2 JP4441335 B2 JP 4441335B2
Authority
JP
Japan
Prior art keywords
adhesive sheet
semiconductor device
manufacturing
semiconductor element
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004172064A
Other languages
English (en)
Other versions
JP2005353782A (ja
Inventor
健 松村
貞仁 三隅
和人 細川
広行 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2004172064A priority Critical patent/JP4441335B2/ja
Publication of JP2005353782A publication Critical patent/JP2005353782A/ja
Application granted granted Critical
Publication of JP4441335B2 publication Critical patent/JP4441335B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置に関する。
半導体装置の微細化、高機能化の要求に対応すべく、半導体チップ（半導体素子）主面の全域に配置された電源ラインの配線幅や信号ライン間の間隔が狭くなってきている。この為、インピーダンスの増加や、異種ノードの信号ライン間での信号の干渉が生じ、半導体チップの動作速度、動作電圧余裕度、耐静電破壊強度等に於いて、十分な性能の発揮を阻害する要因となっている。これらの問題を解決する為、半導体素子を積層したパッケージ構造が提案されている（例えば、下記特許文献１及び特許文献２参照）。
一方、半導体素子を基板等に固着する際に使用されるものとしては、熱硬化性ペースト樹脂を用いた例（例えば、下記特許文献３参照）や、熱可塑性樹脂及び熱硬化性樹脂を併用した接着シートを用いた例（例えば、下記特許文献４及び特許文献５参照）が提案されている。
従来の半導体装置の製造方法に於いては、半導体素子と、基板、リードフレーム又は半導体素子との接着に際し、接着シート又は接着剤を使用する。接着は、半導体素子と基板等との圧着の後（ダイアタッチ）、接着シート等を加熱工程により硬化させて行う。さらに、半導体素子と基板とを電気的に接続する為にワイヤーボンディングを行い、その後に封止樹脂でモールドし、後硬化して当該封止樹脂の封止を行う（例えば、下記特許文献４及び特許文献５参照）。
前記ワイヤーボンディングを行う際には、超音波振動や加熱により基板等上の半導体素子が動く。この為従来は、ワイヤーボンディングの前に加熱工程を行って熱硬化性ペースト樹脂や熱硬化性接着シートを加熱硬化し、半導体素子が動かない様に固着する必要があった。
さらに、熱可塑性樹脂からなる接着シートや、熱硬化性樹脂と熱可塑性樹脂を併用した接着シートに於いては、ダイアタッチ後、ワイヤーボンディング前に接着対象物との接着力確保や濡れ性向上の目的で、加熱工程を必要としていた。
しかしながら、この接着シートを半導体素子（ウエハ）または個片化された半導体チップに、ローラー・真空貼合せなどの方法により接着させる際に気泡や異物などが混入した場合、この接着シートは半導体素子または個片化された素子から剥離除去できず、半導体素子等を廃棄していた。この為、生産コストが増大し歩留まりの低下を招来していた。
特開昭５５−１１１１５１号公報 特開２００２−２６１２３３号公報 特開２００２−１７９７６９号公報 特開２０００−１０４０４０号公報 特開２００２−２６１２３３号公報
本発明は、前記問題点に鑑みなされたものであり、その目的は、接着シートを用いて被着体に半導体素子を貼り合わせても、貼り合わせに不具合がある場合には剥離可能な半導体装置製造用の接着シートを提供することも目的とする。また、前記接着シートを用いた半導体装置の製造方法及びそれにより得られる半導体装置を提供することを目的とする。
本願発明者等は、上記従来の問題点を解決すべく、半導体装置製造用の接着シート、およびこれを用いて得られる半導体装置及びその製造方法について鋭意検討した。その結果、以下の構成とすることにより、前記目的を達成できることを見出して、本発明を完成させるに至った。
即ち、前記の課題を解決する為に、本発明に係る半導体装置製造用の接着シートは、半導体素子を被着体に接着させ、該半導体素子にワイヤーボンディングをする際に用いる半導体装置製造用の接着シートであって、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含み構成され、かつ前記エポキシ樹脂及びフェノール樹脂の重量に対するアクリル樹脂の重量比が５０％より大きく、シリコンウェハに対する１８０度ピール接着力が５（Ｎ／２５ｍｍ）以下の剥離型接着シートであることを特徴とする。
前記の構成によれば、接着シートのシリコンウェハに対する１８０度ピール接着力が５（Ｎ／２５ｍｍ）以下であるので、半導体素子を被着体に接着させた後も剥離が可能である。また剥離は、半導体素子等を破損させることなく行うことができる。よって、接着シートを用いて半導体素子を被着体に貼り合わせたときに、該接着シートにしわ、異物の混入または気泡等が発生した場合であっても、接着シートを半導体素子及び被着体から剥離することにより半導体素子及び被着体の廃棄を不要とする。従来の接着シートは半導体素子からの剥離が困難なため、前記の様な不具合が発生した場合には、接着シートと共に半導体素子等も廃棄していた。しかし、一般に半導体素子は接着シートと比較して高価である為、前記の場合にその都度半導体素子を廃棄していたのでは、生産コストが上昇する。しかし、本発明の構成であれば接着シートのみを廃棄すれば足りるので生産コストの抑制が図れる。尚、前記被着体は、基板、リードフレーム又は半導体素子を含む。
また、前記の課題を解決する為に、本発明に係る半導体装置の製造方法は、前記に記載の半導体装置製造用の接着シートを介して、半導体素子を被着体上に固着する工程と、前記半導体素子にワイヤーボンディングをする工程と、前記半導体素子を樹脂封止する工程とを含み、前記固着の工程に於いて不具合が生じた場合には、前記半導体素子を接着シートから剥離し、他の接着シートを用いて前記固着の工程を繰り返すことを特徴とする。
前記の方法によれば、接着シートのシリコンウェハに対する１８０度ピール接着力が５（Ｎ／２５ｍｍ）以下とし、固着の工程に於いて不具合が生じた（しわ、異物または気泡等の発生）場合には、前記半導体素子を接着シートから剥離するので、接着シートよりも高価な半導体素子等を廃棄する必要がなくなる。また、剥離の際に半導体素子等が破損するのも防止できる。これにより、生産コストを抑制しつつ半導体装置の製造が可能となる。
前記固着の工程は、７０℃以下で行うのが好ましい。これにより、接着シートが半導体素子及び被着体に対して過度に接着するのを抑制しつつ半導体素子と被着体との貼り合わせが可能となる。その結果、接着シートを半導体素子及び被着体から剥離する際に、半導体素子が破損するのを防止することができる。
また、前記の課題を解決する為に、本発明に係る半導体装置は、前記に記載の半導体装置の製造方法により得られたことを特徴とする。
本発明は、前記に説明した手段により、以下に述べるような効果を奏する。
即ち、本発明によれば、接着シートを用いて半導体素子と被着体とを貼り合わせた場合に於いて、シワ、異物の混入または気泡等の発生があった場合にも、接着シートを半導体素子及び被着体から剥離することにより、半導体素子等が廃棄されるのを防止できる。これにより、生産コストの抑制が可能となり、歩留まりの向上が図れるという効果を奏する。
本発明の実施の形態について、図を参照しながら以下に説明する。但し、説明に不要な部分は省略し、また説明を容易にする為に拡大または縮小等して図示した部分がある。
（半導体装置製造用の接着シート）
本発明に係る半導体装置製造用の接着シートについて、図１を参照しながら説明する。図１は本実施の形態に係る接着シートを概略的に示す断面図であって、同図（ａ）は接着剤層のみからなる場合を示し、同図（ｂ）はコア材料上に接着剤層が設けられた場合を示す。
本発明に係る接着シートは、シリコンウェハに対する１８０度ピール接着力が５（Ｎ／２５ｍｍ）以下であることを技術的特徴とする。さらに、前記接着シートの接着力は、 ３．０〜０．５の（Ｎ／２５ｍｍ）範囲内であることが好ましい。当該範囲内であると、半導体素子を被着体に十分に接着固定することができると共に、接着の際に不具合が生じた場合には、半導体素子を破損することなく剥離できる。
接着シートの積層構造は特に限定されない。例えば、図１（ａ）に示すように接着剤層単層のみからなる接着シート１０１の場合や、図１（ｂ）に示すようにコア材料１０２の一方の面に接着剤層１０３が積層された多層構造の接着シート１０４の場合が挙げられる。また、コア材料１０２の両面に接着剤層１０３を設けてもよい。
前記コア材料１０２としては、ポリイミドフィルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等のフィルム；ガラス繊維；プラスチック製不織繊維で強化された樹脂基板；シリコン基板；ガラス基板等が挙げられる。
図１に示すように、接着シート１０１（１０４）のシリコンウェハに対する１８０度ピール接着力は、５（Ｎ／２５ｍｍ）以下である。これにより、半導体素子または個片化された半導体チップを破損させることなく半導体素子等から接着シート１０１（１０４）を剥離することができる。
前記接着剤層１０１（１０３）を構成する材料としては特に限定されるものではなく、例えば熱硬化性樹脂単独からなるものや、熱硬化性樹脂及び熱可塑性樹脂からなるもの等が例示できる。
前記熱硬化性樹脂としては、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、または熱硬化性ポリイミド樹脂等が例示できる。これらの熱硬化性樹脂は、単独でまたは２種以上を併用して用いることができる。イオン性不純物が少ないという観点からは、エポキシ樹脂が好ましい。エポキシ樹脂を用いる場合、硬化剤としてはフェノール樹脂を用いるのが好適である。
前記エポキシ樹脂としては、接着剤組成物として一般に用いられるものであれば特に限定されるものではない。具体的には、例えばビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＳ型、臭素化ビスフェノールＡ型、水添ビスフェノールＡ型、ビスフェノールＡＦ型、ビフェニル型、ナフタレン型、フルオンレン型、フェノールノボラック型、オルソクレゾールノボラック型、トリスヒドロキシフェニルメタン型、テトラフェニロールエタン型等のニ官能エポキシ樹脂または多官能エポキシ樹脂；ヒダントイン型、トリスグリシジルイソシアヌレート型等のグリシジルアミン型等のエポキシ樹脂等が例示できる。これらのエポキシ樹脂は単独で、または２種以上を併用して用いることができる。また、これらのエポキシ樹脂のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型樹脂、及びテトラフェニロールエタン型エポキシ樹脂は、硬化剤としてのフェノール樹脂に対して反応性に富み、また耐熱性等にも優れるので、特に好ましい。
さらに、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂；レゾール型フェノール樹脂；ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。これらは単独で、又は２種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
前記エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基１当量当たりフェノール樹脂中の水酸基が０．５〜２．０当量になる様に配合することが好適である。さらに、０．８〜１．２当量になる様に配合するのがより好適である。配合割合が０．５当量より小さく、または２．０当量よりも大きいと、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなる。なお、本発明に於いては、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含む接着シートが特に好ましい。これらの樹脂は、イオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。この場合、エポキシ樹脂及びフェノール樹脂の重量に対して、アクリル樹脂の重量比が５０％より大きいことが好ましい。一方、アクリル樹脂１００重量部に対するエポキシ樹脂及びフェノール樹脂の混合量は、１０〜２００重量部の範囲内であることが好ましい。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、ナイロン６やナイロン６，６などのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）などの飽和ポリエステル樹脂、ポリアミドイミド樹脂、またはフッ素樹脂等を例示できる。これらの熱可塑性樹脂は、単独で、または２種以上を併用して用いることができる。
前記熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、また半導体素子の信頼性を確保できるという点からは、アクリル樹脂が好ましい。この様なアクリル系樹脂としては、特に限定されず、例えばメチル基、エチル基、プロピル基、イソプロピル基、ｎ−ブチル基、ｔ−ブチル基、イソブチル基、アミル基、イソアミル基、ヘキシル基、ヘプチル基、シクロへキシル基、２−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ラウリル基、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基、ドデシル基等の炭素数が３０以下、特に炭素数４〜１８の直鎖又は分岐のアルキル基を有するアクリル酸やメタクリル酸のエステルの１種又は２種以上を成分とする重合体などが挙げられる。
前記重合体を形成する他のモノマーとしては特に限定されず、例えばアクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸、クロトン酸等のカルボキシル基含有モノマー、あるいは無水マレイン酸や無水イタコン酸等の酸無水物モノマー；（メタ）アクリル酸２−ヒドロキシエチル、（メタ）アクリル酸２−ヒドロキシプロピル、（メタ）アクリル酸４−ヒドロキシブチル、（メタ）アクリル酸６−ヒドロキシヘキシル、（メタ）アクリル酸８−ヒドロキシオクチル、（メタ）アクリル酸１０−ヒドロキシデシル、（メタ）アクリル酸１２−ヒドロキシラウリル、（４−ヒドロキシメチルシクロヘキシル）−メチルアクリレート等のヒドロキシル基含有モノマー；スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート、（メタ）アクリロイルオキシナフタレンスルホン酸等のスルホン酸基含有モノマー；２−ヒドロキシエチルアクリロイルホスフェート等の燐酸基含有モノマー等が挙げられる。
本発明の接着シート１０１（１０４）は、最終的に架橋処理して高温下での接着特性を向上させ、耐熱性の改善を図る。架橋処理は、重合体の分子鎖未端に導入された官能基の反応性により、重合体の分子鎖長を長くし、かつその分子鎖中に適度に架橋構造化させるものである。この目的を達成するため、接着シート１０１（１０４）の調製に際し、予め重合体の分子鎖末端の官能基などと反応する多官能性化合物を架橋剤として含ませておくのがよい。
前記架橋剤としては、トリレンジイソシアネート、ジフェニルメタンジイソシアネート、ｐ−フェニレンジイソシアネート、１，５−ナフタレンジイソシアネート、多価アルコールとジイソシアネートの付加物などのポリイソシアネート化合物がとくに好ましく用いられる。架橋剤の添加量としては、前記の重合体１００重量部に対し通常０．０５〜７重量部とするのが好適である。添加量が７重量部より多いと接着力が低下し、０．０５重量部より少ないと凝集力が不足するので、いずれも好ましくない。また、このようなポリイソシアネート化合物とともに、必要に応じてエポキシ樹脂などの他の多官能性化合物を含有させてもよい。また接着剤層１０１（１０３）には、その用途に応じて、無機充填剤を適宜配合することができる。無機充填剤の配合は、導電性の付与や熱伝導性の向上、弾性率の調節等を可能とする。
前記無機充填剤としては、導電性の付与や熱伝導性の向上、弾性率の調節などを図るため、例えばシリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田などの金属、あるいは合金類、その他カーボンなどからなる種々の無機粉末が挙げられる。これらは単独で、または２種以上を併用して用いることができる。なかでも、シリカ、特に溶融シリカが好適に用いられる。
また無機充填剤の平均粒径は、０．１〜８０μｍの範囲内であることが好ましい。前記無機充填剤の配合量は、有機樹脂成分１００重量部に対し０〜８０重量％に設定することが好ましい。特に好ましくは０〜７０重量％である。
なお、本発明の接着シート１２には、前記無機充填剤以外に、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば難燃剤、シランカップリング剤又はイオントラップ剤等が挙げられる。
前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。これらは、単独で、又は２種以上を併用して用いることができる。
前記シランカップリング剤としては、例えば、β−(３、４−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。これらの化合物は、単独で又は２種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。これらは、単独で又は２種以上を併用して用いることができる。
（半導体装置の製造方法及び半導体装置）
次いで、本発明に係る半導体装置の製造方法について、図２を参照しながら説明する。図２は、本実施の形態に係る半導体装置の製造方法を製造する為の工程図である。
本実施の形態に係る半導体装置の製造方法は、図２に示すように、剥離型の半導体装置製造用の接着シート１０１を用いて、半導体素子２０２を回路基板（被着体）２０１上に固着する工程と、半導体素子２０２にワイヤーボンディングをする工程と、半導体素子２０２を樹脂封止する工程とを行う。さらに、固着の工程に於いて不具合が生じた場合には、半導体素子２０２を接着シート１０１から剥離し、他の接着シートを用いて前記固着の工程を繰り返す。
前記半導体素子２０２を回路基板２０１上に固着する工程とは、接着シート１０１を介して半導体素子２０２を回路基板２０１に貼り合わせる工程である（図２（ａ）参照）。固着の方法としては特に限定されず、例えばローラーによる方法や真空貼合せによる方法等が例示できる。また、貼り合わせの順序についても特に限定はされず、例えば回路基板２０１上に接着シート１０１を積層した後、接着シート１０１上に、ワイヤーボンド面が上側となる様にして半導体素子２０２を固着することができる。また、予め接着シート１０１が固着された半導体素子２０２を回路基板２０１に固着してもよい。
接着シート１０１を回路基板２０１及び半導体素子２０２に貼合せる際の温度は、７０℃以下で行うのが好ましく、２５℃〜７０℃の範囲内で行うのがより好ましい。これにより、接着シート１０１が過度に回路基板２０１等に接着するのを抑制することができ、接着シート１０１を回路基板２０１等から剥離する際に半導体素子２０２が破損するのを防止することができる。尚、半導体素子２０２は、チップ化（個片化）された半導体チップを含む。
前記回路基板２０１としては特に限定されず、具体的には、例えばＣｕリードフレーム、４２Ａｌｌｏｙリードフレーム等の金属リードフレーム；ガラスエポキシ、ＢＴ（ビスマレイミド−トリアジン）、ポリイミド等からなる有機基板が挙げられる。また、半導体素子をマウントし半導体素子と回路基板を電気的に接続して使用される回路基板も含む。
本工程において、接着シート１０１にシワが生じた状態で接着シート１０１が半導体素子２０２等に貼り合わされた場合、接着シート１０１と半導体素子２０２若しくは回路基板２０１との間に気泡が形成され、または異物が混入したりした場合には、接着シート１０１の剥離の工程を行う。これにより、接着シート１０１と共に半導体素子２０２を廃棄する必要がなくなり、該半導体素子２０２を製造部品として再利用できる。その結果、生産コストの抑制が図れる。尚、接着シート１０１のシリコンウェハに対する１８０度ピール接着力が５（Ｎ／２５ｍｍ）以下であるので、剥離は半導体素子２０２を破損することなく行うことができる。剥離の際の剥離温度は、接着シート１０１と半導体素子２０２等との貼り合わせに於ける貼合せ温度よりも低くするのが好ましい。接着シート１０１の剥離が困難となるのを防止する為である。具体的には、１０℃〜３０℃の範囲内が好ましく、１５℃〜２５℃の範囲内がより好ましい。
前記ワイヤーボンディングの工程は、回路基板２０１の端子部（インナーリード）の先端と半導体素子２０２上の電極パッド（図示しない）とをボンディングワイヤー２０３で電気的に接続する工程である（図２（ｂ）参照）。前記ボンディングワイヤー２０３としては、例えば金線、アルミニウム線又は銅線等が用いられる。ワイヤーボンディングを行う際の温度は、８０〜２５０℃、好ましくは８０〜２２０℃の範囲内で行われる。また、その加熱時間は数秒〜数分間行われる。結線は、前記温度範囲内となる様に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により行われる。
前記半導体素子２０２を樹脂封止する工程は、封止樹脂２０４によりワイヤーボンディングされた半導体素子２０２を封止する工程である（図２（ｃ）参照）。本工程は、回路基板２０１に実装された半導体素子２０２及びボンディングワイヤー２０３を保護する為に行われる。本工程は、例えば封止樹脂２０４を金型で成型することにより行う。封止樹脂２０４としては、例えばエポキシ系の樹脂を使用することができる。樹脂封止の際の加熱温度は、通常１７５℃で６０〜９０秒間行われるが、本発明はこれに限定されず、例えば１５０〜２００℃で数分間行うことができる。これにより、封止樹脂２０４を硬化させ半導体パッケージが得られる。その後、必要に応じて半導体パッケージのダイシングを行い、本発明に係る半導体装置を作製することができる。
（その他の事項）
以上の説明に於いては、本発明の最も好適な実施態様について説明した。しかし、本発明は当該実施態様に限定されるものではなく、本発明の特許請求の範囲に記載された技術的思想と実質的に同一の範囲で種々の変更が可能である。
例えば、本発明の接着シートは、前記実施の形態に於いて示した態様に限定されるものではなく、例えばダイシングシートと一体型のものも使用することができる。
また本発明は、複数の半導体素子を被着体上に順次積層して３次元実装する場合にも適用可能である。図３は、被着体上に複数の半導体素子が３次元実装された状態を示す断面模式図である。同図に示すように、回路基板２０１上に第１接着シート３０１を介して第１半導体素子３０２が積層され、さらに半導体素子３０２上に第２接着シート３０３を介して第２半導体素子３０４が積層されている。第１半導体素子３０２及び第２半導体素子３０４の各電極パッド（図示しない）は、それぞれ回路基板２０１に於ける端子部とボンディングワイヤー２０３で各々電気的に接続されている。前記第１接着シート３０１及び第２接着シート３０３のシリコンウェハに対する１８０度ピール接着力が５（Ｎ／２５ｍｍ）以下である。よって、第１半導体素子３０２及び第２半導体素子３０４の各実装段階で、第１接着シート３０１または第２接着シート３０３にシワが生じたり、気泡が発生したり、異物が混入した場合には、第１半導体素子３０２及び第２半導体素子３０４を破損することなく第１接着シート３０１または第２接着シート３０３を剥離することができる。さらに、剥離された第１半導体素子３０２または第２半導体素子３０４は廃棄されることなく再利用できるので、この様な態様の場合にも生産コストの抑制が図れる。ここで、第１接着シート３０１と第２接着シート３０３は同種の組成からなるものであってもよく、また異種の組成からなるものであってもよい。また、回路基板２０１と第１半導体素子３０２、及び第１半導体素子３０２と第２半導体素子３０４の固着の条件、ワイヤーボンディングの条件、樹脂封止の条件は前述と同様である。尚、回路基板２０１に於ける第１半導体素子３０２及び第２半導体素子３０４の積層面には、窒化珪素層やポリイミド樹脂等の耐熱樹脂からなるバッファーコート層を設けてもよい。
以下、本発明について実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。尚、各例中、部は特記がない限りいずれも重量基準である。
（実施例１）
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（根上工業（株）製、パラクロンＷ−１９７ＣＭ）１００部に対して、多官能イソシアネート系架橋剤３部、エポキシ樹脂（ジャパンエポキシレジン（株）製、エピコート１００４）２３部、フェノール樹脂（三井化学（株）製、ミレックスＸＬＣ−ＬＬ）６部をメチルエチルケトンに溶解させ、濃度２０重量％の接着剤組成物の溶液を調製した。
この接着剤組成物の溶液を、シリコーン離型処理したポリエチレンテレフタレートフィルム（厚さ５０μｍ）からなる離型処理フィルム（コア材料）上に塗布し、１２０℃で３分間乾燥させた。これにより、離型処理フィルム上に厚さ２５μｍの接着剤層を有する本実施例１に係る接着シートを作製した。
（実施例２）
本実施例２に於いては、前記実施例１で使用したアクリル酸エステル系ポリマーに代えて、ブチルアクリレートを主成分としたポリマー（根上工業（株）製、パラクロンＳＮ−７１０）を用いた以外は、前記実施例１と同様にして、本実施例２に係る接着シートを作製した。尚、接着剤層の厚さは２５μｍとした。
（比較例１）
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（根上工業（株）製、パラクロンＷ−１９７ＣＭ）３０部に対して、エポキシ樹脂（日本化薬（株）製、ＥＰＰＮ−５０１ＮＹ）２７部、フェノール樹脂（三井化学（株）製、ミレックスＸＬＣ−ＬＬ）２９部、硬化促進剤（北興化学（株）製、トリフェニルホスフィン）２部をメチルエチルケトンに溶解して、濃度２０重量％の接着剤組成物の溶液を調製した。
この接着剤組成物の溶液を、シリコーン離型処理したポリエチレンテレフタレートフィルム（厚さ５０μｍ）からなる離型処理フィルム（コア材料）上に塗布し、１２０℃で３分間乾燥させた。これにより、離型処理フィルム上に厚さ２５μｍの接着剤層を形成した、比較例１に係る接着シートを作製した。
（比較例２）
本比較例２に於いては、前記比較例１にて使用したアクリル酸エステル系ポリマーに代えて、ブチルアクリレートを主成分としたポリマー（根上工業（株）製、パラクロンＳＮ−７１０）を用いた以外は、前記比較例１と同様にして、本比較例２に係る接着シートを作製した。尚、接着剤層の厚さは２５μｍとした。
[接着力の測定]
前記実施例及び比較例に於いて作製した接着シートについて、シリコンウェハに対する接着力を以下の通り測定した。
先ず、６インチ径のシリコンウェハ（厚さ０．６ｍｍ）を用意し、これに半導体ウエハ保護用粘着シートを貼り合わせた。貼り合わせには、日東精機（株）製のＤＲ−８５００ＩＩを用いた。さらに、ウエハ研削装置（ディスコ社製、ＤＦＧ−８４０）を用いてシリコンウェハの裏面研削を行った。これにより、厚さ１５０μｍのシリコンウェハを得た。
次に、前記実施例及び比較例に係る各接着シートを、温度４０℃の熱板上でシリコンウェハに貼り合わせた。続いて、室温下で剥離用粘着テープ（ＢＴ−３１５、日東電工（株）製）を２ｋｇのハンドローラーを用いて、接着シートが貼り合わされている面とは反対側の面に貼り合わせた。３０分経過後、２５ｍｍ幅にてＪＩＳ Ｚ０２３７に準じて測定した。尚、剥離角度は１８０度、剥離速度は３００ｍｍ／ｍｉｎとした。結果を下記表１に示す。
Figure 0004441335
表１から明らかな様に、実施例１に係る接着シートの接着力は１．３Ｎ／２５ｍｍであり、実施例２に係る接着シートの接着力は１．７Ｎ／２５ｍｍであった。また剥離の際には、各シリコンウェハを破損することもなかった。その一方、比較例１及び２に係る接着シートは接着力が強固な為剥離することができなかった。
本発明の実施の形態に係る接着シートを概略的に示す断面図であって、同図（ａ）は接着剤層のみからなる場合を示し、同図（ｂ）はコア材料上に接着剤層が設けられた場合を示す。 本発明の実施の形態に係る半導体装置の製造方法を製造する為の工程図である。 本発明の他の実施の形態に係る半導体装置であって、被着体上に複数の半導体素子が３次元実装された状態を示す断面模式図である。
１０１ 接着シート（接着剤層）
１０２ コア材料
１０３ 接着剤層
１０４ 接着シート
２０１ 回路基板（被着体）
２０２ 半導体素子
２０３ ボンディングワイヤー
２０４ 封止樹脂
３０１ 第１接着シート
３０２ 第１半導体素子
３０３ 第２接着シート
３０４ 第２半導体素子

Claims (9)

  1. 半導体素子を被着体に接着させ、該半導体素子にワイヤーボンディングをする際に用いる半導体装置製造用の接着シートであって、
    エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含み構成され、かつ前記エポキシ樹脂及びフェノール樹脂の重量に対するアクリル樹脂の重量比が５０％より大きく、シリコンウェハに対する１８０度ピール接着力が５（Ｎ／２５ｍｍ）以下の剥離型接着シートであることを特徴とする半導体装置製造用の接着シート。
  2. 請求項１に記載の半導体装置製造用の接着シートであって、
    前記接着シートには架橋剤が添加されていることを特徴とする半導体装置製造用の接着シート。
  3. 請求項２に記載の半導体装置製造用の接着シートであって、
    前記架橋剤がポリイソシアネート化合物であることを特徴とする半導体装置製造用の接着シート。
  4. 請求項３に記載の半導体装置製造用の接着シートであって、
    前記ポリイソシアネート化合物の添加量は、前記アクリル樹脂１００重量部に対し０．０５重量部〜７重量部であることを特徴とする半導体装置製造用の接着シート。
  5. 請求項１〜４の何れか１項に記載の半導体装置製造用の接着シートであって、
    前記接着シートには硬化促進剤が添加されていないことを特徴とする半導体装置製造用の接着シート。
  6. 請求項１〜５の何れか１項に記載の半導体装置製造用の接着シートを介して半導体素子を被着体上に固着する工程と、
    前記半導体素子にワイヤーボンディングをする工程と、
    前記半導体素子を封止樹脂により樹脂封止する工程とを含み、
    前記固着の工程に於いて不具合が生じた場合には、前記半導体素子を接着シートから剥離し、他の接着シートを用いて前記固着の工程を繰り返すことを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法であって、
    前記固着の工程は、７０℃以下で行うことを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法であって、
    前記半導体素子を接着シートから剥離する際の温度は、前記固着の工程の際の温度よりも低いことを特徴とする半導体装置の製造方法。
  9. 請求項６〜８の何れか１項に記載の半導体装置の製造方法により得られた半導体装置。
JP2004172064A 2004-06-10 2004-06-10 半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置 Expired - Lifetime JP4441335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004172064A JP4441335B2 (ja) 2004-06-10 2004-06-10 半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004172064A JP4441335B2 (ja) 2004-06-10 2004-06-10 半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置

Publications (2)

Publication Number Publication Date
JP2005353782A JP2005353782A (ja) 2005-12-22
JP4441335B2 true JP4441335B2 (ja) 2010-03-31

Family

ID=35587993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004172064A Expired - Lifetime JP4441335B2 (ja) 2004-06-10 2004-06-10 半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置

Country Status (1)

Country Link
JP (1) JP4441335B2 (ja)

Also Published As

Publication number Publication date
JP2005353782A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
KR101010418B1 (ko) 다이싱ㆍ다이본드 필름
KR101140512B1 (ko) 열경화형 다이본드 필름
JP4975564B2 (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
US20110084408A1 (en) Thermosetting die-bonding film
JP2011181960A (ja) 半導体装置の製造方法
JP5390209B2 (ja) 熱硬化型ダイボンドフィルム
JP6101492B2 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP2009049400A (ja) 熱硬化型ダイボンドフィルム
JP2009127042A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
KR20150130973A (ko) 보강 시트 및 이차 실장 반도체 장치의 제조 방법
KR102329756B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP4988531B2 (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP5005324B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2008135448A (ja) ダイシング・ダイボンドフィルム
TWI648369B (zh) 切晶黏晶膜、半導體裝置之製造方法及半導體裝置
JP2005183703A (ja) 半導体装置の製造方法
JP4780653B2 (ja) 半導体装置の製造方法
JP6757743B2 (ja) 半導体加工用テープ
JP4806815B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2009203338A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5126960B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5005325B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
US9153556B2 (en) Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method
JP4441335B2 (ja) 半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置
JP4954568B2 (ja) ダイシング・ダイボンドフィルム、及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4441335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160115

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees