KR20150130973A - 보강 시트 및 이차 실장 반도체 장치의 제조 방법 - Google Patents

보강 시트 및 이차 실장 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150130973A
KR20150130973A KR1020157019820A KR20157019820A KR20150130973A KR 20150130973 A KR20150130973 A KR 20150130973A KR 1020157019820 A KR1020157019820 A KR 1020157019820A KR 20157019820 A KR20157019820 A KR 20157019820A KR 20150130973 A KR20150130973 A KR 20150130973A
Authority
KR
South Korea
Prior art keywords
semiconductor device
pressure
sensitive adhesive
thermosetting resin
adhesive layer
Prior art date
Application number
KR1020157019820A
Other languages
English (en)
Inventor
나오히데 다카모토
고스케 모리타
히로유키 센자이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20150130973A publication Critical patent/KR20150130973A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B25/00—Layered products comprising a layer of natural or synthetic rubber
    • B32B25/04—Layered products comprising a layer of natural or synthetic rubber comprising rubber as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B25/06—Layered products comprising a layer of natural or synthetic rubber comprising rubber as the main or only constituent of a layer, which is next to another layer of the same or of a different material of paper or cardboard
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B25/00—Layered products comprising a layer of natural or synthetic rubber
    • B32B25/04—Layered products comprising a layer of natural or synthetic rubber comprising rubber as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B25/08—Layered products comprising a layer of natural or synthetic rubber comprising rubber as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B25/00—Layered products comprising a layer of natural or synthetic rubber
    • B32B25/10—Layered products comprising a layer of natural or synthetic rubber next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B25/00—Layered products comprising a layer of natural or synthetic rubber
    • B32B25/12—Layered products comprising a layer of natural or synthetic rubber comprising natural rubber
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B25/00—Layered products comprising a layer of natural or synthetic rubber
    • B32B25/14—Layered products comprising a layer of natural or synthetic rubber comprising synthetic rubber copolymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/10—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of paper or cardboard
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/12—Layered products comprising a layer of synthetic resin next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/22—Layered products comprising a layer of synthetic resin characterised by the use of special additives using plasticisers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/285—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyethers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/288—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyketones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/304—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising vinyl halide (co)polymers, e.g. PVC, PVDC, PVF, PVDF
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/308—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising acrylic (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/32—Layered products comprising a layer of synthetic resin comprising polyolefins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/34—Layered products comprising a layer of synthetic resin comprising polyamides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/36—Layered products comprising a layer of synthetic resin comprising polyesters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/36—Layered products comprising a layer of synthetic resin comprising polyesters
    • B32B27/365—Layered products comprising a layer of synthetic resin comprising polyesters comprising polycarbonates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/40—Layered products comprising a layer of synthetic resin comprising polyurethanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/42—Layered products comprising a layer of synthetic resin comprising condensation resins of aldehydes, e.g. with phenols, ureas or melamines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B29/00—Layered products comprising a layer of paper or cardboard
    • B32B29/002—Layered products comprising a layer of paper or cardboard as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B29/005—Layered products comprising a layer of paper or cardboard as the main or only constituent of a layer, which is next to another layer of the same or of a different material next to another layer of paper or cardboard layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/22—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed
    • B32B5/24—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer
    • B32B5/26—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer another layer next to it also being fibrous or filamentary
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/02—Coating on the layer surface on fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/10—Coating on the layer surface on synthetic resin layer or on natural or synthetic rubber layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/12—Coating on the layer surface on paper layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2262/00—Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
    • B32B2262/02—Synthetic macromolecular fibres
    • B32B2262/0261—Polyamide fibres
    • B32B2262/0269—Aromatic polyamide fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2262/00—Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
    • B32B2262/10—Inorganic fibres
    • B32B2262/101—Glass fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/514—Oriented
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/558—Impact strength, toughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

내충격성이 우수한 이차 실장 반도체 장치를 제작할 수 있는 동시에, 이차 실장 공정의 효율화가 가능한 보강 시트 및 이것을 이용하는 이차 실장 반도체 장치의 제조 방법을 제공한다. 본 발명은, 제1 주면에 돌기 전극이 형성된 일차 실장 반도체 장치가, 상기 돌기 전극을 통해 배선 기판에 전기적으로 접속된 이차 실장 반도체 장치를 보강하기 위한 보강 시트로서, 기재층, 점착제층 및 열경화성 수지층을 이 순서로 구비하고, 상기 점착제층의 파단 강도가 0.07 MPa 이상이고, 또한 60~100℃에서의 용융 점도가 4000 Pa·s 이하이다.

Description

보강 시트 및 이차 실장 반도체 장치의 제조 방법{REINFORCING SHEET AND PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE THROUGH SECONDARY MOUNTING}
본 발명은 보강 시트 및 이차 실장 반도체 장치의 제조 방법에 관한 것이다.
전자 기기의 소형·박형화에 의한 고밀도 실장의 요구가, 특히, 휴대전화 등의 휴대용 전자 기기 용도에 있어서 급격히 증가하고 있다. 이 때문에, 반도체 패키지는, 종래의 핀 삽입형 대신에, 고밀도 실장에 알맞은 표면 실장형이 주류로 되고 있다. 이 표면 실장형에서는, 반도체 소자가 수지 밀봉된 반도체 장치를 땜납 볼 등의 접속용 단자를 통해 이차 실장용의 프린트 기판 등에 직접 납땜한다.
여기서, 휴대용 전자 기기 용도에서는 낙하 충격이 가해지는 경우가 많으므로 내충격성이 요구된다. 이에 대하여, 상기와 같은 이차 실장에서는, 일차 실장 반도체 장치와 배선 기판 사이의 접속 신뢰성을 확보하도록, 일차 실장 반도체 장치와 기판 사이의 공간에 밀봉 수지를 충전하고 있다. 이러한 밀봉 수지로서는, 액상의 밀봉 수지가 널리 이용되고 있지만, 액상이기 때문에 밀봉 수지의 주입 위치나 주입량의 조정이 곤란하게 되거나, 이차 실장용의 비교적 큰 땜납 볼이라면 땜납 볼과 기판 사이의 간격이 넓어져 주입량이 다량으로 되거나 한다. 그래서, 열경화 수지 시트를 이용하여 반도체 장치와 기판 사이의 공간 전체가 아니라 땜납 볼과 이차 실장 기판과의 접속부 부근의 영역을 집중적으로 보강하는 기술이 제안되어 있다(특허문헌 1).
특허문헌 1: 일본 특허 제4699189호
그러나, 휴대용 전자 기기에 가해진 낙하 충격 등에 의해, 땜납 접속부가 아니라, 땜납 볼의 일차 실장 기판 측의 근원 부분에서 크랙이 생겨 버려, 접속 불량 등의 기능 장해를 야기하는 경우가 있다는 것이 판명되어, 이러한 사태에 대응할 것이 요구되고 있다. 또한, 상기 기술에서는, 하나 또는 복수의 반도체 장치와 열경화 수지 시트와의 적층체의 이면 연삭이나 다이싱 등의 가공에는, 별도의 부재 내지 공정을 채용할 필요가 있어, 이차 실장된 반도체 장치의 제조 공정 전체의 효율화에는 개선의 여지가 있다.
본 발명은, 내충격성이 우수한 이차 실장 반도체 장치를 제작할 수 있는 동시에, 이차 실장 공정의 효율화가 가능한 보강 시트 및 이것을 이용하는 이차 실장 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
그래서, 본 발명자들은, 이면 연삭용의 백 그라인드 테이프나 다이싱용의 다이싱 테이프와 같은 종래의 가공용 테이프와 소정의 열경화 수지 시트를 조합하여 돌기 전극 보강용 시트로 하여, 돌기 전극의 일차 실장 기판 측의 근원 부분(이하, 단순히 「근원 부분」이라고도 함)을 보강하는 동시에 각 가공을 포함한 제조 공정의 효율화를 시도했다. 그러나, 그와 같은 시트에서는, 돌기 전극의 선단의 노출이 불충분하게 되어 접속 불량이 생기거나, 가공용 테이프의 박리 후에 돌기 전극의 오염이 생기거나 한다는 것이 판명되었다.
본 발명자들이 예의 검토한 바, 하기 구성을 채용함으로써 상기 목적을 달성할 수 있다는 것을 알아내어, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은, 제1 주면에 돌기 전극이 형성된 일차 실장 반도체 장치가, 상기 돌기 전극을 통해 배선 기판에 전기적으로 접속된 이차 실장 반도체 장치를 보강하기 위한 보강 시트로서,
기재층, 점착제층 및 열경화성 수지층을 이 순서로 구비하고,
상기 점착제층의 파단 강도가 0.07 MPa 이상이고, 또한 60~100℃에서의 용융 점도가 4000 Pa·s 이하이다.
상기 보강 시트에서는, 기재층 및 점착제층을 갖추는 가공용 테이프와, 돌기 전극의 근원 부분을 보강할 수 있는 열경화성 수지층을 구비하고 있기 때문에, 돌기 전극의 근원 부분을 보강하는 동시에 이면 연삭이나 다이싱과 같은 가공을 연속적으로 행할 수 있어, 내충격성이 우수한 이차 실장 반도체 장치를 제작할 수 있는 동시에, 그 제조 공정의 효율화를 용이하게 도모할 수 있다. 또한, 점착제층의 파단 강도를 0.07 MPa 이상으로 하고 있기 때문에, 일차 실장 반도체 장치의 가공용 테이프로부터의 박리시에도 점착제층의 파단을 억제할 수 있어, 돌기 전극에 점착제가 잔류하는 것을 방지할 수 있다. 또한, 점착제층의 60~100℃에서의 용융 점도를 4000 Pa·s 이하로 하고 있기 때문에, 보강 시트와 일차 실장 반도체 장치와의 가열 하에서의 접합시에, 돌기 전극이 점착제층에 용이하게 진입할 수 있어, 돌기 전극을 측면에서 보았을 때의 열경화성 수지층의 배치 위치를 용이하게 미세 조정할 수 있다. 그 결과, 돌기 전극의 형상이나 사이즈를 변경하더라도 그 진입량을 조정할 수 있기 때문에, 여러 가지 돌기 전극의 근원 부분 보강에 대응할 수 있다. 한편, 파단 강도 및 용융 점도의 측정 방법은 실시예의 기재에 의한다.
상기 보강 시트에서는, 상기 열경화성 수지층의 두께는, 상기 돌기 전극의 높이의 50% 이하인 것이 바람직하다. 이에 따라 돌기 전극이 열경화성 수지층을 넘어서 점착제층까지 도달할 수 있다. 그 결과, 그 후 가공용 테이프를 박리할 때는, 돌기 전극은 열경화성 수지층으로부터 노출되게 되기 때문에, 배선 기판과의 양호한 전기적 접속을 달성할 수 있게 된다. 동시에, 돌기 전극의 열경화성 수지층으로부터의 노출량의 조정이 용이하게 되기 때문에, 근원 부분의 보강 정도를 간편하게 조정할 수 있다.
상기 보강 시트에서는, 상기 열경화성 수지층과 상기 점착제 사이의 박리력이 0.02 N/20 mm 이상 0.3 N/20 mm 이하인 것이 바람직하다. 이러한 박리력으로 함으로써, 일차 실장 반도체 장치 가공시의 유지력과 가공용 테이프로부터의 박리시의 박리성을 밸런스 좋게 양립시킬 수 있다.
상기 보강 시트는, 상기 기재층과 상기 점착제층 사이에 열가소성 수지로 이루어지는 중간층을 더 구비하는 것이 바람직하다. 돌기 전극의 사이즈가 커지면, 보강 시트 접합시의 돌기 전극의 진입을 위해서, 열경화성 수지층 및 점착제층을 각각 두껍게 할 필요가 있다. 그러나, 각 층을 두껍게 한 경우에는, 돌기 전극의 근원 영역의 집중적인 보강이 곤란하게 되거나, 점착제층의 파단 강도의 저하가 일어나거나 한다. 이에 대하여, 열가소성 수지로 이루어지는 중간층을 형성함으로써, 접합시의 가열에 의해서 연화된 중간층에의 돌기 전극의 진입이 용이하게 되기 때문에, 열경화성 수지층 및 점착제층의 두께 변경의 필요성을 저감할 수 있다.
본 발명에는, 제1 주면에 돌기 전극이 형성된 일차 실장 반도체 장치가, 상기 돌기 전극을 통해 배선 기판에 전기적으로 접속된 이차 실장 반도체 장치의 제조 방법으로서,
(A) 상기 일차 실장 반도체 장치의 제1 주면에 상기 보강 시트를 접합시키는 공정,
(B) 상기 보강 시트에 의한 유지 하에서 상기 일차 실장 반도체 장치에 대한 가공을 행하는 공정,
(C) 상기 보강 시트에 있어서의 상기 열경화성 수지층과 상기 점착제층을 박리하여 상기 열경화성 수지층을 구비하는 일차 실장 반도체 장치를 얻는 공정, 및
(D) 상기 열경화성 수지층을 구비하는 일차 실장 반도체 장치를 배선 기판에 상기 돌기 전극을 통해 전기적으로 접속하는 공정
을 포함하는 이차 실장 반도체 장치의 제조 방법도 포함된다.
상기 제조 방법에 의해, 돌기 전극의 근원 부분을 보강하기 위한 열경화성 수지층을 일차 실장 반도체 장치에 부여하면서, 보강 시트에 의한 유지 하에, 일차 실장 반도체 장치에 대한 각종 가공을 행할 수 있기 때문에, 내충격성이 우수한 이차 실장 반도체 장치를 효율 좋게 제조할 수 있다.
상기 제조 방법의 공정 (A)에서, 상기 보강 시트를 상기 돌기 전극이 상기 점착제층에 도달하도록 접합시키는 것이 바람직하다. 이에 따라, 돌기 전극과 배선 기판과의 전기적 접속을 확보할 수 있어, 접속 신뢰성을 향상시킬 수 있다.
상기 제조 방법에서는, 상기 점착제층을 방사선 경화형 점착제층으로 하고, 상기 방사선 경화형 점착제층에 방사선을 조사한 후에 공정 (B)를 행하여도 좋다. 방사선 조사형의 점착제층에 방사선을 조사하는 것만으로, 열경화성 수지층과 점착제층 사이의 박리력을 저하시킬 수 있어, 열경화성 수지층을 용이하게 박리할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 보강 시트를 도시하는 단면모식도이다.
도 2A는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면모식도이다.
도 2B는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면모식도이다.
도 2C는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면모식도이다.
도 2D는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면모식도이다.
도 2E는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면모식도이다.
도 2F는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면모식도이다.
도 3A는 본 발명의 다른 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면모식도이다.
도 3B는 본 발명의 다른 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면모식도이다.
도 4는 본 발명의 다른 실시형태에 따른 보강 시트를 도시하는 단면모식도이다.
도 5는 본 발명의 다른 실시형태에 따른 이차 실장 반도체 장치를 도시하는 단면모식도이다.
본 발명은, 제1 주면에 돌기 전극이 형성된 일차 실장 반도체 장치가, 상기 돌기 전극을 통해 배선 기판에 전기적으로 접속된 이차 실장 반도체 장치를 보강하기 위한 보강 시트로서, 기재층, 점착제층 및 열경화성 수지층을 이 순서로 구비하고, 상기 점착제층의 파단 강도가 0.07 MPa 이상이고, 또한 60~100℃에서의 용융 점도가 4000 Pa·s 이하이다.
또한, 본 발명은, 제1 주면에 돌기 전극이 형성된 일차 실장 반도체 장치가, 상기 돌기 전극을 통해 배선 기판에 전기적으로 접속된 이차 실장 반도체 장치의 제조 방법으로서, (A) 상기 일차 실장 반도체 장치의 제1 주면에 상기 보강 시트를 접합시키는 공정, (B) 상기 보강 시트에 의한 유지 하에서 상기 일차 실장 반도체 장치에 대한 가공을 행하는 공정, (C) 상기 보강 시트에 있어서의 상기 열경화성 수지층과 상기 점착제층을 박리하여 상기 열경화성 수지층을 구비하는 일차 실장 반도체 장치를 얻는 공정, 및 (D) 상기 열경화성 수지층을 구비하는 일차 실장 반도체 장치를 배선 기판에 상기 돌기 전극을 통해 전기적으로 접속하는 공정을 포함하는 이차 실장 반도체 장치의 제조 방법이다. 이하, 본 발명의 일 실시형태인 제1 실시형태에 관해서, 이차 실장 반도체 장치의 제조 방법에 따라서 설명한다.
<제1 실시형태>
제1 실시형태에서는, 일차 실장 반도체 장치로서 반도체 칩이 인터포저에 플립 칩 실장된 패키지를 이용하고, 일차 실장 반도체 장치의 가공으로서 이면 연삭을 행하는 양태에 관해서 설명한다.
[공정 (A)]
공정 (A)에서는, 일차 실장 반도체 장치의 제1 주면에 소정의 보강 시트를 접합시킨다. 이하에서는, 우선 보강 시트에 관해서 설명하고, 그 후, 상기 보강 시트를 이용하는 이차 실장 반도체 장치의 제조 공정에 관해서 설명한다.
(보강 시트)
도 1에 도시하는 것과 같이, 보강 시트(8)는, 기재층(1a), 점착제층(1b) 및 열경화성 수지층(2)을 이 순서로 구비한다. 본 실시형태에서는, 기재층(1a) 및 점착제층(1b)이 이면 연삭용 테이프(1)를 구성하고 있다. 한편, 열경화성 수지층(2)은, 도 1에 도시하는 것과 같이, 일차 실장 반도체 장치(10)(도 2A 참조)의 수지 밀봉 집합체와의 접합에 충분한 사이즈로 형성되면 되고, 이면 연삭용 테이프(1)의 전면에 적층되어 있어도 좋다.
(이면 연삭용 테이프)
이면 연삭용 테이프(1)는, 기재층(1a)과, 기재층(1a) 상에 적층된 점착제층(1b)을 구비하고 있다. 한편, 열경화성 수지층(2)은 점착제층(1b) 상에 적층되어 있다.
(기재층)
상기 기재층(1a)은 보강 시트(8)의 강도 모체가 되는 것이다. 예컨대, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르(랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 글라스 클로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다. 점착제층(1b)이 자외선 경화형인 경우, 기재층(1a)은 자외선에 대하여 투과성을 갖는 것이 바람직하다.
또한 기재층(1a)의 재료로서는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용하여도 좋고, 필요에 따라서 일축 또는 이축의 연신 처리를 실시한 것을 이용하여도 좋다.
기재층(1a)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해서, 관용의 표면 처리, 예컨대, 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(下塗劑)(예컨대, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재층(1a)은 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있으며, 필요에 따라서 여러 종류를 블렌드한 것을 이용할 수 있다. 또한, 기재층(1a)에는, 대전방지능을 부여하기 위해서, 상기한 기재층(1a) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30~500Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재층에 대전방지제를 첨가함에 의해서도 대전방지능을 부여할 수 있다. 기재층(1a)은 단층 또는 2종 이상의 복층이라도 좋다.
기재층(1a)의 두께는 적절하게 결정할 수 있으며, 일반적으로는 5 ㎛ 이상 200 ㎛ 이하 정도이고, 바람직하게는 35 ㎛ 이상 120 ㎛ 이하이다.
한편, 기재층(1a)에는, 본 발명의 효과 등을 해치지 않는 범위에서, 각종 첨가제(예컨대, 착색제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 난연제 등)가 포함되어 있어도 좋다.
(점착제층)
점착제층(1b)의 파단 강도는 0.07 MPa 이상이면 좋지만, 바람직하게는 0.08 MPa 이상이며, 보다 바람직하게는 0.1 MPa 이상이다. 점착제층(1b)의 파단 강도를 0.07 MPa 이상으로 하고 있기 때문에, 일차 실장 반도체 장치의 이면 연삭용 테이프로부터 박리할 때에도 점착제층의 파단을 억제할 수 있어, 돌기 전극이나 열경화성 수지층에 점착제가 잔류하는 것을 방지할 수 있다. 파단 강도의 상한치는 특별히 한정되지 않지만, 범프의 요철에의 추종성이라는 관점에서, 2.0 MPa 이하가 바람직하고, 1.0 MPa 이하가 보다 바람직하다. 한편, 점착제층(1b)이 방사선 경화형의 점착제층(후술)인 경우는, 경화 후의 파단 강도가 상기 범위를 만족하면 된다.
또한, 점착제층(1b)의 60~100℃에서의 용융 점도는 4000 Pa·s 이하면 되지만, 바람직하게는 3500 Pa·s 이하, 보다 바람직하게는 3000 Pa·s 이하이다. 이에 따라, 보강 시트(8)와 일차 실장 반도체 장치(10)와의 가열 하에서의 접합시에, 돌기 전극이 점착제층에 용이하게 진입할 수 있어, 돌기 전극을 측면에서 봤을 때의 열경화성 수지층의 배치 위치를 용이하게 미세 조정할 수 있다. 그 결과, 돌기 전극의 형상이나 사이즈를 변경하더라도 그 진입량을 조정할 수 있기 때문에, 여러 가지 돌기 전극의 근원 부분 보강에 대응할 수 있다. 상기 용융 점도의 하한치는 특별히 한정되지 않지만, 접합시에 점착제층이 비어져 나오거나 돌기 전극에 점착제가 잔류하는 것을 방지한다는 관점에서, 100 Pa·s 이상이 바람직하고, 500 Pa·s 이상이 보다 바람직하다.
점착제층(1b)의 형성에 이용하는 점착제는, 이면 연삭할 때에 열경화성 수지층을 통해 일차 실장 반도체 장치를 단단하게 유지하는 동시에, 이면 연삭 후에 열경화성 수지층을 구비하는 일차 실장 반도체 장치를 다이싱 테이프로 이행시킬 때에 열경화성 수지층을 구비하는 일차 실장 반도체 장치를 박리 가능하게 제어할 수 있는 것이라면 특별히 제한되지 않는다. 예컨대, 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 접착제를 이용할 수 있다. 상기 감압성 접착제로서는, 반도체 웨이퍼나 유리 등의 오염을 타는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 관점에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 폴리머로서는, 아크릴산에스테르를 주된 모노머 성분으로서 이용한 것을 들 수 있다. 상기 아크릴산에스테르로서는, 예컨대, (메트)아크릴산알킬에스테르(예컨대, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1~30, 특히 탄소수 4~18의 직쇄상 또는 분기쇄상의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예컨대, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 폴리머 등을 들 수 있다. 한편, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 본 발명의 (메트)란 전부 같은 의미이다.
상기 아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라서, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 좋다. 이러한 모노머 성분으로서, 예컨대, 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머; 무수말레산, 무수이타콘산 등의 산무수물 모노머; (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 모노머; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은, 전체 모노머 성분의 40 중량% 이하가 바람직하다.
또한, 상기 아크릴계 폴리머는, 가교시키기 위해서, 다관능성 모노머 등도 필요에 따라서 공중합용 모노머 성분으로서 포함할 수 있다. 이러한 다관능성 모노머로서, 예컨대, 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리스리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들의 다관능성 모노머도 1종 또는 2종 이상 이용할 수 있다. 다관능성 모노머의 사용량은, 점착 특성 등의 관점에서, 전체 모노머 성분의 30 중량% 이하가 바람직하다.
상기 아크릴계 폴리머는, 단일 모노머 또는 2종 이상의 모노머 혼합물을 중합시킴으로써 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로나 중합할 수 있다. 청정한 피착체에의 오염 방지 등의 관점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점에서, 아크릴계 폴리머의 수평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만~300만 정도이다.
또한, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 수평균 분자량을 높이기 위해서, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교하여야 할 베이스 폴리머와의 밸런스에 따라서, 나아가서는 점착제로서의 사용 용도에 따라서 적절하게 결정된다. 일반적으로는, 상기 베이스 폴리머 100 중량부에 대하여 5 중량부 정도 이하, 나아가서는 0.1~5 중량부 배합하는 것이 바람직하다. 또한 점착제에는, 필요에 따라, 상기 성분 이외에, 종래 공지된 각종 점착부여제, 노화방지제 등의 첨가제를 이용하여도 좋다.
점착제층(1b)은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있어, 열경화성 수지층을 구비하는 일차 실장 반도체 장치를 용이하게 박리할 수 있다. 방사선으로서는, 엑스선, 자외선, 전자선, 알파선, 베타선, 중성자선 등을 들 수 있다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 가지며 또한 점착성을 보이는 것을 특별히 제한 없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예컨대, 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화성 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 모노머 성분으로서는, 예컨대, 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 펜타에리스리톨테트라(메트)아크릴레이트, 디펜타에리스리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또한 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 다양한 올리고머를 들 수 있고, 그 중량 평균 분자량이 100~30000 정도의 범위인 것이 적당하다. 방사선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라서, 점착제층의 점착력을 저하시킬 수 있는 양을 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 5~500 중량부, 바람직하게는 40~150 중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화성 점착제 외에, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄 중에 혹은 주쇄 말단에 갖는 것을 이용한 내재형의 방사선 경화성 점착제를 들 수 있다. 내재형의 방사선 경화성 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없거나 또는 많게는 포함하지 않기 때문에, 시간 경과적으로 올리고머 성분 등이 점착제 중을 이동하는 일없이, 안정된 층 구조의 점착제층을 형성할 수 있으므로 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머는, 탄소-탄소 이중 결합을 가지며 또한 점착성을 갖는 것을 특별히 제한 없이 사용할 수 있다. 이러한 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 아크릴계 폴리머의 기본 골격으로서는, 상기 예시한 아크릴계 폴리머를 들 수 있다.
상기 아크릴계 폴리머에 탄소-탄소 이중 결합을 도입하는 방법은 특별히 제한되지 않고, 여러 가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 폴리머 측쇄에 도입하는 것이 분자 설계가 용이하다. 예컨대, 미리, 아크릴계 폴리머에 관능기를 갖는 모노머를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채로 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기 조합 중에서도 반응 추적의 용이성 때문에, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 폴리머를 생성하는 조합이라면, 관능기는 아크릴계 폴리머와 상기 화합물의 어느 쪽에 있어도 좋지만, 상기한 바람직한 조합에서는, 아크릴계 폴리머가 히드록실기를 가지고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예컨대, 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 폴리머로서는, 상기에 예시한 히드록시기 함유 모노머나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 방사선 경화성 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머(특히 아크릴계 폴리머)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 폴리머 100 중량부에 대하여 30 중량부의 범위 내이며, 바람직하게는 0~10 중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합개시제를 함유시키는 것이 바람직하다. 광중합개시제로서는, 예컨대, 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로리드 등의 방향족 술포닐클로리드계 화합물; 1-페닐-1,2-프로판디온-2-(O-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일안식향산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄파퀴논; 할로겐화케톤; 아실포스핀옥사이드; 아실포스포네이트 등을 들 수 있다. 광중합개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 0.05~20 중량부 정도이다.
한편, 방사선을 조사할 때에, 산소에 의한 경화 저해가 발생하는 경우는, 방사선 경화형의 점착제층(1b)의 표면으로부터 어떠한 방법으로 산소(공기)를 차단하는 것이 바람직하다. 예컨대, 상기 점착제층(1b)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 방사선을 조사하는 방법 등을 들 수 있다.
또, 점착제층(1b)에는, 본 발명의 효과 등을 해치지 않는 범위에서, 각종 첨가제(예컨대, 착색제, 증점제, 증량제, 충전제, 점착부여제, 가소제, 노화방지제, 산화방지제, 계면활성제, 가교제 등)가 포함되어 있어도 좋다.
점착제층(1b)의 두께는 특별히 한정되지 않지만, 파단 강도의 조정이나 열경화성 수지층(2)의 고정 유지의 양립성 등의 관점에서 1~100 ㎛ 정도인 것이 바람직하다. 바람직하게는 2~80 ㎛, 나아가서는 바람직하게는 5~60 ㎛이다.
(열경화성 수지층)
본 실시형태에서의 열경화성 수지층(2)은, 표면 이차 실장된 일차 실장 반도체 장치의 돌기 전극의 일차 실장 기판 측의 근원 부분을 보강하는 보강용 필름으로서 적합하게 이용할 수 있다.
열경화성 수지층의 구성 재료로서는, 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다. 또, 열가소성 수지나 열경화성 수지 단독으로도 사용 가능하다.
상기 열가소성 수지로서는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높아, 이차 실장 반도체 장치의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것은 아니며, 탄소수 30 이하, 특히 탄소수 4~18의 직쇄 혹은 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예컨대 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 또는 에이코실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 모노머로서는, 특별히 한정되는 것은 아니며, 예컨대 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 모노머, 무수말레산 혹은 무수이타콘산 등과 같은 산무수물 모노머, (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 모노머, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 모노머, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머, 아크릴로니트릴 등과 같은 시아노기 함유 모노머 등을 들 수 있다.
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 특히, 돌기 전극을 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 이용되는 것이라면 특별히 한정은 없고, 예컨대 비스페놀A형, 비스페놀F형, 비스페놀S형, 브롬화비스페놀 A형, 수첨 비스페놀A형, 비스페놀AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 이관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 이용된다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등도 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것으로, 예컨대, 페놀노볼락 수지, 페놀아랄킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아랄킬 수지가 특히 바람직하다. 이차 실장 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예컨대, 상기 에폭시 수지 성분 중의 에폭시기 1 당량당 페놀 수지 중의 수산기가 0.5~2.0 당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8~1.2 당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉽게 되기 때문이다.
한편, 본 발명에서는, 에폭시 수지, 페놀 수지 및 아크릴 수지를 이용한 열경화성 수지층이 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 이차 실장 반도체 장치의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100 중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10~1000 중량부이다.
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지된 열경화 촉진 촉매 중에서 적절하게 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대, 아민계 경화촉진제, 인계 경화촉진제, 이미다졸계 경화촉진제, 붕소계 경화촉진제, 인-붕소계 경화촉진제 등을 이용할 수 있다.
열경화성 수지층(2)에는, 땜납 볼 표면의 산화막을 제거하여 반도체 소자의 실장을 용이하게 하기 위해서, 플럭스를 첨가하더라도 좋다. 플럭스로서는 특별히 한정되지 않고, 종래 공지된 플럭스 작용을 갖는 화합물을 이용할 수 있으며, 예컨대, 디페놀산, 아디프산, 아세틸살리실산, 안식향산, 벤질산, 아젤라산, 벤질안식향산, 말론산, 2,2-비스(히드록시메틸)프로피온산, 살리실산, o-메톡시안식향산, m-히드록시안식향산, 호박산, 2,6-디메톡시메틸파라크레졸, 안식향산히드라지드, 카르보히드라지드, 말론산디히드라지드, 호박산디히드라지드, 글루타르산디히드라지드, 살리실산히드라지드, 이미노디아세트산디히드라지드, 이타콘산디히드라지드, 시트르산트리히드라지드, 티오카르보히드라지드, 벤조페논히드라존, 4,4'-옥시비스벤젠술포닐히드라지드 및 아디프산디히드라지드 등을 들 수 있다. 플럭스의 첨가량은 상기 플럭스 작용이 발휘되는 정도면 되며, 통상 열경화성 수지층에 포함되는 수지 성분 100 중량부에 대하여 0.1~20 중량부 정도이다.
본 실시형태의 열경화성 수지층(2)을 미리 어느 정도 가교시켜 두는 경우에는, 제작할 때에, 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이에 따라, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 특히, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기한 중합체 100 중량부에 대하여, 통상 0.05~7 중량부로 하는 것이 바람직하다. 가교제의 양이 7 중량부보다 많으면, 접착력이 저하하기 때문에 바람직하지 못하다. 그 한편, 0.05 중량부보다 적으면, 응집력이 부족하기 때문에 바람직하지 못하다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께, 필요에 따라서, 에폭시 수지 등의 다른 다관능성 화합물을 함께 포함시키도록 하여도 좋다.
또한, 열경화성 수지층(2)에는 무기 충전제를 적절하게 배합할 수 있다. 무기 충전제의 배합은, 도전성의 부여나 열전도성의 향상, 저장 탄성율의 조절 등을 가능하게 한다.
상기 무기 충전제로서는, 예컨대, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속 또는 합금류, 기타 카본 등으로 이루어지는 다양한 무기 분말을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 그 중에서도 실리카, 특히 용융 실리카가 적합하게 이용된다.
무기 충전제의 평균 입경은 특별히 한정되지 않지만, 0.005~10 ㎛의 범위 내인 것이 바람직하고, 0.01~5 ㎛의 범위 내인 것이 보다 바람직하고, 더욱 바람직하게는 0.1~2.0 ㎛이다. 상기 무기 충전제의 평균 입경이 0.005 ㎛를 밑돌면, 입자의 응집이 발생하기 쉽게 되어, 열경화성 수지층의 형성이 곤란하게 되는 경우가 있다. 한편, 상기 평균 입경이 10 ㎛를 넘으면, 열경화성 수지층과 일차 실장 기판 사이에 무기 입자의 물려 들어감이 생기기 쉽게 되어, 보강 레벨이 저하되어 이차 실장 반도체 장치의 내충격성이나 접속 신뢰성이 저하될 우려가 있다. 한편, 본 발명에서는, 평균 입경이 서로 다른 무기 충전제끼리를 조합시켜 사용하여도 좋다. 또한, 평균 입경은, 광도식의 입도분포계(HORIBA 제조, 장치명; LA-910)에 의해 구한 값이다.
상기 무기 충전제의 배합량은, 유기 수지 성분 100 중량부에 대하여 10~400 중량부인 것이 바람직하고, 50~250 중량부가 보다 바람직하다. 무기 충전제의 배합량이 10 중량부 미만이면, 저장 탄성율이 저하되어 돌기 전극의 근원 영역의 응력 완화 신뢰성이 크게 손상되는 경우가 있다. 한편, 400 중량부를 넘으면, 열경화성 수지층(2)의 유동성이 저하되어 일차 실장 기판의 요철이나 돌기 전극의 근원의 공간에 충분히 매립되지 않고서 보이드나 크랙의 원인이 되거나 하는 경우가 있다.
또, 열경화성 수지층(2)에는, 상기 무기 충전제 이외에, 필요에 따라서 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예컨대 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다. 상기 난연제로서는, 예컨대, 삼산화안티몬 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실란 커플링제로서는, 예컨대, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예컨대 하이드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
본 실시형태에서, 열경화 전의 열경화성 수지층(2)의 60~100℃에서의 용융 점도는 4000 Pa·s 이하인 것이 바람직하고, 500 Pa·s 이상 4000 Pa·s 이하인 것이 보다 바람직하다. 열압착 온도에 상당하는 60~100℃에서의 용융 점도를 상기 범위로 함으로써, 돌기 전극(4)(도 2A 참조)의 열경화성 수지층(2)에의 진입을 용이하게 할 수 있다.
열경화성 수지층(2)의 두께(복층인 경우는 총 두께)는 특별히 한정되지 않지만, 열경화성 수지층(2)의 강도나 돌기 전극(4)의 근원 부분의 보강성을 고려하면 5 ㎛ 이상 50 ㎛ 이하 정도라도 좋다. 한편, 열경화성 수지층(2)의 두께는, 돌기 전극(4)에 있어서 보강하여야 할 근원 부분의 범위를 고려하여 적절하게 설정하면 된다.
보강 시트(8)의 열경화성 수지층(2)은, 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용에 사용할 때까지 열경화성 수지층(2)을 보호하는 보호재로서의 기능을 갖고 있다. 세퍼레이터는 보강 시트(8)의 열경화성 수지층(2) 상에 일차 실장 반도체 장치(10)를 점착할 때에 벗겨진다. 세퍼레이터로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코트된 플라스틱 필름이나 종이 등도 사용 가능하다.
(보강 시트의 제조 방법)
본 실시형태에 따른 보강 시트(8)는, 예컨대 이면 연삭용 테이프(1) 및 열경화성 수지층(2)을 따로따로 제작해 두고, 마지막에 이들을 접합시킴으로써 작성할 수 있다. 구체적으로는 다음과 같은 순서에 따라서 제작할 수 있다.
우선, 기재층(1a)은, 종래 공지된 제막 방법에 의해 제막할 수 있다. 이 제막 방법으로서는, 예컨대 카렌더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 점착제층 형성용의 점착제 조성물을 조제한다. 점착제 조성물에는, 점착제층의 항에서 설명한 것과 같은 수지나 첨가물 등이 배합되어 있다. 조제한 점착제 조성물을 기재층(1a) 상에 도포하여 도포막을 형성한 후, 그 도포막을 소정 조건 하에서 건조시켜(필요에 따라서 가열 가교시켜), 점착제층(1b)을 형성한다. 도포 방법으로서는, 특별히 한정되지 않고, 예컨대, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 건조 조건으로서는, 예컨대 건조 온도 80~150℃, 건조 시간 0.5~5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 점착제층(1b)을 형성하여도 좋다. 그 후, 기재층(1a) 상에 점착제층(1b)을 세퍼레이터와 함께 접합시킨다. 이에 따라, 기재층(1a) 및 점착제층(1b)을 갖추는 이면 연삭용 테이프(1)가 제작된다.
열경화성 수지층(2)은, 예컨대 다음과 같이 하여 제작된다. 우선, 열경화성 수지층(2)의 형성 재료인 접착제 조성물을 조제한다. 이 접착제 조성물에는, 열경화성 수지층의 항에서 설명한 것과 같이, 열가소성 성분이나 에폭시 수지, 각종 첨가제 등이 배합되어 있다.
이어서, 조제한 접착제 조성물을 기재 세퍼레이터 상에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 그 도포막을 소정 조건 하에서 건조시켜, 열경화성 수지층을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예컨대, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 건조 조건으로서는, 예컨대 건조 온도 70~160℃, 건조 시간 1~5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 접착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 열경화성 수지층을 형성하여도 좋다. 그 후, 기재 세퍼레이터 상에 열경화성 수지층을 세퍼레이터와 함께 접합시킨다.
이어서, 이면 연삭용 테이프(1) 및 열경화성 수지층(2)으로부터 각각 세퍼레이터를 박리하여, 열경화성 수지층과 점착제층이 접합면으로 되도록 하여 양자를 접합시킨다. 접합은 예컨대 압착에 의해 행할 수 있다. 이 때, 라미네이트 온도는 특별히 한정되지 않고, 예컨대 30~100℃가 바람직하고, 40~80℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않고, 예컨대 0.98~196 N/cm가 바람직하고, 9.8~98 N/cm가 보다 바람직하다. 이어서, 열경화성 수지층 상의 기재 세퍼레이터를 박리하여, 본 실시형태에 따른 보강 시트를 얻을 수 있다.
(일차 실장 반도체 장치)
도 2A에 도시하는 것과 같이, 본 실시형태에 따른 일차 실장 반도체 장치(10)는, 제1 주면(3a)에 돌기 전극(4)이 형성된 반도체 장치면 된다. 예컨대, 반도체 칩 또는 반도체 소자(5)가, 소위 인터포저 또는 기판(3)을 통해, 돌기 전극(4)(땜납 볼, 땜납 범프, 도전성 볼 등이라고도 함)과 접속된 형태의 반도체 장치를 가리키며, 통상은 밀봉 수지(6)에 의해 밀봉되어 패키지를 구성하고 있다. 따라서, 엄밀하게는, 도 2A에 도시되어 있는 것은 복수의 일차 실장 반도체 장치가 수지 밀봉된 밀봉 집합체라는 것이 되지만, 본 명세서에서는 양자를 구별하지 않고서 일차 실장 반도체 장치라고 하는 경우가 있다. 또한, 멀티 칩 모듈(MCM)이나 칩 사이즈 패키지(CSP), 볼 그리드 어레이(BGA) 등도 일차 실장 반도체 장치에 포함된다.
구체적으로는, 본 실시형태의 일차 실장 반도체 장치(10)는, 주로, 잘라낼 수 있는 인터포저(3)와, 인터포저(3) 상에 XY 평면형으로 배열되어 밀봉 수지(6)에 의해서 밀봉된 반도체 칩(5)과, 인터포저(3)를 사이에 두고서 반도체 칩(5)에 형성된 전극(도시하지 않음)과 전기적으로 접속된 돌기 전극(4)으로 형성된다. 한편, 반도체 칩(5)은, 인터포저(3)와의 사이에서 전극 접합이 이루어져 있고, 복수가 일괄적으로 밀봉 수지(6)에 의해서 밀봉되어 있는 것이 바람직하다.
인터포저(3)로서는 특별히 한정되지 않고, 예컨대, 세라믹 기판, 플라스틱(에폭시, 비스말레이미드트리아진, 폴리이미드 등) 기판, 실리콘 기판 등을 들 수 있다.
반도체 칩(5)과 인터포저(3)의 전극 접합 형태는 특별히 한정되는 것은 아니며, 금선, 구리선에 의한 와이어 본드나 범프 접합 등을 들 수 있다. 또한, 돌기 전극으로서는, 금, 구리, 니켈, 알루미늄, 땜납 및 이들의 조합 등을 들 수 있다. 돌기 전극의 사이즈는 특별히 한정되지 않지만, 예컨대, 직경 100~300 ㎛ 정도를 들 수 있다.
보강 시트(8)에서는, 열경화성 수지층(2)의 두께는, 돌기 전극(4) 높이의 50% 이하인 것이 바람직하고, 48% 이하가 보다 바람직하고, 45% 이하가 특히 바람직하다. 이에 따라 돌기 전극(4)이 열경화성 수지층(2)을 넘어서 점착제층(1b)까지 도달할 수 있다. 그 결과, 그 후 이면 연삭용 테이프(1)를 박리할 때는, 돌기 전극(4)은 열경화성 수지층(2)으로부터 노출되게 되기 때문에(도 2C 참조), 배선 기판과의 양호한 전기적 접속을 달성할 수 있게 된다. 동시에, 돌기 전극의 열경화성 수지층으로부터의 노출량 조정이 용이하게 되기 때문에, 근원 부분을 효율 좋게 집중적으로 보강할 수 있다.
(접합)
도 2A에 도시하는 것과 같이, 일차 실장 반도체 장치(10)의 돌기 전극(4)이 형성된 제1 주면(3a)에, 보강 시트(8)를 접합시킨다. 접합은, 범용성 및 생산성의 관점에서 가열 가압 조건 하에서 행하는 것이 바람직하고, 롤 압착 또는 프레스 압착 방식 등이 적합하게 이용된다.
접합 온도는, 열경화성 수지층(2)의 유동성이라는 관점에서, 열경화성 수지층(2)을 구성하는 수지의 연화점 이상 또한 경화 반응 개시 온도 이하에서 행하는 것이 바람직하다. 그와 같은 온도로서는, 통상, 60℃~100℃ 정도의 온도 범위에서 선택된다. 이에 따라, 수지의 유동성을 확보하여, 돌기 전극 사이를 열경화성 수지층(2)에 의해서 충분히 매립할 수 있는 동시에, 충분한 밀착성을 얻을 수 있다.
가압은, 반도체 장치의 강도 및 열경화 수지 시트의 유동성이라는 관점에서, 바람직하게는 0.1~1 MPa, 보다 바람직하게는 0.3~0.7 MPa의 압력을 부하하여 압압하면서 행해진다. 또한 필요에 따라서, 감압 하(1~1000 Pa)에서 압착하여도 좋다.
[공정 (B)]
공정 (B)에서는, 보강 시트(8)에 의한 유지 하에서 일차 실장 반도체 장치(10)에 대한 이면 연삭 가공을 행한다. 연삭 공정에서는, 상기 일차 실장 반도체 장치(10)의 제1 주면(3a)과는 반대쪽의 제2 주면(즉, 이면)(3b) 측에서부터 연삭을 행한다(도 2B 참조). 한편, 본 실시형태에서는 밀봉 수지(6)만을 연삭하고 있지만, 이것에 머물지 않고, 반도체 칩(5)의 이면을 연삭하도록 하여도 좋다. 반도체 칩(5)의 이면이 수지 밀봉되어 있지 않은 경우는, 그대로 반도체 칩(5)의 이면을 연삭하게 된다. 일차 실장 반도체 장치(10)의 이면 연삭에 이용하는 박형 가공기로서는, 특별히 한정되지 않고, 예컨대 연삭기(백 글라인더), 연마 패드 등을 예시할 수 있다. 또한, 에칭 등의 화학적 방법으로 이면 연삭을 행하여도 좋다. 이면 연삭은, 일차 실장 반도체 장치가 원하는 두께(예컨대, 10~500 ㎛)가 될 때까지 행해진다.
[공정 (C)]
연삭 공정 후, 열경화성 수지층(2)을 접착한 상태에서 일차 실장 반도체 장치(10)를 이면 연삭용 테이프(1)로부터 박리하고(도 2C), 열경화성 수지층(2)을 구비하는 일차 실장 반도체 장치(10)와 다이싱 테이프(11)를 접합시킨다(도 2D 참조). 이 때, 일차 실장 반도체 장치의 제2 주면(3b) 측과 다이싱 테이프(11)의 점착제층(11b)이 대향하도록 접합시킨다. 따라서, 일차 실장 반도체 장치(10)의 제1 주면(3a)에 접합된 열경화성 수지층(2)은 노출된 상태(도 2D 중, 상향)가 된다. 한편, 다이싱 테이프(11)는, 기재층(11a) 상에 점착제층(11b)이 적층된 구조를 갖는다. 기재층(11a) 및 점착제층(11b)으로서는, 상기 이면 연삭용 테이프(1)의 기재층(1a) 및 점착제층(1b)의 항에서 기재한 성분 및 제법을 이용하여 적합하게 제작할 수 있다. 또한, 시판되는 다이싱 테이프도 적합하게 이용할 수 있다.
일차 실장 반도체 장치(10)를 이면 연삭용 테이프(1)로부터 박리할 때, 점착제층(1b)이 방사선 경화성을 갖는 경우에는, 점착제층(1b)에 방사선을 조사하여 점착제층(1b)을 경화시킴으로써 용이하게 박리할 수 있다. 방사선의 조사량은, 이용하는 방사선의 종류나 점착제층의 경화도 등을 고려하여 적절하게 설정하면 된다. 한편, 점착제층(1b)이 방사선 경화성을 갖지 않는 경우는, 이면 연삭 후, 열경화성 수지층(2)을 구비하는 일차 실장 반도체 장치(10)와 다이싱 테이프(11)를 접합시킨 후, 이면 연삭용 테이프(1)를 박리하도록 하여도 좋다.
본 실시형태에 따른 보강 시트(8)에서는, 열경화성 수지층(2)과 점착제층(1b) 사이의 박리력이 0.02 N/20 mm 이상 0.3 N/20 mm 이하인 것이 바람직하고, 0.03 N/20 mm 이상 0.2 N/20 mm 이하인 것이 보다 바람직하다. 이러한 박리력으로 함으로써, 일차 실장 반도체 장치의 이면 연삭시의 유지력과 이면 연삭용 테이프로부터의 박리시의 박리성을 밸런스 좋게 양립시킬 수 있다.
[다이싱 공정]
다이싱 공정에서는, 도 2E에 도시하는 것과 같이 일차 실장 반도체 장치(10) 및 열경화성 수지층(2)을 다이싱하여 개편화된 열경화성 수지층(2)을 구비하는 일차 실장 반도체 장치(10)를 형성한다. 여기서 얻어지는 일차 실장 반도체 장치(10)는 같은 형상으로 절단된 열경화성 수지층(2)과 일체로 되어 있다. 다이싱은, 일차 실장 반도체 장치(10)의 열경화성 수지층(2)을 접합시킨 제1 주면(3a) 측에서부터 통상의 방법에 따라서 행해진다.
본 공정에서는, 예컨대, 다이싱 테이프(11)까지 절입하는 풀 컷트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는, 특별히 한정되지 않고, 종래 공지된 것을 이용할 수 있다.
한편, 다이싱 공정에 이어서 다이싱 테이프를 익스팬드하는 경우, 그 익스팬드는 종래 공지된 익스팬드 장치를 이용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통해 다이싱 테이프를 아래쪽으로 밀어내릴 수 있는 도넛형의 바깥 링과, 바깥 링보다도 직경이 작고 다이싱 테이프를 지지하는 안쪽 링을 갖고 있다. 이 익스팬드 공정에 의해, 열경화성 수지층(2)을 구비하는 일차 실장 반도체 장치(10)를 픽업할 때에, 인접하는 것끼리 접촉하여 파손되는 것을 막을 수 있다.
이어서, 이차 실장 공정인 공정 (D)에 앞서서, 개편화된 일차 실장 반도체 장치(10)를 회수하기 위해서 픽업을 행한다. 픽업 방법으로서는, 특별히 한정되지 않고, 종래 공지된 여러 가지 방법을 채용할 수 있다. 예컨대, 개개의 일차 실장 반도체 장치(10)를 다이싱 테이프의 기재층 측에서 니들에 의해서 밀어 올리고, 밀어 올려진 일차 실장 반도체 장치(10)를 픽업 장치에 의해서 픽업하는 방법 등을 들 수 있다. 한편, 픽업된 일차 실장 반도체 장치(10)는, 제1 주면(3a)에 접합된 열경화성 수지층(2)과 일체가 되어 적층체를 구성하고 있다.
여기서 픽업은, 점착제층(11b)이 자외선 경화형인 경우, 그 점착제층(11b)에 자외선을 조사한 후에 행한다. 이에 따라, 점착제층(11b)의 일차 실장 반도체 장치(10)에 대한 점착력이 저하하여, 일차 실장 반도체 장치(10)의 박리가 용이하게 된다. 그 결과, 일차 실장 반도체 장치(10)를 손상시키는 일없이 픽업이 가능하게 된다. 자외선 조사할 때의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고, 적절하게 필요에 따라서 설정하면 된다. 또한, 자외선 조사에 사용하는 광원으로서는, 예컨대 저압 수은 램프, 저압 고출력 램프, 중압 수은 램프, 무전극 수은 램프, 크세논 플래시 램프, 엑시머 램프, 자외 LED 등을 이용할 수 있다.
[공정 (D)]
공정 (D)에서는, 열경화성 수지층(2)을 구비하는 일차 실장 반도체 장치(10)를 배선 기판(23)에 돌기 전극(4)을 통해 전기적으로 접속한다(도 2F 참조). 구체적으로는, 일차 실장 반도체 장치(10)의 제1 주면(3a)이 배선 기판(23)과 대향하는 형태로, 배선 기판(23)에 통상의 방법에 따라서 고정시킨다. 예컨대, 일차 실장 반도체 장치(10)에 형성되어 있는 돌기 전극(4)을, 배선 기판(23)의 접속 패드에 피착된 접합용의 도전재(도시하지 않음)에 접촉시켜 압압하면서 도전재를 용융시킴으로써, 일차 실장 반도체 장치(10)와 배선 기판(23)의 전기적인 접속을 확보할 수 있다. 일차 실장 반도체 장치(10)의 제1 주면(3a) 측에는 열경화성 수지층(2)이 접착되어 있기 때문에, 돌기 전극(4)의 근원 부분을 보강하면서 돌기 전극(4)과 배선 기판(23)의 전기적 접속을 도모할 수 있다.
이차 실장 공정에서의 일반적인 가열 조건은 200~300℃이며, 가압 조건은 0~1000 N이다. 또한, 이차 실장 공정에서의 열압착 처리를 다단계로 실시하여도 좋다. 예컨대, 150℃, 50 N에서 10초간 처리한 후, 280℃, 10~100 N에서 10초간 처리한다고 하는 순서를 채용할 수 있다. 다단계로 열압착 처리를 행함으로써, 돌기 전극(4)과 패드 사이의 수지를 효율적으로 제거하여, 보다 양호한 금속간 접합을 얻을 수 있다.
배선 기판(23)으로서는, 리지드 배선 기판이나 플렉시블 배선 기판, 세라믹 배선 기판, 메탈 코어 배선 기판, 유기 기판 등의 공지된 배선 기판을 들 수 있다.
한편, 이차 실장 공정에서는, 돌기 전극(4) 및 도전재의 한쪽 또는 양쪽을 용융시켜, 양자를 접속시키고 있지만, 이 돌기 전극(4) 및 도전재의 용융시의 온도는, 통상 260℃ 정도(예컨대 250℃~300℃)가 된다. 본 실시형태에 따른 보강 시트는, 열경화성 수지층(2)을 에폭시 수지 등에 의해 형성함으로써, 이 실장 공정에서의 고온에도 견디는 내열성을 갖는 것으로 할 수 있다.
열경화성 수지층(2)은, 이차 실장할 때의 열의 부여에 의해서 경화시키더라도 좋고, 이차 실장 공정 후에 경화 공정을 마련하여 경화시키더라도 좋다. 경화 공정에서의 가열 온도는, 열경화성 수지층(2)이 경화된다면 특별히 한정되지 않으며, 100~300℃ 정도면 된다.
[이차 실장 반도체 장치]
이어서, 상기 보강 시트를 이용하여 얻어지는 이차 실장 반도체 장치에 관해서 도면을 참조하면서 설명한다(도 2F 참조). 본 실시형태에 따른 반도체 장치(20)에서는, 일차 실장 반도체 장치(10)와 배선 기판(23)이, 일차 실장 반도체 장치(10) 상에 형성된 돌기 전극(4) 및 배선 기판(23) 상에 마련된 도전재(도시하지 않음)를 통해 전기적으로 접속되어 있다. 또한, 돌기 전극(4)의 근원 부분에는, 그 부분을 보강하도록 열경화성 수지층(2)이 배치되어 있으므로, 우수한 내충격성을 발휘할 수 있다.
<제2 실시형태>
본 실시형태에서 이용하는 일차 실장 반도체 장치는 목적으로 하는 두께를 갖고 있으므로, 연삭 공정은 생략된다. 따라서, 제2 실시형태에서의 보강 시트로서는, 다이싱 테이프와 이 다이싱 테이프 상에 적층된 열경화성 수지층을 구비하는 보강 시트를 이용한다.
[공정 (A)]
공정 (A)에서는, 일차 실장 반도체 장치(10)의 제1 주면(3a)에 소정의 보강 시트를 접합시킨다. 보강 시트는, 다이싱 테이프(21)와 이 다이싱 테이프(21) 상에 적층된 열경화성 수지층(2)을 구비한다(도 3A 참조). 다이싱 테이프(21)는, 기재층(21a)과, 기재층(21a) 상에 적층된 점착제층(21b)을 구비하고 있다. 한편, 열경화성 수지층(2)은 점착제층(21b) 상에 적층되어 있다. 이러한 다이싱 테이프(21)의 기재층(21a) 및 점착제층(21b), 그리고 열경화성 수지층(2)으로서는, 제1 실시형태에서의 기재층(1a) 및 점착제층(1b), 그리고 열경화성 수지층(2)과 같은 것을 이용할 수 있다. 일차 실장 반도체 장치나 접합 조건 등은 제1 실시형태와 같은 것을 채용할 수 있다.
[공정 (B)]
공정 (B)에서는, 보강 시트에 의한 유지 하에서 일차 실장 반도체 장치(10)에 대한 다이싱 가공을 행한다. 다이싱 조건 등은 제1 실시형태와 같은 것을 적합하게 채용할 수 있다.
이후, 제1 실시형태와 마찬가지로, 개편화된 일차 실장 반도체 장치(10)의 픽업을 거친 후, 공정 (D)를 행함으로써, 이차 실장 반도체 장치를 제조할 수 있다.
<제3 실시형태>
제1 실시형태에서는 보강 시트의 구성으로서, 기재층, 점착제층 및 열경화성 수지층을 갖추는 양태를 설명했지만, 제3 실시형태에서는, 기재층과 점착제층 사이에 열가소성 수지로 이루어지는 중간층을 더 구비하는 보강 시트에 관해서 설명한다. 보강 시트가 중간층을 갖춘다는 점을 제외하면, 제1 실시형태와 같은 공정을 거침으로써 소정의 반도체 장치를 제조할 수 있다.
도 4에 도시하는 것과 같이, 보강 시트(38)는, 기재층(31a), 중간층(31c), 점착제층(31b) 및 열경화성 수지층(2)을 이 순서로 구비한다. 돌기 전극의 사이즈가 커지면, 보강 시트 접합시의 돌기 전극의 진입을 위해서, 열경화성 수지층 및 점착제층을 각각 두껍게 할 필요가 있다. 그러나, 각 층을 두껍게 한 경우에는, 돌기 전극의 근원 영역의 집중적인 보강이 곤란하게 되거나, 점착제층의 파단 강도의 저하가 일어나거나 한다. 이에 대하여, 본 실시형태와 같이, 열가소성 수지로 이루어지는 중간층(31c)을 형성함으로써, 접합시의 가열에 의해서 연화된 중간층(31c)에 돌기 전극(4)이 용이하게 진입할 수 있게 되기 때문에, 열경화성 수지층(2) 및 점착제층(31b)의 두께 변경 필요성을 배제할 수 있다.
중간층(31c)의 형성 재료로서는, 공정 (A)에서의 접합 온도에서 연화되는 열가소성 수지를 적합하게 들 수 있다. 이러한 열가소성 수지로서는, 예컨대, 아크릴 수지, 폴리에스테르, 폴리올레핀, 폴리이미드, 폴리아미드이미드, 폴리실록산, 폴리에테르, 폴리스티렌, 폴리술피드, 폴리카보네이트 등을 들 수 있다. 이 중, 내열성, 흡습성, 유리 전이 온도의 관점에서, 아크릴 수지가 바람직하다.
<제4 실시형태>
제1 실시형태에서는, 일차 실장 반도체 장치로서, 반도체 칩이 인터포저에 플립 칩 실장된 패키지를 이용했지만, 제4 실시형태에서는, 웨이퍼 레벨 칩 사이즈 패키지(WS-CSP. 이하 「CSP」라고도 함)를 이용한다.
도 5에는, 배선 기판(43)에 CSP가 이차 실장된 이차 실장 반도체 장치(40)를 도시하고 있다. CSP는 칩(45)과, 칩(45)의 한 면에 형성된 도전성 필라(49) 및 재배선층(46)과, 재배선층(46) 상에 적층된 밀봉 수지층(47)과, 도전성 필라(49)의 선단에 형성된 돌기 전극(44)을 구비하고 있고, 이 CSP의 밀봉 수지층(47) 상에 돌기 전극의 근원 부분을 보강하기 위한 열경화성 수지층(42)이 또 적층되어 있다. 이차 실장 반도체 장치(40)는, CSP를 일차 실장 반도체 장치로서 이용하는 것 이외에는, 제1 실시형태에서 설명한 공정을 거침으로써 적합하게 제조할 수 있다.
실시예
이하에, 본 발명의 적합한 실시예를 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 이들에만 한정한다는 취지의 것이 아니다. 또한, '부'라고 되어 있는 것은 중량부를 의미한다.
[실시예 1]
(열경화성 수지층의 제작)
아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 폴리머(상품명 「파라클론 W-197CM」 네가미고교가부시키가이샤 제조): 100부에 대하여, 에폭시 수지 1(상품명 「에피코트 1004」 JER가부시키가이샤 제조): 23부, 에폭시 수지 2(상품명 「에피코트 828」 JER가부시키가이샤 제조): 209부, 페놀 수지(상품명 「미렉스 XLC-4L」 미쓰이가가쿠가부시키가이샤 제조): 215부, 구형 실리카(상품명 「YC100C-MLC」 가부시키가이샤애드마텍스 제조): 370부, 유기산(상품명 「오르토아니스산」 도쿄가세이가부시키가이샤 제조): 5.4부, 이미다졸 촉매(상품명 「2PHZ-PW」 시코쿠가세이가부시키가이샤 제조): 2.7부를 메틸에틸케톤에 용해하여, 고형분 농도가 23.6 중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 30 ㎛의 열경화성 수지층을 제작했다.
(점착제층의 제작)
냉각관, 질소 도입관, 온도계 및 교반 장치를 갖춘 반응 용기에, 아크릴산-2-에틸헥실(이하, 「2EHA」라고도 함) 86.4부, 아크릴산-2-히드록시에틸(이하, 「HEA」라고도 함) 13.6부, 과산화벤조일 0.2부 및 톨루엔 65부를 넣고, 질소 기류 중에서 61℃에서 6시간 중합 처리를 하여, 아크릴계 폴리머 A를 얻었다.
아크릴계 폴리머 A에 2-메타크릴로일옥시에틸이소시아네이트(이하, 「MOI」라고도 함) 14.6부를 가하고, 공기 기류 중에서 50℃에서 48시간 부가 반응 처리를 하여, 아크릴계 폴리머 A'를 얻었다.
이어서, 아크릴계 폴리머 A' 100부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L」, 닛폰폴리우레탄(주) 제조) 1부 및 광중합개시제(상품명 「이르가큐어 651」, 치바스페샬티케미칼즈사 제조) 5부를 가하여, 점착제 조성물 용액 A를 얻었다.
점착제 조성물 용액 A를, 폴리에틸렌테레프탈레이트(PET)제 박리 라이너의 실리콘 처리를 실시한 면 위에 도포하고, 120℃에서 2분간 가열 건조하여, 두께 50 ㎛의 점착제층을 형성했다. 이어서, 형성한 점착제층 상에 실리콘 처리를 하지 않은 PET 기재에 접합시켰다. 이 PET 기재는 두께 50 ㎛이다.
(보강 시트의 제작)
점착제층 상의 박리 라이너를 박리한 후, 얻어진 점착제층과 열경화성 수지층을 40℃에서 핸드 롤러로 접합시킴으로써 보강 시트를 제작했다.
(웨이퍼에의 접합)
열경화성 수지층 상의 박리 라이너를 박리한 후, 접합 장치(DR-3000II, 닛토세이키(주) 제조)를 이용하여, 보강 시트의 열경화성 수지층을 웨이퍼의 범프 형성면에 접합시켜 보강 시트 구비 웨이퍼를 제작했다.
<접합 조건>
온도: 80℃
속도: 3 mm/s
압력: 100%(0.5 MPa)
<평가 웨이퍼>
가부시키가이샤웰츠사 제조
FC150JY_LF
범프 높이: 70 ㎛
[실시예 2]
점착제층의 제작에 있어서, 폴리이소시아네이트 화합물의 배합량을 아크릴계 폴리머 A' 100부에 대하여 0.5부로 한 것 이외에는, 실시예 1과 같은 식으로 보강 시트 및 보강 시트 구비 웨이퍼를 제작했다.
[실시예 3]
점착제층의 제작에 있어서, 폴리이소시아네이트 화합물의 배합량을 아크릴계 폴리머 A' 100부에 대하여 0.2부로 한 것 이외에는, 실시예 1과 같은 식으로 보강 시트 및 보강 시트 구비 웨이퍼를 제작했다.
[실시예 4]
점착제층의 제작에 있어서, 폴리이소시아네이트 화합물의 배합량을 아크릴계 폴리머 A' 100부에 대하여 0.1부로 한 것 이외에는, 실시예 1과 같은 식으로 보강 시트 및 보강 시트 구비 웨이퍼를 제작했다.
[비교예 1]
점착제층의 제작에 있어서, 폴리이소시아네이트 화합물의 배합량을 아크릴계 폴리머 A' 100부에 대하여 2부로 한 것 이외에는, 실시예 1과 같은 식으로 보강 시트 및 보강 시트 구비 웨이퍼를 제작했다.
[비교예 2]
점착제층의 제작에 있어서, 폴리이소시아네이트 화합물을 배합하지 않은 것 이외에는, 실시예 1과 같은 식으로 보강 시트 및 보강 시트 구비 웨이퍼를 제작했다.
[평가]
(점착제층의 파단 강도의 측정)
상기 순서로 제작한 점착제층에 300 mJ/㎠의 UV광을 조사하여 점착제층을 경화시키고, 경화 후의 점착제층을 폭 30 mm×길이 10 mm로 절단하여 시험편으로 했다. 시험편을 인장 시험기「오토그래프 ASG-50D형」(시마즈세이사쿠쇼 제조)에 셋트하여, 인장 속도 300 mm/min, 척 사이 거리 10 mm, 실온(23℃)에서 인장 시험하여, 응력-변형 곡선을 구했다. 그 때의 시험편이 파단되었을 때의 응력을 구하여 파단 강도로 했다. 결과를 표 1에 기재한다.
(점착제층의 용융 점도의 측정)
상기 순서로 제작한 점착제층(UV 경화 전)의 용융 점도를 측정했다. 용융 점도의 측정은, 레오미터(HAAKE사 제조, RS-1)를 이용하여, 병렬 플레이트법에 의해 측정한 값이다. 보다 상세하게는, 갭 100 ㎛, 회전 플레이트 직경 20 mm, 회전 속도 10 s-1, 승온 속도 10℃/분의 조건으로, 50℃부터 120℃의 범위에서 용융 점도를 측정했다. 그 결과, 실시예 1~4 및 비교예 2에서는 상기 온도 범위 전부에서 4000 Pa·s 이하였다. 한편, 비교예 1에서는 상기 온도 범위에서 4000 Pa·s를 넘는 단계가 있었다. 표 1에는, 상기 온도 범위 중 80℃에서의 용융 점도의 측정 결과를 기재한다.
(범프에의 보강 시트의 수지 성분 이행의 평가)
상기 순서로 제작한 보강 시트 구비 웨이퍼의 PET 기재 측에서 300 mJ/㎠의 UV광을 조사하여 점착제층을 경화시키고, 그 후, 점착제층을 기재와 함께 열경화성 수지층으로부터 박리했다. 그 때의 범프를 광학현미경(500배)으로 관찰함으로써, 범프에의 보강 시트의 어떠한 수지 성분의 이행(수지 잔사) 유무를 관찰했다. 또한, 범프로 이행한 수지 잔사를 현미 FT-IR를 이용하여 이하의 순서로 동정했다. 광학현미경으로 관찰된 범프 상의 수지 잔사를 다이아몬드 셀 상에 전개하고, 현미 FT-IR(Thermo Fisher Scientific, 「Nicolet 8700」)를 이용하여 투과법, 분해능 4.0 cm-1, 적산 횟수 512회로 적외 스펙트럼을 측정했다. 1100 cm-1에서 실리카 필러 유래의 피크가 관찰된 경우, 수지 잔사가 열경화성 수지층 유래라고, 관찰되지 않은 경우를 점착제층 유래라고 각각 동정했다. 결과를 표 1에 기재한다.
Figure pct00001
표 1로부터, 실시예에서는 열경화성 수지층 및 점착제층 모두 범프로 이행하지 않아, 범프의 열경화성 수지층으로부터의 노출 및 점착제층의 박리가 원활하게 행해졌음을 알 수 있다. 한편, 비교예 1에서는, 범프로 열경화성 수지층이 이행하고 있었다. 이 이유는, 점착제층의 파단 강도 및 용융 점도가 너무 높았기 때문에, 점착제층이 범프 형상을 추종할 수 없어, 범프의 열경화성 수지층으로부터의 노출을 방해한 것으로 생각된다. 비교예 2에서는, 범프로 점착제층이 이행하고 있었다. 이 이유는, 점착제층의 파단 강도가 지나치게 낮아 열경화성 수지층으로부터 박리할 때의 응력에 대항할 수 없었던 것으로 생각된다.
1: 이면 연삭용 테이프, 1a, 21a, 31a: 기재층, 1b, 21b, 31b: 점착제층, 2: 열경화성 수지층, 3: 인터포저, 3a: 인터포저의 제1 주면, 3b: 인터포저의 제1 주면과는 반대쪽의 제2 주면, 4, 44: 돌기 전극, 5, 45: 반도체 칩(반도체 소자), 6, 46: 밀봉 수지, 8, 38: 보강 시트, 11, 21: 다이싱 테이프, 10: 일차 실장 반도체 장치, 20, 40: 이차 실장 반도체 장치, 31c: 중간층

Claims (7)

  1. 제1 주면에 돌기 전극이 형성된 일차 실장 반도체 장치가, 상기 돌기 전극을 통해 배선 기판에 전기적으로 접속된 이차 실장 반도체 장치를 보강하기 위한 보강 시트로서,
    기재층, 점착제층 및 열경화성 수지층을 이 순서로 구비하고,
    상기 점착제층의 파단 강도가 0.07 MPa 이상이고, 또한 60~100℃에서의 용융 점도가 4000 Pa·s 이하인 보강 시트.
  2. 제1항에 있어서, 상기 열경화성 수지층의 두께는, 상기 돌기 전극의 높이의 50% 이하인 보강 시트.
  3. 제1항 또는 제2항에 있어서, 상기 열경화성 수지층과 상기 점착제층 사이의 박리력이 0.02 N/20 mm 이상 0.3 N/20 mm 이하인 보강 시트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기재층과 상기 점착제층 사이에 열가소성 수지로 이루어지는 중간층을 더 구비하는 보강 시트.
  5. 제1 주면에 돌기 전극이 형성된 일차 실장 반도체 장치가, 상기 돌기 전극을 통해 배선 기판에 전기적으로 접속된 이차 실장 반도체 장치의 제조 방법으로서,
    (A) 상기 일차 실장 반도체 장치의 제1 주면에 제1항 내지 제4항 중 어느 한 항에 기재한 보강 시트를 접합시키는 공정,
    (B) 상기 보강 시트에 의한 유지 하에서 상기 일차 실장 반도체 장치에 대한 가공을 행하는 공정,
    (C) 상기 보강 시트에 있어서의 상기 열경화성 수지층과 상기 점착제층을 박리하여 상기 열경화성 수지층을 구비하는 일차 실장 반도체 장치를 얻는 공정, 및
    (D) 상기 열경화성 수지층을 구비하는 일차 실장 반도체 장치를 배선 기판에 상기 돌기 전극을 통해 전기적으로 접속하는 공정
    을 포함하는 이차 실장 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 공정 (A)에서, 상기 보강 시트를 상기 돌기 전극이 상기 점착제층에 도달하도록 접합시키는 이차 실장 반도체 장치의 제조 방법.
  7. 제5항 또는 제6항에 있어서, 상기 점착제층이 방사선 경화형 점착제층이고,
    상기 방사선 경화형 점착제층에 방사선을 조사한 후에 공정 (C)를 행하는 이차 실장 반도체 장치의 제조 방법.
KR1020157019820A 2013-03-13 2014-03-12 보강 시트 및 이차 실장 반도체 장치의 제조 방법 KR20150130973A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-050794 2013-03-13
JP2013050794A JP5976573B2 (ja) 2013-03-13 2013-03-13 補強シート及び二次実装半導体装置の製造方法
PCT/JP2014/056441 WO2014142154A1 (ja) 2013-03-13 2014-03-12 補強シート及び二次実装半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20150130973A true KR20150130973A (ko) 2015-11-24

Family

ID=51536805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019820A KR20150130973A (ko) 2013-03-13 2014-03-12 보강 시트 및 이차 실장 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US9472439B2 (ko)
JP (1) JP5976573B2 (ko)
KR (1) KR20150130973A (ko)
CN (1) CN105051890B (ko)
TW (1) TWI642120B (ko)
WO (1) WO2014142154A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150258638A1 (en) * 2014-03-14 2015-09-17 Indium Corporation Methods and compositions for forming solder bumps on a substrate with radiation curable or thermal curable solder flux
US20160365317A1 (en) * 2015-06-14 2016-12-15 Tel Nexx, Inc. Method and apparatus for forming emi shielding layers on semiconductor packages
JP6595296B2 (ja) * 2015-10-19 2019-10-23 デクセリアルズ株式会社 保護テープ、及び半導体装置の製造方法
JP2017084973A (ja) * 2015-10-28 2017-05-18 日東電工株式会社 一次実装半導体装置の製造方法
JP6721963B2 (ja) * 2015-10-28 2020-07-15 日東電工株式会社 バンプ根元補強用シート
JP6876614B2 (ja) * 2015-11-04 2021-05-26 リンテック株式会社 半導体装置の製造方法および保護膜形成用シート
JP6816918B2 (ja) * 2015-11-04 2021-01-20 リンテック株式会社 半導体装置の製造方法
JP6950907B2 (ja) * 2015-11-04 2021-10-13 リンテック株式会社 半導体装置の製造方法
JP6887766B2 (ja) * 2016-07-19 2021-06-16 日東電工株式会社 粘着シート
CN110023435B (zh) * 2016-11-28 2021-09-10 三井金属矿业株式会社 粘合片和其剥离方法
JP6975006B2 (ja) * 2016-12-26 2021-12-01 リンテック株式会社 ワークの製造方法
WO2019017225A1 (ja) * 2017-07-20 2019-01-24 三井化学東セロ株式会社 電子装置の製造方法
KR20210129028A (ko) 2019-02-26 2021-10-27 린텍 가부시키가이샤 열경화성 수지 필름 및 제1 보호막 형성용 시트
JP7193383B2 (ja) * 2019-03-08 2022-12-20 オリンパス株式会社 医療機器および医療機器の製造方法
JP7032477B2 (ja) * 2020-06-19 2022-03-08 日東電工株式会社 バンプ根元補強用シート
JP2022020286A (ja) * 2020-07-20 2022-02-01 株式会社ディスコ 保護部材形成装置で用いるシート、及び保護部材形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170839B2 (ja) 2003-07-11 2008-10-22 日東電工株式会社 積層シート
US20090075429A1 (en) 2005-04-27 2009-03-19 Lintec Corporation Sheet-Like Underfill Material and Semiconductor Device Manufacturing Method
JP2007157758A (ja) * 2005-11-30 2007-06-21 Sumitomo Bakelite Co Ltd 半導体用接着フィルム及びこれを用いた半導体装置
JP4699189B2 (ja) 2005-12-01 2011-06-08 日東電工株式会社 半導体装置の製造方法及び電子部品
KR20090045195A (ko) * 2006-08-25 2009-05-07 스미토모 베이클리트 컴퍼니 리미티드 접착 테이프, 접합체 및 반도체 패키지
EP2310468A1 (en) * 2008-07-25 2011-04-20 3M Innovative Properties Company Elastic bonding films
JP2011171712A (ja) * 2010-01-21 2011-09-01 Hitachi Chem Co Ltd 半導体ウエハ加工用接着テープ、半導体ウエハ加工用接着テープ付き半導体ウエハの製造方法、半導体装置の製造方法及び半導体装置
JP2011187571A (ja) * 2010-03-05 2011-09-22 Nitto Denko Corp ダイシング・ダイボンドフィルム
JP5385988B2 (ja) * 2010-08-23 2014-01-08 積水化学工業株式会社 接着シート及び半導体チップの実装方法
JP5666335B2 (ja) 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN105051890B (zh) 2018-11-02
CN105051890A (zh) 2015-11-11
TW201448066A (zh) 2014-12-16
JP2014179377A (ja) 2014-09-25
TWI642120B (zh) 2018-11-21
WO2014142154A1 (ja) 2014-09-18
US9472439B2 (en) 2016-10-18
JP5976573B2 (ja) 2016-08-23
US20160042986A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
JP5976573B2 (ja) 補強シート及び二次実装半導体装置の製造方法
JP6157890B2 (ja) アンダーフィル材、封止シート及び半導体装置の製造方法
WO2014171404A1 (ja) 熱硬化性樹脂組成物及び半導体装置の製造方法
US20130157415A1 (en) Method for producing semiconductor device
KR102190194B1 (ko) 접착 필름, 다이싱·다이본딩 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR102329756B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20140127760A (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20150120332A (ko) 언더필 시트, 이면 연삭용 테이프 일체형 언더필 시트, 다이싱 테이프 일체형 언더필 시트 및 반도체 장치의 제조 방법
TWI648369B (zh) 切晶黏晶膜、半導體裝置之製造方法及半導體裝置
US20130137219A1 (en) Method for producing semiconductor device
JP5961015B2 (ja) アンダーフィル材及び半導体装置の製造方法
KR20180065924A (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
WO2015174184A1 (ja) 半導体装置の製造方法
JP2013115186A (ja) 半導体装置の製造方法
KR20170088864A (ko) 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법
WO2015174183A1 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
KR20150075026A (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP5907717B2 (ja) 半導体装置の製造方法
KR20160055807A (ko) 반도체 장치의 제조 방법
JP5889625B2 (ja) 半導体装置の製造方法
JP6147103B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
JP2013127997A (ja) 半導体装置の製造方法
KR20170088865A (ko) 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법
WO2015046073A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination