KR20170088865A - 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법 - Google Patents

시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20170088865A
KR20170088865A KR1020177014746A KR20177014746A KR20170088865A KR 20170088865 A KR20170088865 A KR 20170088865A KR 1020177014746 A KR1020177014746 A KR 1020177014746A KR 20177014746 A KR20177014746 A KR 20177014746A KR 20170088865 A KR20170088865 A KR 20170088865A
Authority
KR
South Korea
Prior art keywords
sheet
resin composition
adherend
semiconductor element
resin
Prior art date
Application number
KR1020177014746A
Other languages
English (en)
Inventor
히로유키 하나조노
나오히데 다카모토
아키히로 후쿠이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20170088865A publication Critical patent/KR20170088865A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18—Manufacture of films or sheets
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C09J7/02—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

피착체와 시트형 수지 조성물과의 계면에서의 보이드의 충분한 억제가 가능함과 더불어, 실장 시의 과잉 돌출의 억제가 가능한 시트형 수지 조성물 및 이것을 갖추는 적층 시트, 그리고 반도체 장치의 제조 방법을 제공한다. 본 발명은, 피착체와 이 피착체와 전기적으로 접속된 반도체 소자 사이의 공간을 충전하기 위한 열경화성의 시트형 수지 조성물로서, 열경화 전의 80℃~200℃에 있어서의 최저 용융 점도가 2000 Pa·s 이상이고, DSC 측정에 있어서의 승온 속도 10℃/min에 의한 -10℃에서부터 350℃까지의 승온 과정에서의 전체 발열량을 Qt로 하고, 250℃에서 10초간 가열하는 가열 과정에서의 전체 발열량을 Qh로 했을 때의 하기 식으로 표시되는 반응율(R)이 50% 이하인 시트형 수지 조성물이다.
R={(Qt-Qh/Qt)}×100(%)

Description

시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법{SHEET-LIKE RESIN COMPOSITION, LAMINATE SHEET, AND SEMICONDUCTOR DEVICE PRODUCTION METHOD}
본 발명은 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법에 관한 것이다.
최근 반도체 장치 및 그 패키지의 박형화, 소형화가 보다 더 요구되고 있다. 이를 위한 방책으로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립 칩 본딩에 의해 실장된 반도체 장치가 널리 이용되고 있다. 플립 칩 접속은, 반도체 칩의 회로면이 피착체의 전극 형성면과 대향한 상태에서(페이스다운), 반도체 칩이 그 회로면에 형성된 돌기 전극을 통해 피착체에 고정되는 실장법이다. 반도체 소자의 피착체에의 플립 칩 실장에서는, 반도체 소자에 형성된 땜납 범프 등을 용융시켜 양자를 전기적으로 접속한다.
플립 칩 접속 후에는, 반도체 소자 표면의 보호나 반도체 소자와 기판 사이의 접속 신뢰성을 확보하기 위해서, 반도체 소자와 기판 사이의 공간에 밀봉 수지를 충전하고 있다. 이러한 밀봉 수지로서는 액상의 밀봉 수지(시트형 수지 조성물)가 널리 이용되고 있지만, 액상의 밀봉 수지에서는 주입 위치나 주입량을 조절하기가 어렵다. 그래서, 시트형의 밀봉 수지를 이용하여 반도체 소자와 기판 사이의 공간을 충전하는 기술이 제안되어 있다(특허문헌 1).
특허문헌 1: 일본 특허 제4438973호
상기 프로세스에서는, 반도체 소자에 접합된 시트형 수지 조성물과 피착체가 접합되게 되므로, 시트형 수지 조성물에는 피착체 표면의 요철을 따라가 밀착될 것이 요구된다. 그러나, 피착체 상의 전극 등의 입체 구조물의 수의 증가나 회로의 협소화에 따라, 시트형 수지 조성물의 피착체에의 밀착 정도가 저하하여, 피착체와 시트형 수지 조성물의 계면에 보이드(기포)가 발생하는 경우가 있다. 이러한 기포가 존재하면, 이후의 공정에 있어서 감압 처리나 가열 처리를 한 경우에 기포가 팽창하여 피착체와 시트형 수지 조성물 사이의 밀착성이 저하하는 경우가 있고, 그 결과, 반도체 소자를 피착체에 실장했을 때의 반도체 소자와 피착체의 접속 신뢰성이 저하하게 된다.
이에 대하여, 본 발명자들은, 반도체 소자를 실장한 후의 시트형 수지 조성물의 가열 경화 시에 가압을 병용함으로써 계면으로부터의 보이드의 추방 내지 흡수가 도모되는 것은 아닐까라고 추측했다. 그러나, 그 추측에 근거하여 가압 가열 경화에 의한 보이드의 축소 내지 소실을 시도했지만, 충분한 보이드 억제에 이르지 않는 케이스가 산발적으로 보였다.
또한, 반도체 장치의 소형화·박형화에 따라, 반도체 소자 실장 후의 시트형 수지 조성물의 반도체 소자로부터의 돌출 형상이 안정적일 것도 요구된다. 돌출량이 커지면, 돌출 부분이 다른 요소와 접촉함으로 인한 문제점이나 수율의 저하가 생길 우려가 있다. 특히, 두께 방향으로 관통하는 전극(TSV(Through Silicon Via))을 이용하는 칩 온 웨이퍼(CoW) 프로세스나 칩 온 칩(CoC) 프로세스 등의 새로운 프로세스에서는, 다단 적층된 반도체 소자 집합체가 근소한 간극으로 인접하므로, 웨이퍼 단위 면적당 생산량을 최대한으로 하여 수율을 향상시키기 위해서는, 시트형 수지 조성물의 과잉 돌출을 억제할 것이 요구된다.
본 발명은 상기 문제점에 감안하여 이루어진 것으로, 피착체와 시트형 수지 조성물과의 계면에서의 보이드의 충분한 억제가 가능함과 더불어, 실장 시의 과잉 돌출의 억제가 가능한 시트형 수지 조성물 및 이것을 갖추는 적층 시트, 그리고 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원 발명자들이 예의 검토한 바, 시트형 수지 조성물의 가압 가열 경화 시의 보이드의 협소화가 불충분한 점에 관해서, 실장 시의 열 이력에 의해서 시트형 수지 조성물의 경화가 어느 정도 진행되어 점도가 높아지고, 이에 따라 보이드의 협소화가 방해를 받고 있다고 생각되었다. 플립 칩 실장 시에는, 단시간(예컨대, 수초~10초 정도)이라도 시트형 수지 조성물의 열경화 공정(예컨대, 170~180℃)에서 부하되는 온도보다 높은 온도(예컨대, 250~260℃)가 부하되므로, 이 실장 시의 열 부하가 시트형 수지 조성물의 열경화를 유발하고 있다고 추측된다.
본 발명자들은 이상의 지견에 기초하여 더욱 검토를 진행시킨 바, 하기 구성을 채용함으로써 상기 목적을 달성할 수 있다는 것을 알아내어 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은, 피착체와 이 피착체와 전기적으로 접속된 반도체 소자 사이의 공간을 충전하기 위한 열경화성의 시트형 수지 조성물로서,
열경화 전의 80℃~200℃에 있어서의 최저 용융 점도가 2000 Pa·s 이상이고,
DSC 측정에 있어서의 승온 속도 10℃/min에서의 -10℃에서부터 350℃까지의 승온 과정에서의 전체 발열량을 Qt로 하고, 250℃에서 10초간 가열하는 가열 과정에서의 전체 발열량을 Qh로 했을 때의 하기 식으로 표시되는 반응율(R)(이하, 단순히 「반응율(R)」이라고도 한다.)이 50% 이하인 시트형 수지 조성물에 관한 것이다.
R={(Qt-Qh/Qt)}×100(%)
상기 시트형 수지 조성물에서는, 열경화 전의 80℃~200℃에 있어서의 최저 용융 점도를 200 Pa·s 이상으로 하고 있기 때문에, 시트형 수지 조성물이 적절한 점성을 보여, 반도체 소자와 피착체 사이 공간으로부터의 시트형 수지 조성물의 과잉 돌출을 억제할 수 있다. 최저 용융 점도가 지나치게 낮으면 실장 시의 시트형 수지 조성물의 변형량이 커져 돌출이 과잉으로 될 우려가 있다.
또한, 상기 시트형 수지 조성물에서는 반응율(R)이 50% 이하이기 때문에, 실장 시의 열 이력에 의해서도 시트형 수지 조성물의 열경화 반응의 진행이 억제되고, 이에 따라 과도한 점도 상승을 방지할 수 있다. 그 결과, 후속 공정인 가압 가열 경화 공정에 있어서의 가압에 의해 시트형 수지 조성물을 통해 보이드에 대하여 압력이 전파되어, 보이드의 협소화를 달성할 수 있다. 반응율(R)이 50%를 넘으면 시트형 수지 조성물의 열경화 반응이 과도하게 진행되어 점도가 너무 높아져, 후의 가압 가열 경화 공정에서의 보이드의 협소화가 방해를 받을 우려가 있다.
상기 시트형 수지 조성물에서는, 상기 DSC 측정에 있어서의 승온 과정에서의 피크 온도가 180℃ 이상인 것이 바람직하다. 승온 과정에서의 발열 피크를 보이는 피크 온도가 180℃ 이상이면, 시트형 수지 조성물의 열경화 반응이 보다 높은 온도가 아니면 진행되기 어렵게 되어, 다시 말해서, 실장 시에 어느 정도의 열 이력을 거쳐도 시트형 수지 조성물의 열경화 반응의 진행을 억제할 수 있게 된다. 이에 따라 실장 시의 과도한 점도 상승을 방지하여, 가압 가열 경화 공정에서의 보이드의 협소화를 효율적으로 측정할 수 있다.
상기 시트형 수지 조성물은 열경화 촉진 촉매를 포함하는 것이 바람직하다. 이에 따라, 시트형 수지 조성물의 열 이력에 의한 점도 상승의 억제와 경화 반응성의 양립을 높은 레벨로 달성할 수 있다.
본 발명에는, 기재 및 이 기재 상에 설치된 점착제층을 갖는 점착 테이프와,
상기 점착제층 상에 적층된 상기 시트형 수지 조성물
을 구비하는 적층 시트도 포함된다.
상기 시트형 수지 조성물과 점착 테이프를 일체적으로 이용함으로써, 반도체 웨이퍼의 가공에서부터 반도체 소자 실장까지의 제조 과정의 효율화를 도모할 수 있다.
상기 점착 테이프는, 반도체 웨이퍼의 이면 연삭용 테이프 또는 다이싱 테이프의 어느 것이라도 좋다.
본 발명은 또한, 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 상기 피착체와 상기 반도체 소자 사이의 공간을 충전하는 시트형 수지 조성물을 구비하는 반도체 장치의 제조 방법으로서,
상기 시트형 수지 조성물이 상기 반도체 소자에 접합된 시트형 수지 조성물을 갖는 반도체 소자를 준비하는 공정과,
상기 피착체와 상기 반도체 소자 사이의 공간을 상기 시트형 수지 조성물로 충전하면서 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정과
상기 시트형 수지 조성물을 가압 가열 하에서 경화시키는 가압 가열 경화 공정
을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
상기 제조 방법에서는 특정 최저 용융 점도 및 반응율(R)을 갖는 시트형 수지 조성물을 이용하고 있기 때문에, 실장 시의 열 이력의 부하에 의해서도 시트형 수지 조성물의 점도 상승을 억제하여 그 후의 가압 가열 경화 공정에서의 보이드의 협소화를 달성할 수 있음과 더불어, 실장 시의 시트형 수지 조성물의 과잉 돌출을 방지할 수 있기 때문에, 높은 신뢰성의 반도체 장치를 효율적으로 제조할 수 있다.
도 1A는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 1B는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 1C는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 1D는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 1E는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
이하에 실시형태를 들어 도면을 참조하면서 본 발명을 상세히 설명하지만, 본 발명은 이들 실시형태에만 한정되는 것은 아니다. 또, 도면의 일부 또는 전부에 있어서, 설명에 불필요한 부분은 생략하고 또한 설명을 쉽게 하기 위해서 확대하거나 또는 축소하거나 하여 도시한 부분이 있다.
<제1 실시형태>
이하, 본 발명의 일 실시형태에 관해서, 다이싱 테이프와 이 다이싱 테이프 상에 적층된 소정의 시트형 수지 조성물을 구비하는 적층 시트 및 이것을 이용하는 반도체 장치의 제조 방법을 예로 설명한다. 따라서, 본 실시형태에서는 점착 테이프로서 다이싱 테이프를 이용하게 된다.
(적층 시트)
적층 시트(10)는, 다이싱 테이프(1)와 이 다이싱 테이프(1) 상에 적층된 소정의 시트형 수지 조성물(2)을 구비한다(도 1A 참조).
(시트형 수지 조성물)
본 실시형태에 있어서의 시트형 수지 조성물(2)은, 표면 실장(예컨대 플립 칩 실장 등)된 반도체 소자와 피착체 사이의 공간을 충전하는 밀봉용 필름으로서 적합하게 이용할 수 있다.
시트형 수지 조성물(2)의 열경화 전의 80℃~200℃에 있어서의 최저 용융 점도는 2000 Pa·s 이상이면 된다. 또한, 최저 용융 점도는 2000 Pa·s 이상 6000 Pa·s 이하가 바람직하고, 2000 Pa·s 이상 5000 Pa·s 이하가 보다 바람직하다. 최저 용융 점도를 상기 범위로 함으로써, 시트형 수지 조성물에 적절한 점성을 부여할 수 있어, 반도체 소자와 피착체 사이 공간으로부터의 시트형 수지 조성물의 과잉 돌출을 억제할 수 있다. 최저 용융 점도가 너무 낮으면 실장 시의 시트형 수지 조성물의 변형량이 커져 돌출량이 커지고, 최저 용융 점도가 너무 높으면 실장 시의 접속 부재의 접합이 불충분하게 되거나, 실장 후의 가압 가열 경화 공정에서의 보이드의 협소화를 방해하거나 해 버린다.
시트형 수지 조성물(2)에서는, DSC 측정에 있어서의 승온 속도 10℃/min에 의한 -10℃에서부터 350℃까지의 승온 과정에서의 전체 발열량을 Qt로 하고, 250℃에서 10초간 가열하는 가열 과정에서의 전체 발열량을 Qh로 했을 때의 하기 식으로 표시되는 반응율(R)이 50% 이하인 것이 바람직하고, 45% 이하가 보다 바람직하다.
R={(Qt-Qh/Qt)}×100(%)
반응율(R)을 상기 범위로 함으로써, 실장 시의 열 이력에 의해서도 시트형 수지 조성물의 열경화 반응의 진행이 억제되고, 이에 따라 과도한 점도 상승을 방지할 수 있다. 그 결과, 후속 공정인 가압 가열 경화 공정에서의 가압에 의해 시트형 수지 조성물을 통해 보이드에 대하여 압력이 전파되어, 보이드의 협소화를 달성할 수 있다. 반응율(R)이 50%를 넘으면 시트형 수지 조성물의 열경화 반응이 과도 하게 진행되어 점도가 높아져, 후의 가압 가열 경화 공정에서의 보이드의 협소화가 방해를 받을 우려가 있다. 또, 반응율(R)의 하한은 0%가 바람직하지만, 열 이력의 불가피성 때문에 5% 이상이라도 좋다.
상기 시트형 수지 조성물에서는, 상기 DSC 측정에 있어서의 승온 과정에서의 피크 온도가 180℃ 이상인 것이 바람직하고, 195℃ 이상이 보다 바람직하다. 승온 과정에서의 발열 피크를 보이는 피크 온도가 180℃ 이상이면, 시트형 수지 조성물의 열경화 반응이 보다 높은 온도가 아니면 진행되기 어렵게 되어, 다시 말해서, 실장 시에 어느 정도의 열 이력을 거쳐도 시트형 수지 조성물의 열경화 반응의 진행을 억제할 수 있게 된다. 이에 따라 실장 시의 과도한 점도 상승을 방지하여, 가압 가열 경화 공정에서의 보이드의 협소화를 효율적으로 측정할 수 있다. 또, 상기 피크 온도의 상한은 시트형 수지 조성물의 열경화 반응의 촉진이라는 관점에서 280℃ 이하인 것이 바람직하다.
시트형 수지 조성물의 구성 재료로서는, 수지 성분, 열경화 촉진 촉매, 가교제, 다른 유기계 첨가제 등의 유기 성분(용매를 제외한다.)이나, 무기 충전제, 다른 무기계 첨가제 등의 무기 성분 등을 들 수 있다. 수지 성분으로서는, 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다. 또한, 열가소성 수지나 열경화성 수지 단독으로도 사용 가능하다.
(열가소성 수지)
상기 열가소성 수지로서는, 천연고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET이나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높아 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지의 중량 평균 분자량은 특별히 한정되지 않지만, 3×105 이상인 것이 바람직하고, 4×105 이상인 것이 바람직하다. 이에 따라 시트형 수지 조성물에 적절한 점도를 부여할 수 있어, 과잉 돌출 방지를 보다 효율적으로 달성할 수 있다. 또, 점도의 과도한 상승을 억제한다는 관점에서, 상기 중량 평균 분자량은 1×107 이하인 것이 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것은 아니며, 탄소수 30 이하, 특히 탄소수 4~18의 직쇄 혹은 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예컨대 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 또는 에이코실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 모노머로서는, 특별히 한정되는 것은 아니며, 예컨대 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 모노머, 무수말레산 혹은 무수이타콘산 등과 같은 산무수물 모노머, (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 모노머, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 모노머, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머, 아크릴로니트릴 등과 같은 시아노기 함유 모노머 등을 들 수 있다.
(열경화성 수지)
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 이용되는 것이라면 특별히 한정은 없고, 예컨대 비스페놀A형, 비스페놀F형, 비스페놀S형, 브롬화비스페놀A형, 수소 첨가 비스페놀A형, 비스페놀AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 이작용 에폭시 수지나 다작용 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 이용된다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것으로, 예컨대, 페놀노볼락 수지, 페놀아랄킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀 노볼락 수지, 페놀아랄킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예컨대, 상기 에폭시 수지 성분 중의 에폭시기 1 당량 당 페놀 수지 중의 수산기가 0.5~2.0 당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8~1.2 당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉽게 되기 때문이다.
또, 본 실시형태에 있어서는, 에폭시 수지, 페놀 수지 및 아크릴 수지를 이용한 시트형 수지 조성물이 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100 중량부에 대하여, 에폭시 수지와 페놀 수지의 합계량이 50~500 중량부이다.
(열경화 촉진 촉매)
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지된 열경화 촉진 촉매 중에서 적절하게 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대, 아민계 열경화 촉진 촉매, 인계 열경화 촉진 촉매, 이미다졸계 열경화 촉진 촉매, 붕소계 열경화 촉진 촉매, 인-붕소계 열경화 촉진 촉매 등을 이용할 수 있다.
그 중에서도, 열경화 촉진 촉매는 질소 원자를 분자 내에 포함하는 유기 화합물이며, 이 유기 화합물의 분자량이 50~500인 것이 바람직하다. 이에 따라, 상기 시트형 수지 조성물의 승온에 따른 열경화 반응의 진행 정도를 제어할 수 있으며, 그 결과, 각 온도에서 원하는 점도를 갖는 설계가 용이하게 된다. 상기 유기 화합물의 예로서는, 이미다졸계 열경화 촉진 촉매를 적합하게 이용할 수 있다. 시판 제품도 적합하게 이용 가능하며, 예컨대, 상품명 「2PHZ-PW」(시코쿠가세이가부시키가이샤 제조) 등을 들 수 있다.
시트형 수지 조성물이 열경화 촉진 촉매를 포함하는 경우의 열경화 촉진 촉매의 함유량은 특별히 제한되지 않는다. 시트형 수지 조성물이 아크릴 수지를 포함하는 경우, 열경화 촉진 촉매의 함유량은, 상기 아크릴 수지 100 중량부에 대하여, 0.1~2 중량부가 바람직하고, 0.2~1.5 중량부가 보다 바람직하다. 상기 범위로 함으로써 경화 반응성을 보다 향상시킬 수 있음과 더불어 과도한 점도 상승을 보다 효율적으로 억제할 수 있다.
(가교제)
본 실시형태의 시트형 수지 조성물(2)을 미리 어느 정도 가교시켜 두는 경우에는, 제작 시에, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이에 따라, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 특히, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기한 중합체 100 중량부에 대하여 통상 0.05~7 중량부로 하는 것이 바람직하다. 가교제의 양이 7 중량부보다 많으면, 접착력이 저하하기 때문에 바람직하지 못하다. 그 한편, 0.05 중량부보다 적으면, 응집력이 부족하기 때문에 바람직하지 못하다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께 필요에 따라서 에폭시 수지 등의 다른 다작용성 화합물을 함께 포함시켜도 좋다.
(무기 충전제)
또한, 시트형 수지 조성물(2)에는 무기 충전제를 적절하게 배합할 수 있다. 무기 충전제의 배합은, 도전성의 부여나 열전도성의 향상, 저장 탄성율의 조절 등을 가능하게 한다.
상기 무기 충전제로서는, 예컨대, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속 또는 합금류, 기타 카본 등으로 이루어지는 다양한 무기 분말을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 그 중에서도 실리카, 특히 용융 실리카가 적합하게 이용된다.
무기 충전제의 평균 입경은, 틱소트로피성의 제어라는 점에서, 10 nm 이상500 nm 이하가 바람직하고, 30 nm 이상 300 nm 이하가 보다 바람직하고, 50 nm 이상 200 nm 이하가 더욱 바람직하다. 상기 무기 충전제의 평균 입경이 상기 범위를 밑돌면, 입자의 응집이 발생하기 쉽게 되어, 시트형 수지 조성물의 형성이 곤란하게 되는 경우가 있다. 또한, 시트형 수지 조성물의 가요성이 저하하는 원인이 되기도 한다. 한편, 상기 평균 입경이 상기 범위를 넘으면, 시트형 수지 조성물과 피착체와의 접합부에 무기 입자가 맞물려 들어가는 일이 발생하기 쉽게 되기 때문에, 반도체 장치의 접속 신뢰성이 저하할 우려가 있다. 또한, 입자의 조대화에 의해 헤이즈가 상승할 우려가 있다. 또, 본 발명에서는, 평균 입경이 서로 다른 무기 충전제끼리를 조합시켜 사용하여도 좋다. 이 때, 평균 입경은 광도식 입도 분포계(HORIBA 제조, 장치명; LA-910)에 의해 구한 값이다.
상기 무기 충전제의 배합량은, 수지 성분 100 중량부에 대하여 50~1000 중량부인 것이 바람직하고, 100~800 중량부가 보다 바람직하다. 무기 충전제의 함유량을 상기 범위로 함으로써, 시트형 수지 조성물에 적절한 점성과 점성 변화성을 부여할 수 있어, 실장 시의 과잉 돌출의 방지 및 가압 가열 경화 공정에서의 보이드의 협소화를 보다 효율적으로 행할 수 있다.
(다른 첨가제)
또, 시트형 수지 조성물(2)에는 상기 무기 충전제 이외에 필요에 따라서 다른 첨가제를 적절히 배합할 수 있다. 다른 첨가제로서는, 예컨대 난연제, 실란커플링제 또는 이온트랩제 등을 들 수 있다. 상기 난연제로서는, 예컨대, 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 상기 실란커플링제로서는, 예컨대, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 상기 이온트랩제로서는, 예컨대 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
시트형 수지 조성물(2)에는, 땜납 범프의 표면의 산화막을 제거하여 반도체 소자의 실장을 쉽게 하기 위해서 플럭스를 첨가하여도 좋다. 플럭스로서는 특별히 한정되지 않고, 종래 공지된 플럭스 작용을 갖는 화합물을 이용할 수 있으며, 예컨대, 디페놀산, 아디프산, 아세틸실리실산, 안식향산, 벤질산, 아젤라산, 벤질안식향산, 말론산, 2,2-비스(히드록시메틸)프로피온산, 살리실산, o-메톡시안식향산(o-아니스산), m-히드록시안식향산, 호박산, 2,6-디메톡시메틸파라크레졸, 안식향산히드라지드, 카르보히드라지드, 말론산디히드라지드, 호박산디히드라지드, 글루타르산디히드라지드, 살리실산히드라지드, 이미노디아세트산디히드라지드, 이타콘산디히드라지드, 시트르산트리히드라지드, 티오카르보히드라지드, 벤조페논히드라존, 4,4'-옥시비스벤젠술포닐히드라지드 및 아디프산디히드라지드 등을 들 수 있다. 플럭스의 첨가량은 상기 플럭스 작용이 발휘할 정도면 되며, 통상 시트형 수지 조성물에 포함되는 수지 성분 100 중량부에 대하여 0.1~20 중량부 정도이다.
(시트형 수지 조성물의 다른 성상)
열경화 전의 상기 시트형 수지 조성물(2)의 온도 23℃, 습도 70%의 조건 하에 있어서의 흡수율은, 1 중량% 이하인 것이 바람직하고, 0.5 중량% 이하인 것이 보다 바람직하다. 시트형 수지 조성물(2)이 상기와 같은 흡수율을 가짐으로써, 시트형 수지 조성물(2)에의 수분 흡수가 억제되어, 반도체 소자(31) 실장 시의 보이드 발생을 보다 효율적으로 억제할 수 있다. 또, 상기 흡수율의 하한은 작을수록 바람직하며, 실질적으로 0 중량%가 바람직하고, 0 중량%인 것이 보다 바람직하다.
시트형 수지 조성물(2)의 두께(복층인 경우는 총 두께)는 특별히 한정되지 않지만, 시트형 수지 조성물(2)의 강도나 반도체 소자(31)와 피착체(16) 사이 공간의 충전성을 고려하면 10 ㎛ 이상 100 ㎛ 이하 정도라도 좋다. 또, 시트형 수지 조성물(2)의 두께는, 반도체 소자(31)와 피착체(16) 사이의 갭이나 접속 부재의 높이를 고려하여 적절하게 설정하면 된다.
적층 시트(10)의 시트형 수지 조성물(2)은 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실제 사용하게 될 때까지 시트형 수지 조성물(2)을 보호하는 보호재로서의 기능을 갖고 있다. 세퍼레이터는 적층 시트의 시트형 수지 조성물(2) 상에 반도체 웨이퍼(3)를 점착할 때에 박리된다. 세퍼레이터로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코트된 플라스틱 필름이나 종이 등도 사용 가능하다.
(다이싱 테이프)
다이싱 테이프(1)는, 기재(1a)와, 기재(1a) 상에 적층된 점착제층(1b)을 구비하고 있다. 시트형 수지 조성물(2)은 점착제층(1b) 상에 적층되어 있다. 또, 시트형 수지 조성물(2)은, 도 1A에 도시한 것과 같이, 반도체 웨이퍼(3)와의 접합에 충분한 사이즈로 형성되면 되며, 다이싱 테이프(1)의 전면에 적층되어 있어도 좋다.
(기재)
상기 기재(1a)는 적층 시트(10)의 강도 모체가 되는 것이다. 예컨대, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르 (랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 글라스 클로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다. 점착제층(1b)이 자외선 경화형인 경우, 기재(1a)는 자외선에 대하여 투과성을 갖는 것이 바람직하다.
또한 기재(1a)의 재료로서는 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용하여도 좋고, 필요에 따라서 일축 또는 이축의 연신 처리를 실시한 것을 이용하여도 좋다.
기재(1a)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해서, 관용의 표면 처리, 예컨대, 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예컨대, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(1a)는 동종 또는 이종의 것을 적절히 선택하여 사용할 수 있으며, 필요에 따라서 여러 종류를 블렌드한 것을 이용할 수 있다. 또한, 기재(1a)에는, 대전 방지능을 부여하기 위해서, 상기한 기재(1a) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30~500Å 정도인 도전성 물질의 증착층을 설치할 수 있다. 기재에 대전방지제를 첨가함에 의해서도 대전 방지능을 부여할 수 있다. 기재(1a)는 단층 또는 2종 이상의 복층이라도 좋다.
기재(1a)의 두께는 적절히 결정할 수 있으며, 일반적으로는 5 ㎛ 이상 200 ㎛ 이하 정도이고, 바람직하게는 35 ㎛ 이상 120 ㎛ 이하이다.
또, 기재(1a)에는, 본 발명의 효과 등을 해치지 않는 범위에서, 각종 첨가제(예컨대, 착색제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 난연제 등)가 포함되어 있어도 좋다.
(점착제층)
점착제층(1b)의 형성에 이용하는 점착제는, 다이싱 시에 시트형 수지 조성물을 통해 반도체 웨이퍼를 튼튼히 유지함과 더불어, 픽업 시에 시트형 수지 조성물을 가진 반도체 소자를 박리 가능하게 제어할 수 있는 것이라면 특별히 제한되지 않는다. 예컨대, 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 접착제를 이용할 수 있다. 상기 감압성 접착제로서는, 반도체 웨이퍼나 유리 등의 오염을 피해야 하는 전자부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 폴리머로서는, 아크릴산에스테르를 주된 모노머 성분으로서 이용한 것을 들 수 있다. 상기 아크릴산에스테르로서는, 예컨대, (메트)아크릴산알킬에스테르(예컨대, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1~30, 특히 탄소수 4~18의 직쇄상 또는 분기쇄상의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예컨대, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 폴리머 등을 들 수 있다. 또, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 본 발명의 (메트)란 전부 같은 의미이다.
상기 아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라서, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 좋다. 이러한 모노머 성분으로서, 예컨대, 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머; 무수말레산, 무수이타콘산 등의 산무수물 모노머; (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 모노머; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은 전체 모노머 성분의 40 중량% 이하가 바람직하다.
또한, 상기 아크릴계 폴리머는, 가교시키기 위해서, 다작용성 모노머 등도 필요에 따라서 공중합용 모노머 성분으로서 포함할 수 있다. 이러한 다작용성 모노머로서, 예컨대, 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리스리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 다작용성 모노머도 1종 또는 2종 이상 이용할 수 있다. 다작용성 모노머의 사용량은, 점착 특성 등의 점에서, 전체 모노머 성분의 30 중량% 이하가 바람직하다.
상기 아크릴계 폴리머는, 단일 모노머 또는 2종 이상의 모노머 혼합물을 중합함으로써 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로나 행할 수 있다. 청정한 피착체에의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점에서, 아크릴계 폴리머의 수평균 분자량은 바람직하게는 30만 이상, 더욱 바람직하게는 40만~300만 정도이다.
또한, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 수평균 분자량을 높이기 위해서 외부 가교제를 적절히 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교하여야 할 베이스 폴리머와의 밸런스에 따라, 나아가서는 점착제로서의 사용 용도에 따라서 적절하게 결정된다. 일반적으로는 상기 베이스 폴리머 100 중량부에 대하여 5 중량부 정도 이하, 나아가서는 0.1~5 중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라서 상기 성분 이외에, 종래 공지된 각종 점착부여제, 노화방지제 등의 첨가제를 이용하여도 좋다.
점착제층(1b)은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있고, 시트형 수지 조성물을 가진 반도체 웨이퍼를 용이하게 박리할 수 있다. 방사선으로서는 X선, 자외선, 전자선, α선, β선, 중성자선 등을 들 수 있다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 작용기를 가지면서 또한 점착성을 보이는 것을 특별히 제한 없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예컨대, 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화성 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 모노머 성분으로서는, 예컨대, 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 펜타에리스리톨테트라(메트)아크릴레이트, 디펜타에리스리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또한 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 여러 가지 올리고머를 들 수 있고, 그 중량 평균 분자량이 100~30000 정도의 범위인 것이 적당하다. 방사선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라서 점착제층의 점착력을 저하할 수 있는 양을 적절히 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 5~500 중량부, 바람직하게는 40~150 중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화성 점착제 이외에, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 이용한 내재형의 방사선 경화성 점착제를 들 수 있다. 내재형의 방사선 경화성 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없거나 또는 많이 포함하지는 않기 때문에, 시간이 경과함에 따라 올리고머 성분 등이 점착제 안을 이동하는 일 없이 안정된 층 구조의 점착제층을 형성할 수 있으므로 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머는, 탄소-탄소 이중 결합을 가지면서 또한 점착성을 갖는 것을 특별히 제한 없이 사용할 수 있다. 이러한 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 아크릴계 폴리머의 기본 골격으로서는 상기 예시한 아크릴계 폴리머를 들 수 있다.
상기 아크릴계 폴리머에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러 가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 폴리머 측쇄에 도입하는 것이 분자 설계가 용이하다. 예컨대, 미리 아크릴계 폴리머에 작용기를 갖는 모노머를 공중합한 후, 이 작용기와 반응할 수 있는 작용기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채로 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 작용기의 조합예로서는, 카르복실기와 에폭시기, 카르복실기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 작용기의 조합 중에서도 반응 추적이 용이하므로 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 작용기의 조합에 의해서, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 폴리머를 생성하는 조합이라면, 작용기는 아크릴계 폴리머와 상기 화합물의 어느 측에 있어도 좋지만, 상기한 바람직한 조합에서는, 아크릴계 폴리머가 히드록실기를 가지고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예컨대, 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 폴리머로서는, 상기 예시한 히드록시기 함유 모노머나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 방사선 경화성 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머(특히 아크릴계 폴리머)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 폴리머 100 중량부에 대하여 30 중량부의 범위 내이며, 바람직하게는 0~10 중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합개시제를 함유시키는 것이 바람직하다. 광중합개시제로서는, 예컨대, 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로리드 등의 방향족 술포닐클로리드계 화합물; 1-페닐-1,2-프로판디온-2-(O-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일안식향산, 3,3′-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄파퀴논; 할로겐화케톤; 아실포스피녹시드; 아실포스포네이트 등을 들 수 있다. 광중합개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 0.05~20 중량부 정도이다.
또, 방사선 조사 시에, 산소에 의한 경화 저해가 일어나는 경우는, 방사선 경화형의 점착제층(1b)의 표면으로부터 어떠한 방법으로 산소(공기)를 차단하는 것이 바람직하다. 예컨대, 상기 점착제층(1b)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 속에서 자외선 등의 방사선을 조사하는 방법 등을 들 수 있다.
또, 점착제층(1b)에는, 본 발명의 효과 등을 해치지 않는 범위에서, 각종 첨가제(예컨대, 착색제, 증점제, 증량제, 충전제, 점착부여제, 가소제, 노화방지제, 산화방지제, 계면활성제, 가교제 등)가 포함되어 있어도 좋다.
점착제층(1b)의 두께는 특별히 한정되지 않지만, 반도체 웨이퍼의 연삭면의 결손 방지, 시트형 수지 조성물(2)의 고정 유지의 양립성 등의 관점에서 1~50 ㎛ 정도인 것이 바람직하다. 바람직하게는 5~40 ㎛, 더욱 바람직하게는 10~30 ㎛이다.
(적층 시트의 제조 방법)
본 실시형태에 따른 적층 시트(10)는, 예컨대 다이싱 테이프(1) 및 시트형 수지 조성물(2)을 따로따로 제작해 두고, 마지막에 이들을 접합시킴으로써 작성할 수 있다. 구체적으로는 다음과 같은 수순에 따라서 제작할 수 있다.
우선, 기재(1a)는 종래 공지된 제막 방법에 의해 제막할 수 있다. 상기 제막 방법으로서는, 예컨대 카렌더 제막법, 유기 용매 속에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 점착제층 형성용의 점착제 조성물을 조제한다. 점착제 조성물에는, 점착제층의 항에서 설명한 것과 같은 수지나 첨가물 등이 배합되어 있다. 조제한 점착제 조성물을 기재(1a) 상에 도포하여 도포막을 형성한 후, 이 도포막을 소정 조건 하에서 건조시켜(필요에 따라서 가열 가교시켜), 점착제층(1b)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예컨대, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 건조 조건으로서는, 예컨대 건조 온도 80~150℃, 건조 시간 0.5~5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 점착제층(1b)을 형성하여도 좋다. 그 후, 기재(1a) 상에 점착제층(1b)을 세퍼레이터와 함께 접합시킨다. 이에 따라, 기재(1a) 및 점착제층(1b)을 갖추는 다이싱 테이프(1)가 제작된다.
시트형 수지 조성물(2)은 예컨대 다음과 같이 하여 제작된다. 우선, 시트형 수지 조성물(2)의 형성 재료인 접착제 조성물을 조제한다. 이 접착제 조성물에는, 시트형 수지 조성물의 항에서 설명한 대로, 열가소성 성분이나 에폭시 수지, 각종 첨가제 등이 배합되어 있다.
이어서, 조제한 접착제 조성물을 기재 세퍼레이터 상에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 이 도포막을 소정 조건 하에서 건조시켜, 시트형 수지 조성물을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예컨대, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 건조 조건으로서는, 예컨대 건조 온도 70~160℃, 건조 시간 1~5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 접착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 시트형 수지 조성물을 형성하여도 좋다. 그 후, 기재 세퍼레이터 상에 시트형 수지 조성물을 세퍼레이터와 함께 접합시킨다.
이어서, 다이싱 테이프(1) 및 시트형 수지 조성물(2)로부터 각각 세퍼레이터를 박리하고, 시트형 수지 조성물과 점착제층이 접합면으로 되도록 하여 양자를 접합시킨다. 접합은 예컨대 압착에 의해 행할 수 있다. 이 때, 라미네이트 온도는 특별히 한정되지 않고, 예컨대 30~100℃가 바람직하고, 40~80℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않고, 예컨대 0.98~196 N/cm가 바람직하고, 9.8~98 N/cm가 보다 바람직하다. 이어서, 시트형 수지 조성물 상의 기재 세퍼레이터를 박리하여, 본 실시형태에 따른 적층 시트를 얻을 수 있다.
(반도체 장치의 제조 방법)
본 실시형태에서는 양면에 회로가 형성된 반도체 웨이퍼를 이용하여 반도체 장치를 제조한다. 또한, 다이싱 테이프 상에서의 다이싱, 반도체 소자의 픽업을 행하고, 마지막으로 반도체 소자를 피착체에 실장한다.
본 실시형태의 대표적인 공정으로서는, 상기 적층 시트를 준비하는 준비 공정, 접속 부재를 갖는 회로면이 양면에 형성된 반도체 웨이퍼와 상기 적층 시트의 시트형 수지 조성물을 접합시키는 접합 공정, 상기 반도체 웨이퍼를 다이싱하여 상기 시트형 수지 조성물을 가진 반도체 소자를 형성하는 다이싱 공정, 상기 시트형 수지 조성물을 가진 반도체 소자를 상기 적층 시트로부터 박리하는 픽업 공정, 상기 반도체 소자와 상기 피착체와의 상대 위치를 서로의 접속 예정 위치에 정합시키는 위치 정합 공정, 상기 피착체와 상기 반도체 소자 사이의 공간을 상기 시트형 수지 조성물로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정, 및 시트형 수지 조성물을 가압 가열 하에서 경화시키는 가압 가열 경화 공정을 포함한다.
[준비 공정]
준비 공정에서는, 다이싱 테이프(1) 상에 시트형 수지 조성물(2)이 마련된 적층 시트(10)를 준비한다(도 1A 참조). 적층 시트(10)로서는 상기에서 설명한 적층 시트를 적합하게 이용할 수 있다.
[접합 공정]
접합 공정에서는, 도 1A에 도시한 것과 같이, 접속 부재(4a)를 갖는 회로면(3a) 및 이면 전극(4b)을 갖는 회로면(3b)이 양면에 형성된 반도체 웨이퍼(3)와 상기 적층 시트의 시트형 수지 조성물(2)을 접합시킨다. 또, 소정의 두께로 박형화된 반도체 웨이퍼의 강도는 약하므로, 보강을 위해서 반도체 웨이퍼를 가고정재를 통해 서포트 유리 등의 지지체에 고정하는 경우도 있다(도시하지 않음). 이 경우는, 반도체 웨이퍼와 시트형 수지 조성물의 접합 후에, 가고정재와 함께 지지체를 박리하는 공정을 포함하고 있어도 좋다. 반도체 웨이퍼(3)의 어느 회로면과 시트형 수지 조성물(2)을 접합시키는지는 목적으로 하는 반도체 장치의 구조에 따라서 변경하면 된다.
(반도체 웨이퍼)
반도체 웨이퍼(3)의 회로면(3a, 3b)에는 각각 복수의 접속 부재(4a) 및 복수의 이면 전극(4b)이 형성되어 있다(도 1A 참조). 범프나 도전재 등의 접속 부재나 이면 전극의 재질로서는, 특별히 한정되지 않고, 예컨대, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다. 접속 부재 및 이면 전극의 높이도 용도에 따라서 정해지며, 일반적으로는 3~100 ㎛ 정도이다. 물론, 반도체 웨이퍼(3)에 있어서의 개개의 접속 부재의 높이는 동일하더라도 다르더라도 좋다.
반도체 웨이퍼(3)의 양면의 접속 부재(4a)와 이면 전극(4b)은 전기적으로 접속되어 있어도 좋고, 접속되어 있지 않아도 좋다. 양자의 전기적 접속에는, TSV 형식이라고 불리는 비어를 통한 접속 등을 들 수 있다.
본 실시형태에 따른 반도체 장치의 제조 방법에 있어서, 시트형 수지 조성물의 두께로서는, 반도체 웨이퍼 표면에 형성된 접속 부재의 높이 X(㎛)와 상기 시트형 수지 조성물의 두께 Y(㎛)가 하기의 관계를 만족하는 것이 바람직하다.
0.5≤Y/X≤2
상기 접속 부재의 높이 X(㎛)와 상기 경화 필름의 두께 Y(㎛)가 상기 관계를 만족함으로써 반도체 소자와 피착체 사이의 공간을 충분히 충전할 수 있음과 더불어, 상기 공간으로부터의 시트형 수지 조성물의 과잉 돌출을 방지할 수 있어, 시트형 수지 조성물에 의한 반도체 소자의 오염 등을 방지할 수 있다. 또, 각 접속 부재의 높이가 다른 경우는, 가장 높은 접속 부재의 높이를 기준으로 한다.
(접합)
우선, 적층 시트(10)의 시트형 수지 조성물(2) 상에 임의로 설치된 세퍼레이터를 적절히 박리하고, 도 1A에 도시한 것과 같이, 상기 반도체 웨이퍼(3)의 접속 부재(4a)가 형성된 회로면(3a)과 시트형 수지 조성물(2)을 대향시켜, 상기 시트형 수지 조성물(2)과 상기 반도체 웨이퍼(3)를 접합시킨다(마운트).
접합 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은 통상 압착 롤 등의 공지된 압박 수단에 의해, 바람직하게는 0.1~5 MPa, 보다 바람직하게는 0.3~2 MPa의 압력을 부하하여 누르면서 행해진다. 이 때, 40~100℃ 정도로 가열하면서 압착시키더라도 좋다. 또한, 밀착성을 높이기 위해서, 감압 하(1~1000 Pa)에서 압착하는 것도 바람직하다.
[다이싱 공정]
다이싱 공정에서는, 직접광이나 간접광, 적외선 등에 의해 구한 다이싱 위치에 기초하여, 도 1B에 도시한 것과 같이 반도체 웨이퍼(3) 및 시트형 수지 조성물(2)을 다이싱하여 다이싱된 시트형 수지 조성물을 가진 반도체 소자(31)를 형성한다. 다이싱 공정을 거침으로써, 반도체 웨이퍼(3)를 소정의 사이즈로 절단하여 개편화(소편화)하여, 반도체 칩(반도체 소자)(31)을 제조한다. 여기서 얻어지는 반도체 칩(31)은 같은 형상으로 절단된 시트형 수지 조성물(2)과 일체로 되어 있다. 다이싱은, 반도체 웨이퍼(3)의 시트형 수지 조성물(2)을 접합시킨 회로면(3a)과는 반대쪽의 회로면(3b) 측에서 통상의 방법에 따라서 행해진다.
본 공정에서는, 예컨대, 다이싱 블레이드에 의해 다이싱 테이프(1)까지 절입하는 풀컷트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 이용할 수 있다. 또한, 반도체 웨이퍼는, 다이싱 테이프(1)에 보다 우수한 밀착성으로 접착 고정되어 있기 때문에, 칩 결손이나 칩 튕김을 억제할 수 있음과 더불어, 반도체 웨이퍼의 파손도 억제할 수 있다. 또, 시트형 수지 조성물이 에폭시 수지를 포함하는 수지 조성물에 의해 형성되어 있으면, 다이싱에 의해 절단되더라도, 그 절단면에 있어서 시트형 수지 조성물의 시트형 수지 조성물의 접착제가 불거져 나오는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리 재부착(블로킹)하는 것을 억제 또는 방지할 수 있어, 후술하는 픽업을 한층 더 양호하게 행할 수 있다.
또, 다이싱 공정에 이어서 다이싱 테이프의 확장(expand)을 행하는 경우, 상기 확장은 종래 공지된 확장 장치를 이용하여 행할 수 있다. 확장 장치는, 다이싱 링을 통해 다이싱 테이프를 아래쪽으로 밀어 내릴 수 있는 도넛형의 외측 링과, 외측 링보다도 직경이 작고 다이싱 테이프를 지지하는 내측 링을 갖고 있다. 이 확장 공정에 의해, 후술하는 픽업 공정에 있어서, 인접하는 반도체 칩끼리 접촉하여 파손되는 것을 막을 수 있다.
[픽업 공정]
다이싱 테이프(1)에 접착 고정된 반도체 칩(31)을 회수하기 위해서, 도 1C에 도시한 것과 같이, 시트형 수지 조성물(2)을 지닌 반도체 칩(31)을 픽업하고, 반도체 칩(31)과 시트형 수지 조성물(2)의 적층체 A를 다이싱 테이프(1)로부터 박리한다.
픽업 방법으로서는 특별히 한정되지 않고, 종래 공지된 다양한 방법을 채용할 수 있다. 예컨대, 개개의 반도체 칩을 다이싱 테이프의 기재 측에서 니들에 의해서 쳐올리고, 쳐올려진 반도체 칩을 픽업 장치에 의해서 픽업하는 방법 등을 들 수 있다. 또, 픽업된 반도체 칩(31)은, 회로면(3a)에 접합된 시트형 수지 조성물(2)과 일체가 되어 적층체 A를 구성하고 있다.
픽업은, 점착제층(1b)이 자외선 경화형인 경우, 그 점착제층(1b)에 자외선을 조사한 후에 행한다. 이에 따라, 점착제층(1b)의 시트형 수지 조성물(2)에 대한 점착력이 저하하여, 반도체 칩(31)의 박리가 용이하게 된다. 그 결과, 반도체 칩(31)을 손상시키는 일 없이 픽업이 가능하게 된다. 자외선 조사 시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고, 적절하게 필요에 따라서 설정하면 된다. 또한, 자외선 조사에 사용하는 광원으로서는, 예컨대 저압 수은 램프, 저압 고출력 램프, 중압 수은 램프, 무전극 수은 램프, 크세논 플래시 램프, 엑시머 램프, 자외 LED 등을 이용할 수 있다.
[실장 공정]
실장 공정에서는, 반도체 소자(31)의 실장 위치를 직접광이나 간접광, 적외선 등에 의해 미리 구해 두고, 구한 실장 위치에 따라서, 피착체(16)와 반도체 소자(31) 사이의 공간을 시트형 수지 조성물(2)로 충전하면서 접속 부재(4a)를 통해 반도체 소자(31)와 피착체(16)를 전기적으로 접속한다(도 1D 참조). 구체적으로는, 적층체 A의 반도체 칩(31)을, 반도체 칩(31)의 회로면(3a)이 피착체(16)와 대향하는 형태로, 피착체(16)에 통상의 방법에 따라서 고정시킨다. 예컨대, 반도체 칩(31)에 형성되어 있는 범프(접속 부재)(4a)를, 피착체(16)의 접속 패드에 피착된 접합용의 도전재(17)(땜납 등)에 접촉시켜 누르면서 도전재를 용융시킴으로써, 반도체 칩(31)과 피착체(16)의 전기적 접속을 확보하여, 반도체 칩(31)을 피착체(16)에 고정시킬 수 있다. 반도체 칩(31)의 회로면(3a)에는 시트형 수지 조성물(2)이 접착되어 있기 때문에, 반도체 칩(31)과 피착체(16)의 전기적 접속과 동시에, 반도체 칩(31)과 피착체(16) 사이의 공간이 시트형 수지 조성물(2)에 의해 충전되게 된다.
또한, 도 1E에 도시한 것과 같이, 반도체 소자를 다단 적층할 때는, 실장한 반도체 소자(31) 상에 다른 적층체의 반도체 소자(32)를 고정하는 수순을 목적으로 하는 단수분만큼 반복하면 된다. 반도체 소자(31)의 배면인 회로면(3b)에 설치한 이면 전극(4b)과 반도체 소자(32)의 접속 부재(4a)를 용융에 의해 접합하여도 좋다. 하단의 반도체 소자(31)와 상단의 반도체 소자(32)의 접합 처리는 1단마다 행하여도 좋고, 소정 단수의 반도체 소자를 가고정한 후에 일괄적으로 접합 처리를 행하여도 좋다. 후자의 수순은 가열 처리가 한 번에 종료되므로 효율면에서 바람직하다.
일반적으로, 실장 공정에 있어서의 가고정 조건으로서는 온도 100~200℃이고, 가압 0.5~100 N이다. 또한, 실장 공정에 있어서의 접합 조건으로서는 온도 150~300℃이고, 가압 1~200 N이다. 실장 공정에서의 1단마다의 접합 처리는 여러 번으로 나눠 행하여도 좋다. 예컨대, 150℃, 20 N에서 10초간 처리한 후, 260℃, 30 N에서 10초간 처리한다고 하는 수순을 채용할 수 있다. 여러 번으로 접합 처리를 행함으로써, 접속 부재와 패드 사이 내지 접속 부재와 이면 전극 사이의 수지를 효율적으로 제거하여, 보다 양호한 금속 사이 접합을 얻을 수 있다.
피착체(16)로서는, 반도체 웨이퍼, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판, 동종 또는 이종의 반도체 소자를 이용할 수 있다. 기판의 재질로서는, 특별히 한정되는 것은 아니지만, 세라믹 기판이나 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대, 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판, 유리 에폭시 기판 등을 들 수 있다. 하나의 피착체에 실장하는 반도체 소자의 수도 한정되지 않으며, 하나 또는 복수 개의 어느 것이라도 좋다. 시트형 수지 조성물(2)은, 반도체 웨이퍼에 다수의 반도체 칩을 실장하는 칩 온 웨이퍼 프로세스에도 적합하게 적용할 수 있다.
또, 실장 공정에서는, 접속 부재, 이면 전극 및 도전재의 하나 또는 이들을 조합 용융시키고, 반도체 칩(31)의 접속 부재 형성면(3a)의 범프(4a)와, 피착체(16) 표면의 도전재(17)를 접속시킴과 더불어, 반도체 칩(31)의 이면 전극(4b)과 반도체 칩(32)의 접속 부재(4a)를 접합시키고 있는데, 이 범프(4a), 이면 전극(4b) 및 도전재(17)의 용융 시의 온도로서는, 통상 260℃ 정도(예컨대, 220℃~300℃)로 되어 있다. 본 실시형태에 따른 적층 시트는, 시트형 수지 조성물(2)을 에폭시 수지 등에 의해 형성함으로써, 이 실장 공정에서의 고온에도 견디는 내열성을 갖는 것으로 할 수 있다.
[가압 가열 경화 공정]
반도체 소자(31)와 피착체(16) 사이 및 필요에 따라서 다단 적층한 반도체 소자 사이의 전기적 접속을 행한 후에는, 가압 가열 하에서 시트형 수지 조성물(2)을 경화시킨다. 이에 따라, 시트형 수지 조성물과 피착체 사이에 존재할 수 있는 보이드의 협소화, 반도체 소자(31) 표면의 보호, 및 반도체 소자(31)와 피착체(16) 사이 및 반도체 소자 사이 등의 접속 신뢰성의 확보가 가능하게 된다. 시트형 수지 조성물의 가압 가열 경화 조건으로서는 특별히 한정되지 않고, 온도가 150~200℃(보다 바람직하게는 160~190℃), 시간이 2~6 시간(보다 바람직하게는 2~5 시간), 압력이 2~10 kg/㎠(보다 바람직하게는 3~8 kg/㎠)가 바람직하다. 이상의 공정을 거쳐, 1단의 반도체 소자(31)를 갖는 반도체 장치(20)나 반도체 소자가 다단 적층된 반도체 장치(40)를 얻을 수 있다.
[밀봉 공정]
이어서, 실장된 반도체 칩을 갖추는 반도체 장치(20 또는 40) 전체를 보호하기 위해서 밀봉 공정을 실시하여도 좋다(도시하지 않음). 밀봉 공정은 밀봉 수지를 이용하여 행해진다. 이 때의 밀봉 조건으로서는 특별히 한정되지 않지만, 통상 175℃에서 60초간~90초간 가열함으로써 밀봉 수지의 열경화가 이루어지는데, 본 발명은 이것에 한정되지 않으며, 예컨대 165℃~185℃에서 수 분 동안 경화할 수 있다.
상기 밀봉 수지로서는, 절연성을 갖는 수지(절연 수지)라면 특별히 제한되지 않고, 공지된 밀봉 수지 등의 밀봉재에서 적절하게 선택하여 이용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예컨대, 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는 상기에 예시한 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나 열가소성 수지 등이 포함되어 있어도 좋다. 또, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있으며, 이러한 페놀 수지로서는, 상기 에 예시한 페놀 수지 등을 들 수 있다.
[반도체 장치]
이어서, 상기 적층 시트를 이용하여 얻어지는 반도체 장치에 관해서 도면을 참조하면서 설명한다(도 1D, 1E 참조). 본 실시형태에 따른 반도체 장치(40)에서는, 반도체 소자(31)와 피착체(16)가, 반도체 소자(31) 상에 형성된 범프(접속 부재)(4a) 및 피착체(16) 상에 설치된 도전재(17)를 통해 전기적으로 접속되어 있다. 또한, 반도체 소자(31)의 이면 전극(4b)과 반도체 소자(32)의 접속 부재(4a)가 접합됨으로써, 반도체 소자(31, 32) 사이의 전기적 접속이 도모되고 있다. 반도체 소자(31)와 피착체(16) 사이 및 반도체 소자(31, 32) 사이에는, 그 공간을 충전하도록 시트형 수지 조성물(2)이 배치되어 있다. 반도체 장치(40)는, 소정의 시트형 수지 조성물(2) 및 광 조사에 의한 위치맞춤을 채용하는 상기 제조 방법으로 얻어지기 때문에, 반도체 소자(31)와 피착체(16) 사이 및 반도체 소자(31, 32) 사이에서 양호한 전기적 접속이 달성되고 있다. 따라서, 반도체 소자의 표면 보호, 반도체 소자(31)와 피착체(16) 사이의 공간 및 반도체 소자(31, 32) 사이 공간의 충전, 그리고 반도체 소자(31)와 피착체(16) 사이 및 반도체 소자(31, 32) 사이의 전기적 접속이 각각 충분한 레벨로 되어, 반도체 장치(40)로서 높은 신뢰성을 발휘할 수 있다.
<제2 실시형태>
제1 실시형태에서는 양면에 회로가 형성된 반도체 웨이퍼를 이용하고 있는 데 대하여, 본 실시형태에서는 한쪽 면에 회로가 형성된 반도체 웨이퍼를 이용하여 반도체 장치를 제조한다. 또한, 본 실시형태에서 이용하는 반도체 웨이퍼가 목적으로 하는 두께를 갖고 있지 않은 경우, 반도체 웨이퍼의 회로면과는 반대쪽의 이면을 연삭하는 이면 연삭 공정도 행한다. 따라서, 본 실시형태에서는, 이면 연삭용 테이프 상에 적층된 시트형 수지 조성물을 갖추는 적층 시트를 이용하여 반도체 웨이퍼의 이면을 연삭하고, 그 후, 다이싱 테이프 상에서의 다이싱, 반도체 소자의 픽업을 행하고, 마지막으로 반도체 소자를 피착체에 실장한다. 이러한 이면 연삭용 테이프의 기재 및 점착제층, 그리고 시트형 수지 조성물로서는 제1 실시형태와 같은 것을 이용할 수 있다.
본 실시형태의 대표적인 공정으로서는, 이면 연삭용 테이프와 이 이면 연삭용 테이프 상에 적층된 시트형 수지 조성물을 구비하는 적층 시트를 준비하는 준비 공정, 반도체 웨이퍼의 접속 부재가 형성된 회로면과 상기 적층 시트의 시트형 수지 조성물을 접합시키는 접합 공정, 상기 반도체 웨이퍼의 이면을 연삭하는 연삭 공정, 상기 시트형 수지 조성물과 함께 반도체 웨이퍼를 이면 연삭용 테이프로부터 박리하여 상기 반도체 웨이퍼를 다이싱 테이프에 접착하는 고정 공정, 상기 반도체 웨이퍼에 있어서의 다이싱 위치를 결정하는 다이싱 위치 결정 공정, 상기 반도체 웨이퍼를 다이싱하여 상기 시트형 수지 조성물을 가진 반도체 소자를 형성하는 다이싱 공정, 상기 시트형 수지 조성물을 가진 반도체 소자를 상기 다이싱 테이프로부터 박리하는 픽업 공정, 상기 반도체 소자와 상기 피착체의 상대 위치를 서로의 접속 예정 위치에 정합시키는 위치 정합 공정, 및 상기 피착체와 상기 반도체 소자 사이의 공간을 상기 시트형 수지 조성물로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정을 포함한다. 다이싱 테이프는 제1 실시형태의 다이싱 테이프를 이용하여도 좋고, 공지된 시판 제품 등을 이용하여도 좋다. 또한, 각 공정의 조건은 공지된 조건이나 제1 실시형태와 같은 조건을 적합하게 채용할 수 있다.
<제3 실시형태>
제1 실시형태에서는 적층 시트의 구성 부재로서 다이싱 테이프를 이용했지만, 본 실시형태에서는 상기 다이싱 테이프의 점착제층을 설치하지 않고서 기재 단독으로 이용한다. 따라서, 본 실시형태의 적층 시트에서는, 기재 상에 시트형 수지 조성물이 적층된 상태가 된다. 본 실시형태에서는, 픽업 공정 전의 자외선 조사는 점착제층의 생략에 따라 행하지 않는다. 이들 점을 제외하면, 제1 실시형태와 같은 공정을 거침으로써 소정의 반도체 장치를 제조할 수 있다.
<그 밖의 실시형태>
제1 실시형태에서부터 제3 실시형태에서는, 다이싱 공정에 있어서 다이싱 블레이드를 이용하는 다이싱을 채용하고 있지만, 이 대신에, 레이저 조사에 의해 반도체 웨이퍼 내부에 개질 부분을 형성하고, 이 개질 부분을 따라서 반도체 웨이퍼를 분할하여 개편화하는 소위 스텔스 다이싱을 채용하여도 좋다.
[실시예]
이하에, 본 발명의 적합한 실시예를 예시적으로 자세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 이들에만 한정한다는 취지의 것이 아니다. 또한, 부라고 되어 있는 것은 중량부를 의미한다.
<실시예 1~3 및 비교예 1~2>
(시트형 수지 조성물의 제작)
이하의 성분을 표 1에 나타내는 비율로 메틸에틸케톤에 용해하여, 고형분 농도가 38~48 중량%가 되는 접착제 조성물의 용액을 조제했다.
아크릴 수지: 아크릴산에틸-아크릴산부틸-아크릴로니트릴을 주성분으로 하는 아크릴산에스테르계 폴리머(상품명 「SG-70L」, 나가세켐텍스가부시키가이샤 제조, Mw: 900000)
에폭시 수지 1: 상품명 「에피코트 828」, JER가부시키가이샤 제조
에폭시 수지 2: 상품명 「에피코트(1004」, JER가부시키가이샤 제조
페놀 수지: 상품명 「MEH-7851H」, 메이와가세이가부시키가이샤 제조
무기 충전제: 구형 실리카(상품명 「YV180C-MJJ」, 가부시키가이샤아도마텍스 제조, 평균 입경 0.18 ㎛(180 nm))
열경화 촉진 촉매: 이미다졸 촉매(상품명 「2PHZ-PW」, 시코쿠가세이가부시키가이샤 제조)
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 38 ㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써 두께 40 ㎛의 시트형 수지 조성물을 제작했다.
《평가》
제작한 시트형 수지 조성물에 관해서 이하의 평가를 했다. 각 평가 결과를 표 1에 나타낸다.
<최저 용융 점도의 측정 방법>
용융 점도의 측정은, 제작한 시트형 수지 조성물을 가열 처리(열경화 처리)를 거치지 않고서 샘플로 하여, 회전식 점도계(서모피셔사이엔티픽사 제조, 제품명 「HAAKE Roto Visco 1」)를 이용하는 병렬 플레이트법에 의해 정적 점도를 측정했다. 상세하게는, 갭 100 ㎛, 회전 플레이트 직경 20 mm, 전단 속도 5 s-1, 승온 속도 10℃/분의 조건으로 하여, 80℃에서부터 250℃까지 승온시켜 측정했다. 그 때의 80℃에서부터 200℃까지에 있어서의 용융 점도의 최저치를 읽어들여 최저 용융 점도[Pa·s]를 구했다.
<DSC 측정에 있어서의 반응율의 측정>
시차 주사 열량계(TA인스투루먼트사 제조, Q2000)를 이용하여, 가열 처리 전의 시트형 수지 조성물을 -10℃에서부터 350℃(시트형 수지 조성물의 열경화 반응이 완료되었다고 상정되는 온도)까지 10℃/min로 승온시켰을 때의 그 승온 과정에서의 전체 발열량(Qt)을 산출했다. 별도로 가열 처리 전의 시트형 수지 조성물에 대하여 250℃에서 10초간의 가열 처리를 했을 때의 상기 가열 과정에서의 전체 발열량(Qh)을 측정했다. 발열량은, 시차 주사 열량 측정으로 얻어지는 발열 피크와 베이스라인(발열 피크의 기립 온도와 반응 종료 온도를 연결하는 직선)에 의해 둘러싸인 피크 면적에 의해 구했다. 마지막으로 하기 식에 기초하여 반응율(R)을 구했다.
R={(Qt-Qh/Qt)}×100(%)
<실장 평가>
12 mm 각의 칩(상품명 「WALTS-TEG CC80 MarkII-0101JY」, (주)월츠사 제조)에, 동 사이즈의 시트형 수지 조성물을 접착하여, 샘플 A로 했다. 첨부 조건은, 진공도: 100 Pa의 조건 하에 있어서, 온도: 40℃, 접착 압력: 0.5 MPa로 했다.
이어서, 슬라이드 글라스를 100℃의 스테이지 상에 얹어 놓고, 이 슬라이드 글라스 상에 샘플 A를 실장했다. 실장은, 도레엔지니어링사의 플립 칩 본더(FC3000W)을 이용하여 행했다. 실장 조건은, 하중: 20 N의 조건 하에, 260℃에서 10초 유지한다고 하는 것이었다.
(돌출 평가)
얻어진 실장 후의 샘플을 슬라이드 글라스의 이면 측에서 광학현미경(200배)으로 관찰하여, 칩의 단부로부터의 시트형 수지 조성물의 돌출량이 100 ㎛ 이하인 경우를 「○」, 100 ㎛를 넘은 경우를 「×」로 하여 평가했다.
(보이드 평가)
얻어진 실장 후의 샘플에 대하여, 압력 5 kg/㎠, 온도 175℃의 조건 하에서 3시간 가압 가열 경화를 했다. 가압 가열 경화 후의 샘플을 슬라이드 글라스의 이면 측에서 광학현미경(500배)으로 확인하여, 보이드(최대 직경: 3 ㎛ 초과)의 존재가 확인되지 않은 경우를 「○」, 한 곳이라도 보이드의 존재가 확인된 경우를 「×」로 하여 평가했다.
Figure pct00001
표 1로부터, 모든 실시예에 있어서 보이드가 협소화됨과 더불어, 실장 후의 시트형 수지 조성의 돌출량이 억제되고 있었던 것을 알 수 있다. 한편, 비교예 1에서는, 돌출 평가는 양호했지만, 보이드가 확인되었다. 이것은, 비교예 1에서는 반응율(R)이 너무 높아, 가압 가열 경화 시의 보이드의 협소화가 불충분한 것에 기인한다고 생각된다. 비교예 2 및 3에서는, 보이드 평가는 양호했지만, 돌출 평가가 뒤떨어졌다. 이것은, 시트형 수지 조성물의 최저 용융 점도가 너무 낮아, 시트형 수지 조성물의 실장 시의 돌출량이 과도하게 된 것에 기인한다고 생각된다.
1: 다이싱 테이프
1a: 기재
1b: 점착제층
2: 시트형 수지 조성물
3: 반도체 웨이퍼
10: 적층 시트
16: 피착체
20, 40: 반도체 장치
31: 반도체 칩(반도체 소자)

Claims (6)

  1. 피착체와 이 피착체와 전기적으로 접속된 반도체 소자 사이의 공간을 충전하기 위한 열경화성의 시트형 수지 조성물로서,
    열경화 전의 80℃~200℃에 있어서의 최저 용융 점도가 2000 Pa·s 이상이고,
    DSC 측정에 있어서의 승온 속도 10℃/min에 의한 -10℃에서부터 350℃까지의 승온 과정에서의 전체 발열량을 Qt로 하고, 250℃에서 10초간 가열하는 가열 과정에서의 전체 발열량을 Qh로 했을 때의 하기 식으로 표시되는 반응율(R)이 50% 이하인 시트형 수지 조성물.
    R={(Qt-Qh/Qt)}×100(%)
  2. 제1항에 있어서, 상기 DSC 측정에 있어서의 승온 과정에서의 피크 온도가 180℃ 이상인 시트형 수지 조성물.
  3. 제1항 또는 제2항에 있어서, 열경화 촉진 촉매를 포함하는 시트형 수지 조성물.
  4. 기재 및 이 기재 상에 설치된 점착제층을 갖는 점착 테이프와,
    상기 점착제층 상에 적층된 제1항 내지 제3항 중 어느 한 항에 기재한 시트형 수지 조성물
    을 구비하는 적층 시트.
  5. 제4항에 있어서, 상기 점착 테이프는 반도체 웨이퍼의 이면 연삭용 테이프 또는 다이싱 테이프인 적층 시트.
  6. 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 상기 피착체와 상기 반도체 소자 사이의 공간을 충전하는 시트형 수지 조성물을 구비하는 반도체 장치의 제조 방법으로서,
    제1항 내지 제3항 중 어느 한 항에 기재한 시트형 수지 조성물이 상기 반도체 소자에 접합된 시트형 수지 조성물을 갖는 반도체 소자를 준비하는 공정과,
    상기 피착체와 상기 반도체 소자 사이의 공간을 상기 시트형 수지 조성물로 충전하면서 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정과
    상기 시트형 수지 조성물을 가압 가열 하에서 경화시키는 가압 가열 경화 공정
    을 포함하는 반도체 장치의 제조 방법.
KR1020177014746A 2014-11-28 2015-11-19 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법 KR20170088865A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014241840A JP2016102166A (ja) 2014-11-28 2014-11-28 シート状樹脂組成物、積層シート及び半導体装置の製造方法
JPJP-P-2014-241840 2014-11-28
PCT/JP2015/082575 WO2016084707A1 (ja) 2014-11-28 2015-11-19 シート状樹脂組成物、積層シート及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20170088865A true KR20170088865A (ko) 2017-08-02

Family

ID=56074273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177014746A KR20170088865A (ko) 2014-11-28 2015-11-19 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP2016102166A (ko)
KR (1) KR20170088865A (ko)
TW (1) TW201634649A (ko)
WO (1) WO2016084707A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6997654B2 (ja) * 2018-03-08 2022-01-17 日東電工株式会社 封止用シート

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
WO2010052871A1 (ja) * 2008-11-06 2010-05-14 住友ベークライト株式会社 電子装置の製造方法および電子装置

Also Published As

Publication number Publication date
WO2016084707A1 (ja) 2016-06-02
TW201634649A (zh) 2016-10-01
JP2016102166A (ja) 2016-06-02

Similar Documents

Publication Publication Date Title
JP6157890B2 (ja) アンダーフィル材、封止シート及び半導体装置の製造方法
JP5976573B2 (ja) 補強シート及び二次実装半導体装置の製造方法
WO2014171404A1 (ja) 熱硬化性樹脂組成物及び半導体装置の製造方法
US20130157415A1 (en) Method for producing semiconductor device
KR20160130757A (ko) 언더필재, 적층 시트 및 반도체 장치의 제조 방법
KR20150120332A (ko) 언더필 시트, 이면 연삭용 테이프 일체형 언더필 시트, 다이싱 테이프 일체형 언더필 시트 및 반도체 장치의 제조 방법
US20130137219A1 (en) Method for producing semiconductor device
JP5961015B2 (ja) アンダーフィル材及び半導体装置の製造方法
KR102344987B1 (ko) 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
WO2015174184A1 (ja) 半導体装置の製造方法
JP5827878B2 (ja) 半導体装置の製造方法
JP6407684B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP6502026B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP5907717B2 (ja) 半導体装置の製造方法
JP6587519B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
KR20170088865A (ko) 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법
JP6147103B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
KR20160055807A (ko) 반도체 장치의 제조 방법
JP2013127997A (ja) 半導体装置の製造方法
JP5889625B2 (ja) 半導体装置の製造方法
WO2015046073A1 (ja) 半導体装置の製造方法