JP4170839B2 - 積層シート - Google Patents

積層シート Download PDF

Info

Publication number
JP4170839B2
JP4170839B2 JP2003196113A JP2003196113A JP4170839B2 JP 4170839 B2 JP4170839 B2 JP 4170839B2 JP 2003196113 A JP2003196113 A JP 2003196113A JP 2003196113 A JP2003196113 A JP 2003196113A JP 4170839 B2 JP4170839 B2 JP 4170839B2
Authority
JP
Japan
Prior art keywords
layer
wafer
laminated sheet
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003196113A
Other languages
English (en)
Other versions
JP2005028734A (ja
Inventor
弘司 野呂
光治 赤沢
雅之 山本
康彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2003196113A priority Critical patent/JP4170839B2/ja
Priority to US10/876,651 priority patent/US7521122B2/en
Priority to AT04015517T priority patent/ATE551721T1/de
Priority to EP20040015517 priority patent/EP1496547B1/en
Priority to TW093120520A priority patent/TWI347659B/zh
Priority to KR1020040053615A priority patent/KR101044584B1/ko
Priority to CNB2004100552484A priority patent/CN1333462C/zh
Publication of JP2005028734A publication Critical patent/JP2005028734A/ja
Application granted granted Critical
Publication of JP4170839B2 publication Critical patent/JP4170839B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/26—Layered products comprising a layer of synthetic resin characterised by the use of special additives using curing agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31551—Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31551—Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
    • Y10T428/31565—Next to polyester [polyethylene terephthalate, etc.]

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造に使用される積層シート、該シートを用いる半導体装置の製造方法ならびに該方法により製造され得る半導体装置に関する。
【０００２】
【従来の技術】
最近の半導体デバイスの高機能化、軽薄短小化に伴う要求として、半導体素子をフェイスダウン構造で配線回路基板に搭載するフリップチップ実装が行われている。
【０００３】
一般にフリップチップ実装においては、半導体素子を保護するために半導体素子と配線回路基板の間隙に樹脂封止がなされる。従来のフリップチップ実装の製造方式では、ウエハ上にパターンを作製し、バンプを形成した後、ウエハを所定の厚さまで研削後、個々の半導体素子に切断し、半導体素子の配線回路基板搭載と樹脂封止が行われる。
【０００４】
薄く研削されたウエハは、外力に対して強度が低いという欠点があった。その改善策として、突起電極付ウエハをあらかじめ樹脂封止した後、ウエハ裏面研削を行うことにより、研削後のウエハの強度不足を補うことが提案されている（例えば、特許文献１）。しかしながら、半導体装置を回路基板に実装するための電極形成のためには、ウエハの電極位置に対応した孔を封止樹脂層に開口し、その空孔にハンダを埋め込み、その後ハンダボールを形成するといった複雑な工程が必要となる問題があった。
【０００５】
また、突起電極付ウエハ上に電極を完全に覆うように接着性薄膜層を形成し、その接着性薄膜層を突起電極保護層としてウエハの裏面研削を行い、その後個別チップに分割し、回路基板に実装するといったことが提案されている（例えば、特許文献２）。この場合には、接着性薄膜層が突起電極を完全に覆っているため、回路基板との電気接続において、絶縁物である接着性薄膜層を機械的に押しのけ電気的接続を確保しなければならず、接続信頼性に問題があった。また、接着性薄膜層が突起電極を完全に覆っていることから、半導体素子と回路基板の空隙を充填するための必要な樹脂量よりも過剰の樹脂量を塗布しているため、チップ搭載後に半導体素子周辺に過剰の樹脂が広範囲にはみ出すために、高密度実装に対して問題があった。
【０００６】
一方、ウエハの突起電極面の電極頂部を露出する量の熱可塑性樹脂をコートし、その後粘着層付テープを熱可塑性樹脂層に貼り付け、ウエハの裏面研削を行うことを提案している（例えば、特許文献３）。この提案では、裏面研削後、粘着層付テープを剥離し、個別チップに分割し、その後可塑性樹脂を溶融させながら回路基板に実装される。本方法では熱可塑性樹脂を均一に塗布するためには充分な活動性が必要であり、好適には１５０℃程度で可塑化する熱可塑性樹脂を２４０〜２６０℃に加熱しながら滴下することを提案していることから、ウエハ研削後においては、熱可塑性樹脂の残留応力に伴う反りの発生によりウエハ搬送不良といった問題があった。
【０００７】
【特許文献１】
特開２００１−１４４１２３号公報
【特許文献２】
特開２００１−１４４１４０号公報
【特許文献３】
特開２０００−２２３６０２号公報
【０００８】
【発明が解決しようとする課題】
従って、本発明の目的は、フリップチップ実装に好適に使用される、バンプ充填性に優れ、優れたウエハ加工性が得られ、樹脂封止後に優れた電気接続信頼性をもたらす積層シート、該シートを用いた半導体の製造方法ならびに該方法によって製造され得る半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
すなわち、本発明は、
（１）突起電極付ウエハの裏面を研削する工程において、該ウエハの回路面に貼られる積層シートであって、少なくとも、回路面と接する層（Ａ層）が８０℃における溶融粘度が１０〜３０００Ｐａ・ｓの熱硬化性樹脂層であり、Ａ層の上に直接積層された層（Ｂ層）が４０℃〜８０℃で１〜３００ＭＰａの引張り弾性率を有する熱可塑性樹脂層であり、かつ最外層（Ｃ層）が少なくとも２５℃で非可塑性の熱可塑性樹脂層である積層シート、
（２）Ｃ層の４０℃〜８０℃における引張り弾性率が１０００〜３０００ＭＰａである（１）記載の積層シート、
（３）突起電極の高さをｈ、Ａ層の厚さをＡｔ、Ｂ層の厚さをＢｔとしたときに、Ａｔ＜ｈであり、且つ（Ａｔ＋Ｂｔ）＞ｈであ（１）または（２）記載の積層シート、
（４）Ａ層を構成する熱硬化性樹脂組成物が、
（イ） １分子中に２個以上のエポキシ基を有するエポキシ樹脂、
（ロ） 硬化剤、
（ハ） 潜在性硬化促進剤、および
（ニ） 熱可塑性樹脂
を含有してなる（１）〜（３）いずれか記載の積層シート、
（５）回路面に（１）〜（４）いずれか記載の積層シートが貼られた突起電極付ウエハの裏面を研削する工程、Ａ層のみをウエハに残して他の層を除去する工程、および個別チップに切断する工程を含む半導体装置の製造方法、ならびに
（６）（５）記載の方法によって製造され得る半導体装置
に関する。
【００１０】
【発明の実施の形態】
本発明の積層シートは、突起電極付ウエハの裏面を研削する工程において、該ウエハの回路面に貼りつけて使用されるものであり、少なくとも、回路面と接する層（Ａ層）が熱硬化性樹脂層であり、Ａ層の上に直接積層された層（Ｂ層）が４０℃〜８０℃で１〜３００ＭＰａの引張り弾性率を有する突起電極を埋め込むための柔軟性の熱可塑性樹脂層であり、かつ最外層（Ｃ層）が少なくとも２５℃で非可塑性の熱可塑性樹脂層であることに大きな１つの特徴を有する。
【００１１】
フリップチップ実装においては、突起電極を形成したウエハを所定の厚さまで研削した後、該ウエハを個々の半導体素子に切断し、得られた半導体素子を配線回路基板上に搭載し、樹脂封止を行う。本発明の積層シートを突起電極が存在する回路面に貼りつけた場合、通常、突起電極はＡ層を貫通してＢ層に至ることになるが、Ｂ層は突起電極を埋め込み得る柔軟性を有しており、該電極を包み込んで保護するので、ウエハ加工時の突起電極の損傷等が防止される。また、本発明の積層シートは充分に密に回路面上に貼りつけることができるので、突起電極と該シートとの間に実質的にボイドが生ずることはなく、バンプ充填性に優れる。
【００１２】
研削されたウエハは外力に対して強度が低いが、一定の強度を示すＣ層を有する本発明の積層シートをＡ層を介してウエハの回路面に貼ることで充分に該ウエハの強度を高めることができ、研削後にウエハが割れることが実質的にない。また、研削後のウエハの反りも防止され得る。従って、優れたウエハ加工性が得られる。
【００１３】
また、本発明の積層シートは、通常、ウエハの研削後、Ａ層のみを残して他の層を除去（剥離）して用いるが、Ａ層は半導体素子と配線回路基板との間を樹脂封止し得る封止機能を有しており、該シートを用いて半導体装置を製造する場合、樹脂封止はＡ層により行われる。Ａ層は、通常、突起電極を覆うことなく（通常、突起電極はＡ層を貫通する）、半導体素子と配線回路基板との間を樹脂封止するのに適度な量の熱硬化性樹脂組成物で構成されることから、チップ搭載後に該チップ周辺に過剰の樹脂がはみ出すことはなく、また、突起電極と配線回路との電気的接続を阻害することもなく、得られる半導体装置は優れた電気接続信頼性を有する。
【００１４】
本明細書において、「最外層」とは、本発明の積層シートのＡ層とは反対面を形成する最も外に面する層をいう。「突起電極」および「バンプ」；「切断」および「ダイシング」；ならびに「チップ」、「半導体チップ」および「半導体素子」は、それぞれ互いに同意義で使用される。
【００１５】
本発明の積層シートにおけるＡ層は、その使用時に突起電極付ウエハの回路面と接する熱硬化性樹脂層である。Ａ層の形成にあたっては、例えば、有機成分のみを含む樹脂組成物、有機成分と無機成分とを含む樹脂組成物、有機成分と金属粒子とを含む樹脂組成物、有機成分と無機成分と金属粒子とを含む樹脂組成物などが用いられる。
【００１６】
中でも、Ａ層を構成する熱硬化性樹脂組成物としては、耐熱性、耐湿性および接着性の向上の観点から、（イ）１分子中に２個以上のエポキシ基を有するエポキシ樹脂、（ロ）硬化剤、（ハ）潜在性硬化促進剤、および（ニ）熱可塑性樹脂を含有してなる樹脂組成物が好適に使用される。かかる樹脂組成物の詳細については後述する。
【００１７】
Ａ層の厚さは特に限定されるものではないが、通常、１０〜１８０μｍ、好ましくは２０〜１６０μｍである。
【００１８】
本発明の積層シートにおけるＢ層は、Ａ層の上に直接積層された層であり、突起電極を埋め込むための柔軟性のある熱可塑性樹脂層である。Ｂ層を形成するにあたっては、例えば、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリエチルビニルアセテート、ポリエチレンビニルアセテート、ポリエチレンメチルアクリレート、ポリエチレンエチルアセテート、ポリエチレンブチルアクリレート、ポリテトラフルオロエチレン、ポリウタレン、ポリエステル系ポリウタレン、ポリエーテル系ポリウタレン、アクリル−ウレタン複合ポリマーなどが用いられる。これらは単独で使用されてもよく、また２種以上併用されてもよい。
【００１９】
また、Ｂ層は、バンプ充填性およびその剥離性の向上の観点から、４０〜８０℃において、１〜３００ＭＰａ、好ましくは２〜２５０ＭＰａ、より好ましくは３〜２００ＭＰａの引張り弾性率を有する。前記例示した材料を適宜組み合わせてＢ層を形成することで、所望の引張り弾性率を有するものとすることができる。従って、Ｂ層を構成する熱可塑性樹脂層は、本発明の積層シートをウエハの回路面に貼りつけた際に、突起電極が充分に埋め込まれ得る、すなわち、貫入し得る程度の柔軟性を有する。
【００２０】
Ｂ層の厚さは特に限定されるものではないが、通常、２５〜２００μｍ、好ましくは５０〜１５０μｍである。
【００２１】
また、本発明の積層シートとしては、突起電極の高さをｈ、Ａ層の厚さをＡｔ、Ｂ層の厚さをＢｔとした時、以下の式：
Ａｔ＜ｈ
（Ａｔ＋Ｂｔ）＞ｈ
を満たすものが好適である。なお、ｈは、通常、１０〜２００μｍ程度である。
【００２２】
本発明の積層シートにおけるＣ層は、少なくとも２５℃で非可塑性の熱可塑性樹脂層である。少なくとも２５℃で非可塑性であるので、フリップチップ実装における研削工程で、ウエハの充分な加工性を維持することができる。Ｃ層を形成するにあたっては、例えば、ポリエチレンテレフタレート、ポリプロピレン、２軸延伸ポリプロピレン、ポリブチレンテレフタレート、ポリカーボネート、ポリイミドなどが用いられる。これらは単独で使用されてもよく、また２種以上併用されてもよい。
【００２３】
また、Ｃ層としては、ウエハを切断する際の積層シート自身の切断加工性維持ならびにウエハ研削後のウェハの割れおよび反り防止の観点から、４０〜８０℃における引張り弾性率が、好ましくは１０００〜３０００ＭＰａ、より好ましくは１５００〜２５００ＭＰａであるものが望ましい。前記例示した材料を適宜組み合わせてＣ層を形成することで、所望の引張り弾性率を有するものとすることができる。
【００２４】
Ｃ層の厚さは特に限定されるものではないが、積層シートの切断加工性維持ならびにウエハ研削後のウェハの割れおよび反り防止の観点から、好ましくは２５〜１５０μｍ、より好ましくは５０〜１００μｍである。
【００２５】
なお、本明細書における引張り弾性率は、例えば、ＲＨＥＯＭＥＴＲＩＣ ＳＣＩＥＮＴＩＦＩＣ社製：ＲＳＡＩＩにより、周波数１Ｈｚの条件で測定することができる。
【００２６】
本発明の積層シートは、少なくとも前記Ａ層、Ｂ層およびＣ層を有し、Ａ層の上にＢ層が直接積層されていればよく、本発明の所望の効果の発現が阻害されない限り、Ｂ層とＣ層との間に、公知の任意の原料からなる他の層が１または複数設けられていてもよい。なお、本発明の積層シートの厚さとしては、通常、５０〜５００μｍ、好ましくは７５〜４５０μｍ、より好ましくは１００〜４００μｍである。
【００２７】
ここで、前記Ａ層の形成に好適に使用される、前記（イ）〜（ニ）の成分を含んでなる樹脂組成物について詳細に説明する。
【００２８】
前記（イ）成分である１分子中に２個以上のエポキシ基を有するエポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂やクレゾールノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂、脂環式エポキシ樹脂、トリグリシジルイソシアヌレート、ヒダントインエポキシ樹脂などの含窒素含環エポキシ樹脂、水添加ビスフェノールＡ型エポキシ樹脂、脂肪族系エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、低給水率硬化体タイプの主流であるビフェニル型エポキシ樹脂、ジシクロ環型エポキシ樹脂、ナフタレン型エポキシ樹脂などが挙げられる。これらは単独で使用されてもよく、あるいは、２種以上併用されてもよい。
【００２９】
上記エポキシ樹脂は、常温で固形でも液状でもよいが、Ａ層の機械的強度およびガラス転移温度の制御の観点から、一般にエポキシ当量が９０〜１０００ｇ／ｅｑのものが好ましい。樹脂組成物中のエポキシ樹脂の含有量は、耐熱性および硬化性の向上の観点から、５〜８０重量％が好ましく、１０〜７０重量％がより好ましい。
【００３０】
前記（ロ）成分である硬化剤としては、上記エポキシ樹脂の硬化剤として作用するものであれば特に限定されず、各種の硬化剤が用いられる。耐湿信頼性に優れる点で、フェノール系硬化剤が一般に用いられるが、各種酸無水物系硬化剤、アミン類、ジシアンジアミド、ベンゾオキサジン環化合物などを使用することもできる。これらは、単独で使用されてもよく、また２種以上併用されてもよい。
【００３１】
前記フェノール系硬化剤としては、例えば、クレゾールノボラック樹脂、フェノールノボラック樹脂、ジシクロペンタジエン環型フェノール樹脂、フェノールアラルキル樹脂、キシリレン型フェノール樹脂、ナフトールなどが挙げられる。これらは、単独で使用されてもよく、また２種以上併用されてもよい。
【００３２】
上記エポキシ樹脂とフェノール系硬化剤の配合割合は、硬化性、耐熱性、耐湿信頼性の確保の観点から、エポキシ樹脂中のエポキシ当量１ｇ／ｅｑに対して、通常、フェノール系硬化剤における反応性の水酸基当量が０．５〜１．５ｇ／ｅｑ、好ましくは０．７〜１．２ｇ／ｅｑとなるような割合であるのが好ましい。なお、フェノール系硬化剤以外の硬化剤を使用する場合においても、その配合割合は、フェノール系硬化剤を用いる場合の配合割合（当量比）に準じればよい。
【００３３】
前記（ハ）成分である潜在性硬化促進剤とは、これを含有してなるＡ層の示差熱走査型測定器（パーキンエルマー社製：ＰＹＲ１Ｓ１）で測定される昇温速度１０℃／分での反応開始温度が８０℃以上であるものをいう。例えば、イミダゾール系潜在性硬化促進剤、アミンアダクト系潜在性硬化促進剤、リン系潜在性硬化促進剤、ホウ素系潜在性硬化促進剤、リン−ホウ素系潜在性硬化促進剤、有機金属錯体系潜在性硬化促進剤などが挙げられる。また、該潜在性硬化促進剤をマイクロカプセルに封入したものからなるマイクロカプセル型硬化促進剤はより好適に用いられる。これは、マイクロカプセル型硬化促進剤を含有するＡ層は、シェル部がコア部（潜在性硬化促進剤）と硬化剤との物理的接触を遮断するのでハンダ付け工程においてＡ層のゲル化が抑制され、良好なハンダ付け性を示すからである。また、貯蔵時などに生じるＡ層の所望されない硬化を抑制することができ、それにより可使時間が非常に長くなり貯蔵安定性に優れるという利点がある。
【００３４】
なお、前記マイクロカプセル型硬化促進剤は、例えば、特開2000-309682 号に記載の方法によって調製される。
【００３５】
前記潜在性硬化促進剤は、単独で使用されてもよく、また２種以上併用されてもよい。
【００３６】
Ａ層の形成に好適に使用される前記樹脂組成物中の潜在性硬化促進剤の含有量は、所望の硬化速度が得られ、かつハンダ付け性および接着性を低下させないような割合で、適宜設定すればよい。設定方法としては、例えば、種々の量の潜在性硬化促進剤を含有するＡ層の熱板上でのゲル化時間（硬化速度の指標）を測定し、所望のゲル化時間が得られた量をその含有量とする方法が挙げられる。一般に、硬化剤１００重量部に対して、好ましくは０．１〜４０重量部、より好ましくは１〜２０重量部である。
【００３７】
前記（ニ）成分である熱可塑性樹脂としては、例えば、アクリル酸アルキルエステル共重合物、アクリロニトリル−ブタジエン共重合物、水添アクリロニトリル−ブタジエン共重合物、スチレン−ブタジエン−スチレン共重合物、エポキシ変性スチレン−ブタジエン−スチレン共重合物などが挙げられる。また、これら熱可塑性樹脂の含有量は、Ａ層の形成に好適に使用される前記樹脂組成物のシート化が可能であれば特に限定されないが、ウエハ貼り合せ性、切断加工性、チップ実装性の確保の観点から、好ましくは１〜５０重量％、より好ましくは３〜３０重量％である。
【００３８】
また、Ａ層を構成する熱硬化性樹脂組成物には、所望により無機充填剤、カップリング剤、顔料、染料などを加えることができる。無機充填剤としては、アルミナ、シリカ、窒化珪素など、酸化チタン、ジルコニアなどが挙げられる。無機充填剤の含有量は、特に限定されるものではないが、熱硬化性樹脂組成物の粘度の制御および半導体素子と配線回路基板との電気的接合の確保の観点から、熱硬化性樹脂組成物中に０〜７０重量％が好ましく、より好ましくは０〜６５重量％である。
【００３９】
Ａ層は、例えば、好適な前記樹脂組成物を用いて以下のようにして形成することができる。すなわち、エポキシ樹脂、硬化剤、潜在性硬化促進剤、熱可塑性樹脂の各成分を所定量配合し、トルエン、メチルエチルケトン、酢酸エチルなどの有機溶剤に混合溶解し、この混合溶液を、後述のようにして得られるＢ層およびＣ層（所望によりさらにその他の層）からなる剥離シートの上に塗布する。つぎに、該シートを８０〜１６０℃程度で乾燥させ、有機溶剤を除去することにより、該シート上にＡ層を形成する。また、エポキシ樹脂、硬化剤、潜在性硬化促進剤、熱可塑性樹脂の各成分を所定量配合し、トルエン、メチルエチルケトン、酢酸エチルなどの有機溶剤に混合溶解し、この混合溶液を離型処理したポリエステルフィルムなどの基材フィルム上に塗布する。つぎに、この塗布した基材フィルムを８０〜１６０℃程度で乾燥させ、基材フィルム上にＡ層を形成する。
【００４０】
なお、前記剥離シートを構成するＢ層およびＣ層（所望によりさらにその他の層）は、いずれも、例えば、カレンダー法、キャスティング法、インフレーション押出し法、Ｔダイ押出し法などの従来より公知の方法により形成することができる。
【００４１】
また、このように形成された剥離シートの表面には、所望によりマット処理、コロナ放電処理、プライマー処理、架橋処理などの慣用の物理的または化学的処理を施してもよい。
【００４２】
上記のようにして形成されたＡ層の特性としては、８０℃における溶融粘度が１〜５００Ｐａ・ｓであるのが好ましく、より好ましくは１０〜３０００Ｐａ・ｓである。ゲルタイムは１７５℃において２〜１２０秒が好ましく、３〜９０秒がより好ましい。溶融粘度が前記範囲内にあれば充填性が良好となり好ましい。ゲルタイムが前記範囲内にあれば成形作業性が良好であり好ましい。
【００４３】
前記溶融粘度は、Ａ層１ｇについて、Ｅ型粘度計（ＨＡＡＫＥ社製：ＲＳ１）を用いて、プレートの直径は２０ｍｍ、ギャップは１００μｍ、剪断速度は１０（１／ｓ）に設定して８０℃にて測定する。
【００４４】
また、前記ゲルタイムは、下記の（１）〜（５）の手順により測定する。
（１）熱板の表面温度を表面温度計で測定し、所定の温度になるように設定する。
（２）測定サンプル（Ａ層）を２００〜４００ｍｇとり、熱板上にのせてすばやく広げる。
（３）サンプルが溶融すると同時にストップウォッチで測定を開始する。
（４）５秒間、サンプルをかき混ぜ、その後１０秒間で薄く引き伸ばす。
（５）針先で線を入れていき、線が広がり乱れた点を終点とし、ストップウォッチを止め、時間を読み取り、その時間をゲルタイムとする。
【００４５】
本発明の積層シートは、例えば、上記のように剥離シートの上にＡ層を形成することにより、また、基材フィルム上に形成されたＡ層を前記剥離シートとロールラミネーターを用いて貼り合わせ、基材フィルムを除去することにより得られ得る。貼り合わせの条件は、特に限定されず、公知の条件に従えばよい。
【００４６】
以上のようにして、本発明の積層シートが得られる。Ａ層、Ｂ層およびＣ層からなる当該シートの一例を図１に示す。かかる図では、Ａ層１の上にＢ層２が、Ｂ層２の上にＣ層３が積層されている。
【００４７】
次に、本発明の半導体装置の製造方法について説明する。本発明の半導体装置の製造方法は、その回路面に本発明の積層シートが貼られた突起電極付ウエハの裏面を研削する工程、Ａ層のみをウエハに残して他の層を除去（剥離）する工程、および個別チップに切断する工程を含む。図３〜８に、本発明の半導体装置の製造方法における各工程の一例を示す。以下においては、当該図を参照して説明する。
【００４８】
突起電極付ウエハの一例を図２に示す。かかる図では、ウエハ４上に突起電極５が形成されている。
【００４９】
本発明に用いられるウエハ４の材質としては、特に限定するものではないが、例えば、シリコンやガリウム−ヒ素などが挙げられる。その厚さは、特に限定はされないが、例えば、２００〜１０００μｍ程度が好ましい。
【００５０】
突起電極５としては、特に限定はされないが、例えば、ハンダによる低融点および高融点バンプ、錫バンプ、銀−錫バンプ、銀−錫−銅バンプ、金バンプ、銅バンプなどが挙げられる。その高さは、特に制限はされないが、１０〜２００μｍが好ましい。
【００５１】
上記ウエハの回路面に本発明の積層シート（図１に例示のもの）を貼り合わせた一例を図３に示す。かかる図では、ウエハ４の回路面とＡ層１が接しており、突起電極５は、Ａ層１を突き抜け、Ｂ層２に埋め込まれている。突起電極５は、Ｃ層３には達していない。
【００５２】
上記ウエハおよび積層シートの貼り合わせには、ロール式貼り合わせ装置や真空式貼り合わせ装置が用いられる。貼り合わせ温度は、ボイドの減少、ウエハ密着性の向上およびウエハ研削後の反り防止の観点から、好ましくは２５℃〜１００℃、より好ましくは４０℃〜８０℃である。また、貼り合わせ圧力は、貼り合わせ方式および貼り合わせ時間などにより適宜設定される。
【００５３】
上記積層シートを貼り合わせたウエハの研削後のものの一例を図４に示す。かかる図では、積層シートをウエハ４に貼り合せたまま、ウエハ４の裏面が研削されている。
【００５４】
裏面の研削には、研削ステージを有する研削装置が特に限定なく、使用される。当該装置としては、ディスコ（株）製、「ＤＦＧ−８４０」などの公知の装置が挙げられる。また、研削条件も、特に限定はない。研削された後のウエハの厚さは、５０〜６００μｍ程度が好ましい。
【００５５】
研削後のウエハの裏面（研削面）にダイシングテープを貼り合わせたものの一例を図５に示す。かかる図では、研削されたウエハ４の裏面にダイシングテープ６が貼り合わせられている。
【００５６】
本発明に用いられるダイシングテープとしては、当該分野で通常使用されるものであれば特に限定されない。
【００５７】
ダイシングテープの貼り合わせ装置および条件としては、特に限定されず、公知の装置および条件が用いられる。
【００５８】
剥離シートの除去後のものの一例を図６に示す。かかる図では、ウエハ４に貼り合わされた積層シートのうち剥離シート（Ｂ層２およびＣ層３）のみが除去され、ウエハ４上にはＡ層１のみが残っている。
【００５９】
剥離シートの除去は、例えば日東電工社製：ＨＲ−８５００−ＩＩを用いて行なわれる。
【００６０】
ウエハの切断（ダイシング）後のものの一例を図７に示す。かかる図では、Ａ層１が貼り合わされたウエハ４が、ダイシングテープ６に貼り合わされたまま個別チップ７に切断されている。
【００６１】
ウエハの切断は、特に限定されず、通常のダイシング装置を用いて行われる。
【００６２】
別の態様として、ウエハの切断の際、Ａ層の透明性が低くウエハ回路面のパターンなどが認識できない場合においては、ダイシングテープをウエハの裏面に貼り合わせるのではなく、Ｃ層上にダイシングテープを貼り合わせた後、赤外線カメラを用いてパターン認識を行なうことにより切断することもできる。
【００６３】
チップ搭載の一例を図８に示す。かかる図では、個別チップ７がダイシングテープから取り外され配線回路基板８上に搭載されている。ウエハ４と配線回路基板８との間は、Ａ層１により樹脂封止されている。
【００６４】
配線回路基板８としては、特に限定されないが、大別してセラミック基板、プラスチック基板が挙げられる。プラスチック基板としては、例えば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板、ガラスエポキシ基板などが挙げられる。
【００６５】
個別チップ７の配線回路基板への搭載方法としては、まず個別チップは、ダイシングテープからピックアップして取り外され、チップトレイに収納されるか、またはフリップチップボンダーのチップ搭載ノズルへと搬送された後、バンプ接合形態により、半導体素子を加熱と共に加圧して配線回路基板へ搭載する（熱圧着実装方式）と同時に電気接続を得る方法、半導体素子を加熱と加圧と超音波を用いて配線回路基板へ搭載すると同時に電気接続を得る方法、半導体素子を配線回路基板に搭載した後、ハンダリフローにより電気接続を得る方法などが挙げられる。
【００６６】
上記加熱温度は、チップおよび配線回路基板の劣化の防止の観点から、５００℃以下が好ましく、４００℃以下がより好ましい。上記加圧条件は、接続用電極部の個数などにも依存するが、９．８×１０-3〜１．９６Ｎ／個が好ましく、１．９６×１０-2〜９．８×１０-1Ｎ／個がより好ましい。加熱方法としては、赤外線リフロー炉、乾燥機、温風機、熱板などを用いる公知の方法が挙げられる。
【００６７】
以上の方法により、電気接続信頼性や耐久性に優れた半導体装置が効率的に得られる。得られた半導体装置は、本発明に包含される。
【００６８】
【実施例】
以下、実施例を挙げて本発明をさらに説明するが、本発明はかかる実施例によりなんら限定されるものではない。
【００６９】
以下に実施例で用いた原料および部品をまとめて示す。
【００７０】
Ａ層の形成においては、エポキシ樹脂としてナフタレン型エポキシ樹脂（エポキシ当量：１４１ｇ／ｅｑ）、硬化剤としてキシリレン型フェノール樹脂（水酸基当量：１７４ｇ／ｅｑ）、潜在性硬化促進剤としてマイクロカプセル化トリフェニルホスフィン（ＴＰＰ）（シェル：ポリウレア、コア／シェル比＝３／７（ｗｔ／ｗｔ））、熱可塑性樹脂としてアクリロニトリル−ブタジエン共重合物（アクリロニトリル結合度：２７％、ムーニー粘度：７０ＭＬ１＋４／１００℃）および無機充填剤として球状シリカ（平均粒径：２μｍ、最大粒径：５μｍ）を用いた。
【００７１】
Ｂ層の形成においては、アクリル−ウレタン複合ポリマー、ポリ塩化ビニルまたはポリエチレンビニルアセテートを用いた。
【００７２】
Ｃ層の形成においては、ポリエチレンテレフタレート、ポリプロピレンまたはポリ塩化ビニルを用いた。
【００７３】
突起電極付ウエハとして、以下のようなウエハを使用した。
サイズ：８インチ、
厚さ：５２５μｍ、
配線：Ａ１、
突起電極：Ａｕスタッドバンプ、
突起電極高さ：８５±１０μｍ、
突起電極数：２４０個／１０ｍｍ2 （個別チップ）、
電極ピッチ：１３５μｍ、
パッシベーション膜：ポリイミド
【００７４】
配線回路基板として、以下のような配線回路基板を使用した。
材質：ガラスエポキシ、
配線：Ｃｕ−Ｎｉ−Ａｕ、
配線厚さ：３５μｍ
【００７５】
以下に評価方法をまとめて示す。
【００７６】
（１）厚さ
各層の厚さをＰＥＡＣＯＣＫ社製：ＤＧ２０５を用いて測定した。
【００７７】
（２）ゲルタイム
熱板の表面温度を表面温度計で測定し、１７５℃になるように設定した。測定サンプルを２００〜４００ｍｇとり、熱板上にのせてすばやく広げた。サンプルが溶融すると同時にストップウォッチで測定を開始した。５秒間、サンプルをかき混ぜ、その後１０秒間で薄く引き伸ばした。針先で線を入れていき、線が広がり乱れた点を終点とし、ストップウォッチを止め、時間を読み取り、その時間をゲルタイムとした。
【００７８】
（３）溶融粘度
Ａ層１ｇを、Ｅ型粘度計（ＨＡＡＫＥ社製：ＲＳ１）を用いて、８０℃にて測定した。プレートの直径は２０ｍｍ、ギャップは１００μｍ、剪断速度は１０（１／ｓ）に設定した。
【００７９】
（４）引張り弾性率
各層を、５ｍｍ幅×２５ｍｍ長さに切断し、ＲＨＥＯＭＥＴＲＩＣ ＳＣＩＥＮＴＩＦＩＣ社製：ＲＳＡＩＩにより、４０〜８０℃で測定した。周波数は１Ｈｚに設定した。
【００８０】
（５）バンプ充填性
積層シートをウエハに貼り合わせた後の、バンプ周辺におけるボイドを目視にて確認し、以下の評価基準に従って評価した。
〔評価基準〕
ボイドなし：○
ボイドあり：×
【００８１】
（６）ウエハ裏面研削（ＢＧ）後割れ
ウエハの裏面を研削した後のウエハの割れを目視にて確認し、以下の評価基準に従って評価した。
〔評価基準〕
割れなし：○
割れあり：×
【００８２】
（７）ウエハ反り量
ウエハの裏面を研削した後のウエハの最大反り部を定規により測定し、以下の評価基準に従って評価した。
〔評価基準〕
反り量が３ｍｍ未満：○
反り量が３ｍｍ以上：×
【００８３】
（８）チップ搭載後導通性
熱衝撃装置（タバイエスペック社製：ＴＳＢ−５）を用い、半導体装置を−４０℃で５分間維持後、１００℃で５分間維持する操作を行った。この操作後、半導体装置の導通性を評価し、半導体装置２０個あたりの不良品の個数で表した。導通性の評価では、デイジーチェーン（ＡＤＶＡＮＴＥＳＴ社製：デジタルマルチメーターＴＲ６８４７）で半導体装置の電気抵抗値を測定し、抵抗値表示なしのものを不良品としてカウントした。
【００８４】
（９）樹脂広がり量
半導体装置におけるチップ搭載エリアからのＡ層を構成する熱硬化性樹脂組成物の広がりを測定し、以下の評価基準に従って評価した。
〔評価基準〕
１．５ｍｍ未満：○
１．５ｍｍ以上：×
【００８５】
（１０）ハンダリフローの評価
ＪＥＤＥＣレベル３に基づき、２６０℃でのハンダリフロー後の半導体装置の電気抵抗値を測定し、半導体装置２０個あたりの不良品の個数で表した。本評価では、デイジーチェーン（ＡＤＶＡＮＴＥＳＴ社製：デジタルマルチメーターＴＲ６８４７）にて半導体装置の電気抵抗値を測定し、その電気抵抗値を初期値（前記操作を行う前の半導体装置の電気抵抗値）と比較した。この電気抵抗値が初期の１．５倍以上となったものを不良品としてカウントした。
【００８６】
（１１）温度サイクル試験
半導体装置を−５５℃で３０分間維持後、１２５℃で３０分間維持する操作を行った。この操作を１００サイクル行う毎にデイジーチェーン（ＡＤＶＡＮＴＥＳＴ社製：デジタルマルチメーターＴＲ６８４７）にて半導体装置の電気抵抗値を測定し、その電気抵抗値を初期値（前記操作を行う前の半導体装置の電気抵抗値）と比較した。この電気抵抗値が初期値の１．５倍以下を維持する最大の温度サイクルの回数で表した。
【００８７】
実施例１〜８および比較例１〜５
以下のようにして実施例１〜８および比較例１〜５の積層シートを形成した。該積層シートは、図１のものと同様の形態である。
【００８８】
（１）Ａ層の形成
表１に示す各原料を同表に示す割合で、メチルエチルケトンに混合溶解し、この混合溶液を離型処理したポリエステルフィルム上に塗布した。次に、ポリエステルフィルム上の該溶液を１２０℃で５分間乾燥させ、メチルエチルケトンを除去することにより、上記ポリエステルフィルム上に目的とする厚さ３０μｍまたは９０μｍのＡ層（Ａ１〜Ａ３）をそれぞれ形成し、その物性を測定した。
【００８９】
【表１】
Figure 0004170839
【００９０】
（２）Ｂ層の形成
表２に示す原料を用いてＢ層（Ｂ１〜Ｂ６）を形成し、その物性を測定した。
【００９１】
【表２】
Figure 0004170839
【００９２】
（３）Ｃ層の形成
表３に示す原料を用いてＣ層（Ｃ１〜Ｃ３）を形成し、その物性を測定した。
【００９３】
【表３】
Figure 0004170839
【００９４】
（４）剥離シートの形成
上記で形成したＣ層の片面にアンカーとして厚さ２０μｍのアクリル系粘着剤層を接着し、これを介して上記で形成したＢ層とＣ層とを貼り合わせることにより剥離シートを形成した。
【００９５】
（５）積層シートの形成
上記で形成した剥離シートのＢ層側と上記で形成したＡ層を６０℃にて貼り合わせることにより積層シートを形成した。なお、各実施例および比較例の積層シートにおける、Ａ層、Ｂ層およびＣ層の組み合わせは表４および５にそれぞれ示す。
【００９６】
【表４】
Figure 0004170839
【００９７】
【表５】
Figure 0004170839
【００９８】
実施例９〜１６および比較例６〜１０
以下のようにして実施例９〜１６および比較例６〜１０の半導体装置を作製した。上記で形成した実施例１〜８および比較例１〜５の積層シートを、ロール貼り合わせ機（日東電工社製：ＤＲ−８５００−ＩＩ）を用いて突起電極付ウエハの回路面上に４０℃、８０℃または１５０℃にてそれぞれ貼り合わせた（表６および７参照）。得られたウエハを研削装置（ＤＩＳＣＯ社製：ＤＦＧ−８４０）を用いて５０μｍの厚さまで研削した後、ダイシングテープ（日東電工社製：ＤＵ−３００）を貼り合わせた。次いで、剥離シートを除去した後、ダイシング装置（ＤＩＳＣＯ社製：ＤＦＤ−６５１）を使用して該ウエハを個別チップに切断し、Ａ層付チップを作製した。
【００９９】
【表６】
Figure 0004170839
【０１００】
【表７】
Figure 0004170839
【０１０１】
その後、フリップチップボンダー（九州松下製：ＦＢ３０Ｔ−Ｍ）を使用してＡ層付チップを配線回路基板へ熱圧着実装方式（チップ搭載時：温度１２０℃、圧力＝９．８×１０-2Ｎ／個、時間＝３秒、本圧着時：温度２４０℃、圧力＝４．９×１０-1Ｎ／個、時間＝１０秒）により搭載して半導体装置を作製した。得られた半導体装置に対して、乾燥炉（タバイエスペック社製：ＰＨＨ−１００）を使用してＡ層のポストキュアを行い、目的とする半導体装置を得た。
【０１０２】
試験例
実施例９〜１３ならびに比較例６および７において作製した半導体装置について、上記の評価を行った。その結果を表８に示す。
【０１０３】
【表８】
Figure 0004170839
【０１０４】
表８の結果から、実施例９〜１３において作製した半導体装置は、いずれの評価項目についても良好な評価結果を示すことがわかる。一方、比較例６および７において作製した半導体装置は、４０℃および８０℃におけるＢ層の引張り弾性率が３００ＭＰａを超えるため、バンプ充填性が悪く、またＢＧ後に割れも生じ、良好な半導体装置が得られないことがわかる。
【０１０５】
実施例１４〜１６および比較例８〜１０において作製した半導体装置について、上記の評価を行った。その結果を表９に示す。
【０１０６】
【表９】
Figure 0004170839
【０１０７】
表９の結果から、実施例１４〜１６において作製した半導体装置は、Ａ層の各原料の含有量にかかわらず、またＣ層の原料に関わらず、Ｃ層の引張り弾性率が１０００〜３０００ＭＰａの範囲にある場合、良好な評価結果を示すことがわかる。
【０１０８】
一方、比較例８において作製した半導体装置は、バンプ充填性およびＢＧ後割れは比較例６および７において作製した半導体装置と比較して良好な結果を示すものの、ウエハ反り量は評価基準を満たさないことがわかる。
【０１０９】
また、比較例９において作製した半導体装置は、バンプ充填性、ＢＧ後割れおよびウエハ反り量について良好な結果が得られるものの、チップ搭載後導通不良が生じ、さらに、樹脂広がり量も評価基準を満たさないことがわかる。
【０１１０】
さらに、比較例１０において作製した半導体装置は、１５０℃におけるＢ層の弾性率が１〜３００ＭＰａの範囲である（表２参照）ため、バンプ充填性およびＢＧ後割れは良好な結果を示すものの、ウエハ反り量は評価基準を満たさないことがわかる。
【０１１１】
【発明の効果】
本発明の積層シートは、バンプ充填性に優れ、優れたウエハ加工性を与え、半導体素子と配線回路基板との間の樹脂封止に使用でき、また半導体装置の優れた電気接続信頼性を担保し得る。該シートは、ウエハ回路面にボイドの発生なく貼り合わせることができ、ウエハ裏面研削後におけるウエハの反りの発生や、チップ周辺への樹脂のはみ出しがなく、該シートを用いることで効率的に半導体装置を製造することができる。
【図面の簡単な説明】
【図１】図１は、本発明の積層シートの一例を示す。
【図２】図２は、突起電極付ウエハの断面図の一例を示す。
【図３】図３は、本発明の半導体装置の製造方法の工程説明図の一例を示す。
【図４】図４は、本発明の半導体装置の製造方法の工程説明図の一例を示す。
【図５】図５は、本発明の半導体装置の製造方法の工程説明図の一例を示す。
【図６】図６は、本発明の半導体装置の製造方法の工程説明図の一例を示す。
【図７】図７は、本発明の半導体装置の製造方法の工程説明図の一例を示す。
【図８】図８は、本発明の半導体装置の製造方法の工程説明図の一例を示す。
【符号の説明】
１ Ａ層
２ Ｂ層
３ Ｃ層
４ ウエハ
５ 突起電極
６ ダイシングテープ
７ 個別チップ
８ 配線回路基板

Claims (6)

  1. 突起電極付ウエハの裏面を研削する工程において、該ウエハの回路面に貼られる積層シートであって、少なくとも、回路面と接する層（Ａ層）が８０℃における溶融粘度が１０〜３０００Ｐａ・ｓの熱硬化性樹脂層であり、Ａ層の上に直接積層された層（Ｂ層）が４０℃〜８０℃で１〜３００ＭＰａの引張り弾性率を有する熱可塑性樹脂層であり、かつ最外層（Ｃ層）が少なくとも２５℃で非可塑性の熱可塑性樹脂層である積層シート。
  2. Ｃ層の４０℃〜８０℃における引張り弾性率が１０００〜３０００ＭＰａである請求項１記載の積層シート。
  3. 突起電極の高さをｈ、Ａ層の厚さをＡｔ、Ｂ層の厚さをＢｔとしたときに、Ａｔ＜ｈであり、且つ（Ａｔ＋Ｂｔ）＞ｈである請求項１または２記載の積層シート。
  4. Ａ層を構成する熱硬化性樹脂組成物が、
    （イ） １分子中に２個以上のエポキシ基を有するエポキシ樹脂、
    （ロ） 硬化剤、
    （ハ） 潜在性硬化促進剤、および
    （ニ） 熱可塑性樹脂
    を含有してなる請求項１〜３いずれか記載の積層シート。
  5. 回路面に請求項１〜４いずれか記載の積層シートが貼られた突起電極付ウエハの裏面を研削する工程、Ａ層のみをウエハに残して他の層を除去する工程、および個別チップに切断する工程を含む半導体装置の製造方法。
  6. 請求項５記載の方法によって製造され得る半導体装置。
JP2003196113A 2003-07-11 2003-07-11 積層シート Expired - Lifetime JP4170839B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003196113A JP4170839B2 (ja) 2003-07-11 2003-07-11 積層シート
US10/876,651 US7521122B2 (en) 2003-07-11 2004-06-28 Laminated sheet
EP20040015517 EP1496547B1 (en) 2003-07-11 2004-07-01 Multilayer sheet for backside grinding of a semiconductor wafer
AT04015517T ATE551721T1 (de) 2003-07-11 2004-07-01 Mehrschichtige folie zum schleifen einer halbleiterscheibenrückseite
TW093120520A TWI347659B (en) 2003-07-11 2004-07-08 Laminated sheet
KR1020040053615A KR101044584B1 (ko) 2003-07-11 2004-07-09 적층 시트
CNB2004100552484A CN1333462C (zh) 2003-07-11 2004-07-09 层压片、用于制造半导体器件的方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003196113A JP4170839B2 (ja) 2003-07-11 2003-07-11 積層シート

Publications (2)

Publication Number Publication Date
JP2005028734A JP2005028734A (ja) 2005-02-03
JP4170839B2 true JP4170839B2 (ja) 2008-10-22

Family

ID=33448032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003196113A Expired - Lifetime JP4170839B2 (ja) 2003-07-11 2003-07-11 積層シート

Country Status (7)

Country Link
US (1) US7521122B2 (ja)
EP (1) EP1496547B1 (ja)
JP (1) JP4170839B2 (ja)
KR (1) KR101044584B1 (ja)
CN (1) CN1333462C (ja)
AT (1) ATE551721T1 (ja)
TW (1) TWI347659B (ja)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322804A (ja) * 2004-05-10 2005-11-17 Nitto Denko Corp 光半導体装置
US20060068213A1 (en) * 2004-09-29 2006-03-30 O'brien Kevin Decorative laminate assembly with improved tie sheet and bridging agent
CN101035649B (zh) * 2004-10-08 2010-09-08 昭和电工株式会社 液体珩磨加工机和液体珩磨加工方法
JP2006261529A (ja) * 2005-03-18 2006-09-28 Lintec Corp フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
WO2006118033A1 (ja) * 2005-04-27 2006-11-09 Lintec Corporation シート状アンダーフィル材および半導体装置の製造方法
JP2007035880A (ja) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd バンプ付きウエハの製造方法、バンプ付きウエハ、半導体装置
JP2007141963A (ja) * 2005-11-15 2007-06-07 Denso Corp 基板の実装方法、及びその実装方法で実装された半導体装置
JP4699189B2 (ja) * 2005-12-01 2011-06-08 日東電工株式会社 半導体装置の製造方法及び電子部品
JP2007250952A (ja) * 2006-03-17 2007-09-27 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2007266191A (ja) * 2006-03-28 2007-10-11 Nec Electronics Corp ウェハ処理方法
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
JP2008159755A (ja) * 2006-12-22 2008-07-10 Sekisui Chem Co Ltd 半導体装置の製造方法
US7838391B2 (en) * 2007-05-07 2010-11-23 Stats Chippac, Ltd. Ultra thin bumped wafer with under-film
KR101096142B1 (ko) 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
TWI432546B (zh) 2008-02-07 2014-04-01 Sumitomo Bakelite Co A semiconductor thin film, a semiconductor device manufacturing method, and a semiconductor device
JP5318435B2 (ja) * 2008-02-29 2013-10-16 日東電工株式会社 半導体ウエハの裏面研削用粘着シート及びこの裏面研削用粘着シートを用いる半導体ウエハの裏面研削方法
JP2009260224A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体装置の製造方法
JP2009260232A (ja) * 2008-03-26 2009-11-05 Hitachi Chem Co Ltd 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
JP5837272B2 (ja) * 2008-05-21 2015-12-24 日立化成株式会社 半導体製造装置の製造方法
US20100007007A1 (en) * 2008-07-08 2010-01-14 Samsung Electronics Co., Ltd Semiconductor package
WO2010082922A1 (en) * 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
JP5477144B2 (ja) * 2009-05-26 2014-04-23 日立化成株式会社 回路部材接続用接着剤シート及び半導体装置の製造方法
CN102918430B (zh) 2010-06-01 2016-08-24 3M创新有限公司 多层密封膜
US8852391B2 (en) 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
KR101920091B1 (ko) * 2010-08-23 2018-11-19 세키스이가가쿠 고교가부시키가이샤 접착 시트 및 반도체 칩의 실장 방법
JP2012074623A (ja) * 2010-09-29 2012-04-12 Sekisui Chem Co Ltd 半導体加工用接着フィルム及び半導体チップ実装体の製造方法
JP5957794B2 (ja) * 2011-01-26 2016-07-27 日立化成株式会社 積層シート及び半導体装置の製造方法
JP5802400B2 (ja) * 2011-02-14 2015-10-28 日東電工株式会社 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法
JP5666335B2 (ja) 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法
TWI540644B (zh) 2011-07-01 2016-07-01 漢高智慧財產控股公司 斥性材料於半導體總成中保護製造區域之用途
JP2013021119A (ja) * 2011-07-11 2013-01-31 Shin Etsu Chem Co Ltd ウエハーレベルアンダーフィル剤組成物、これを用いた半導体装置及びその製造方法
JP5800640B2 (ja) * 2011-08-30 2015-10-28 日東電工株式会社 発光ダイオード装置の製造方法
JP5958262B2 (ja) 2011-10-28 2016-07-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6337417B2 (ja) * 2012-03-16 2018-06-06 住友ベークライト株式会社 接着シートおよび電子部品
JP5965185B2 (ja) 2012-03-30 2016-08-03 デクセリアルズ株式会社 回路接続材料、及びこれを用いた半導体装置の製造方法
SG11201406125PA (en) 2012-05-30 2014-11-27 Toray Industries Adhesive sheet for production of semiconductor device with bump electrode, and method for production of semiconductor device
JP5738263B2 (ja) * 2012-12-25 2015-06-17 日立化成株式会社 半導体装置の製造方法
KR102070091B1 (ko) 2013-02-20 2020-01-29 삼성전자주식회사 기판 연마 방법 및 이를 이용한 반도체 발광소자 제조방법
JP5976573B2 (ja) 2013-03-13 2016-08-23 日東電工株式会社 補強シート及び二次実装半導体装置の製造方法
JP6358535B2 (ja) * 2013-04-26 2018-07-18 パナソニックＩｐマネジメント株式会社 配線板間接続構造、および配線板間接続方法
JP6069142B2 (ja) 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6129696B2 (ja) * 2013-09-11 2017-05-17 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6069143B2 (ja) 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6069153B2 (ja) 2013-09-27 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6443343B2 (ja) * 2013-12-26 2018-12-26 日立化成株式会社 仮固定用フィルム、仮固定用フィルムシート及び半導体装置
JP6347657B2 (ja) * 2014-04-22 2018-06-27 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
JP6328987B2 (ja) * 2014-04-22 2018-05-23 デクセリアルズ株式会社 半導体装置の製造方法
JP2015092594A (ja) * 2014-12-10 2015-05-14 日東電工株式会社 保護層形成用フィルム
JP6438790B2 (ja) 2015-02-06 2018-12-19 デクセリアルズ株式会社 半導体装置の製造方法、及びアンダーフィルフィルム
JP6021982B2 (ja) * 2015-03-31 2016-11-09 積水化学工業株式会社 バックグラインド−アンダーフィル一体型テープ、及び、半導体チップの実装方法
JP6599134B2 (ja) * 2015-06-04 2019-10-30 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
JP6595296B2 (ja) 2015-10-19 2019-10-23 デクセリアルズ株式会社 保護テープ、及び半導体装置の製造方法
WO2017078042A1 (ja) 2015-11-04 2017-05-11 リンテック株式会社 保護膜形成用シート
MY186930A (en) 2015-11-04 2021-08-26 Lintec Corp Curable resin film and first protective film forming sheet
TWI641494B (zh) 2015-11-04 2018-11-21 日商琳得科股份有限公司 第一保護膜形成用片、第一保護膜形成方法以及半導體晶片的製造方法
JP6816918B2 (ja) * 2015-11-04 2021-01-20 リンテック株式会社 半導体装置の製造方法
TWI761317B (zh) 2015-11-04 2022-04-21 日商琳得科股份有限公司 熱固化性樹脂膜、第一保護膜形成用片以及第一保護膜的形成方法
JP6230761B2 (ja) 2015-11-04 2017-11-15 リンテック株式会社 第１保護膜形成用シート
KR102538766B1 (ko) 2015-11-04 2023-05-31 린텍 가부시키가이샤 경화성 수지 필름 및 제1 보호막 형성용 시트
JP6304852B2 (ja) 2015-11-04 2018-04-04 リンテック株式会社 熱硬化性樹脂フィルムと第２保護膜形成フィルムのキット、熱硬化性樹脂フィルム、第１保護膜形成用シート及び半導体ウエハ用第１保護膜の形成方法
SG11201803243UA (en) 2015-11-04 2018-05-30 Lintec Corp Curable resin film and first protective film forming sheet
JP6213757B2 (ja) 2015-11-04 2017-10-18 リンテック株式会社 硬化性樹脂フィルム及び第１保護膜形成用シート
US9837375B2 (en) * 2016-02-26 2017-12-05 Semtech Corporation Semiconductor device and method of forming insulating layers around semiconductor die
JP6132056B2 (ja) * 2016-06-17 2017-05-24 日立化成株式会社 半導体装置の製造方法
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
WO2018088269A1 (ja) * 2016-11-08 2018-05-17 リンテック株式会社 半導体装置の製造方法
JP6975006B2 (ja) * 2016-12-26 2021-12-01 リンテック株式会社 ワークの製造方法
KR102325868B1 (ko) 2017-05-16 2021-11-12 데쿠세리아루즈 가부시키가이샤 언더필재, 언더필 필름, 및 이를 이용한 반도체 장치의 제조 방법
JP7095978B2 (ja) * 2017-11-16 2022-07-05 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
JP7380565B2 (ja) 2018-08-03 2023-11-15 株式会社レゾナック 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
KR20210084452A (ko) 2018-11-12 2021-07-07 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 웨이퍼 가공용 접착 필름
JP7047750B2 (ja) * 2018-12-21 2022-04-05 味の素株式会社 積層配線板の製造方法
CN117070169A (zh) 2019-09-30 2023-11-17 株式会社力森诺科 半导体用黏合剂及其制造方法、以及半导体装置及其制造方法
JP7032477B2 (ja) * 2020-06-19 2022-03-08 日東電工株式会社 バンプ根元補強用シート
CN116783263A (zh) 2021-03-30 2023-09-19 株式会社力森诺科 半导体用黏合剂、半导体用黏合剂片及半导体装置的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1660721A (en) * 1926-07-02 1928-02-28 Martin J Schrag Orthopedic apparatus
US4099525A (en) * 1977-03-07 1978-07-11 Mccarthy Robert O Animal leg brace
WO1990013273A1 (fr) * 1989-04-28 1990-11-15 Charles Humbert Appareil orthopedique pour handicapes d'une jambe
US5578041A (en) * 1994-10-14 1996-11-26 Trustees Of The University Of Pennsylvania External fixation device
US5726391A (en) * 1996-12-16 1998-03-10 Shell Oil Company Thermosetting Encapsulants for electronics packaging
JP4598905B2 (ja) 1999-01-29 2010-12-15 フリースケール セミコンダクター インコーポレイテッド 半導体素子の製造方法
JP2001144123A (ja) 1999-09-02 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001144120A (ja) 1999-11-10 2001-05-25 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
JP4180206B2 (ja) 1999-11-12 2008-11-12 リンテック株式会社 半導体装置の製造方法
JP4369584B2 (ja) 2000-01-21 2009-11-25 日東電工株式会社 半導体ウエハ保持保護用粘着シート
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP2002327165A (ja) 2001-04-20 2002-11-15 Three M Innovative Properties Co 熱硬化性の接着剤フィルム及びそれを用いた接着構造
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
US20030111519A1 (en) 2001-09-04 2003-06-19 3M Innovative Properties Company Fluxing compositions
JP4251807B2 (ja) * 2001-12-17 2009-04-08 株式会社巴川製紙所 半導体装置製造用接着シート
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1496547A2 (en) 2005-01-12
CN1577821A (zh) 2005-02-09
KR20050009160A (ko) 2005-01-24
EP1496547B1 (en) 2012-03-28
JP2005028734A (ja) 2005-02-03
KR101044584B1 (ko) 2011-06-29
US20050008873A1 (en) 2005-01-13
EP1496547A3 (en) 2007-07-18
CN1333462C (zh) 2007-08-22
ATE551721T1 (de) 2012-04-15
TW200507208A (en) 2005-02-16
US7521122B2 (en) 2009-04-21
TWI347659B (en) 2011-08-21

Similar Documents

Publication Publication Date Title
JP4170839B2 (ja) 積層シート
TWI427685B (zh) 半導體裝置之製造方法及半導體裝置
US7611926B2 (en) Thermosetting die bonding film
JP4975564B2 (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP5477144B2 (ja) 回路部材接続用接着剤シート及び半導体装置の製造方法
JP2001332520A (ja) シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP2011134811A (ja) 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP4766200B2 (ja) 接着剤組成物及び半導体装置の製造方法
JP2011140617A (ja) アンダーフィル形成用接着剤組成物、アンダーフィル形成用接着剤シート及び半導体装置の製造方法
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
JP4988531B2 (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP2013004872A (ja) 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
JP5005324B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP6321910B2 (ja) 封止シート、半導体装置の製造方法及び封止シート付き基板
JP5213313B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2008038111A (ja) フィルム状接着剤及びそれを使用する半導体パッケージの製造方法
JP2005089660A (ja) 半導体封止用樹脂組成物
JP4417122B2 (ja) シート状半導体封止用樹脂組成物
JP4148434B2 (ja) 半導体装置の製法
JP5703621B2 (ja) 回路部材接続用接着剤、回路部材接続用接着剤シート、半導体装置及び半導体装置の製造方法
JP5414256B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP2000290471A (ja) 封止用樹脂組成物
JP5375351B2 (ja) 半導体回路部材の製造方法
TWI828455B (zh) 接著劑用組成物及膜狀接著劑、以及使用膜狀接著劑之半導體封裝及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4170839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140815

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term