KR20210084452A - 반도체 장치의 제조 방법 및 반도체 웨이퍼 가공용 접착 필름 - Google Patents

반도체 장치의 제조 방법 및 반도체 웨이퍼 가공용 접착 필름 Download PDF

Info

Publication number
KR20210084452A
KR20210084452A KR1020217010270A KR20217010270A KR20210084452A KR 20210084452 A KR20210084452 A KR 20210084452A KR 1020217010270 A KR1020217010270 A KR 1020217010270A KR 20217010270 A KR20217010270 A KR 20217010270A KR 20210084452 A KR20210084452 A KR 20210084452A
Authority
KR
South Korea
Prior art keywords
adhesive layer
adhesive
semiconductor wafer
meth
hydroxy
Prior art date
Application number
KR1020217010270A
Other languages
English (en)
Inventor
마코토 사토우
고이치 차바나
데츠야 다니구치
아키코 하야시데
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20210084452A publication Critical patent/KR20210084452A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13081—Multigate devices
    • H01L2924/13082—Tetrode transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesive Tapes (AREA)

Abstract

주면의 일방에 복수의 전극을 갖는 반도체 웨이퍼를 준비하고, 상기 반도체 웨이퍼의 전극이 마련되어 있는 측에, 기재 및 점착제층을 포함하는 백그라인드 테이프와, 점착제층 상에 형성된 접착제층을 구비하는 반도체 웨이퍼 가공용 접착 필름을 첩부하여, 적층체를 얻는 공정과, 반도체 웨이퍼를 연삭하여 반도체 웨이퍼를 박후화하는 공정과, 박후화한 반도체 웨이퍼 및 접착제층을 다이싱하여 접착제층 부착 반도체 칩으로 개편화하는 공정과, 접착제층 부착 반도체 칩의 전극을, 다른 반도체 칩 또는 배선 회로 기판의 전극과 전기적으로 접속하는 공정을 갖고, 백그라인드 테이프의 두께가 75~300μm이며, 점착제층의 두께가 접착제층의 두께의 3배 이상인, 반도체 장치의 제조 방법.

Description

반도체 장치의 제조 방법 및 반도체 웨이퍼 가공용 접착 필름
본 개시는 반도체 장치의 제조 방법 및 반도체 웨이퍼 가공용 접착 필름에 관한 것이다.
최근, 전자 기기의 소형화, 박형화에 따라, 회로 부재에 형성된 회로의 고밀도화가 진전되어, 인접하는 전극끼리의 간격 및 전극의 폭이 매우 좁아지는 경향이 있다. 이에 따라, 반도체 패키지의 박형화 및 소형화에 대한 요구도 높아지고 있다. 그 때문에, 반도체 칩의 실장 방식으로서, 금속 와이어를 이용하여 접속하는 종래의 와이어 본딩 방식 대신에, 칩 전극 상에 범프라고 불리는 돌기 전극을 형성하고, 기판 전극과 칩 전극을 범프를 개재하여 직접 접속하는 플립 칩 접속 방식이 주목받고 있다.
플립 칩 접속 방식으로서는, 땜납 범프를 이용하는 방식, 금 범프와 도전성 접착제를 이용하는 방식, 열압착 방식, 초음파 방식 등이 알려져 있다. 이들 방식으로는, 칩과 기판의 열팽창 계수차에서 유래하는 열스트레스가 접속 부분에 집중되어 접속 신뢰성이 저하된다는 문제가 있다. 이와 같은 접속 신뢰성의 저하를 방지하기 위하여, 일반적으로, 칩과 기판의 간극을 충전하는 언더필이 수지에 의하여 형성된다. 열스트레스가 언더필로 분산됨으로써 완화되기 때문에, 접속 신뢰성을 향상시키는 것이 가능하다.
일반적으로, 언더필을 형성하는 방법으로서는, 반도체 칩과 기판을 땜납 등을 이용하여 접속한 후, 공극에 액상 밀봉 수지를 모세관 현상을 이용하여 주입하는 방식이 채용되고 있다. 칩과 기판을 접속할 때에는, 땜납 표면의 산화막을 환원 제거하고 금속 접합을 용이하게 하기 위하여, 로진 또는 유기산 등으로 이루어지는 플럭스를 이용하고 있지만, 플럭스의 잔사가 남으면, 액상 수지를 주입한 경우에 보이드라고 불리는 기포 발생의 원인이 되거나, 산 성분에 의하여 배선의 부식이 발생하여, 접속 신뢰성이 저하되거나 하는 점에서, 잔사를 세정하는 공정이 필수였다. 그러나, 미세 접속화에 따라 반도체 칩과 기판 사이의 공극이 좁아져 있기 때문에, 플럭스 잔사의 세정이 곤란해지는 경우가 있었다. 또한, 반도체 칩과 기판 사이의 좁은 공극에 액상 수지를 주입하는 데에 장시간을 필요로 하여 생산성이 저하된다는 문제가 있었다.
이와 같은 액상 밀봉 수지의 과제를 해결하기 위하여, 땜납 표면의 산화막을 환원 제거하는 성질(이하 플럭스 활성이라고 기재함)을 구비한 밀봉 수지를 이용하여, 밀봉 수지를 기판에 공급한 후, 반도체 칩과 기판을 접속함과 동시에, 반도체 칩과 기판 사이의 공극을 수지로 밀봉 충전하여, 플럭스 잔사의 세정을 생략하는 것이 가능해지는 선공급 방식이라고 불리는 접속 방법이 제안되고 있다. 그리고, 이 접속 방법에 대응한 밀봉 수지의 개발이 행해지고 있다.
또한, 반도체 장치의 가일층의 박형화의 요구에 따라, 반도체 웨이퍼를 보다 얇게 하기 위하여, 웨이퍼의 이면을 연삭하는, 이른바 백그라인드가 행해지고 있어, 반도체 장치의 제조 공정은 번잡해지고 있다. 따라서, 공정의 간략화에 적절한 방법으로서 백그라인드 시에 반도체 웨이퍼를 지지하는 기능과 언더필 기능을 겸비하는 수지의 제안이 이루어져 오고 있다(특허문헌 1~3 참조).
특허문헌 1: 일본 공개특허공보 2001-332520호 특허문헌 2: 일본 공개특허공보 2005-028734호 특허문헌 3: 일본 공개특허공보 2009-239138호
그러나, 선공급 방식으로는, 반도체 칩의 실장 후에 필릿이라고 불리는 칩 밖으로의 수지의 밀려 나옴이 발생하기 쉽다. 이 필릿이 큰 경우, 인접하는 칩의 실장이 곤란해지는 점에서, 필릿의 억제가 필요해진다. 필릿을 억제하는 수법으로서는, 예를 들면 밀봉 수지로서 공급하는 필름상 수지(접착제층)의 두께를, 범프의 높이와 동일하게 혹은 얇게 하는 것이 생각되고 있다.
단, 반도체 웨이퍼 상에는 범프 및 다이싱 가공 시의 기준이 되는 스크라이브 라인 등의 요철이 형성되어 있기 때문에, 박막화한 필름상 수지를 래미네이팅한 경우, 보이드가 남기 쉬워진다는 문제가 있다. 범프 주변부에 보이드가 남은 경우는, 실장 후에도 보이드가 남기 쉬워진다. 그리고, 그 보이드가 신뢰성 시험 시에 팽창함으로써, 접속부를 보강해야 할 수지에 크랙이 발생하거나, 또는 접속부의 파단이 발생한다는 문제가 발생하기 쉬워진다. 또, 스크라이브 라인 상에 보이드가 남은 경우는, 다이싱 가공 시에 보이드가 기점이 되어 필름상 수지가 웨이퍼로부터 박리된다는 문제가 발생하기 쉬워진다.
보이드를 억제하는 방법으로서, 반도체 웨이퍼 상의 요철에 대한 필름상 수지의 추종성을 향상시키는 것이 생각된다. 추종성을 향상시키기 위해서는, 필름상 수지를 유동성이 높은 것으로 하는 것, 및 래미네이트 온도를 높이는 것 등이 생각된다. 그러나, 전자의 방법으로는, 보이드는 억제할 수 있어도 필릿이 발생하기 쉬워진다는 문제가 있다. 또, 후자의 경우는, 래미네이팅 시에 가해진 열에 의하여, 래미네이트 후에 백그라인드 테이프의 기재의 수축량이 커진다. 그 때문에, 백그라인드 후의 웨이퍼가 기재의 수축을 억제할 수 없어, 웨이퍼의 휨이 커지는 문제가 발생한다.
본 개시는, 상기 종래 기술이 갖는 과제를 감안하여 이루어진 것이며, 필릿 및 웨이퍼 휨에 대하여 악영향을 주지 않고, 접착제층의 래미네이팅 시의 보이드의 발생을 억제할 수 있는 반도체 장치의 제조 방법, 및 반도체 웨이퍼 가공용 접착 필름을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 개시는, 주면(主面)의 일방에 복수의 전극을 갖는 반도체 웨이퍼를 준비하고, 상기 반도체 웨이퍼의 상기 전극이 마련되어 있는 측에, 기재 및 상기 기재 상에 형성된 점착제층을 포함하는 백그라인드 테이프와, 상기 점착제층 상에 형성된 접착제층을 구비하는 반도체 웨이퍼 가공용 접착 필름을 상기 접착제층 측으로부터 첩부하여, 적층체를 얻는 공정과, 상기 반도체 웨이퍼의 상기 전극이 마련되어 있는 측과는 반대 측을 연삭하여 상기 반도체 웨이퍼를 박후화(薄厚化)하는 공정과, 상기 박후화한 반도체 웨이퍼 및 상기 접착제층을 다이싱하여 접착제층 부착 반도체 칩으로 개편화하는 공정과, 상기 접착제층 부착 반도체 칩의 전극을, 다른 반도체 칩 또는 배선 회로 기판의 전극과 전기적으로 접속하는 공정을 갖고, 상기 백그라인드 테이프의 두께가 75~300μm이며, 상기 점착제층의 두께가 상기 접착제층의 두께의 3배 이상인, 반도체 장치의 제조 방법을 제공한다.
상기 제조 방법에 의하면, 기재 및 점착제층으로 구성되는 백그라인드 테이프의 두께를 75~300μm로 하고, 또한 점착제층의 두께를 접착제층의 두께의 3배 이상으로 함으로써, 접착제층을 박막화한 경우여도, 접착제층의 래미네이팅 시의 보이드의 발생을 억제할 수 있다. 여기에서, 반도체 웨이퍼 가공용 접착 필름에 있어서의 백그라인드 테이프 및 그 점착제층은, 백그라인드 시에 반도체 웨이퍼를 지지할 수 있는 것이면 되고, 또 반도체 웨이퍼에 직접 접하는 것은 아니기 때문에, 종래, 백그라인드 테이프 및 그 점착제층의 두께와 보이드의 관계성은 검토되어 있지 않았다. 그러나, 본 발명자들이 예의 검토를 거듭한 결과, 백그라인드 테이프 및 그 점착제층의 두께를 상기 조건을 충족시키도록 조정함으로써, 백그라인드 테이프 전체를 저탄성률화하여 반도체 웨이퍼 상의 요철에 대한 반도체 웨이퍼 가공용 접착 필름의 추종성을 향상시킬 수 있는 것을 발견했다. 이로써, 접착제층의 유동성을 높이거나 래미네이트 온도를 높이거나 하지 않고, 접착제층의 래미네이팅 시의 보이드의 발생을 억제할 수 있다. 또, 상기 제조 방법은, 보이드의 발생을 억제하기 위하여 접착제층의 조성 및 래미네이트 조건을 변경할 필요가 없기 때문에, 필릿 및 웨이퍼 휨에 대하여 악영향을 주는 경우가 없다. 또한, 상기 제조 방법은, 백그라인드성에도 악영향을 주는 경우가 없는 것을 확인하고 있다.
상기 제조 방법에 있어서, 상기 백그라인드 테이프의 35℃에서의 탄성률은, 1.5GPa 이하여도 된다. 이 경우, 반도체 웨이퍼 가공용 접착 필름의 반도체 웨이퍼 상의 요철에 대한 추종성을 보다 향상시킬 수 있으며, 접착제층의 래미네이팅 시의 보이드의 발생을 보다 억제할 수 있다.
상기 제조 방법에 있어서, 상기 기재는 폴리에틸렌테레프탈레이트 필름이어도 된다. 이 경우, 래미네이트 장치에 있어서의 반송 시의 장력에 의한 기재의 변형을 보다 억제할 수 있음과 함께, 반도체 웨이퍼 가공용 접착 필름을 웨이퍼 사이즈로 프리커팅하는 경우의 절단성을 양호하게 할 수 있으며, 버(burr)의 발생을 억제할 수 있다.
상기 제조 방법에 있어서, 상기 점착제층과 상기 접착제층의 사이의 접착력은, 상기 접착제층과 상기 반도체 웨이퍼의 사이의 접착력보다 낮아도 된다. 이 경우, 반도체 웨이퍼의 백그라인드 후에, 접착제층을 반도체 웨이퍼 상에 남기고, 백그라인드 테이프만을 용이하게 박리하는 것이 가능해진다.
상기 제조 방법에 있어서, 상기 접착제층의 두께는, 상기 반도체 웨이퍼의 상기 전극의 높이 미만이어도 된다. 본 개시의 제조 방법은, 접착제층의 두께를 반도체 웨이퍼의 전극의 높이 미만까지 박막화한 경우에 적합하다. 이와 같이 접착제층을 박막화한 경우여도, 접착제층의 래미네이팅 시의 보이드의 발생을 억제할 수 있다.
상기 제조 방법에 있어서, 상기 반도체 웨이퍼는, 상기 전극을 갖는 주면에 홈을 갖고 있어도 된다. 본 개시의 제조 방법은, 표면에 스크라이브 라인과 같은 홈을 갖는 반도체 웨이퍼를 이용하는 경우에 적합하다. 이와 같이 홈을 갖는 반도체 웨이퍼를 이용한 경우여도, 접착제층의 래미네이팅 시의 보이드의 발생을 억제할 수 있다.
본 개시는 또, 기재 및 상기 기재 상에 형성된 점착제층을 포함하는 백그라인드 테이프와, 상기 점착제층 상에 형성된 접착제층을 구비하고, 상기 백그라인드 테이프의 두께가 75~300μm이며, 상기 점착제층의 두께가 상기 접착제층의 두께의 3배 이상인, 반도체 웨이퍼 가공용 접착 필름을 제공한다.
상기 접착 필름에 의하면, 기재 및 점착제층으로 구성되는 백그라인드 테이프의 두께를 75~300μm로 하고, 또한 점착제층의 두께를 접착제층의 두께의 3배 이상으로 함으로써, 접착제층을 박막화한 경우여도, 접착제층의 래미네이팅 시의 보이드의 발생을 억제할 수 있다.
상기 접착 필름에 있어서, 상기 백그라인드 테이프의 35℃에서의 탄성률은 1.5GPa 이하여도 된다. 또, 상기 기재는 폴리에틸렌테레프탈레이트 필름이어도 된다.
본 개시에 의하면, 필릿 및 웨이퍼 휨에 대하여 악영향을 주지 않고, 접착제층의 래미네이팅 시의 보이드의 발생을 억제할 수 있는 반도체 장치의 제조 방법, 및 반도체 웨이퍼 가공용 접착 필름을 제공할 수 있다.
도 1은 본 개시의 반도체 웨이퍼 가공용 접착 필름의 일 실시형태를 나타내는 모식 단면도이다.
도 2는 본 개시의 반도체 장치의 제조 방법의 일 실시형태를 설명하기 위한 모식 단면도이다.
도 3은 본 개시의 반도체 장치의 제조 방법의 일 실시형태를 설명하기 위한 모식 단면도이다.
도 4는 본 개시의 반도체 장치의 제조 방법의 일 실시형태를 설명하기 위한 모식 단면도이다.
도 5는 본 개시의 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다.
이하, 경우에 따라 도면을 참조하면서 본 개시의 적합한 실시형태에 대하여 상세하게 설명한다. 또한, 도면 중, 동일 또는 상당 부분에는 동일 부호를 붙이며, 중복되는 설명은 생략한다. 또, 상하좌우 등의 위치 관계는, 특별히 설명하지 않는 한, 도면에 나타내는 위치 관계에 근거하는 것으로 한다. 또한, 도면의 치수 비율은 도시된 비율에 한정되는 것은 아니다.
본 명세서에 있어서, "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다. 본 명세서에 단계적으로 기재되어 있는 수치 범위에 있어서, 소정 단계의 수치 범위의 상한값 또는 하한값은, 다른 단계의 수치 범위의 상한값 또는 하한값과 임의로 조합할 수 있다. 본 명세서에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다. "A 또는 B"란, A 및 B 중 어느 일방을 포함하고 있으면 되고, 양방 모두 포함하고 있어도 된다. 본 명세서에 예시하는 재료는, 특별히 설명하지 않는 한, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 본 명세서에 있어서, "(메트)아크릴"이란, 아크릴 또는 그에 대응하는 메타크릴을 의미한다.
본 개시의 반도체 장치의 제조 방법의 일 실시형태는, 주면의 일방에 복수의 전극을 갖는 반도체 웨이퍼를 준비하고, 그 반도체 웨이퍼의 상기 전극이 마련되어 있는 측에, 기재 및 그 기재 상에 형성된 점착제층을 포함하는 백그라인드 테이프와, 상기 점착제층 상에 형성된 접착제층을 구비하는 반도체 웨이퍼 가공용 접착 필름을 상기 접착제층 측으로부터 첩부하여, 적층체를 얻는 공정과, 상기 반도체 웨이퍼의 상기 전극이 마련되어 있는 측과는 반대 측을 연삭하여 상기 반도체 웨이퍼를 박후화하는 공정과, 상기 박후화한 반도체 웨이퍼 및 상기 접착제층을 다이싱하여 접착제층 부착 반도체 칩으로 개편화하는 공정과, 상기 접착제층 부착 반도체 칩의 전극을, 다른 반도체 칩 또는 배선 회로 기판의 전극과 전기적으로 접속하는 공정을 갖는다.
도 1은, 본 개시의 반도체 웨이퍼 가공용 접착 필름의 일 실시형태를 나타내는 모식 단면도이다. 도 1에 나타나는 반도체 웨이퍼 가공용 접착 필름(10)은, 지지 기재(1), 필름상 접착제(접착제층)(2), 및 백그라인드 테이프(5)로 구성되어 있다. 백그라인드 테이프(5)는, 점착제층(3) 및 기재(4)로 구성되어 있다. 본 실시형태의 접착 필름(10)에 있어서, 백그라인드 테이프(5)의 두께는 75~300μm이며, 점착제층(3)의 두께는 접착제층(2)의 두께의 3배 이상이다. 본 실시형태의 접착 필름(10)은, 백그라인드 및 회로 부재 접속의 양(兩)용도를 겸비할 수 있는 필름이며, 접착제층(2)이, 반도체 웨이퍼의 전극이 마련되어 있는 측의 주면에 첩부된다.
먼저, 접착제층(2)을 구성하는 접착제 조성물에 대하여 설명한다.
본 실시형태의 접착제 조성물은, 예를 들면 에폭시 수지(이하, 경우에 따라 "(a) 성분"이라고 한다.), 경화제(이하, 경우에 따라 "(b) 성분"이라고 한다.), 및 플럭스제(이하, 경우에 따라 "(c) 성분"이라고 한다.)를 함유한다.
본 실시형태의 접착제 조성물은, 필요에 따라, 중량 평균 분자량이 10000 이상인 고분자 성분(이하, 경우에 따라 "(d) 성분"이라고 한다.)을 함유하고 있어도 된다. 또, 본 실시형태의 접착제 조성물은, 필요에 따라, 필러(이하, 경우에 따라 "(e) 성분"이라고 한다.)를 함유하고 있어도 된다.
이하, 본 실시형태의 접착제 조성물을 구성하는 각 성분에 대하여 설명한다.
(a) 성분: 에폭시 수지
에폭시 수지로서는, 분자 내에 2개 이상의 에폭시기를 갖는 것이면 특별히 제한없이 이용할 수 있다. (a) 성분으로서, 예를 들면 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀아랄킬형 에폭시 수지, 바이페닐형 에폭시 수지, 트라이페닐메테인형 에폭시 수지, 다이사이클로펜타다이엔형 에폭시 수지 및 각종 다관능 에폭시 수지를 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
(a) 성분은, 고온에서의 접속 시에 분해되어 휘발 성분이 발생하는 것을 억제하는 관점에서, 접속 시의 온도가 250℃인 경우는, 250℃에 있어서의 열중량 감소량률이 5% 이하인 에폭시 수지를 이용하는 것이 바람직하고, 접속 시의 온도가 300℃인 경우는, 300℃에 있어서의 열중량 감소량률이 5% 이하인 에폭시 수지를 이용하는 것이 바람직하다.
(a) 성분의 함유량은, 접착제 조성물의 전체량(용제를 제외한다) 기준으로, 예를 들면 5~75질량%이고, 바람직하게는 10~50질량%이며, 보다 바람직하게는 15~35질량%이다.
(b) 성분: 경화제
(b) 성분으로서는, 예를 들면 페놀 수지계 경화제, 산무수물계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제를 들 수 있다. (b) 성분이 페놀성 수산기, 산무수물, 아민류 또는 이미다졸류를 포함하면, 접속부에 산화막이 발생하는 것을 억제하는 플럭스 활성을 나타내며, 접속 신뢰성·절연 신뢰성을 향상시킬 수 있다. 이하, 각 경화제에 대하여 설명한다.
(i) 페놀 수지계 경화제
페놀 수지계 경화제로서는, 분자 내에 2개 이상의 페놀성 수산기를 갖는 것이면 특별히 제한은 없고, 예를 들면 페놀 노볼락 수지, 크레졸 노볼락 수지, 페놀아랄킬 수지, 크레졸나프톨폼알데하이드 중축합물, 트라이페닐메테인형 다관능 페놀 수지 및 각종 다관능 페놀 수지를 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
상기 (a) 성분에 대한 페놀 수지계 경화제의 당량비(페놀성 수산기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면 미반응의 페놀성 수산기가 과도하게 잔존하는 경우가 없고, 흡수율이 낮게 억제되어, 절연 신뢰성이 향상되는 경향이 있다.
(ii) 산무수물계 경화제
산무수물계 경화제로서는, 예를 들면 메틸사이클로헥세인테트라카복실산 이무수물, 무수 트라이멜리트산, 무수 파이로멜리트산, 벤조페논테트라카복실산 이무수물 및 에틸렌글라이콜비스안하이드로트라이멜리테이트를 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
상기 (a) 성분에 대한 산무수물계 경화제의 당량비(산무수물기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면 미반응의 산무수물이 과도하게 잔존하는 경우가 없고, 흡수율이 낮게 억제되어, 절연 신뢰성이 향상되는 경향이 있다.
(iii) 아민계 경화제
아민계 경화제로서는, 예를 들면 다이사이안다이아마이드를 사용할 수 있다.
상기 (a) 성분에 대한 아민계 경화제의 당량비(아민/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면 미반응의 아민이 과도하게 잔존하는 경우가 없고, 절연 신뢰성이 향상되는 경향이 있다.
(iv) 이미다졸계 경화제
이미다졸계 경화제로서는, 예를 들면 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-운데실이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸, 및 에폭시 수지와 이미다졸류의 부가체를 들 수 있다. 이들 중에서도, 우수한 경화성, 보존 안정성 및 접속 신뢰성의 관점에서, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸 및 2-페닐-4-메틸-5-하이드록시메틸이미다졸이 바람직하다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 또, 이들을 마이크로캡슐화한 잠재성 경화제로 해도 된다.
이미다졸계 경화제의 함유량은, (a) 성분 100질량부에 대하여, 0.1~20질량부가 바람직하고, 0.1~10질량부가 보다 바람직하다. 이미다졸계 경화제의 함유량이 0.1질량부 이상이면 경화성이 향상되는 경향이 있고, 20질량부 이하이면 금속 접합이 형성되기 전에 접착제 조성물이 경화되지 않으며, 접속 불량이 발생하기 어려운 경향이 있다.
(v) 포스핀계 경화제
포스핀계 경화제로서는, 예를 들면 트라이페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트 및 테트라페닐포스포늄(4-플루오로페닐)보레이트를 들 수 있다.
포스핀계 경화제의 함유량은, (a) 성분 100질량부에 대하여, 0.1~10질량부가 바람직하고, 0.1~5질량부가 보다 바람직하다. 포스핀계 경화제의 함유량이 0.1질량부 이상이면 경화성이 향상되는 경향이 있고, 10질량부 이하이면 금속 접합이 형성되기 전에 접착제 조성물이 경화되지 않으며, 접속 불량이 발생하기 어려운 경향이 있다.
페놀 수지계 경화제, 산무수물계 경화제 및 아민계 경화제는, 각각 1종을 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다. 이미다졸계 경화제 및 포스핀계 경화제는 각각 단독으로 이용해도 되고, 페놀 수지계 경화제, 산무수물계 경화제 또는 아민계 경화제와 함께 이용해도 된다.
보존 안정성이 한층 향상되어, 흡습에 의한 분해 또는 열화가 일어나기 어려워지는 관점에서, (b) 성분은, 페놀 수지계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제로 이루어지는 군으로부터 선택되는 경화제인 것이 바람직하다. 또, 경화 속도의 조정의 용이함의 관점, 및 속(速)경화성에 의하여 생산성 향상을 목적으로 한 단시간 접속을 실현할 수 있는 관점에서는, (b) 성분은, 페놀 수지계 경화제, 아민계 경화제 및 이미다졸계 경화제로 이루어지는 군으로부터 선택되는 경화제인 것이 보다 바람직하다.
접착제 조성물이 (b) 성분으로서, 페놀 수지계 경화제, 산무수물계 경화제 또는 아민계 경화제를 포함하는 경우, 산화막을 제거하는 플럭스 활성을 나타내어, 접속 신뢰성을 보다 향상시킬 수 있다.
(c) 성분: 플럭스제
(c) 성분은, 플럭스 활성(산화물, 불순물 등을 제거하는 활성)을 갖는 화합물이다. (c) 성분으로서는, 비공유 전자쌍을 갖는 함질소 화합물(이미다졸류, 아민류 등. 단, (b) 성분에 포함되는 것을 제외한다), 카복실산류, 페놀류 및 알코올류 등을 들 수 있다. 또한, 알코올류에 비하여 카복실산류가 플럭스 활성을 강하게 발현하여, 접속성을 향상시키기 쉽다. (c) 성분은, 1종을 단독으로 이용해도 되고, 2종 이상을 병용해도 된다.
(c) 성분은, 하기 식 (1)로 나타나는 기를 갖는 화합물(이하, 경우에 따라 "플럭스 화합물"이라고 한다.)이어도 된다.
[화학식 1]
Figure pct00001
식 (1) 중, R1은, 전자 공여성기를 나타낸다.
전자 공여성기로서는, 예를 들면 알킬기, 수산기, 아미노기, 알콕시기 및 알킬아미노기를 들 수 있다. 전자 공여성기로서는, 다른 성분(예를 들면, (a) 성분의 에폭시 수지)과 반응하기 어려운 기가 바람직하고, 구체적으로는, 알킬기, 수산기 또는 알콕시기가 바람직하며, 알킬기가 보다 바람직하다.
전자 공여성기의 전자 공여성이 강해지면, 상술한 에스터 결합의 분해를 억제하는 효과가 얻어지기 쉬워지는 경향이 있다. 또, 전자 공여성기의 입체 장애는, 크면, 상술한 카복실기와 에폭시 수지의 반응을 억제하는 효과가 얻어지기 쉬워진다. 전자 공여성기는, 전자 공여성 및 입체 장애를 양호한 밸런스로 갖고 있는 것이 바람직하다.
알킬기로서는, 탄소수 1~10의 알킬기가 바람직하고, 탄소수 1~5의 알킬기가 보다 바람직하다. 알킬기의 탄소수는, 많을수록 전자 공여성 및 입체 장애가 커지는 경향이 있다. 탄소수가 상기 범위인 알킬기는, 전자 공여성 및 입체 장애의 밸런스가 우수하기 때문에, 상기 알킬기에 의하면, 내(耐)리플로성 및 접속 신뢰성을 향상시킬 수 있다.
또, 알킬기는, 직쇄상이어도 되고 분기상이어도 되지만, 그중에서도 직쇄상이 바람직하다. 알킬기가 직쇄상일 때, 전자 공여성 및 입체 장애의 밸런스의 관점에서, 알킬기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수 이하인 것이 바람직하다. 예를 들면, 플럭스 화합물이 하기 식 (2)로 나타나는 화합물이며, 전자 공여성기가 직쇄상의 알킬기일 때, 상기 알킬기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수 (n+1) 이하인 것이 바람직하다.
알콕시기로서는, 탄소수 1~10의 알콕시기가 바람직하고, 탄소수 1~5의 알콕시기가 보다 바람직하다. 알콕시기의 탄소수는, 많을수록 전자 공여성 및 입체 장애가 커지는 경향이 있다. 탄소수가 상기 범위인 알콕시기는, 전자 공여성 및 입체 장애의 밸런스가 우수하기 때문에, 상기 알콕시기에 의하면, 내리플로성 및 접속 신뢰성을 향상시킬 수 있다.
또, 알콕시기의 알킬기 부분은, 직쇄상이어도 되고 분기상이어도 되며, 그중에서도 직쇄상이 바람직하다. 알콕시기가 직쇄상일 때, 전자 공여성 및 입체 장애의 밸런스의 관점에서, 알콕시기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수 이하인 것이 바람직하다. 예를 들면, 플럭스 화합물이 하기 식 (2)로 나타나는 화합물이며, 전자 공여성기가 직쇄상의 알콕시기일 때, 상기 알콕시기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수 (n+1) 이하인 것이 바람직하다.
알킬아미노기로서는, 모노알킬아미노기, 다이알킬아미노기를 들 수 있다. 모노알킬아미노기로서는, 탄소수 1~10의 모노알킬아미노기가 바람직하고, 탄소수 1~5의 모노알킬아미노기가 보다 바람직하다. 모노알킬아미노기의 알킬기 부분은, 직쇄상이어도 되고 분기상이어도 되며, 직쇄상인 것이 바람직하다.
다이알킬아미노기로서는, 탄소수 2~20의 다이알킬아미노기가 바람직하고, 탄소수 2~10의 다이알킬아미노기가 보다 바람직하다. 다이알킬아미노기의 알킬기 부분은, 직쇄상이어도 되고 분기상이어도 되며, 직쇄상인 것이 바람직하다.
플럭스 화합물은, 카복실기를 2개 갖는 화합물(다이카복실산)인 것이 바람직하다. 카복실기를 2개 갖는 화합물은, 카복실기를 1개 갖는 화합물(모노카복실산)과 비교하여, 접속 시의 고온에 의해서도 휘발되기 어려워, 보이드의 발생을 한층 억제할 수 있다. 또, 카복실기를 2개 갖는 화합물을 이용하면, 카복실기를 3개 이상 갖는 화합물을 이용한 경우와 비교하여, 보관 시·접속 작업 시 등에 있어서의 접착제 조성물의 점도 상승을 한층 억제할 수 있고, 반도체 장치의 접속 신뢰성을 한층 향상시킬 수 있다.
플럭스 화합물로서는, 하기 식 (2)로 나타나는 화합물을 적합하게 이용할 수 있다. 하기 식 (2)로 나타나는 화합물에 의하면, 반도체 장치의 내리플로성 및 접속 신뢰성을 한층 향상시킬 수 있다.
[화학식 2]
Figure pct00002
식 (2) 중, R1은 전자 공여성기를 나타내고, R2는 수소 원자 또는 전자 공여성기를 나타내며, n은 0 또는 1 이상의 정수를 나타내고, 복수 존재하는 R2는 서로 동일해도 되며 달라도 된다.
식 (2)에 있어서의 n은, 1 이상인 것이 바람직하다. n이 1 이상이면, n이 0인 경우와 비교하여, 접속 시의 고온에 의해서도 플럭스 화합물이 휘발되기 어렵고, 보이드의 발생을 한층 억제할 수 있다. 또, 식 (2)에 있어서의 n은, 15 이하인 것이 바람직하고, 11 이하인 것이 보다 바람직하며, 6 이하 또는 4 이하여도 된다. n이 15 이하이면, 한층 우수한 접속 신뢰성이 얻어진다.
또, 플럭스 화합물로서는, 하기 식 (3)으로 나타나는 화합물이 보다 적합하다. 하기 식 (3)으로 나타나는 화합물에 의하면, 반도체 장치의 내리플로성 및 접속 신뢰성을 보다 한층 향상시킬 수 있다.
[화학식 3]
Figure pct00003
식 (3) 중, R1은 전자 공여성기를 나타내고, R2는 수소 원자 또는 전자 공여성기를 나타내며, m은 0 또는 1 이상의 정수를 나타낸다.
식 (3)에 있어서의 m은, 10 이하인 것이 바람직하고, 5 이하인 것이 보다 바람직하며, 3 이하인 것이 더 바람직하다. m이 10 이하이면, 한층 우수한 접속 신뢰성이 얻어진다.
식 (3)에 있어서, R2는, 수소 원자여도 되고 전자 공여성기여도 된다. R2가 수소 원자이면, 융점이 낮아지는 경향이 있고, 반도체 장치의 접속 신뢰성을 보다 향상시킬 수 있는 경우가 있다. 또, R1과 R2가 다른 전자 공여성기이면, R1과 R2가 동일한 전자 공여성기인 경우와 비교하여, 융점이 낮아지는 경향이 있고, 반도체 장치의 접속 신뢰성을 보다 향상시킬 수 있는 경우가 있다.
식 (3)으로 나타나는 화합물 중, R2가 수소 원자인 화합물로서는, 메틸 석신산, 2-메틸글루타르산, 2-메틸아디프산, 2-메틸피멜산, 2-메틸수베르산 등을 들 수 있다. 이들 화합물에 의하면, 반도체 장치의 접속 신뢰성을 한층 향상시킬 수 있다. 또, 이들 화합물 중, 메틸 석신산 및 2-메틸글루타르산이 특히 바람직하다.
또한, 식 (3)에 있어서, R1과 R2가 동일한 전자 공여성기이면, 대칭 구조가 되어 융점이 높아지는 경향이 있지만, 이 경우여도 내리플로성 및 접속 신뢰성의 향상 효과는 충분히 얻어진다. 특히 융점이 150℃ 이하로 충분히 낮은 경우에는, R1과 R2가 동일한 기여도, R1과 R2가 다른 기인 경우와 동일한 정도의 접속 신뢰성이 얻어진다.
플럭스 화합물로서는, 예를 들면 석신산, 글루타르산, 아디프산, 피멜산, 수베르산, 아젤라산, 세바스산, 운데케인 이산 및 도데케인 이산으로부터 선택되는 다이카복실산의 2위에 전자 공여성기가 치환한 화합물을 이용할 수 있다.
플럭스 화합물의 융점은, 150℃ 이하가 바람직하고, 140℃ 이하가 보다 바람직하며, 130℃ 이하가 더 바람직하다. 이와 같은 플럭스 화합물은, 에폭시 수지와 경화제의 경화 반응이 발생하기 전에 플럭스 활성이 충분히 발현되기 쉽다. 그 때문에, 이와 같은 플럭스 화합물을 함유하는 접착제 조성물에 의하면, 접속 신뢰성이 한층 우수한 반도체 장치를 실현할 수 있다. 또, 플럭스 화합물의 융점은, 25℃ 이상이 바람직하고, 50℃ 이상이 보다 바람직하다. 또, 플럭스 화합물은, 실온(25℃)에서 고형인 것이 바람직하다.
플럭스 화합물의 융점은, 일반적인 융점 측정 장치를 이용하여 측정할 수 있다. 융점을 측정하는 시료는, 미분말(微粉末)로 분쇄되고 또한 미량을 이용함으로써 시료 내의 온도의 편차를 적게 할 것이 요구된다. 시료의 용기로서는 일방의 끝단을 폐쇄한 모세관이 이용되는 경우가 많지만, 측정 장치에 따라서는 2매의 현미경용 커버 글라스에 끼워 넣어 용기로 하는 것도 있다. 또 급격하게 온도를 상승시키면 시료와 온도계의 사이에 온도 구배가 발생하여 측정 오차를 발생시키기 때문에, 융점을 계측하는 시점에서의 가온은 매분 1℃ 이하의 상승률로 측정하는 것이 바람직하다.
상술한 바와 같이 미분말로 하여 조정하므로, 표면에서의 난반사에 의하여 융해 전의 시료는 불투명하다. 시료의 외견이 투명화하기 시작한 온도를 융점의 하한점으로 하고, 융해를 끝낸 온도를 상한점으로 하는 것이 통상이다. 측정 장치는 다양한 형태의 것이 존재하지만, 가장 고전적인 장치는 이중관식 온도계에 시료를 채운 모세관을 장착하여 온욕에서 가온하는 장치가 사용된다. 이중관식 온도계에 모세관을 첩부할 목적으로 온욕의 액체로서 점성이 높은 액체가 이용되고, 농황산 내지는 실리콘 오일이 이용되는 경우가 많으며, 온도계 선단의 고임부의 근방에 시료가 오도록 장착한다. 또, 융점 측정 장치로서는 금속의 히트 블록을 사용하여 가온하고, 광의 투과율을 측정하면서 가온을 조정하며 자동적으로 융점을 결정하는 것을 사용할 수도 있다.
또한, 본 명세서 중, 융점이 150℃ 이하란, 융점의 상한점이 150℃ 이하인 것을 의미하고, 융점이 25℃ 이상이란, 융점의 하한점이 25℃ 이상인 것을 의미한다.
(c) 성분의 함유량은, 접착제 조성물의 전체량(용제를 제외한다) 기준으로, 0.5~10질량%인 것이 바람직하고, 0.5~5질량%인 것이 보다 바람직하다.
(d) 성분: 중량 평균 분자량이 10000 이상인 고분자 성분
본 실시형태의 접착제 조성물은, 필요에 따라, 중량 평균 분자량이 10000 이상인 고분자 성분((d) 성분)을 함유하고 있어도 된다. (d) 성분을 함유하는 접착제 조성물은, 내열성 및 필름 형성성이 한층 우수하다.
(d) 성분으로서는, 예를 들면 우수한 내열성, 필름 형성성 및 접속 신뢰성이 얻어지는 관점에서, 페녹시 수지, 폴리이미드 수지, 폴리아마이드 수지, 폴리카보다이이미드 수지, 사이아네이트에스터 수지, 아크릴 수지, 폴리에스터 수지, 폴리에틸렌 수지, 폴리에터설폰 수지, 폴리에터이미드 수지, 폴리바이닐아세탈 수지, 유레테인 수지 및 아크릴 고무가 바람직하다. 이들 중에서도 내열성 및 필름 형성성이 한층 우수한 관점에서, 페녹시 수지, 폴리이미드 수지, 아크릴 고무, 아크릴 수지, 사이아네이트에스터 수지 및 폴리카보다이이미드 수지가 보다 바람직하며, 페녹시 수지, 폴리이미드 수지, 아크릴 고무 및 아크릴 수지가 더 바람직하고, 페녹시 수지가 특히 바람직하다. 이들 (d) 성분은 단독으로 또는 2종 이상의 혼합물 혹은 공중합체로서 사용할 수도 있다. 단, (d) 성분에는, (a) 성분인 에폭시 수지가 포함되지 않는다.
(d) 성분의 중량 평균 분자량은, 10000 이상이며, 20000 이상인 것이 바람직하고, 30000 이상인 것이 보다 바람직하다. 이와 같은 (d) 성분에 의하면, 접착제 조성물의 내열성 및 필름 형성성을 한층 향상시킬 수 있다.
또, (d) 성분의 중량 평균 분자량은, 1000000 이하인 것이 바람직하고, 500000 이하인 것이 보다 바람직하다. 이와 같은 (d) 성분에 의하면, 고내열성이라는 효과가 얻어진다.
또한, 상기 중량 평균 분자량은, GPC(젤 침투 크로마토그래피, Gel Permeation Chromatography)를 이용하여 측정된, 폴리스타이렌 환산의 중량 평균 분자량을 나타낸다. GPC법의 측정 조건의 일례를 이하에 나타낸다.
장치: HCL-8320GPC, UV-8320(제품명, 도소사제), 또는 HPLC-8020(제품명, 도소사제)
칼럼: TSKgel superMultiporeHZ-M×2, 또는 2 pieces of GMHXL+1piece of G-2000XL
검출기: RI 또는 UV 검출기
칼럼 온도: 25~40℃
용리액: 고분자 성분이 용해되는 용매를 선택한다. 예를 들면, THF(테트라하이드로퓨란), DMF(N,N-다이메틸폼아마이드), DMA(N,N-다이메틸아세트아마이드), NMP(N-메틸피롤리돈), 톨루엔. 또한, 극성을 갖는 용제를 선택하는 경우는, 인산의 농도를 0.05~0.1mol/L(통상은 0.06mol/L), LiBr의 농도를 0.5~1.0mol/L(통상은 0.63mol/L)로 조정해도 된다.
유속: 0.30~1.5mL/분
표준 물질: 폴리스타이렌
접착제 조성물이 (d) 성분을 함유할 때, (d) 성분의 함유량 Cd에 대한 (a) 성분의 함유량 Ca의 비 Ca/Cd(질량비)는, 0.01~5인 것이 바람직하고, 0.05~3인 것이 보다 바람직하며, 0.1~2인 것이 더 바람직하다. 비 Ca/Cd를 0.01 이상으로 함으로써, 보다 양호한 경화성 및 접착력이 얻어지며, 비 Ca/Cd를 5 이하로 함으로써 보다 양호한 필름 형성성이 얻어진다.
(e) 성분: 필러
본 실시형태의 접착제 조성물은, 필요에 따라, 필러((e) 성분)를 함유하고 있어도 된다. (e) 성분에 의하여, 접착제 조성물의 점도, 접착제 조성물의 경화물의 물성 등을 제어할 수 있다. 구체적으로는, (e) 성분에 의하면, 예를 들면 접속 시의 보이드 발생의 억제, 접착제 조성물의 경화물의 흡습율의 저감 등을 도모할 수 있다.
(e) 성분으로서는, 절연성 무기 필러, 위스커, 수지 필러 등을 이용할 수 있다. 또, (e) 성분으로서는, 1종을 단독으로 이용해도 되고, 2종 이상을 병용해도 된다.
절연성 무기 필러로서는, 예를 들면 유리, 실리카, 알루미나, 산화 타이타늄, 카본 블랙, 마이카 및 질화 붕소를 들 수 있다. 이들 중에서도, 실리카, 알루미나, 산화 타이타늄 및 질화 붕소가 바람직하고, 실리카, 알루미나 및 질화 붕소가 보다 바람직하다.
위스커로서는, 예를 들면 붕산 알루미늄, 타이타늄산 알루미늄, 산화 아연, 규산 칼슘, 황산 마그네슘 및 질화 붕소를 들 수 있다.
수지 필러로서는, 예를 들면 폴리유레테인, 폴리이미드 등의 수지로 이루어지는 필러를 들 수 있다.
수지 필러는, 유기 성분(에폭시 수지 및 경화제 등)과 비교하여 열팽창률이 작기 때문에 접속 신뢰성의 향상 효과가 우수하다. 또, 수지 필러에 의하면, 접착제 조성물의 점도 조정을 용이하게 행할 수 있다. 또, 수지 필러는, 무기 필러와 비교하여 응력을 완화시키는 기능이 우수하기 때문에, 수지 필러에 의하면 리플로 시험 등에서의 박리를 한층 억제할 수 있다.
무기 필러는, 수지 필러와 비교하여 열팽창률이 작기 때문에, 무기 필러에 의하면, 접착제 조성물의 저열팽창률화를 실현할 수 있다. 또, 무기 필러에는 범용품에서 입경 제어된 것이 많기 때문에, 점도 조정에도 바람직하다.
수지 필러 및 무기 필러는 각각에 유리한 효과가 있기 때문에, 용도에 따라 어느 일방을 이용해도 되고, 쌍방의 기능을 발현하기 위하여 쌍방을 혼합하여 이용해도 된다.
(e) 성분의 형상, 입경 및 함유량은 특별히 제한되지 않는다. 또, (e) 성분은, 표면 처리에 의하여 물성이 적절히 조정된 것이어도 된다.
(e) 성분의 함유량은, 접착제 조성물의 전체량(용제를 제외한다) 기준으로, 10~80질량%인 것이 바람직하고, 15~60질량%인 것이 보다 바람직하다.
(e) 성분은, 절연물로 구성되어 있는 것이 바람직하다. (e) 성분이 도전성 물질(예를 들면, 땜납, 금, 은, 구리 등)로 구성되어 있으면, 절연 신뢰성(특히 HAST내(耐)성)이 저하될 우려가 있다.
(그 외의 성분)
본 실시형태의 접착제 조성물에는, 산화 방지제, 실레인 커플링제, 타이타늄 커플링제, 레벨링제, 이온 트랩제 등의 첨가제를 배합해도 된다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 이들의 배합량에 대해서는, 각 첨가제의 효과가 발현되도록 적절히 조정하면 된다.
필름상 접착제(접착제층)(2)는, 상술한 각 성분을 함유하는 접착제 조성물을 용제에 용해 혹은 분산시켜 바니시로 하고, 이 바니시를 지지 기재(1) 상에 도포하여, 가열에 의하여 용제를 제거함으로써 형성할 수 있다.
지지 기재(1)로서는, 예를 들면 폴리에틸렌테레프탈레이트 등의 내열성 및 내용제성을 갖는 중합체 필름을 이용할 수 있다. 시판 중인 것으로서, 예를 들면 데이진 듀폰 필름 주식회사제의 "A-31" 등의 폴리에틸렌테레프탈레이트 필름을 들 수 있다. 지지 기재(1)의 두께는, 10~100μm인 것이 바람직하고, 30~75μm인 것이 보다 바람직하며, 35~50μm인 것이 특히 바람직하다. 이 두께가 10μm 미만에서는 도공 시, 지지 기재(1)가 찢어지기 쉬워지는 경향이 있고, 100μm를 초과하면 염가성이 뒤떨어지는 경향이 있다.
상기 바니시를 지지 기재(1) 상에 도포하는 방법으로서는, 나이프 코트법, 롤 코트법, 스프레이 코트법, 그라비어 코트법, 바 코트법, 커튼 코트법 등, 일반적으로 주지(周知)의 방법을 들 수 있다.
가열에 의하여 용제를 제거할 때의 온도 조건은 70~150℃ 정도가 바람직하다.
이용하는 용제는, 특별히 한정되지 않지만, 접착제층 형성 시의 휘발성 등을 비점으로부터 고려하여 결정하는 것이 바람직하다. 구체적으로는, 메탄올, 에탄올, 2-메톡시에탄올, 2-에톡시에탄올, 2-뷰톡시에탄올, 메틸에틸케톤, 아세톤, 메틸아이소뷰틸케톤, 톨루엔, 자일렌 등의 비교적 저비점의 용매는 접착제층 형성 시에 접착제층의 경화가 진행되기 어려운 점에서 바람직하다. 또, 도공성을 향상시킬 목적으로, 다이메틸아세트아마이드, 다이메틸폼아마이드, N-메틸피롤리돈, 사이클로헥산온 등의 비교적 고비점의 용매를 사용해도 된다. 이들 용매는, 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
필름상 접착제(접착제층)(2)의 두께는, 2~50μm여도 되고, 5~20μm가 바람직하며, 실장 후의 수지의 밀려 나옴을 억제하는 관점에서, 5~16μm가 더 바람직하다.
필름상 접착제(접착제층)(2)의 두께는, 반도체 웨이퍼의 접속 전의 전극의 높이의 0.6~1.5배여도 되고, 0.7~1.3배여도 되며, 0.8~1.2배여도 된다. 필름상 접착제(접착제층)(2)의 두께는, 반도체 웨이퍼의 접속 전의 전극의 높이 미만이어도 된다. 접착제층(2)의 두께가 전극의 높이의 0.6배 이상이면, 접착제의 미충전에 의한 보이드의 발생을 충분히 억제할 수 있어, 접속 신뢰성을 한층 향상시킬 수 있다. 또, 두께가 1.5배 이하이면, 접속 시에 칩 접속 영역으로부터 압출되는 접착제의 양을 충분히 억제할 수 있기 때문에, 필릿의 발생을 억제할 수 있음과 함께, 불필요한 부분에 대한 접착제의 부착을 충분히 방지할 수 있다.
필름상 접착제(접착제층)(2)는, 80℃에 있어서의 점도가 4000~10000Pa·s인 것이 바람직하고, 5000~9000Pa·s인 것이 보다 바람직하다. 점도가 상기의 범위에 있으면, 압착 시의 수지 용융이 용이해져, 수지가 충분히 유동할 수 있기 때문에, 전극 및 홈의 주위에 보이드가 발생하기 어렵고, 나아가서는 양호한 접속을 취하기 위한 전단층으로서 대향하는 전극 간의 접촉을 보다 확실히 도모할 수 있다. 접착제층(2)의 점도는, 이하의 절차로 측정된다. 먼저, 복수의 필름상 접착제를 60~80℃의 온도로 첩합함으로써, 400~600μm 두께의 측정용 시료를 제작한다. 이 측정용 시료에 대하여, ARES(TA INSTRUMENTS사제, 제품명)를 이용하고, 측정 지그(jig) 직경: 8mm, 측정 주파수: 10Hz, 측정 온도 범위: 25℃~260℃, 승온 속도: 10℃/분의 조건으로 점도를 측정하여, 소정의 온도에 있어서의 점도가 구해진다.
필름상 접착제(접착제층)(2)의 점도의 조정은, 예를 들면 고분자량 성분의 선정, 필러의 선정, 및 이들의 배합량의 조정에 의하여 행할 수 있다.
다음으로, 백그라인드 테이프(5)에 대하여 설명한다.
점착제층(3)은, 실온에서 점착력이 있으며, 피착체에 대한 필요한 밀착력을 갖는 것이 바람직하다. 또, 방사선 등의 고에너지선 또는 열에 의하여 경화되는(점착력이 저하되는) 특성을 구비하는 것이 바람직하지만, 방사선 등의 고에너지선 또는 열을 가하지 않아도 접착제층으로부터 용이하게 박리 가능한 것이 보다 바람직하다. 또, 점착제층(3)은, 감압형의 점착제층이어도 된다. 점착제층(3)은 예를 들면, 아크릴계 수지, 각종 합성 고무, 천연 고무, 폴리이미드 수지를 이용하여 형성할 수 있다.
점착제층(3)이 방사선 등의 고에너지선에 의하여 경화되는(점착력이 저하되는) 특성을 구비하는 것인 경우, 점착제층(3)은, 예를 들면 주성분을 이루는 아크릴계 공중합체와, 가교제와, 광중합 개시제를 함유할 수 있다. 이하, 이들의 성분에 대하여 설명한다. 또한, 본 명세서에 있어서의 "주성분"이란, 대상의 층을 구성하는 조성물 100질량부에 대하여 함유량이 50질량부를 초과하는 성분을 의미한다.
상기 아크릴계 공중합체는, 주쇄에 대하여, 적어도 방사선 경화성 탄소-탄소 이중 결합 함유기, 수산기를 각각 갖는다.
아크릴계 공중합체로서의 아크릴계 수지 또는 메타크릴계 수지(이하, "(메트)아크릴계 수지"라고 한다.)는, 측쇄에 불포화 결합을 함유하고 또한 수지 자체가 점착성을 갖는 것일 수 있다. 이와 같은 수지는, 유리 전이 온도가 -40℃ 이하, 수산기가가 20~150mgKOH/g, 연쇄 중합 가능한 관능기가 0.3~1.5mmol/g 포함되고 또한 산가가 실질적으로 검출되지 않으며, 중량 평균 분자량이 30만 이상인 수지를 들 수 있다.
이와 같은 특징을 갖는 (메트)아크릴계 수지는, 이미 알려진 방법으로 합성함으로써 얻을 수 있지만, 예를 들면 용액 중합법, 현탁 중합법, 유화 중합법, 괴상 중합법, 석출 중합법, 기상 중합법, 플라즈마 중합법, 초임계 중합법 등이 이용된다. 또 중합 반응의 종류로서는, 라디칼 중합, 양이온 중합, 음이온 중합, 리빙 라디칼 중합, 리빙 양이온 중합, 리빙 음이온 중합, 배위 중합, 이모탈 중합 등의 외에, ATRP 또는 RAFT라는 수법도 이용할 수 있다. 이 중에서도, 용액 중합법을 이용하여 라디칼 중합에 의하여 합성하는 것은, 경제성의 양호함, 반응율의 높이, 중합 제어의 용이함 등의 외에, 중합으로 얻어진 수지 용액을 그대로 이용하여 배합할 수 있는 등의 배합의 간편함도 있기 때문에 바람직하다.
여기에서는, 용액 중합법을 이용하여 라디칼 중합에 의하여 (메트)아크릴계 수지를 얻는 방법을 예로 들어, 상세하게 설명한다.
(메트)아크릴계 수지를 합성할 때에 이용되는 모노머로서는, 1분자 중에 1개의 (메트)아크릴기를 갖는 것이면 특별히 제한은 없지만, 구체적으로 예시한다면, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 뷰틸(메트)아크릴레이트, 아이소뷰틸(메트)아크릴레이트, tert-뷰틸(메트)아크릴레이트, 뷰톡시에틸(메트)아크릴레이트, 아이소아밀(메트)아크릴레이트, 헥실(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, 헵틸(메트)아크릴레이트, 옥틸헵틸(메트)아크릴레이트, 노닐(메트)아크릴레이트, 데실(메트)아크릴레이트, 운데실(메트)아크릴레이트, 라우릴(메트)아크릴레이트, 트라이데실(메트)아크릴레이트, 테트라데실(메트)아크릴레이트, 펜타데실(메트)아크릴레이트, 헥사데실(메트)아크릴레이트, 스테아릴(메트)아크릴레이트, 베헨일(메트)아크릴레이트, 메톡시폴리에틸렌글라이콜(메트)아크릴레이트, 에톡시폴리에틸렌글라이콜(메트)아크릴레이트, 메톡시폴리프로필렌글라이콜(메트)아크릴레이트, 에톡시폴리프로필렌글라이콜(메트)아크릴레이트, 모노(2-(메트)아크릴로일옥시에틸)석시네이트 등의 지방족 (메트)아크릴레이트; 사이클로펜틸(메트)아크릴레이트, 사이클로헥실(메트)아크릴레이트, 사이클로펜틸(메트)아크릴레이트, 다이사이클로펜탄일(메트)아크릴레이트, 다이사이클로펜텐일(메트)아크릴레이트, 아이소보닐(메트)아크릴레이트, 모노(2-(메트)아크릴로일옥시에틸)테트라하이드로프탈레이트, 모노(2-(메트)아크릴로일옥시에틸)헥사하이드로프탈레이트 등의 지환식 (메트)아크릴레이트; 벤질(메트)아크릴레이트, 페닐(메트)아크릴레이트, o-바이페닐(메트)아크릴레이트, 1-나프틸(메트)아크릴레이트, 2-나프틸(메트)아크릴레이트, 페녹시에틸(메트)아크릴레이트, p-큐밀페녹시에틸(메트)아크릴레이트, o-페닐페녹시에틸(메트)아크릴레이트, 1-나프톡시에틸(메트)아크릴레이트, 2-나프톡시에틸(메트)아크릴레이트, 페녹시폴리에틸렌글라이콜(메트)아크릴레이트, 노닐페녹시폴리에틸렌글라이콜(메트)아크릴레이트, 페녹시폴리프로필렌글라이콜(메트)아크릴레이트, 2-하이드록시-3-페녹시프로필(메트)아크릴레이트, 2-하이드록시-3-(o-페닐페녹시)프로필(메트)아크릴레이트, 2-하이드록시-3-(1-나프톡시)프로필(메트)아크릴레이트, 2-하이드록시-3-(2-나프톡시)프로필(메트)아크릴레이트 등의 방향족 (메트)아크릴레이트; 2-테트라하이드로퍼퓨릴(메트)아크릴레이트, N-(메트)아크릴로일옥시에틸헥사하이드로프탈이미드, 2-(메트)아크릴로일옥시에틸-N-카바졸 등의 복소환식 (메트)아크릴레이트; 이들의 카프로락톤 변성체; ω-카복시-폴리카프로락톤모노(메트)아크릴레이트; 글리시딜(메트)아크릴레이트, α-에틸글리시딜(메트)아크릴레이트, α-프로필글리시딜(메트)아크릴레이트, α-뷰틸글리시딜(메트)아크릴레이트, 2-메틸글리시딜(메트)아크릴레이트, 2-에틸글리시딜(메트)아크릴레이트, 2-프로필글리시딜(메트)아크릴레이트, 3,4-에폭시뷰틸(메트)아크릴레이트, 3,4-에폭시헵틸(메트)아크릴레이트, α-에틸-6,7-에폭시헵틸(메트)아크릴레이트, 3,4-에폭시사이클로헥실메틸(메트)아크릴레이트, o-바이닐벤질글리시딜에터, m-바이닐벤질글리시딜에터, p-바이닐벤질글리시딜에터 등의 에틸렌성 불포화기와 에폭시기를 갖는 화합물; (2-에틸-2-옥세탄일)메틸(메트)아크릴레이트, (2-메틸-2-옥세탄일)메틸(메트)아크릴레이트, 2-(2-에틸-2-옥세탄일)에틸(메트)아크릴레이트, 2-(2-메틸-2-옥세탄일)에틸(메트)아크릴레이트, 3-(2-에틸-2-옥세탄일)프로필(메트)아크릴레이트, 3-(2-메틸-2-옥세탄일)프로필(메트)아크릴레이트 등의 에틸렌성 불포화기와 옥세탄일기를 갖는 화합물; 2-(메트)아크릴로일옥시에틸아이소사이아네이트 등의 에틸렌성 불포화기와 아이소사이아네이트기를 갖는 화합물; 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 4-하이드록시뷰틸(메트)아크릴레이트, 3-클로로-2-하이드록시프로필(메트)아크릴레이트, 2-하이드록시뷰틸(메트)아크릴레이트 등의 에틸렌성 불포화기와 하이드록실기를 갖는 화합물을 들 수 있으며, 이들을 적절히 조합하여 목적으로 하는 조성물을 얻을 수 있다.
또한 필요에 따라, 상술 모노머와 공중합 가능한 스타이렌, N-메틸말레이미드, N-에틸말레이미드, N-프로필말레이미드, N-아이소프로필말레이미드, N-뷰틸말레이미드, N-아이소뷰틸말레이미드, N-2-메틸-2-프로필말레이미드, N-펜틸말레이미드, N-2-펜틸말레이미드, N-3-펜틸말레이미드, N-2-메틸-1-뷰틸말레이미드, N-2-메틸-2-뷰틸말레이미드, N-3-메틸-1-뷰틸말레이미드, N-3-메틸-2-뷰틸말레이미드, N-헥실말레이미드, N-2-헥실말레이미드, N-3-헥실말레이미드, N-2-메틸-1-펜틸말레이미드, N-2-메틸-2-펜틸말레이미드, N-2-메틸-3-펜틸말레이미드, N-3-메틸-1-펜틸말레이미드, N-3-메틸-2-펜틸말레이미드, N-3-메틸-3-펜틸말레이미드, N-4-메틸-1-펜틸말레이미드, N-4-메틸-2-펜틸말레이미드, N-2,2-다이메틸-1-뷰틸말레이미드, N-3,3-다이메틸-1-뷰틸말레이미드, N-3,3-다이메틸-2-뷰틸말레이미드, N-2,3-다이메틸-1-뷰틸말레이미드, N-2,3-다이메틸-2-뷰틸말레이미드, N-하이드록시메틸말레이미드, N-1-하이드록시에틸말레이미드, N-2-하이드록시에틸말레이미드, N-1-하이드록시-1-프로필말레이미드, N-2-하이드록시-1-프로필말레이미드, N-3-하이드록시-1-프로필말레이미드, N-1-하이드록시-2-프로필말레이미드, N-2-하이드록시-2-프로필말레이미드, N-1-하이드록시-1-뷰틸말레이미드, N-2-하이드록시-1-뷰틸말레이미드, N-3-하이드록시-1-뷰틸말레이미드, N-4-하이드록시-1-뷰틸말레이미드, N-1-하이드록시-2-뷰틸말레이미드, N-2-하이드록시-2-뷰틸말레이미드, N-3-하이드록시-2-뷰틸말레이미드, N-4-하이드록시-2-뷰틸말레이미드, N-2-메틸-3-하이드록시-1-프로필말레이미드, N-2-메틸-3-하이드록시-2-프로필말레이미드, N-2-메틸-2-하이드록시-1-프로필말레이미드, N-1-하이드록시-1-펜틸말레이미드, N-2-하이드록시-1-펜틸말레이미드, N-3-하이드록시-1-펜틸말레이미드, N-4-하이드록시-1-펜틸말레이미드, N-5-하이드록시-1-펜틸말레이미드, N-1-하이드록시-2-펜틸말레이미드, N-2-하이드록시-2-펜틸말레이미드, N-3-하이드록시-2-펜틸말레이미드, N-4-하이드록시-2-펜틸말레이미드, N-5-하이드록시-2-펜틸말레이미드, N-1-하이드록시-3-펜틸말레이미드, N-2-하이드록시-3-펜틸말레이미드, N-3-하이드록시-3-펜틸말레이미드, N-1-하이드록시-2-메틸-1-뷰틸말레이미드, N-1-하이드록시-2-메틸-2-뷰틸말레이미드, N-1-하이드록시-2-메틸-3-뷰틸말레이미드, N-1-하이드록시-2-메틸-4-뷰틸말레이미드, N-2-하이드록시-2-메틸-1-뷰틸말레이미드, N-2-하이드록시-2-메틸-3-뷰틸말레이미드, N-2-하이드록시-2-메틸-4-뷰틸말레이미드, N-2-하이드록시-3-메틸-1-뷰틸말레이미드, N-2-하이드록시-3-메틸-2-뷰틸말레이미드, N-2-하이드록시-3-메틸-3-뷰틸말레이미드, N-2-하이드록시-3-메틸-4-뷰틸말레이미드, N-4-하이드록시-2-메틸-1-뷰틸말레이미드, N-4-하이드록시-2-메틸-2-뷰틸말레이미드, N-1-하이드록시-3-메틸-2-뷰틸말레이미드, N-1-하이드록시-3-메틸-1-뷰틸말레이미드, N-1-하이드록시-2,2-다이메틸-1-프로필말레이미드, N-3-하이드록시-2,2-다이메틸-1-프로필말레이미드, N-1-하이드록시-1-헥실말레이미드, N-1-하이드록시-2-헥실말레이미드, N-1-하이드록시-3-헥실말레이미드, N-1-하이드록시-4-헥실말레이미드, N-1-하이드록시-5-헥실말레이미드, N-1-하이드록시-6-헥실말레이미드, N-2-하이드록시-1-헥실말레이미드, N-2-하이드록시-2-헥실말레이미드, N-2-하이드록시-3-헥실말레이미드, N-2-하이드록시-4-헥실말레이미드, N-2-하이드록시-5-헥실말레이미드, N-2-하이드록시-6-헥실말레이미드, N-3-하이드록시-1-헥실말레이미드, N-3-하이드록시-2-헥실말레이미드, N-3-하이드록시-3-헥실말레이미드, N-3-하이드록시-4-헥실말레이미드, N-3-하이드록시-5-헥실말레이미드, N-3-하이드록시-6-헥실말레이미드, N-1-하이드록시-2-메틸-1-펜틸말레이미드, N-1-하이드록시-2-메틸-2-펜틸말레이미드, N-1-하이드록시-2-메틸-3-펜틸말레이미드, N-1-하이드록시-2-메틸-4-펜틸말레이미드, N-1-하이드록시-2-메틸-5-펜틸말레이미드, N-2-하이드록시-2-메틸-1-펜틸말레이미드, N-2-하이드록시-2-메틸-2-펜틸말레이미드, N-2-하이드록시-2-메틸-3-펜틸말레이미드, N-2-하이드록시-2-메틸-4-펜틸말레이미드, N-2-하이드록시-2-메틸-5-펜틸말레이미드, N-2-하이드록시-3-메틸-1-펜틸말레이미드, N-2-하이드록시-3-메틸-2-펜틸말레이미드, N-2-하이드록시-3-메틸-3-펜틸말레이미드, N-2-하이드록시-3-메틸-4-펜틸말레이미드, N-2-하이드록시-3-메틸-5-펜틸말레이미드, N-2-하이드록시-4-메틸-1-펜틸말레이미드, N-2-하이드록시-4-메틸-2-펜틸말레이미드, N-2-하이드록시-4-메틸-3-펜틸말레이미드, N-2-하이드록시-4-메틸-4-펜틸말레이미드, N-2-하이드록시-4-메틸-5-펜틸말레이미드, N-3-하이드록시-2-메틸-1-펜틸말레이미드, N-3-하이드록시-2-메틸-2-펜틸말레이미드, N-3-하이드록시-2-메틸-3-펜틸말레이미드, N-3-하이드록시-2-메틸-4-펜틸말레이미드, N-3-하이드록시-2-메틸-5-펜틸말레이미드, N-1-하이드록시-4-메틸-1-펜틸말레이미드, N-1-하이드록시-4-메틸-2-펜틸말레이미드, N-1-하이드록시-4-메틸-3-펜틸말레이미드, N-1-하이드록시-4-메틸, N-1-하이드록시-3-메틸-1-펜틸말레이미드, N-1-하이드록시-3-메틸-2-펜틸말레이미드, N-1-하이드록시-3-메틸-3-펜틸말레이미드, N-1-하이드록시-3-메틸-4-펜틸말레이미드, N-1-하이드록시-3-메틸-5-펜틸말레이미드, N-3-하이드록시-3-메틸-1-펜틸말레이미드, N-3-하이드록시-3-메틸-2-펜틸말레이미드, N-1-하이드록시-3-에틸-4-뷰틸말레이미드, N-2-하이드록시-3-에틸-4-뷰틸말레이미드, N-2-하이드록시-2-에틸-1-뷰틸말레이미드, N-4-하이드록시-3-에틸-1-뷰틸말레이미드, N-4-하이드록시-3-에틸-2-뷰틸말레이미드, N-4-하이드록시-3-에틸-3-뷰틸말레이미드, N-4-하이드록시-3-에틸-4-뷰틸말레이미드, N-1-하이드록시-2,3-다이메틸-1-뷰틸말레이미드, N-1-하이드록시-2,3-다이메틸-2-뷰틸말레이미드, N-1-하이드록시-2,3-다이메틸-3-뷰틸말레이미드, N-1-하이드록시-2,3-다이메틸-4-뷰틸말레이미드, N-2-하이드록시-2,3-다이메틸-1-뷰틸말레이미드, N-2-하이드록시-2,3-다이메틸-3-뷰틸말레이미드, N-2-하이드록시-2,3-다이메틸-4-뷰틸말레이미드, N-1-하이드록시-2,2-다이메틸-1-뷰틸말레이미드, N-1-하이드록시-2,2-다이메틸-3-뷰틸말레이미드, N-1-하이드록시-2,2-다이메틸-4-뷰틸말레이미드, N-2-하이드록시-3,3-다이메틸-1-뷰틸말레이미드, N-2-하이드록시-3,3-다이메틸-2-뷰틸말레이미드, N-2-하이드록시-3,3-다이메틸-4-뷰틸말레이미드, N-1-하이드록시-3,3-다이메틸-1-뷰틸말레이미드, N-1-하이드록시-3,3-다이메틸-2-뷰틸말레이미드, N-1-하이드록시-3,3-다이메틸-4-뷰틸말레이미드 등의 알킬말레이미드; N-사이클로프로필말레이미드, N-사이클로뷰틸말레이미드, N-사이클로펜틸말레이미드, N-사이클로헥실말레이미드, N-사이클로헵틸말레이미드, N-사이클로옥틸말레이미드, N-2-메틸사이클로헥실말레이미드, N-2-에틸사이클로헥실말레이미드, N-2-클로로사이클로헥실말레이미드 등의 사이클로알킬말레이미드; N-페닐말레이미드, N-2-메틸페닐말레이미드, N-2-에틸페닐말레이미드, N-2-클로로페닐말레이미드 등의 아릴말레이미드 등을, 적절히 이용할 수 있다.
이 중에서도, C8~C23의 지방족 에스터인 (메트)아크릴에스터로부터 선택되는 적어도 1종을 이용하는 것이 바람직하다. 이와 같은 모노머 성분을 공중합하여 얻어진 (메트)아크릴계 수지는 유리 전이 온도가 낮기 때문에, 우수한 점착 특성을 나타낼 뿐만 아니라, 소수성 상호작용이 강하기 때문에 자외선 또는 전자선을 조사한 후에 있어서는, 점착제층(3)과 접착제층(2)의 계면에 있어서의 박리성이 우수하기 때문에 바람직하다.
또 이와 같은 (메트)아크릴계 수지를 얻기 위하여 필요한 중합 개시제로서는, 30℃ 이상의 가열에 의하여 라디칼을 발생하는 화합물이면 특별히 제한은 없지만, 예를 들면 메틸에틸케톤퍼옥사이드, 사이클로헥산온퍼옥사이드, 메틸사이클로헥산온퍼옥사이드 등의 케톤퍼옥사이드; 1,1-비스(t-뷰틸퍼옥시)사이클로헥세인, 1,1-비스(t-뷰틸퍼옥시)-2-메틸사이클로헥세인, 1,1-비스(t-뷰틸퍼옥시)-3,3,5-트라이메틸사이클로헥세인, 1,1-비스(t-헥실퍼옥시)사이클로헥세인, 1,1-비스(t-헥실퍼옥시)-3,3,5-트라이메틸사이클로헥세인 등의 퍼옥시케탈; p-멘테인하이드로퍼옥사이드 등의 하이드로퍼옥사이드; α,α'-비스(t-뷰틸퍼옥시)다이아이소프로필벤젠, 다이큐밀퍼옥사이드, t-뷰틸큐밀퍼옥사이드, 다이-t-뷰틸퍼옥사이드 등의 다이알킬퍼옥사이드; 옥탄오일퍼옥사이드, 라우로일퍼옥사이드, 스테아릴퍼옥사이드, 벤조일퍼옥사이드 등의 다이아실퍼옥사이드; 비스(4-t-뷰틸사이클로헥실)퍼옥시다이카보네이트, 다이-2-에톡시에틸퍼옥시다이카보네이트, 다이-2-에틸헥실퍼옥시다이카보네이트, 다이-3-메톡시뷰틸퍼옥시카보네이트 등의 퍼옥시카보네이트; t-뷰틸퍼옥시피발레이트, t-헥실퍼옥시피발레이트, 1,1,3,3-테트라메틸뷰틸퍼옥시-2-에틸헥사노에이트, 2,5-다이메틸-2,5-비스(2-에틸헥산오일퍼옥시)헥세인, t-헥실퍼옥시-2-에틸헥사노에이트, t-뷰틸퍼옥시-2-에틸헥사노에이트, t-뷰틸퍼옥시아이소뷰티레이트, t-헥실퍼옥시아이소프로필모노카보네이트, t-뷰틸퍼옥시-3,5,5-트라이메틸헥사노에이트, t-뷰틸퍼옥시라우레이트, t-뷰틸퍼옥시아이소프로필모노카보네이트, t-뷰틸퍼옥시-2-에틸헥실모노카보네이트, t-뷰틸퍼옥시벤조에이트, t-헥실퍼옥시벤조에이트, 2,5-다이메틸-2,5-비스(벤조일퍼옥시)헥세인, t-뷰틸퍼옥시아세테이트 등의 퍼옥시에스터; 2,2'-아조비스아이소뷰티로나이트릴, 2,2'-아조비스(2,4-다이메틸발레로나이트릴), 2,2'-아조비스(4-메톡시-2'-다이메틸발레로나이트릴) 등을 들 수 있다.
또 용액 중합 시에 이용되는 반응 용매로서는, (메트)아크릴계 수지를 용해할 수 있는 것이면, 특별히 제한은 없지만, 예를 들면 톨루엔, 자일렌, 메시틸렌, 큐멘, p-사이멘 등의 방향족 탄화 수소; 테트라하이드로퓨란, 1,4-다이옥세인 등의 환상 에터; 메탄올, 에탄올, 아이소프로판올, 뷰탄올, 에틸렌글라이콜, 프로필렌글라이콜 등의 알코올; 아세톤, 메틸에틸케톤, 메틸아이소뷰틸케톤, 사이클로헥산온, 4-하이드록시-4-메틸-2-펜탄온 등의 케톤; 아세트산 메틸, 아세트산 에틸, 아세트산 뷰틸, 락트산 메틸, 락트산 에틸, γ-뷰티로락톤 등의 에스터; 에틸렌카보네이트, 프로필렌카보네이트 등의 탄산 에스터; 에틸렌글라이콜모노메틸에터, 에틸렌글라이콜모노에틸에터, 에틸렌글라이콜모노뷰틸에터, 에틸렌글라이콜다이메틸에터, 에틸렌글라이콜다이에틸에터, 프로필렌글라이콜모노메틸에터, 프로필렌글라이콜모노에틸에터, 프로필렌글라이콜다이메틸에터, 프로필렌글라이콜다이에틸에터, 다이에틸렌글라이콜모노메틸에터, 다이에틸렌글라이콜모노에틸에터, 다이에틸렌글라이콜모노뷰틸에터, 다이에틸렌글라이콜다이메틸에터, 다이에틸렌글라이콜다이에틸에터 등의 다가 알코올알킬에터; 에틸렌글라이콜모노메틸에터아세테이트, 에틸렌글라이콜모노에틸에터아세테이트, 에틸렌글라이콜모노뷰틸에터아세테이트, 프로필렌글라이콜모노메틸에터아세테이트, 프로필렌글라이콜모노에틸에터아세테이트, 다이에틸렌글라이콜모노메틸에터아세테이트, 다이에틸렌글라이콜모노에틸에터아세테이트 등의 다가 알코올알킬에터아세테이트; N,N-다이메틸폼아마이드, N,N-다이메틸아세트아마이드, N-메틸피롤리돈 등의 아마이드 등을 들 수 있으며, 또한 이들의 유기 용제는, 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다. 또한 초임계 이산화탄소 등을 용매에 이용하여 중합할 수도 있다.
(메트)아크릴계 수지에, 자외선, 전자선, 또는 가시광선의 조사에 의하여 반응할 수 있는 관능기를 화학적으로 결합시킴으로써, 감광성을 부여할 수 있다. 여기에서 말하는, 자외선, 전자선, 또는 가시광선의 조사에 의하여 반응할 수 있는 관능기란, 구체적으로 예시한다면, (메트)아크릴기, 바이닐기, 알릴기, 글리시딜기, 지환식 에폭시기, 옥세테인기 등을 들 수 있다.
(메트)아크릴계 수지에 감광성을 부여하는 방법으로서는, 특별히 제한은 없지만, 예를 들면 상기의 (메트)아크릴계 수지를 합성할 때에, 미리 부가 반응할 수 있는 관능기, 예를 들면 수산기, 카복실기, 무수 말레일기, 글리시딜기, 아미노기 등을 갖는 모노머와 공중합함으로써 (메트)아크릴계 수지에 부가 반응 가능한 관능기를 도입하고, 거기에 적어도 하나의 에틸렌성 불포화기와, 에폭시기, 옥세탄일기, 아이소사이아네이트기, 하이드록실기, 카복실기 등으로부터 선택되는 적어도 하나의 관능기를 갖는 화합물을 부가 반응시켜 측쇄에 에틸렌성 불포화기를 도입함으로써, (메트)아크릴계 수지에 감광성을 부여할 수 있다.
이와 같은 화합물로서는 특별히 제한은 없고, 글리시딜(메트)아크릴레이트, α-에틸글리시딜(메트)아크릴레이트, α-프로필글리시딜(메트)아크릴레이트, α-뷰틸글리시딜(메트)아크릴레이트, 2-메틸글리시딜(메트)아크릴레이트, 2-에틸글리시딜(메트)아크릴레이트, 2-프로필글리시딜(메트)아크릴레이트, 3,4-에폭시뷰틸(메트)아크릴레이트, 3,4-에폭시헵틸(메트)아크릴레이트, α-에틸-6,7-에폭시헵틸(메트)아크릴레이트, 3,4-에폭시사이클로헥실메틸(메트)아크릴레이트, o-바이닐벤질글리시딜에터, m-바이닐벤질글리시딜에터, p-바이닐벤질글리시딜에터 등의 에틸렌성 불포화기와 에폭시기를 갖는 화합물; (2-에틸-2-옥세탄일)메틸(메트)아크릴레이트, (2-메틸-2-옥세탄일)메틸(메트)아크릴레이트, 2-(2-에틸-2-옥세탄일)에틸(메트)아크릴레이트, 2-(2-메틸-2-옥세탄일)에틸(메트)아크릴레이트, 3-(2-에틸-2-옥세탄일)프로필(메트)아크릴레이트, 3-(2-메틸-2-옥세탄일)프로필(메트)아크릴레이트 등의 에틸렌성 불포화기와 옥세탄일기를 갖는 화합물; 메타크릴로일아이소사이아네이트, 2-메타크릴로일옥시에틸아이소사이아네이트, 2-아크릴로일옥시에틸아이소사이아네이트, m-아이소프로펜일-α,α-다이메틸벤질아이소사이아네이트 등의 에틸렌성 불포화기와 아이소사이아네이트기를 갖는 화합물; 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 3-클로로-2-하이드록시프로필(메트)아크릴레이트, 2-하이드록시뷰틸(메트)아크릴레이트 등의 에틸렌성 불포화기와 하이드록실기를 갖는 화합물; (메트)아크릴산, 크로톤산, 신남산, 석신산(2-(메트)아크릴로일옥시에틸), 2-프탈로일에틸(메트)아크릴레이트, 2-테트라하이드로프탈로일에틸(메트)아크릴레이트, 2-헥사하이드로프탈로일에틸(메트)아크릴레이트, ω-카복시-폴리카프로락톤모노(메트)아크릴레이트, 3-바이닐벤조산, 4-바이닐벤조산 등의 에틸렌성 불포화기와 카복실기를 갖는 화합물 등을 들 수 있다.
이들 중에서도 비용 및 반응성의 관점에서, 2-(메트)아크릴로일옥시에틸아이소사이아네이트, 글리시딜(메트)아크릴레이트, 3,4-에폭시사이클로헥실메틸(메트)아크릴레이트, 아이소사이안산 에틸(메트)아크릴레이트, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 2-하이드록시뷰틸(메트)아크릴레이트, (메트)아크릴산, 크로톤산, 2-헥사하이드로프탈로일에틸(메트)아크릴레이트 등을 이용하여, (메트)아크릴계 수지와 반응시켜, 감광성을 부여하는 것이 바람직하다. 이들 화합물은, 단독으로 또는 2종류 이상을 조합하여 이용할 수 있다. 또 필요에 따라, 부가 반응을 촉진시키는 촉매를 첨가하거나, 반응 중의 이중 결합의 개열(開裂)을 피할 목적으로 중합 금지제를 첨가할 수도 있다. 또 더 바람직하게는, OH기를 함유하는 (메트)아크릴계 수지와 2-메타크릴로일옥시에틸아이소사이아네이트, 2-아크릴로일옥시에틸아이소사이아네이트로부터 선택되는 적어도 1종의 반응물이다.
상기 가교제는, (메트)아크릴계 수지에 도입된 수산기, 글리시딜기 및 아미노기 등으로부터 선택되는 적어도 1종과, 이들의 관능기와 반응할 수 있는 관능기를 1분자 중에 2개 이상 갖는 화합물이며, 그 구조에는 제한은 없다. 이와 같은 가교제로 형성되는 결합으로서는, 에스터 결합, 에터 결합, 아마이드 결합, 이미드 결합, 유레테인 결합 및 유레아 결합 등을 들 수 있다. 그중에서도 가교제에, 방향족기 함유의 아이소사이아네이트기를 갖는 경우, 자외선 조사량이 증가해도, 점착제층(3)과 접착제층(2)의 사이의 박리력이 높아지기 어렵기 때문에 바람직하다.
점착제층(3)에 포함되는 가교제의 양은, 아크릴계 공중합체 100질량부에 대하여 10~13질량부인 것이 바람직하다. 가교제의 양이 10질량부 미만이면, 자외선 조사 전에 있어서의 점착제층(3)의 파단 신장이 높아져, 다이싱 공정 시의 절삭성이 불충분해지기 쉽다. 이것에 더하여, 자외선 조사 후에 있어서의 점착제층(3)과 접착제층(2) 간의 박리력이 충분히 저하되지 않고, 픽업 공정 시의 밀어 올림양을 비교적 크게 설정할 필요가 발생하기 쉽다. 다른 한편, 가교제의 양이 13질량부를 초과하면, 자외선 조사 전에 있어서의 점착제층(3)과의 점착력이 불충분해지기 쉽다.
가교제로서는, 가교제 1분자 중에 2개 이상의 아이소사이아네이트기를 갖는 것이 바람직하다. 이와 같은 화합물을 이용하면, (메트)아크릴계 수지에 도입된 수산기, 글리시딜기, 아미노기 등과 용이하게 반응하여, 강고한 가교 구조를 형성하고, 다이본딩 공정 후의 반도체 칩에 대한 점착제층(3)의 부착을 억제할 수 있다.
여기에서, 1분자 중에 2개 이상의 아이소사이아네이트기를 갖는 가교제란, 구체적으로 예시하면, 2,4-톨릴렌다이아이소사이아네이트, 2,6-톨릴렌다이아이소사이아네이트, 1,3-자일릴렌다이아이소사이아네이트, 1,4-자일렌다이아이소사이아네이트, 다이페닐메테인-4,4'-다이아이소사이아네이트, 다이페닐메테인-2,4'-다이아이소사이아네이트, 3-메틸다이페닐메테인다이아이소사이아네이트, 헥사메틸렌다이아이소사이아네이트, 아이소포론다이아이소사이아네이트, 다이사이클로헥실메테인-4,4'-다이아이소사이아네이트, 다이사이클로헥실메테인-2,4'-다이아이소사이아네이트, 라이신아이소사이아네이트 등의 아이소사이아네이트 화합물을 들 수 있다.
또 추가로 상술한 아이소사이아네이트 화합물과, 1분자 중에 2개 이상의 OH기를 갖는 다가 알코올류를 반응시킴으로써 얻어지는 아이소사이아네이트기 함유 올리고머를 이용할 수도 있다. 그와 같은 올리고머를 얻는 경우, 1분자 중에 2개 이상의 OH기를 갖는 다가 알코올의 예로서는, 에틸렌글라이콜, 프로필렌글라이콜, 뷰틸렌글라이콜, 1,6-헥세인다이올, 1,8-옥테인다이올, 1,9-노네인다이올, 1,10-데케인다이올, 1,11-운데케인다이올, 1,12-도데케인다이올, 글리세린, 펜타에리트리톨, 다이펜타에리트리톨, 1,4-사이클로헥세인다이올, 1,3-사이클로헥세인다이올 등을 들 수 있다.
이들 중에서도, 가교제가, 1분자 중에 2개 이상의 아이소사이아네이트기를 갖는 다관능 아이소사이아네이트와, 1분자 중에 3개 이상의 OH기를 갖는 다가 알코올의 반응물인 것이 더 바람직하다. 이와 같은 아이소사이아네이트기 함유 올리고머를 이용함으로써, 점착제층(3)이 치밀한 가교 구조를 형성할 수 있다.
상기 광중합 개시제는, 자외선, 전자선 및 가시광선으로부터 선택되는 1종 이상의 광의 조사에 의하여 상기 아크릴계 공중합체의 연쇄 중합을 발생시킬 수 있는 활성종을 발생하는 것이면 특별히 제한은 없고, 예를 들면 광라디칼 중합 개시제여도 되며, 광양이온 중합 개시제여도 된다. 연쇄 중합 가능한 활성종으로서는, 상기 아크릴계 공중합체의 관능기와 반응함으로써 중합 반응이 개시되는 것이면 특별히 제한은 없다.
광라디칼 중합 개시제로서는, 예를 들면 2,2-다이메톡시-1,2-다이페닐에탄-1-온 등의 벤조인케탈; 1-하이드록시사이클로헥실페닐케톤, 2-하이드록시-2-메틸-1-페닐프로판-1-온, 1-[4-(2-하이드록시에톡시)페닐]-2-하이드록시-2-메틸-1-프로판-1-온 등의 α-하이드록시케톤; 2-벤질-2-다이메틸아미노-1-(4-모폴리노페닐)-뷰탄-1-온, 1,2-메틸-1-[4-(메틸싸이오)페닐]-2-모폴리노프로판-1-온 등의 α-아미노케톤; 1-[4-(페닐싸이오)페닐]-1,2-옥타다이온-2-(벤조일)옥심 등의 옥심에스터; 비스(2,4,6-트라이메틸벤조일)페닐포스핀옥사이드, 비스(2,6-다이메톡시벤조일)-2,4,4-트라이메틸펜틸포스핀옥사이드, 2,4,6-트라이메틸벤조일다이페닐포스핀옥사이드 등의 포스핀옥사이드; 2-(o-클로로페닐)-4,5-다이페닐이미다졸 이량체, 2-(o-클로로페닐)-4,5-다이(메톡시페닐)이미다졸 이량체, 2-(o-플루오로페닐)-4,5-다이페닐이미다졸 이량체, 2-(o-메톡시페닐)-4,5-다이페닐이미다졸 이량체, 2-(p-메톡시페닐)-4,5-다이페닐이미다졸 이량체 등의 2,4,5-트라이아릴이미다졸 이량체; 벤조페논, N,N,N',N'-테트라메틸-4,4'-다이아미노벤조페논, N,N,N',N'-테트라에틸-4,4'-다이아미노벤조페논, 4-메톡시-4'-다이메틸아미노벤조페논 등의 벤조페논 화합물; 2-에틸안트라퀴논, 페난트렌퀴논, 2-tert-뷰틸안트라퀴논, 옥타메틸안트라퀴논, 1,2-벤즈안트라퀴논, 2,3-벤즈안트라퀴논, 2-페닐안트라퀴논, 2,3-다이페닐안트라퀴논, 1-클로로안트라퀴논, 2-메틸안트라퀴논, 1,4-나프토퀴논, 9,10-페난트라퀴논, 2-메틸-1,4-나프토퀴논, 2,3-다이메틸안트라퀴논 등의 퀴논 화합물; 벤조인메틸에터, 벤조인에틸에터, 벤조인페닐에터 등의 벤조인에터; 벤조인, 메틸벤조인, 에틸벤조인 등의 벤조인 화합물; 벤질다이메틸케탈 등의 벤질 화합물; 9-페닐아크리딘, 1,7-비스(9,9'-아크리딘일헵테인) 등의 아크리딘 화합물: N-페닐글라이신, 쿠마린 등을 들 수 있다.
또, 상술한 2,4,5-트라이아릴이미다졸 이량체에 있어서, 2개의 트라이아릴이미다졸 부위의 아릴기의 치환기는, 동일하며 대칭인 화합물을 부여해도 되고, 상이하며 비대칭인 화합물을 부여해도 된다. 또, 다이에틸싸이오잔톤과 다이메틸아미노벤조산의 조합과 같이, 싸이오잔톤 화합물과 3급 아민을 조합해도 된다.
광양이온 중합 개시제로서는, 예를 들면 p-메톡시벤젠다이아조늄헥사플루오로포스페이트 등의 아릴다이아조늄염, 다이페닐아이오도늄헥사플루오로포스페이트, 다이페닐아이오도늄헥사플루오로안티모네이트 등의 다이아릴아이오도늄염; 트라이페닐설포늄헥사플루오로포스페이트, 트라이페닐설포늄헥사플루오로안티모네이트, 다이페닐-4-싸이오페녹시페닐설포늄헥사플루오로포스페이트, 다이페닐-4-싸이오페녹시페닐설포늄헥사플루오로안티모네이트, 다이페닐-4-싸이오페녹시페닐설포늄펜타플루오로하이드록시안티모네이트 등의 트라이아릴설포늄염; 트라이페닐셀레노늄헥사플루오로포스페이트, 트라이페닐셀레노늄테트라플루오로보레이트, 트라이페닐셀레노늄헥사플루오로안티모네이트 등의 트라이아릴셀레노늄염; 다이메틸페나실설포늄헥사플루오로안티모네이트, 다이에틸페나실설포늄헥사플루오로안티모네이트 등의 다이알킬페나실설포늄염; 4-하이드록시페닐다이메틸설포늄헥사플루오로안티모네이트, 4-하이드록시페닐벤질메틸설포늄헥사플루오로안티모네이트 등의 다이알킬-4-하이드록시염; α-하이드록시메틸벤조인설폰산 에스터, N-하이드록시이미드설포네이트, α-설폰일록시케톤, β-설폰일록시케톤 등의 설폰산 에스터 등을 들 수 있지만, 이들 양이온 중합 개시제는, 단독으로 또는 2종류 이상 조합하여 이용할 수 있다. 또한, 적절한 증감제와 조합하여 이용할 수도 있다.
그중에서도 점착제층(3)에 엄격한 절연성 및 절연 신뢰성이 필요한 경우는, 광라디칼 개시제를 이용하는 것이 바람직하고, 그중에서도 2,2-다이메톡시-1,2-다이페닐에탄-1-온 등의 벤조인케탈; 1-하이드록시사이클로헥실페닐케톤, 2-하이드록시-2-메틸-1-페닐프로판-1-온, 1-[4-(2-하이드록시에톡시)페닐]-2-하이드록시-2-메틸-1-프로판-1-온 등의 α-하이드록시케톤, 벤조페논, 2-에틸안트라퀴논, 페난트렌퀴논, 2-tert-뷰틸안트라퀴논, 옥타메틸안트라퀴논, 1,2-벤즈안트라퀴논, 2,3-벤즈안트라퀴논, 2-페닐안트라퀴논, 2,3-다이페닐안트라퀴논, 1-클로로안트라퀴논, 2-메틸안트라퀴논, 1,4-나프토퀴논, 9,10-페난트라퀴논, 2-메틸-1,4-나프토퀴논, 2,3-다이메틸안트라퀴논 등의 퀴논 화합물; 벤조인메틸에터, 벤조인에틸에터, 벤조인페닐에터 등의 벤조인에터; 벤조인, 메틸벤조인, 에틸벤조인 등의 벤조인 화합물; 벤질다이메틸케탈 등의 벤질 화합물; 9-페닐아크리딘, 1,7-비스(9,9'-아크리딘일헵테인) 등의 아크리딘 화합물: N-페닐글라이신, 쿠마린 등은, 보존 안정성이 우수하기 때문에 바람직하고, 또한 2,2-다이메톡시-1,2-다이페닐에탄-1-온, 1-하이드록시사이클로헥실페닐케톤, 2-하이드록시-2-메틸-1-페닐프로판-1-온, 1-[4-(2-하이드록시에톡시)페닐]-2-하이드록시-2-메틸-1-프로판-1-온, 벤조페논은 일반의 자외선 차광형 형광등하에서의 취급이 가능하고, 옐로룸 등의 설비가 필요하지 않기 때문에 더 바람직하다.
광중합 개시제의 배합량은, 목적으로 하는 점착제층(3)의 두께 및 이용하는 광원에 따라 최적값은 다르지만, 아크릴계 공중합체 100질량부에 대하여 0.5~1.5질량부인 것이 바람직하다. 광중합 개시제의 양이 0.5질량부 이상이면 자외선 조사 후에 있어서의 접착제층(2)과의 박리력을 충분히 저하시킬 수 있다. 광중합 개시제의 양이 1.5질량부 이하이면, 자외선을 조사했을 때에, 점착제층(3)의 분해가 일어나는 것을 억제할 수 있다.
점착제층(3)의 두께는 접착제층(2)의 두께의 3배 이상이다. 단, 점착제층(3)의 두께를 과도하게 늘리면 두께 편차가 커지는 것, 및 원재료의 비용이 커지는 점에서, 점착제층(3)의 두께는 접착제층(2)의 두께의 3~5배가 보다 바람직하다.
점착제층(3)의 두께는, 25~295μm인 것이 바람직하고, 50~150μm인 것이 보다 바람직하며, 50~100μm인 것이 더 바람직하다. 이 두께가 25μm 이상이면, 접착제층(2)의 래미네이팅 시의 보이드의 발생을 보다 억제하기 쉬워지고, 특히 전극의 높이와 접착제층(2)의 두께의 차가 커진 경우여도, 보이드의 말려 들어감을 억제하기 쉬운 경향이 있다. 한편, 이 두께가 295μm 이하이면, 점착제층(3)의 잔용제량이 많아지는 것을 억제할 수 있고, 잔용제의 영향에 의한 점착력의 편차의 발생을 억제할 수 있는 경향이 있다.
점착제층(3)은, 상술한 각 성분을 함유하는 점착제 조성물을 용제에 용해 혹은 분산시켜 바니시로 하고, 이 바니시를 기재(4) 상에 도포하여, 가열에 의하여 용제를 제거함으로써 형성할 수 있다.
기재(4)로서는, 예를 들면 폴리에스터 필름, 폴리테트라플루오로에틸렌 필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리메틸펜텐 필름 등의 플라스틱 필름을 들 수 있다. 이들 중에서도, 폴리에스터 필름이 바람직하고, 폴리에틸렌테레프탈레이트 필름이 보다 바람직하다. 또, 기재(4)는, 상기의 재료로부터 선택되는 2종 이상이 혼합된 것, 또는 상기의 필름이 복층화된 것이어도 된다.
상기 바니시를 기재(4) 상에 도포하는 방법으로서는, 나이프 코트법, 롤 코트법, 스프레이 코트법, 그라비어 코트법, 바 코트법, 커튼 코트법, 콤마 코트법, 다이 코트법 등, 일반적으로 주지의 방법을 들 수 있다.
가열에 의하여 용제를 제거할 때의 온도 조건은 70~150℃ 정도가 바람직하다.
이용하는 용제로서는, 접착제층(2)을 형성할 때에 이용하는 용제와 동일한 것을 들 수 있다.
기재(4)의 두께는, 5~50μm인 것이 바람직하고, 12~38μm인 것이 보다 바람직하다. 이 두께가 5μm 이상이면, 기재(4)가 점착제층(3)의 건조 프로세스 중에 열수축에 의하여 변형되는 것을 억제하기 쉽고, 점착제층(3)의 두께 편차가 발생하는 것을 억제하기 쉬운 경향이 있으며, 50μm 이하이면, 백그라인드 후의 웨이퍼의 휨을 보다 충분히 억제하기 쉬운 경향이 있다.
백그라인드 테이프(5)의 두께는, 75~300μm이며, 75~175μm인 것이 바람직하고, 85~125μm인 것이 보다 바람직하다. 이 두께가 75μm 이상이면, 범프 주변부 및 스크라이브 라인의 매립 부족의 발생을 억제하기 쉬운 경향이 있고, 300μm 이하이면, 점착제층(3)의 번짐의 발생을 억제하기 쉬움과 함께, 백그라인드 테이프 박리 시에 접착제층(2)도 웨이퍼로부터 박리되는 것을 억제하기 쉬운 경향이 있다.
백그라인드 테이프(5)의 35℃에서의 탄성률은, 반도체 웨이퍼 상의 요철에 대한 반도체 웨이퍼 가공용 접착 필름의 추종성을 향상시켜, 보이드의 발생을 보다 억제하는 관점에서, 1.5GPa 이하인 것이 바람직하다.
다음으로, 본 실시형태의 반도체 장치의 제조 방법의 각 공정에 대하여 설명한다.
도 2는, 본 실시형태에 관한 반도체 장치의 제조 방법을 설명하기 위한 모식 단면도이다. 본 실시형태에 있어서는, 상술한 반도체 웨이퍼 가공용 접착 필름(10)을 이용하여 반도체 장치가 제조된다. 도 2의 (a)는, 반도체 웨이퍼의 일 실시형태를 나타내는 모식 단면도이고, 도 2의 (b)는, 본 실시형태의 반도체 장치의 제조 방법에 있어서의 일 공정을 설명하기 위한 모식 단면도이다.
본 실시형태에서 이용되는 반도체 웨이퍼는, 반도체 웨이퍼(20)의 일방의 주면 상에, 돌기 전극(핸더 범프)(26)을 구비한다. 돌기 전극(26)은, 범프(22)와 범프(22) 상에 마련된 땜납 볼(24)로 이루어진다.
반도체 웨이퍼(20)로서는, 표면이 산화막 처리된 6인치 웨이퍼, 8인치 웨이퍼, 12인치 웨이퍼 등을 들 수 있다. 범프(22)로서는, 특별히 한정되지 않지만, 구리, 은, 금 등으로 구성되는 것을 들 수 있다. 땜납 볼(24)로서는, 납 함유의 땜납 또는 납 프리 땜납 등의 종래 공지의 땜납 재료로 구성되는 것을 들 수 있다.
또, 반도체 웨이퍼(20)의 돌기 전극(26)이 마련되어 있는 주면 상에는, 다이싱 시의 표적이 되는 스크라이브 라인으로서의 홈(28)이 형성되어 있다. 홈(28)은, 깊이 5~15μm 정도의 오목부로 이루어진다.
박후화하기 전의 반도체 웨이퍼(20)의 두께는, 250~800μm의 범위로 할 수 있다. 통상, 잘려진 반도체 웨이퍼는, 6~12인치의 사이즈로는 625~775μm의 두께를 갖는다.
범프(22)의 높이는, 반도체 소형화의 관점에서, 5~50μm가 바람직하다. 땜납 볼(24)의 높이는, 반도체 소형화의 관점에서, 2~30μm가 바람직하다.
본 실시형태에 관한 반도체 장치의 제조 방법에 있어서는, 반도체 웨이퍼 가공용 접착 필름(10)으로부터 지지 기재(1)를 박리시키고, 상기의 반도체 웨이퍼(20)의 핸더 범프가 형성되어 있는 면(이하, "기능면"이라고 한다.) 상에, 필름상 접착제(접착제층)(2), 점착제층(3), 기재(4)를 이 순서대로 배치하여, 땜납 볼(24)의 선단이 접착제층(2)을 관통하도록 반도체 웨이퍼(20)와 기재(4)에 압력을 가한다(도 2의 (b)를 참조). 또한, 땜납 볼의 선단이 접착제층을 관통하는 것이 가장 바람직하지만, 수 미크론 정도의 접착제층이 땜납 볼의 선단에 남아 있어도, 배선 회로 기판과 반도체 칩이 땜납 볼을 개재하여 전기적으로 접속될 때의 접속성에 영향이 없는 정도이면, 아무런 문제없다. 본 실시형태에 있어서는, 반도체 웨이퍼(20)의 기능면 상에, 진공 래미네이트에 의하여, 접착제층(2)을 첩합함으로써, 범프의 돌출이 용이해진다.
진공 래미네이트에는, 다이아프램을 이용한 방식, 롤을 이용한 방식, 또 프레스식 등이 존재하지만, 매립성의 관점에서 다이아프램 방식이 바람직하다.
래미네이트의 조건으로서는, 래미네이트 온도: 50℃~100℃, 선압: 0.5~3.0kgf/cm, 전송 속도: 0.2~2.0m/분이 바람직하다.
진공 래미네이트의 다이아프램 방식을 이용하는 경우의 조건으로서는, 스테이지 온도: 20℃~60℃, 다이아프램 온도: 50℃~100℃, 탈기 시간: 10~100sec, 가압 시간: 10~100sec, 가압: 0.1~1.0MPa가 바람직하다. 다이아프램 방식의 경우, 래미네이트 온도는 다이아프램 온도를 가리킨다.
래미네이트를, 80℃를 초과하는 고온에서 행하면, 백그라인드 후의 웨이퍼 휨이 커져 버리는 경향이 있다. 한편, 래미네이트 온도가 과도하게 낮으면, 범프 주변을 매립하는 것이 어려워지는 경향이 있다. 그 때문에, 래미네이트는 50~80℃에서 행하는 것이 바람직하다.
다음으로, 도 3에 나타내는 바와 같이, 반도체 웨이퍼(20)의 핸더 범프(돌기 전극)가 형성되어 있는 측과는 반대 측의 면을 연마하여 반도체 웨이퍼(20)를 박후화하는 공정(백그라인드 공정)이 행해진다.
연마는, 백그라인더를 이용하여 행할 수 있다. 또, 이 공정에서는, 반도체 웨이퍼(20)를 두께 10~150μm까지 박후화하는 것이 바람직하다. 박후화된 반도체 웨이퍼(20)의 두께가 10μm 미만이면, 반도체 웨이퍼의 파손이 발생하기 쉽고, 다른 한편, 150μm를 초과하면, 반도체 장치의 소형화의 요구에 응하는 것이 곤란해진다.
그 후, 도 4의 (a)에 나타내는 바와 같이, 박후화된 반도체 웨이퍼(20)의 연마면 측을 다이싱 테이프(6)에 첩부하고, 다이싱 장치를 이용하여, 반도체 웨이퍼(20) 및 접착제층(2)을 홈(28)을 따라 절단하여, 개편화된 반도체 칩(20a)과 절단된 접착제층(2a)으로 이루어지는 접착제 부착 반도체 칩을 얻는다(도 4의 (b)). 기재(4) 및 점착제층(3)으로 이루어지는 백그라인드 테이프(5)는, 다이싱 전에 접착제층(2)으로부터 박리된다.
이렇게 하여 얻어지는 접착제층 부착 반도체 칩은, 본 개시에 관한 반도체 웨이퍼 가공용 접착 필름(10)을 이용하여 제작됨으로써, 돌기 전극(26) 부근 및 홈(28)이 있던 부분 부근이 접착제에 의하여 충분히 매립되어 보이드의 잔존이 없고, 또한 땜납 볼의 선단이 접착제로부터 충분히 노출되는 것으로 할 수 있다.
다이싱 공정의 종료 후, 픽업 장치를 이용하여 접착제 부착 반도체 칩을 픽업하고, 이것을 배선 회로 기판 상에 열압착한다.
본 실시형태에 있어서는, 접착제층 부착 반도체 칩과, 전극을 갖는 다른 반도체 칩 또는 전극을 갖는 반도체 칩 탑재용 지지 부재를, 핸더 범프 및 전극이 대향하는 방향으로 핸더 범프가 갖는 핸더의 융점보다 낮은 온도로 가압하는 제1 열압착 공정, 및 가열에 의하여 핸더 범프가 갖는 핸더를 용융시켜 핸더 범프와 전극을 접합시키는 제2 열압착 공정의 2단계의 열압착을 행한다.
접착제층이 플럭스 성분을 더 함유하는 경우, 상기 제1 열압착 공정의 가압을 플럭스 성분의 융점 또는 연화점보다 높은 온도 또한 핸더 범프가 갖는 핸더의 융점보다 낮은 온도에서 행해도 된다. 이 경우, 보다 강고한 접속 상태를 얻을 수 있다.
제1 열압착 공정에 있어서의 열압착의 조건으로서는, 100℃~200℃, 압력: 0.1MPa~1.5MPa, 시간: 1초~15초가 바람직하고, 온도: 100℃~180℃, 압력: 0.1MPa~1.0MPa, 시간: 1초~10초가 보다 바람직하다. 또, 제2 열압착 공정에 있어서의 열압착의 조건으로서는, 온도: 230℃~350℃, 압력: 0.1MPa~1.5MPa, 시간: 1초~15초가 바람직하고, 온도: 230℃~300℃, 압력: 0.1MPa~1.0MPa, 시간: 1초~15초가 보다 바람직하다.
또한, 상기의 온도 및 압력의 조건은, 접착제층에 가해지는 온도 및 압력을 가리킨다.
이와 같이 하여, 도 5에 나타나는, 배선 회로 기판(7)의 전극(36)과 반도체 칩(20a)의 범프(22)가 땜납 볼(24)을 개재하여 전기적으로 접속되며, 배선 회로 기판(7)과 반도체 칩(20a)의 사이가 접착제(2b)에 의하여 밀봉된 구조를 갖는 반도체 장치(100)가 얻어진다.
본 실시형태에 관한 반도체 장치의 제조 방법에 있어서, 땜납 볼의 선단을 접착제층으로부터 충분히 노출시키고, 보다 확실한 접속을 행하는 관점에서, 접착제층(2)의 두께가, 핸더 범프(26)의 높이, 본 실시형태에 있어서는 범프(22) 및 땜납 볼(24)의 합계 높이(T)보다 작고, 또한 접착제층(2) 및 기재(4)의 합계 두께가, 상기 합계 높이보다 큰 것이 바람직하다.
본 실시형태에 관한 반도체 장치의 제조 방법은, 반도체 칩과, 기판, 다른 반도체 칩, 또는 다른 반도체 칩에 상당하는 부분을 포함하는 반도체 웨이퍼와, 이들의 사이에 배치된 필름상 접착제를 갖고, 반도체 칩의 전극(접속부)과 기판 또는 다른 반도체 칩의 전극(접속부)이 대향 배치되어 있는, 적층체를, 대향하는 한 쌍의 가압착용 압압 부재 사이에 끼움으로써 가열 및 가압하고, 그로써 반도체 칩에 기판, 다른 반도체 칩 또는 반도체 웨이퍼를 가압착하는 공정(가압착 공정)과, 반도체 칩의 전극(접속부)과 기판 또는 다른 반도체 칩의 전극(접속부)을 금속 접합에 의하여 전기적으로 접속하는 공정(본압착 공정)을 이 순서대로 구비하는 방법이어도 된다.
상기 제조 방법에 있어서는, 가압착 공정에서 이용되는 상기 한 쌍의 가압착용 압압 부재 중 적어도 일방이, 적층체를 가열 및 가압할 때에, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 및 기판 또는 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점보다 낮은 온도로 가열된다.
한편, 본압착 공정에 있어서, 적층체는, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열된다. 여기에서, 본압착 공정은, 예를 들면 이하의 방법으로 행할 수 있다.
(제1 방법)
적층체를, 가압착용 압압 부재와는 별개로 준비된, 대향하는 한 쌍의 본압착용 압압 부재 사이에 끼움으로써 가열 및 가압하고, 그로써 반도체 칩의 접속부와 기판 또는 다른 반도체 칩의 접속부를 금속 접합에 의하여 전기적으로 접속한다. 이 경우, 한 쌍의 본압착용 압압 부재 중 적어도 일방이, 적층체를 가열 및 가압할 때에, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열된다.
상기 방법에 의하면, 접속부의 표면을 형성하고 있는 금속 재료의 융점보다 낮은 온도로 가압착하는 공정과, 접속부의 표면을 형성하고 있는 금속 재료의 융점 이상의 온도로 본압착하는 공정을 별도의 압착용 압압 부재를 이용하여 행함으로써, 각각의 압착용 압압 부재의 가열 및 냉각에 필요로 하는 시간을 단축할 수 있다. 그 때문에, 1개의 압착용 압압 부재로 압착하는 것보다 단시간에 양호한 생산성으로 반도체 장치를 제조할 수 있다. 그 결과, 단시간에 많은 고신뢰성인 반도체 장치를 제조할 수 있다. 본압착 공정에 있어서 일괄적으로 접속할 수 있다. 일괄 접속을 하는 경우, 본압착에서는 가압착과 비교하여, 보다 많은 복수 개의 반도체 칩을 압착하기 위하여, 면적이 큰 압착 헤드를 구비하는 압착용 압압 부재를 사용할 수 있다. 이와 같이 복수의 반도체 칩을 일괄적으로 본압착하여 접속을 확보할 수 있으면, 반도체 장치의 생산성이 향상된다.
(제2 방법)
스테이지 상에 배치된 복수의 적층체 또는 복수의 반도체 칩, 반도체 웨이퍼 및 접착제를 갖는 적층체와 그들을 덮도록 배치된 일괄 접속용 시트를, 스테이지와 그 스테이지에 대향하는 압착 헤드 사이에 끼움으로써 일괄적으로 복수의 적층체를 가열 및 가압하고, 그로써 반도체 칩의 접속부와 기판 또는 다른 반도체 칩의 접속부를 금속 접합에 의하여 전기적으로 접속한다. 이 경우, 스테이지 및 압착 헤드 중 적어도 일방이, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열된다.
상기 방법에 의하면, 복수의 반도체 칩과 복수의 기판, 복수의 다른 칩 또는 반도체 웨이퍼를 일괄적으로 본압착하는 경우에 있어서, 접속 불량의 반도체 장치의 비율을 줄일 수 있다.
일괄 접속용 시트의 원료는 특별히 한정되지 않지만, 예를 들면 폴리테트라플루오로에틸렌 수지, 폴리이미드 수지, 페녹시 수지, 에폭시 수지, 폴리아마이드 수지, 폴리카보다이이미드 수지, 사이아네이트에스터 수지, 아크릴 수지, 폴리에스터 수지, 폴리에틸렌 수지, 폴리에터설폰 수지, 폴리에터이미드 수지, 폴리바이닐아세탈 수지, 유레테인 수지, 및 아크릴 고무를 들 수 있다. 일괄 접속용 시트는, 내열성 및 필름 형성성이 우수하다는 관점에서, 폴리테트라플루오로에틸렌 수지, 폴리이미드 수지, 에폭시 수지, 페녹시 수지, 아크릴 수지, 아크릴 고무, 사이아네이트에스터 수지, 및 폴리카보다이이미드 수지로부터 선택되는 적어도 1종의 수지를 포함하는 시트여도 된다. 일괄 접속용 시트의 수지는, 내열성 및 필름 형성성에 특히 우수하다는 관점에서, 폴리테트라플루오로에틸렌 수지, 폴리이미드 수지, 페녹시 수지, 아크릴 수지 및 아크릴 고무로부터 선택되는 적어도 1종의 수지를 포함하는 시트여도 된다. 이들 수지는, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
(제3 방법)
적층체를, 가열로 내(內) 또는 핫플레이트 상에서, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열한다.
상기 방법의 경우도, 가압착 공정과, 본압착 공정을 별도로 행함으로써, 가압착용 압압 부재의 가열 및 냉각에 필요로 하는 시간을 단축할 수 있다. 그 때문에, 1개의 압착용 압압 부재로 압착하는 것보다 단시간에 양호한 생산성으로 반도체 장치를 제조할 수 있다. 그 결과, 단시간에 많은 고신뢰성인 반도체 장치를 제조할 수 있다. 또, 상기 방법으로는, 복수의 적층체를 가열로 내 또는 핫플레이트 상에서 일괄적으로 가열해도 된다. 이로써, 더 높은 생산성으로 반도체 장치를 제조할 수 있다.
이상, 본 개시의 적합한 실시형태에 대하여 설명했지만, 본 개시는 상기 실시형태에 한정되는 것은 아니다.
실시예
이하, 실시예를 들어 본 개시에 대하여 더 구체적으로 설명한다. 단, 본 개시는 이들 실시예에 한정되는 것은 아니다.
<기재 부착 필름상 접착제의 제작>
에폭시 수지로서 트라이페놀메테인 골격 함유 다관능 고형 에폭시(재팬 에폭시 레진 주식회사제, 상품명 "EP1032H60") 2.4g, 비스페놀 F형 액상 에폭시(재팬 에폭시 레진 주식회사제, 상품명 "YL983U") 0.45g, 및 유연성 에폭시(재팬 에폭시 레진 주식회사제, 상품명 "YL7175") 0.15g과, 경화제로서 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체(시코쿠 가세이 주식회사제, 상품명 "2MAOK-PW") 0.1g과, 플럭스제로서 2-메틸글루타르산 0.1g(0.69mmol)과, 무기 필러로서 실리카 필러(주식회사 아드마텍스제, 상품명 "SE2050", 평균 입경 0.5μm) 0.38g, 에폭시실레인 처리 실리카 필러(주식회사 아드마텍스제, 상품명 "SE2050-SEJ", 평균 입경 0.5μm) 0.38g, 및 아크릴 표면 처리 나노 실리카 필러(주식회사 아드마텍스제, 상품명 "YA050C-SM", 평균 입경 약 50nm) 1.14g과, 유기 필러(롬앤하스 재팬 주식회사제, 상품명 "EXL-2655", 코어 셸 타입 유기 미립자) 0.25g과, 메틸에틸케톤(고형분량이 63질량%가 되는 양)을 도입하고, 직경 0.8mm의 지르코니아 비즈 및 직경 2.0mm의 지르코니아 비즈를 고형분과 동일 질량 첨가하여 비즈밀(프릿츠·재팬 주식회사, 유성형 미분쇄기 P-7)로 30분 교반했다. 그 후, 페녹시 수지(도토 가세이 주식회사제, 상품명 "ZX1356-2", Tg: 약 71℃, Mw: 약 63000) 1.7g을 첨가하여 다시 비즈밀로 30분 교반한 후, 교반에 이용한 지르코니아 비즈를 여과에 의하여 제거하여, 수지 바니시를 얻었다.
얻어진 수지 바니시를, 지지 기재(데이진 듀폰 필름 주식회사제, 상품명 "퓨렉스 A53") 상에, 소형 정밀 도공 장치(야스이 세이키)로 도공하고, 클린 오븐(ESPEC제)으로 건조(70℃/10min)하여, 두께 16μm의 접착제층(필름상 접착제)을 형성했다. 이로써, 지지 기재 및 접착제층으로 이루어지는 기재 부착 필름상 접착제를 얻었다.
<백그라인드 테이프(UV 경화형)의 제작>
쓰리원 모터, 교반 날개 및 질소 도입관이 구비된 용량 4000ml의 오토 클레이브에 아세트산 에틸 1000g, 2-에틸헥실아크릴레이트 650g, 2-하이드록시에틸아크릴레이트 350g, 아조비스아이소뷰티로나이트릴 3.0g을 배합하여, 균일해질 때까지 교반했다. 그 후, 유량 100ml/min으로 60분간 버블링을 실시하여, 계 중의 용존 산소를 탈기했다. 1시간 동안 60℃까지 승온시키고, 승온 후 4시간 중합시켰다. 그 후 1시간 동안 90℃까지 승온시키고, 추가로 90℃에서 1시간 유지 후, 실온으로 냉각시켰다.
다음으로, 상기 오토 클레이브에 아세트산 에틸을 1000g 첨가하여 교반하고 희석했다. 이것에 중합 금지제로서 메트퀴논을 0.1g, 유레테인화 촉매로서, 다이옥틸 주석 다이라우레이트를 0.05g 첨가한 후, 2-메타크릴옥시에틸아이소사이아네이트(쇼와 덴코(주)제, 상품명 "카렌즈 MOI")를 100g 첨가하여, 70℃에서 6시간 반응시킨 후, 실온으로 냉각시켰다. 그 후, 아세트산 에틸을 첨가하여, 아크릴 수지 용액 중의 불휘발분 함유량이 35질량%가 되도록 조정하여, 연쇄 중합 가능한 관능기를 갖는 아크릴 수지 용액을 얻었다. 얻어진 수지의 수산기가는 121mgKOH/g이었다. 또, 도소 주식회사제 SD-8022/DP-8020/RI-8020을 사용하고, 칼럼에는 히타치 가세이 주식회사제 Gelpack GL-A150-S/GL-A160-S를 이용하며, 용리액에 테트라하이드로퓨란을 이용하여 GPC 측정을 한 결과, 폴리스타이렌 환산 중량 평균 분자량은 42만이었다.
상술한 방법으로 얻어진 연쇄 중합 가능한 이중 결합을 갖는 아크릴 수지 용액을 고형분으로서 100g, 가교제로서 다관능 아이소사이아네이트(닛폰 폴리유레테인 고교(주)제, 상품명 "콜로네이트 L", 고형분 75질량%)를 고형분으로서 12.0g, 광중합 개시제로서 1-하이드록시사이클로헥실페닐케톤(치바 스페셜티 케미컬즈(주)제, 상품명 "이르가큐어 184")을 1.0g, 총 고형분 함유량이 27질량%가 되도록 아세트산 에틸을 더 첨가하고, 10분간 균일하게 교반하여 점착제층용 바니시를 얻었다.
두께 25μm의 폴리에틸렌테레프탈레이트 기재(유니티카 주식회사제, 상품명 "엔브레드 S25") 상에, 상기 점착제용 바니시를, 애플리케이터를 이용하여 건조 후의 점착제층의 두께가 50μm가 되도록, 갭을 조정하면서 도공하고, 80℃에서 5분간 건조했다. 이로써, 기재 상에 UV 경화형의 점착제층이 형성된 백그라인드 테이프를 얻었다.
<백그라인드 테이프(감압형)의 제작>
주 모노머로서 2-에틸헥실아크릴레이트와 메틸메타크릴레이트를 이용하고, 관능기 모노머로서 하이드록시에틸아크릴레이트와 아크릴산을 이용한 아크릴 공중합체를 용액 중합법으로 얻었다. 이 합성한 아크릴 공중합체의 중량 평균 분자량은 40만, 유리 전이점은 -38℃였다. 이 아크릴 공중합체 100질량부에, 다관능 아이소사이아네이트 가교제(닛폰 폴리유레테인 고교 주식회사제, 상품명 "콜로네이트 HL")를 10질량부의 비율로 배합하여, 점착제용 바니시를 조제했다.
두께 25μm 또는 50μm의 폴리에틸렌테레프탈레이트(PET) 기재(유니티카 주식회사제, 상품명 "엔브레드 S25") 상에, 상기 점착제용 바니시를, 애플리케이터를 이용하여 건조 후의 점착제층의 두께가 20μm, 30μm, 40μm 또는 60μm가 되도록, 갭을 조정하면서 도공하고, 80℃에서 5분간 건조했다. 이로써, 기재 상에 감압형의 점착제층이 형성된 백그라인드 테이프를 얻었다.
<반도체 웨이퍼 가공용 접착 필름의 제작>
(실시예 1)
UV 경화형의 백그라인드 테이프를, 롤 래미네이터(래미네이트 온도: 30±10℃)를 이용하여 기재 부착 필름상 접착제와 래미네이팅하고, PET 기재/점착제층/접착제층/지지 기재의 적층 구조를 갖는 반도체 웨이퍼 가공용 접착 필름을 얻었다.
(실시예 2 및 비교예 1~3)
표 1에 나타낸 두께의 PET 기재 및 점착제층을 갖는 감압형의 백그라인드 테이프를, 롤 래미네이터(래미네이트 온도: 55±10℃)를 이용하여 기재 부착 필름상 접착제와 래미네이팅하고, PET 기재/점착제층/접착제층/지지 기재의 적층 구조를 갖는 반도체 웨이퍼 가공용 접착 필름을 얻었다.
<탄성률의 측정>
각 실시예 및 비교예에서 이용한 백그라인드 테이프를, 소정의 사이즈(세로 40mm×가로 4.0mm, 두께는 각 백그라인드 테이프의 두께)로 잘라내어, 시험 샘플을 얻었다. 상기 시험 샘플에 대하여, 동적 점탄성 측정 장치를 이용하여, 35℃에서의 탄성률(저장 탄성률)을 측정했다. 탄성률의 측정 방법의 상세는 이하와 같다. 측정 결과를 표 1에 나타낸다. 또한, 비교예 3에 대해서는 탄성률의 측정을 행하지 않았지만, 비교예 1~2보다 PET 기재가 두껍고, 점착제층이 얇아져 있는 점에서, 비교예 1~2의 탄성률보다 높은 값이 되는 것이라고 생각된다.
장치명: 동적 점탄성 측정 장치(U·B·M 주식회사제, Rheogel-E4000)
측정 온도 영역: 30~270℃
승온 속도: 5℃/min
주파수: 10Hz
왜곡: 0.05%
측정 모드: 인장 모드
<래미네이트성의 평가>
반도체 웨이퍼 가공용 접착 필름의 래미네이팅 시의 매립성 평가용의 웨이퍼로서, 종횡 10mm 피치로 깊이 10μm의 홈을 복수 형성한 12인치 실리콘 웨이퍼를 준비했다.
각 실시예 및 비교예에서 얻어진 반도체 웨이퍼 가공용 접착 필름을, 진공 래미네이터 V130(니치고모튼사제)을 이용하여, 지지 기재를 박리하여 노출된 접착제층 측으로부터 상기의 12인치 실리콘 웨이퍼에 래미네이팅하고, 홈에 보이드가 남는지를 확인했다. 래미네이트 조건은 래미네이트 온도를 80℃, 래미네이트 압력 0.5MPa, 래미네이팅 시간 60초로 했다. 래미네이트 후에 홈 부분을 관찰한 결과, 보이드의 잔존이 없이 래미네이트 되어있는 경우를 "A", 보이드가 잔존하고 있는 경우를 "B"라고 평가했다. 결과를 표 1에 나타낸다.
[표 1]
Figure pct00004
표 1에 나타낸 결과로부터 명확한 바와 같이, 실시예 1 및 2의 반도체 웨이퍼 가공용 접착 필름을 웨이퍼에 래미네이팅한 경우, 웨이퍼에 홈이 있어도 보이드의 발생을 억제할 수 있는 것이 확인되었다. 또, 이 방법으로는, 접착제층의 조성 및 래미네이트 조건을 변경하지 않고 보이드의 발생을 억제할 수 있기 때문에, 필릿 및 웨이퍼 휨에 대하여 악영향을 주는 경우가 없고, 실제로 실시예 1 및 2에 있어서 그들의 문제는 발생하지 않았다.
산업상 이용 가능성
본 개시의 반도체 장치의 제조 방법 및 반도체 웨이퍼 가공용 접착 필름에 의하면, 필릿 억제를 목적으로 필름상 접착제가 박막화한 경우여도, 웨이퍼 래미네이팅 시의 보이드의 발생을 억제할 수 있다. 그 때문에, 본 개시의 반도체 장치의 제조 방법 및 반도체 웨이퍼 가공용 접착 필름에 의하면, 보이드의 발생이 억제된 반도체 장치를 제조할 수 있다.
1…지지 기재
2…필름상 접착제(접착제층)
3…점착제층
4…기재
5…백그라인드 테이프
6…다이싱 테이프
7…배선 회로 기판
10…반도체 웨이퍼 가공용 접착 필름
20…반도체 웨이퍼
20a…반도체 칩
22…범프
24…땜납 볼
26…핸더 범프(돌기 전극)
28…홈
36…전극
100…반도체 장치

Claims (9)

  1. 주면의 일방에 복수의 전극을 갖는 반도체 웨이퍼를 준비하고, 상기 반도체 웨이퍼의 상기 전극이 마련되어 있는 측에, 기재 및 상기 기재 상에 형성된 점착제층을 포함하는 백그라인드 테이프와, 상기 점착제층 상에 형성된 접착제층을 구비하는 반도체 웨이퍼 가공용 접착 필름을 상기 접착제층 측으로부터 첩부하여, 적층체를 얻는 공정과,
    상기 반도체 웨이퍼의 상기 전극이 마련되어 있는 측과는 반대 측을 연삭하여 상기 반도체 웨이퍼를 박후화하는 공정과,
    상기 박후화한 반도체 웨이퍼 및 상기 접착제층을 다이싱하여 접착제층 부착 반도체 칩으로 개편화하는 공정과,
    상기 접착제층 부착 반도체 칩의 전극을, 다른 반도체 칩 또는 배선 회로 기판의 전극과 전기적으로 접속하는 공정을 갖고,
    상기 백그라인드 테이프의 두께가 75~300μm이며,
    상기 점착제층의 두께가 상기 접착제층의 두께의 3배 이상인,
    반도체 장치의 제조 방법.
  2. 청구항 1에 있어서,
    상기 백그라인드 테이프의 35℃에서의 탄성률이 1.5GPa 이하인, 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 기재가 폴리에틸렌테레프탈레이트 필름인, 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 점착제층과 상기 접착제층의 사이의 접착력이, 상기 접착제층과 상기 반도체 웨이퍼의 사이의 접착력보다 낮은, 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 접착제층의 두께가, 상기 반도체 웨이퍼의 상기 전극의 높이 미만인, 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 반도체 웨이퍼가, 상기 전극을 갖는 주면에 홈을 갖는, 제조 방법.
  7. 기재 및 상기 기재 상에 형성된 점착제층을 포함하는 백그라인드 테이프와, 상기 점착제층 상에 형성된 접착제층을 구비하고,
    상기 백그라인드 테이프의 두께가 75~300μm이며,
    상기 점착제층의 두께가 상기 접착제층의 두께의 3배 이상인,
    반도체 웨이퍼 가공용 접착 필름.
  8. 청구항 7에 있어서,
    상기 백그라인드 테이프의 35℃에서의 탄성률이 1.5GPa 이하인, 반도체 웨이퍼 가공용 접착 필름.
  9. 청구항 7 또는 청구항 8에 있어서,
    상기 기재가 폴리에틸렌테레프탈레이트 필름인, 반도체 웨이퍼 가공용 접착 필름.
KR1020217010270A 2018-11-12 2019-11-06 반도체 장치의 제조 방법 및 반도체 웨이퍼 가공용 접착 필름 KR20210084452A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018212039 2018-11-12
JPJP-P-2018-212039 2018-11-12
PCT/JP2019/043564 WO2020100696A1 (ja) 2018-11-12 2019-11-06 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム

Publications (1)

Publication Number Publication Date
KR20210084452A true KR20210084452A (ko) 2021-07-07

Family

ID=70731998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217010270A KR20210084452A (ko) 2018-11-12 2019-11-06 반도체 장치의 제조 방법 및 반도체 웨이퍼 가공용 접착 필름

Country Status (5)

Country Link
JP (1) JP7384168B2 (ko)
KR (1) KR20210084452A (ko)
CN (1) CN112930584A (ko)
TW (1) TWI795609B (ko)
WO (1) WO2020100696A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102660802B1 (ko) * 2021-08-11 2024-04-26 (주)이녹스첨단소재 웨이퍼 처리용 점착 필름
CN117916333A (zh) * 2021-10-29 2024-04-19 株式会社力森诺科 半导体用膜状黏合剂、半导体用膜状黏合剂的制造方法、黏合剂带、半导体装置的制造方法及半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332520A (ja) 2000-05-23 2001-11-30 Amkor Technology Inc シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2009239138A (ja) 2008-03-28 2009-10-15 Sumitomo Bakelite Co Ltd 半導体用フィルム、半導体装置の製造方法および半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050244631A1 (en) * 2004-04-28 2005-11-03 Mitsui Chemicals, Inc. Surface protecting film for semiconductor wafer and method of protecting semiconductor wafer using the same
JP5789802B2 (ja) * 2011-03-22 2015-10-07 株式会社ソシオネクスト 半導体チップの製造方法
JP5893479B2 (ja) * 2011-04-21 2016-03-23 東洋ゴム工業株式会社 積層研磨パッド
KR20160077076A (ko) * 2013-10-30 2016-07-01 린텍 가부시키가이샤 반도체 접합용 접착 시트 및 반도체 장치의 제조 방법
JP6169067B2 (ja) * 2014-12-24 2017-07-26 古河電気工業株式会社 電子部品加工用粘着テープ
JP6034522B1 (ja) * 2016-03-17 2016-11-30 古河電気工業株式会社 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法
JP6670156B2 (ja) * 2016-04-05 2020-03-18 リンテック株式会社 回路部材接続用シートおよび半導体装置の製造方法
JP6827851B2 (ja) * 2017-03-08 2021-02-10 リンテック株式会社 回路部材接続用シートおよび半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332520A (ja) 2000-05-23 2001-11-30 Amkor Technology Inc シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2009239138A (ja) 2008-03-28 2009-10-15 Sumitomo Bakelite Co Ltd 半導体用フィルム、半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
WO2020100696A1 (ja) 2020-05-22
TWI795609B (zh) 2023-03-11
JPWO2020100696A1 (ja) 2021-09-24
CN112930584A (zh) 2021-06-08
JP7384168B2 (ja) 2023-11-21
TW202030779A (zh) 2020-08-16

Similar Documents

Publication Publication Date Title
KR102040529B1 (ko) 다이 어태치 페이스트 및 반도체 장치
KR101141493B1 (ko) 반도체소자 접착필름 형성용 수지 바니시, 반도체소자 접착필름, 및 반도체장치
JP6287200B2 (ja) ダイシング・ダイボンディング一体型テープ用ダイシングテープ
JP5419318B2 (ja) 樹脂組成物及び樹脂組成物を使用して作製した半導体装置
US20130075142A1 (en) Adhesive composition, use thereof, connection structure for circuit members, and method for producing same
JP2017034117A (ja) ダイシング・ダイボンディング一体型テープ
KR20120068751A (ko) 접착제 조성물, 접속 구조체, 접속 구조체의 제조 방법 및 접착제 조성물의 용도
JP6007576B2 (ja) 半導体装置の製造方法
JP2014154704A (ja) ダイシング・ダイボンディング一体型テープ
JP6094029B2 (ja) ダイシング・ダイボンディング一体型テープ
JP5866851B2 (ja) 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
US20160272854A1 (en) Adhesive for mounting electronic component and adhesive film for mounting flip chip
JP7384168B2 (ja) 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム
JP6264917B2 (ja) ダイシングテープ
JP5879675B2 (ja) 半導体用接着フィルム、半導体搭載用配線基板、半導体装置、および接着剤組成物
JP6265296B2 (ja) ダイシングテープ、ダイシング・ダイボンディング一体型テープ、及びダイシング・ダイボンディング一体型テープを用いた半導体装置の製造方法
JP6217872B2 (ja) ダイシング・ダイボンディング一体型テープ用ダイシングテープ
JP6436199B2 (ja) ダイシング・ダイボンディング一体型テープの製造方法
JP6213055B2 (ja) ウェハ加工用テープ
JP6992564B2 (ja) 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム
JP6252698B2 (ja) ダイシング・ダイボンディング一体型テープ
JP6707856B2 (ja) 先供給型アンダーフィル材、電子部品装置の製造方法、及び電子部品装置
JP6187715B2 (ja) ダイシングテープ
CN115668457A (zh) 电子部件的制造方法、临时保护用树脂组合物及临时保护用树脂膜
JP5625431B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right