JP2007141963A - 基板の実装方法、及びその実装方法で実装された半導体装置 - Google Patents
基板の実装方法、及びその実装方法で実装された半導体装置 Download PDFInfo
- Publication number
- JP2007141963A JP2007141963A JP2005330624A JP2005330624A JP2007141963A JP 2007141963 A JP2007141963 A JP 2007141963A JP 2005330624 A JP2005330624 A JP 2005330624A JP 2005330624 A JP2005330624 A JP 2005330624A JP 2007141963 A JP2007141963 A JP 2007141963A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bump
- bumps
- semiconductor substrate
- mounting method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】第1、第2の基板10、11の一面側に設けられた第1、第2の電極パッド20、21の少なくとも一方にバンプ30を形成する第1の工程と、バンプ30が形成された第1、第2の基板10、11の一面側に、バンプ30の高さよりも薄い厚みを有する非導電性接着材40を、バンプ30の先端部が突出するように配置する第2の工程と、第1、第2の基板10、11の少なくとも一方に超音波振動を与え、非導電性接着材40を介して第1、第2の基板10、11の一面側を対向して圧着し、バンプ30同士、若しくはバンプ30とバンプが形成されていない第1又は第2の電極パッド20、21とが超音波振動の摩擦によって接続する第3の工程と、を含んで実装する。
【選択図】図1
Description
本発明の第1の実施形態を、図1を用いて説明する。図1(a)に示すように、第1の基板としての半導体基板10の一面側には、電極パッド20が設けられ、この電極パッド20上に、先端が平坦面であるバンプ32とスタッド部34とで構成される高さT1のスタッドバンプ30が形成されている。
本発明の第2の実施形態を、図2を用いて説明する。本実施形態では、図2(a)に示すように、第1の基板としての半導体基板10の一面側には、アルミ等からなる電極パッド20が設けられており、この電極パッド20の上には、高さがT1のスタッドバンプ30が形成されている。スタッドバンプ30は、例えば、金バンプであり、電極パッド20上にボールボンディング法を用いて形成される。また、半導体基板10の一面側には、半導体基板10と配線基板11とを接着するNCF40が配置されている。
本発明の第3の実施形態を、図3を用いて説明する。本実施形態では、図3(a)に示すように、第1の基板としての半導体基板10の一面側には、アルミ等からなる電極パッド20が設けられており、この電極パッド20の上には、高さがT1のスタッドバンプ30が形成されている。スタッドバンプ30は、例えば、金バンプであり、電極パッド20上にボールボンディング法を用いて形成される。また、半導体基板10の一面側には、半導体基板10と配線基板11とを接着するNCF40が配置されている。
本発明の第4の実施形態を、図4を用いて説明する。なお、本実施形態は、第3の実施形態の変形例である。すなわち、図4(a)に示すように、半導体基板10の一面側にNCF40を配置する代わりに、第2の基板としての配線基板11の一面側にNCF41を配置したものである。
本発明の第5の実施形態を、その概略断面図である図5を用いて説明する。なお、本実施形態は、第3、第4の実施形態の変形例である。すなわち、図5(a)に示すように、第1の基板としての半導体基板10の一面側にNCF40を配置するとともに、第2の基板としての配線基板11の一面側にNCF41を配置したものである。
本発明の第6の実施形態を、図6を用いて説明する。本実施形態では、図6(a)に示すように、第1の基板としての半導体基板10の一面側には、アルミ等からなる電極パッド20が設けられており、この電極パッド20の上には、高さがT1のスタッドバンプ30が形成されている。スタッドバンプ30は、例えば、金バンプであり、電極パッド20上にボールボンディング法を用いて形成される。また、半導体基板10の一面側には、半導体基板10と配線基板11とを接着する非導電性接着材としてのNCP50が、高さT1のスタッドバンプ30の先端部が突出するするように配置されている。なお、NCP50は、流動性を有する熱硬化型の樹脂ペーストであり、例えば、エポキシ樹脂、フェノール樹脂、シリコン樹脂等が基材として用いられる。
本発明の第7の実施形態を、図7を用いて説明する。なお、本実施形態は、第6の実施形態の変形例である。すなわち、図7(a)に示すように、第1の基板としての半導体基板10の一面側にNCP50を配置するとともに、第2の基板としての配線基板11の一面側にNCP51を配置したものである。
本発明のその他の実施形態を、図8、9を用いて説明する。図8(a)は、半導体基板10と配線基板11とを接着するNCF42の断面形状を示す図であり、その断面形状は凹部45と凸部46とが交互に形成された櫛歯型である。また、凹部45の厚さはt3とする。
30,31・・・スタッドバンプ、40,41,42,43・・・NCF(非導電性フィルム)、50,51・・・NCP(非導電性ペースト)
Claims (11)
- 第1、第2の基板のそれぞれの一面側に設けられた第1、第2の電極パッドの少なくとも一方にバンプを形成する第1の工程と、
前記バンプが形成された前記第1、第2の基板の一面側に、前記バンプの高さよりも薄い厚みを有する非導電性接着材を、前記バンプの先端部が突出するように配置する第2の工程と、
前記第1、第2の基板の少なくとも一方に超音波振動を与えつつ、前記非導電性接着材を介して前記第1、第2の基板のそれぞれの一面側を対向して圧着し、
前記第1、第2の電極パッドに形成されたバンプ同士、若しくは、前記バンプと前記バンプが形成されていない前記第1又は第2の電極パッドとが前記超音波振動の摩擦によって接続する第3の工程と、を含むことを特徴とする基板の実装方法。 - 前記第1の工程において、
前記第1の電極パッドに前記バンプとしてのスタッドバンプを形成し、
前記第2の工程において、
前記非導電性接着材を、前記第1の基板の一面側に配置することを特徴とする請求項1に記載の基板の実装方法。 - 前記第1の工程において、
前記第1の電極パッドに前記バンプとしてのスタッドバンプを形成するとともに、前記第2の電極パッドに前記バンプとしての先端が平坦面であるメッキバンプを形成し、
前記第2の工程において、
前記非導電性接着材を、前記第1の基板の一面側に配置することを特徴とする請求項1に記載の基板の実装方法。 - 前記第1の工程において、
前記第1及び第2の電極パッドにそれぞれ前記バンプとしてのスタッドバンプを形成し、
前記第2の工程において、
前記非導電性接着材を、前記第1又は第2の基板の一面側に配置することを特徴とする請求項1に記載の基板の実装方法。 - 前記第1の工程において、
前記第1、第2の電極パッドにそれぞれ前記バンプとしてのスタッドバンプを形成し、
前記第2の工程において、
前記非導電性接着材を、前記第1、第2の基板のそれぞれの一面側に配置することを特徴とする請求項1に記載の基板の実装方法。 - 前記スタッドバンプは、前記メッキバンプと前記メッキバンプ上に形成されたスタッド部とで構成されることを特徴とする請求項2〜5のいずれかに記載の基板の実装方法。
- 前記非導電性接着材は、非導電性フィルムであることを特徴とする請求項1〜6のいずれかに記載の基板の実装方法。
- 前記非導電性フィルムは、前記バンプの高さよりも薄い厚さに形成された凹部と凸部とが交互に形成された櫛歯型の形状を有し、前記バンプが形成された前記第1、第2の基板の一面側に、前記バンプの先端部が前記凹部から突出するように配置することを特徴とする請求項7に記載の基板の実装方法。
- 前記凹部は、前記非導電性フィルムを貫通する貫通孔であることを特徴とする請求項8に記載の基板の実装方法。
- 前記非導電性接着材は、流動性を有する非導電性ペーストであることを特徴とする請求項1〜6のいずれかに記載の基板の実装方法。
- 請求項1〜10のいずれかに記載の基板の実装方法で実装されたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005330624A JP2007141963A (ja) | 2005-11-15 | 2005-11-15 | 基板の実装方法、及びその実装方法で実装された半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005330624A JP2007141963A (ja) | 2005-11-15 | 2005-11-15 | 基板の実装方法、及びその実装方法で実装された半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007141963A true JP2007141963A (ja) | 2007-06-07 |
Family
ID=38204513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005330624A Pending JP2007141963A (ja) | 2005-11-15 | 2005-11-15 | 基板の実装方法、及びその実装方法で実装された半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007141963A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009186344A (ja) * | 2008-02-07 | 2009-08-20 | Denso Corp | 半導体力学量センサ装置 |
WO2009107357A1 (ja) * | 2008-02-29 | 2009-09-03 | 住友ベークライト株式会社 | 半田の接続方法、電子機器およびその製造方法 |
JP2009246079A (ja) * | 2008-03-31 | 2009-10-22 | Furukawa Electric Co Ltd:The | 半導体パッケージおよびその製造方法 |
US11720143B2 (en) | 2020-01-20 | 2023-08-08 | Samsung Display Co., Ltd. | Adhesive member, display device including the same, and method of fabricating display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242211A (ja) * | 1996-12-24 | 1998-09-11 | Nitto Denko Corp | 半導体装置の製法 |
JP2004006771A (ja) * | 2002-04-01 | 2004-01-08 | Nec Electronics Corp | 半導体装置及びその製造方法並びに半導体装置の実装方法 |
JP2005028734A (ja) * | 2003-07-11 | 2005-02-03 | Nitto Denko Corp | 積層シート |
-
2005
- 2005-11-15 JP JP2005330624A patent/JP2007141963A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242211A (ja) * | 1996-12-24 | 1998-09-11 | Nitto Denko Corp | 半導体装置の製法 |
JP2004006771A (ja) * | 2002-04-01 | 2004-01-08 | Nec Electronics Corp | 半導体装置及びその製造方法並びに半導体装置の実装方法 |
JP2005028734A (ja) * | 2003-07-11 | 2005-02-03 | Nitto Denko Corp | 積層シート |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009186344A (ja) * | 2008-02-07 | 2009-08-20 | Denso Corp | 半導体力学量センサ装置 |
WO2009107357A1 (ja) * | 2008-02-29 | 2009-09-03 | 住友ベークライト株式会社 | 半田の接続方法、電子機器およびその製造方法 |
JPWO2009107357A1 (ja) * | 2008-02-29 | 2011-06-30 | 住友ベークライト株式会社 | 半田の接続方法、電子機器およびその製造方法 |
US8079141B2 (en) | 2008-02-29 | 2011-12-20 | Sumitomo Bakelite Co., Ltd. | Electrical connection and method of manufacturing the same |
TWI455220B (zh) * | 2008-02-29 | 2014-10-01 | Sumitomo Bakelite Co | 焊料連接方法,電子機器及其製造方法 |
JP2009246079A (ja) * | 2008-03-31 | 2009-10-22 | Furukawa Electric Co Ltd:The | 半導体パッケージおよびその製造方法 |
US11720143B2 (en) | 2020-01-20 | 2023-08-08 | Samsung Display Co., Ltd. | Adhesive member, display device including the same, and method of fabricating display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4618260B2 (ja) | 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 | |
JP4867990B2 (ja) | メモリカード | |
JP4742938B2 (ja) | 圧電デバイス及びその製造方法 | |
JP2004235310A (ja) | 半導体装置およびその製造方法 | |
JP5104734B2 (ja) | 高信頼半導体装置の生産方法及びシステム | |
JP2002110898A (ja) | 半導体装置 | |
KR20150103648A (ko) | 플렉시블 기판에 대한 휨 제어 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2009130362A (ja) | 薄型半導体装置 | |
JP4175138B2 (ja) | 半導体装置 | |
JP2007141963A (ja) | 基板の実装方法、及びその実装方法で実装された半導体装置 | |
JP2008288327A (ja) | 半導体装置及びその製造方法 | |
JP2002184812A (ja) | 電子部品装置 | |
JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
JP2002158258A (ja) | 半導体装置、及び半導体装置の製造方法 | |
KR20010017143A (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
JP2005353854A (ja) | 配線基板およびそれを用いた半導体装置 | |
JP4688443B2 (ja) | 半導体装置の製造方法 | |
JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
JP2001053106A (ja) | フリップチップ接続構造と電子部品の製造方法 | |
JP2004119550A (ja) | 半導体装置およびその製造方法 | |
US8703533B2 (en) | Semiconductor package and method for manufacturing the same | |
JP2008003011A (ja) | 圧電デバイスおよびその製造方法 | |
JP4177198B2 (ja) | 半導体装置の製造方法 | |
JP4331179B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101221 |